JPH09205096A

JPH09205096A - 半導体素子およびその製造方法および半導体装置およびその製造方法

Info

Publication number: JPH09205096A
Application number: JP8010217A
Authority: JP
Inventors: Soichi Honma; 荘一本間; Takashi Okada; 岡田　　隆; Tomoaki Takubo; 知章田窪; Naohiko Hirano; 尚彦平野; Hiroshi Tazawa; 浩田沢; Kazuhide Doi; 一英土井; Hidekazu Hosomi; 英一細美; Yasushi Shibazaki; 康司柴崎
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1996-01-24
Filing date: 1996-01-24
Publication date: 1997-08-05

Abstract

(57)【要約】【課題】バンプの潰れまたはバンプの剥離が発生するこ
となく、高い信頼性を有する半導体素子および半導体装
置を提供する。【解決手段】半導体基板１の一主面に形成されている電
極パッド２と、電極パッド２上に形成されている金属層
７と、この金属層７上に形成されている突起電極８とを
具備し、突起電極８は、金属層７の表面を覆ってこれに
接着されているはんだ溶融処理温度で溶融しない高融点
はんだ９と、この高融点はんだ９の少なくとも上部を覆
うように形成されはんだ溶融処理温度で溶融する低融点
はんだ１０´とにより構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、はんだ金属による
突起電極を有する半導体素子、およびこの半導体素子が
前記はんだ金属により構成された突起電極を介して実装
基板にフリップチップ接続された半導体装置に関する。

【０００２】

【従来の技術】電子機器の高速化、高密度化に対応する
ために、半導体素子をパッケージに収納せずに実装基板
上の配線に直接接続する技術が、近年さかんに開発され
ている。このような技術としては、例えば、ワイヤーボ
ンディング法、ＴＡＢ法、フリップチップ法等がある。

【０００３】ワイヤーボンディング法は、半導体素子の
電極が形成されている面が上になるように実装基板上に
半導体素子を載せて、半導体素子上の電極パッドと実装
基板上の配線パッドとを、例えば金等の金属ワイヤーに
より接続する方法である。この方法は、例えば５０μｍ
程度の小さいピッチでパッド間を接続することが困難で
あるため、高密度化には適さない。

【０００４】また、ＴＡＢ法は、例えばポリイミド等の
フィルム上に銅箔で配線を形成し、半導体素子の電極パ
ッドと銅箔のリードとを、バンプを介して接続する方法
である。この方法は、ポリイミドフィルムが高価である
こと、また、フィルムの熱収縮などにより、微細な接続
に対して十分な寸法精度が得られないこと等の欠点を有
している。

【０００５】上記２つの方法に対して、フリップチップ
法は、半導体素子の電極パッド上に金属バンプを形成
し、この金属バンプを介して実装基板上の金属パッドと
半導体素子の金属パッドとを接続する方法である。図２
１は、フリップチップ法により実装されている半導体装
置の構造を示す断面図である。半導体素子１の電極パッ
ド２と、実装基板１２の金属パッド１３とが、金属バン
プ５５´を介して接続されている。

【０００６】このフリップチップ法は、半導体素子の全
面積を利用して電極パッドを形成することが可能であ
り、また、非常に微細なピッチでパッド間を接続するこ
とができる。このため、前述の２つの実装方法に比べ
て、高密度実装が可能となり、電子機器の小型化を図る
ことができる。

【０００７】また、半導体素子と実装基板とが、金属バ
ンプを介して直接接続されており、金属ワイヤーまたは
テープ等の配線が不要となるため、信号伝達遅延が低減
でき、電子機器の高速化を図ることができる。

【０００８】図２２は、従来のフリップチップ法による
はんだバンプの形成方法を示す工程断面図である。ま
ず、半導体素子１上の例えばＡｌ等により形成された電
極パッド２上に、例えば蒸着法またはスパッタ法により
バリアメタル５４を形成する（図２２の（ａ））。

【０００９】次に、このバリアメタル上に、マスクを使
用して、はんだ等の金属５５を形成する（図２２の
（ｂ））。ここで、金属５５の形成方法としては、金属
の蒸気を蒸着する蒸着法、液体状の金属に浸すディップ
法、液体状の金属に浸して電圧を印加するメッキ法等が
ある。

【００１０】この後、例えば２３０℃の温度で熱処理を
行い、金属５５を溶解して、はんだバンプ５５´が形成
される（図２２の（ｃ））。

【００１１】さらに、このようにして形成されたはんだ
バンプ５５´と実装基板１２上の金属パッド１３との間
の位置を合わせ、半導体素子１と実装基板１２との間に
圧力を加えながら熱処理を行うことにより、はんだバン
プ５５´と金属パッド１３とを接続し、図２１に示すよ
うな半導体装置が完成する。

【００１２】ここで、このバリアメタル５４は、Ａｌ等
の電極パッド２とはんだバンプ５５´との間の密着性を
促進するもので、例えば銅（Ｃｕ）、ニッケル（Ｎ
ｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属膜また
はこれらの金属の複合膜により構成される。

【００１３】また、はんだバンプ５５´の材料として
は、例えば錫（Ｓｎ）と鉛（Ｐｂ）との合金が用いられ
るが、ここで、ＳｎとＰｂの構成比により、融点の異な
るはんだが形成される。例えば、Ｓｎの構成比が５％、
Ｐｂの構成比が９５％のはんだは、３３０℃の融点を有
し、Ｓｎの構成比が６３％、Ｐｂの構成比が３７％のは
んだは、１８３℃の融点を有する。

【００１４】ここで、上記のようにＳｎの含有量の多い
低融点はんだを用いた場合には、はんだバンプ５５´と
実装基板１２上の金属パッド１３とを接続するための熱
処理を行った時に、半導体素子１と実装基板１２との間
の加圧により、はんだバンプ５５´が潰れて、バンプ間
が短絡するという問題がある。

【００１５】また、はんだバンプ５５´中に含有されて
いるＳｎがバリアメタル５４中に拡散し、バリアメタル
５４を構成する金属と反応して合金が形成されることに
より、バリアメタル５４中で破断が生じるという問題が
ある。

【００１６】このようなＳｎの拡散の問題は、特に、Ｓ
ｎの含有量の多い低融点はんだを用いた場合に顕著であ
る。

【００１７】例えば、Ｃｕのみによりバリアメタル５４
が構成される場合には、はんだバンプ５５´中のＳｎと
バリアメタル５４中のＣｕとが反応して、Ｃｕ₃Ｓｎま
たはＣｕ₆Ｓｎ₅等による合金膜が形成されるが、この
合金膜が厚く形成されると、その部分で破断する。ま
た、Ｎｉのみによりバリアメタル５４が構成される場合
には、ＳｎとＮｉとが反応してＮｉ3 Ｓｎ4 等による合
金膜が形成されるが、この合金膜が厚く形成されると、
その部分で破断する。

【００１８】また、例えば、バリアメタル５４をＴｉま
たはＣｒ層と、ＣｕまたはＮｉ層との積層膜により構成
した場合には、ＣｕまたはＮｉ層がＳｎと反応してＣｕ
ＳｎまたはＮｉＳｎ等の化合物が形成される。ここで、
バリアメタル５４を構成するＴｉまたはＣｒは、その側
面より酸素を取り込みＴｉ酸化物またはＣｒ酸化物を形
成するが、これらの酸化物と前述の化合物とは密着性が
悪い。このため、特に、ＣｕまたはＮｉ層がすべて化合
物となった場合には、この化合物層とＴｉまたはＣｒ層
との間の界面において、化合物と酸化膜との間に破断が
生じる。

【００１９】さらに、例えばバリアメタル５４をＣｕ層
と、Ｃｕ−Ｃｒ合金層と、Ｃｒ層との積層構造により構
成し、はんだバンプ５５´中のＳｎの拡散を抑制する試
みがなされている。しかし、はんだバンプ５５´として
前述の低融点はんだを用いた場合には、はんだ中のＳｎ
の含有量が多いため、Ｓｎの拡散が早く、バリアメタル
５４の内部において破断が生じてしまう。

【００２０】これらの問題を防止するために、例えばＳ
ｎの含有量が少ない高融点はんだを用いる方法が考えら
れる。この場合には、図２３に示すように、実装基板５
７上の金属パッド５８上に低融点はんだによるバンプ５
９´を形成しておき、この低融点はんだによるバンプ５
９´と高融点はんだによるバンプ５５´とを接触させ
て、例えば２２０℃の温度で熱処理により低融点はんだ
を溶解して、金属パッド５８と電極パッド２とを接続す
る。この方法では、バリアメタル５４上に形成されてい
るはんだバンプ５５´のＳｎの含有量が少ないため、Ｓ
ｎがバリアメタル５４中へ拡散しにくい。また、はんだ
バンプ５５´の融点より低い温度により熱処理を行うこ
とにより、はんだバンプ５５´が潰れることを防止する
ことができる。

【００２１】しかし、この方法では、低融点はんだ５９
´と高融点はんだ５５´との間の密着性が十分でないた
め、これらの間の接続が不良となるという問題がある。

【００２２】

【発明が解決しようとする課題】このように、従来のは
んだ金属による突起電極を有する半導体素子およびその
製造方法、およびこの半導体素子がフリップチップ法に
より実装されている半導体装置およびその製造方法で
は、半導体素子を実装する時にバンプが潰れて、バンプ
間が短絡する可能性があるという問題があった。また、
はんだ中に含有されるＳｎがバリアメタル中に拡散し
て、バリアメタルを構成する金属との間に合金を形成す
るため、この部分において破断が生じるという問題があ
った。

【００２３】本発明の第１の目的は、バンプの潰れまた
はバンプの剥離が発生することなく、高い信頼性を有す
る半導体素子および半導体装置を提供することである。

【００２４】また、本発明の第２の目的は、上記のよう
な半導体素子および半導体装置を、工程を複雑化するこ
となく、簡単に製造することができる半導体素子および
半導体装置の製造方法を提供することである。

【００２５】

【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体素子は、半導体基
板の一主面に形成されている電極パッドと、この電極パ
ッド上に形成されている金属層と、この金属層上に形成
されている突起電極とを具備し、前記突起電極は、前記
金属層の表面を覆ってこれに接着されているはんだ溶融
処理温度で溶融しない高融点はんだと、この高融点はん
だの少なくとも上部を覆うように形成され前記はんだ溶
融処理温度で溶融する低融点はんだとにより構成される
ことを特徴とする。

【００２６】また、上記の半導体素子において、前記低
融点はんだが前記高融点はんだの側面も覆うように形成
されていることも可能である。

【００２７】さらに、前述の半導体素子において、前記
突起電極が、前記高融点はんだと前記低融点はんだとの
界面に形成されている密着層をさらに具備することも可
能である。

【００２８】また、本発明による半導体素子は、半導体
基板の一主面に形成されている電極パッドと、この電極
パッド上に形成されている金属層と、この金属層上に形
成されている突起電極とを具備し、前記突起電極は、前
記金属層の表面を覆ってこれに接着されているはんだ溶
融処理温度で溶融しない高融点金属と、この高融点金属
の少なくとも上部を覆うように形成されているはんだ金
属とにより構成されることを特徴とする。

【００２９】また、前述の半導体素子において、前記電
極パッド上の金属層は、電極パッド上のＴｉ膜と、この
Ｔｉ膜上のＮｉ膜と、このＮｉ膜上のＰｄ膜とにより構
成されることも可能である。

【００３０】さらに、上記の半導体素子において、前記
Ｔｉ膜の膜厚は０．０３μｍ以上０．３μｍ以下であ
り、前記Ｎｉ膜の膜厚は０．１μｍ以上１μｍ以下であ
り、前記Ｐｄ膜の膜厚は０．５μｍ以下であることも可
能である。

【００３１】また、前述の半導体素子において、前記電
極パッド上の金属層は、電極パッド上のＴｉ膜と、この
Ｔｉ膜上のＮｉ膜とにより構成されることも可能であ
る。

【００３２】さらに、上記の半導体素子において、前記
Ｔｉ膜の膜厚は０．０３μｍ以上０．３μｍ以下であ
り、前記Ｎｉ膜の膜厚は０．１μｍ以上１μｍ以下であ
ることも可能である。

【００３３】また、本発明による半導体装置は、突起電
極を具備する半導体素子と、この半導体素子が前記突起
電極を介して接続されている実装基板とを具備し、前記
半導体素子は、半導体基板の一主面に形成されている電
極パッドと、この電極パッドと前記突起電極との間に形
成されている金属層とを具備し、前記突起電極は、前記
金属層の表面を覆って接着されているはんだ溶融処理温
度で溶融しない高融点はんだと、この高融点はんだの少
なくとも上部を覆うように形成されはんだ溶融処理温度
で溶融する低融点はんだとにより構成され、低融点はん
だが溶融されて前記実装基板と接着されていることを特
徴とする。

【００３４】また、上記の半導体装置において、前記低
融点はんだが前記高融点はんだの側面も覆うように形成
されていることも可能である。

【００３５】さらに、前述の半導体装置において、前記
突起電極は、前記高融点はんだと前記低融点はんだとの
界面に形成されている密着層を具備することも可能であ
る。

【００３６】また、本発明による半導体装置は、突起電
極を具備する半導体素子と、この半導体素子が前記突起
電極を介して接続されている実装基板とを具備し、前記
半導体素子は、半導体基板の一主面に形成されている電
極パッドと、この電極パッドと前記突起電極との間に形
成されている金属層とを具備し、前記突起電極は、前記
金属層の表面を覆って接着されているはんだ溶融処理温
度で溶融しない高融点金属と、この高融点金属の少なく
とも上部を覆うように形成されているはんだ金属とによ
り構成され、はんだ金属が溶融されて前記実装基板と接
着されていることを特徴とする。

【００３７】さらに、前述の半導体装置において、前記
突起電極を覆うように前記半導体素子と前記実装基板と
の間に樹脂が充填されていることも可能である。

【００３８】また、本発明による半導体素子の製造方法
は、半導体基板の一主面に形成されている電極パッド上
に金属層を形成する工程と、前記電極パッド上に開口部
を有するように前記金属層上にレジスト膜を形成する工
程と、前記開口部に高融点はんだを形成する工程と、前
記高融点はんだ上に低融点はんだを形成する工程と、前
記レジスト膜を除去する工程と、前記低融点はんだおよ
び前記高融点はんだをマスクに前記金属層をエッチング
する工程と、フラックスを塗布する工程と、熱処理によ
り前記低融点はんだを溶解する工程とを具備し、前記熱
処理の温度は、前記高融点はんだの融点より低く前記低
融点はんだの融点より高いことを特徴とする。

【００３９】また、本発明による半導体素子の製造方法
は、半導体基板の一主面に形成されている電極パッド上
に金属層を形成する工程と、前記電極パッド上に開口部
を有するように前記金属層上にレジスト膜を形成する工
程と、前記開口部に高融点はんだを形成する工程と、前
記高融点はんだ上に低融点はんだを形成する工程と、前
記レジスト膜を除去する工程と、前記低融点はんだおよ
び前記高融点はんだをマスクに前記金属層をエッチング
する工程と、フラックスを塗布せずに熱処理により前記
低融点はんだを溶解する工程とを具備し、前記熱処理の
温度は、前記高融点はんだの融点より低く前記低融点は
んだの融点より高いことを特徴とする。

【００４０】また、半導体素子の製造方法は、半導体基
板の一主面に形成されている電極パッド上に金属層を形
成する工程と、前記電極パッド上に開口部を有するよう
に前記金属層上にレジスト膜を形成する工程と、前記開
口部に高融点金属膜を形成する工程と、前記高融点金属
膜上にはんだ金属を形成する工程と、前記レジスト膜を
除去する工程と、前記はんだ金属および前記高融点金属
をマスクに前記金属層をエッチングする工程と、フラッ
クスを塗布する工程と、熱処理により前記はんだ金属を
溶解する工程とを具備し、前記熱処理の温度は、前記高
融点金属の融点より低く前記はんだ金属の融点より高い
ことを特徴とする。

【００４１】また、本発明による半導体素子の製造方法
は、半導体基板の一主面に形成されている電極パッド上
に金属層を形成する工程と、前記電極パッド上に開口部
を有するように前記金属層上にレジスト膜を形成する工
程と、前記開口部に高融点金属を形成する工程と、前記
レジスト膜を除去する工程と、前記高融点金属をマスク
に前記金属層をエッチングする工程と、前記高融点金属
上にはんだ金属を形成する工程と、熱処理により前記は
んだ金属を溶解する工程とを具備し、前記熱処理の温度
は、前記高融点金属の融点より低く前記はんだ金属の融
点より高いことを特徴とする。

【００４２】さらに、本発明による半導体素子の製造方
法は、半導体基板の一主面に形成されている電極パッド
上に金属層を形成する工程と、前記電極パッド領域の前
記金属層上に第１のレジスト膜を形成する工程と、前記
第１のレジスト膜をマスクとして前記金属層を途中まで
エッチングする工程と、前記第１のレジスト膜を除去す
る工程と、前記電極パッド上に開口部を有するように前
記金属層上に第２のレジスト膜を形成する工程と、前記
開口部に高融点金属を形成する工程と、前記高融点金属
上にはんだ金属を形成する工程と、前記第２のレジスト
膜を除去する工程と、前記はんだ金属および高融点金属
をマスクに残存する前記金属層をエッチングする工程
と、熱処理により前記はんだ金属を溶解する工程とを具
備し、前記熱処理の温度は、前記高融点金属の融点より
低く前記はんだ金属の融点より高いことを特徴とする。

【００４３】また、前述の半導体素子の製造方法におい
て、前記高融点金属として高融点はんだを用い、前記は
んだ金属として低融点はんだを使用することも可能であ
る。

【００４４】さらに、前述の半導体素子の製造方法にお
いて、前記熱処理工程において、前記高融点はんだと前
記低融点はんだとの間に密着層が形成されるように熱処
理の温度を選択することも可能である。

【００４５】また、前述の半導体素子の製造方法におい
て、前記電極パッド上に金属層を形成する工程は、電極
パッド上にＴｉ膜を形成する工程と、このＴｉ膜上にＮ
ｉ膜を形成する工程と、このＮｉ膜上にＰｄ膜を形成す
る工程とを具備することも可能である。

【００４６】また、前述の半導体素子の製造方法におい
て、前記電極パッド上に金属層を形成する工程は、電極
パッド上にＴｉ膜を形成する工程と、このＴｉ膜上にＮ
ｉ膜を形成する工程とを具備することも可能である。

【００４７】また、半導体装置の製造方法において、突
起電極を具備する半導体素子を前記突起電極を介して実
装基板に接続し、前記半導体素子の電極パッド上に金属
層を形成する工程と、この金属層上に高融点はんだを形
成する工程と、この高融点はんだの少なくとも上部を覆
うように低融点はんだを形成する工程と、前記低融点は
んだと前記実装基板上の金属パッドとを接触させる工程
と、前記半導体素子と前記実装基板とを加圧すると同時
に熱処理を行い前記低融点はんだを溶融することにより
前記半導体素子を前記実装基板上に接着する工程とを具
備し、前記熱処理の温度は、前記高融点はんだの融点よ
り低いことを特徴とする。

【００４８】また、上記の半導体装置の製造方法におい
て、前記低融点はんだが前記高融点はんだの側面も覆う
ように前記低融点はんだを形成することも可能である。

【００４９】さらに、本発明による半導体装置の製造方
法は、突起電極を具備する半導体素子を前記突起電極を
介して実装基板に接続し、前記半導体素子の電極パッド
上に金属層を形成する工程と、この金属層上に高融点金
属を形成する工程と、この高融点金属を覆うようにはん
だ金属を形成する工程と、前記はんだ金属と前記実装基
板上の金属パッドとを接触させる工程と、前記半導体素
子と前記実装基板とを加圧すると同時に熱処理を行い前
記はんだ金属を溶融することにより前記半導体素子を前
記実装基板上に接着する工程とを具備し、前記熱処理の
温度は、前記高融点金属の融点より低いことを特徴とす
る。

【００５０】このように本発明による半導体素子では、
突起電極が、電極パッド上の金属層に接着されている高
融点はんだと、この高融点はんだの少なくとも上部を覆
うように形成されている低融点はんだとにより構成され
ているため、熱処理により低融点はんだを溶融すること
により、半導体素子を突起電極を介して実装基板に接着
することができる。また、突起電極が、このはんだ溶融
処理温度で溶融しない高融点はんだを具備するため、実
装時の熱処理により高融点はんだが溶解しないことによ
り、突起電極が潰れることを防止することができる。

【００５１】また、金属層の表面を覆ってこれに接着さ
れている高融点はんだは低融点はんだに比べてＳｎの含
有量が少ないため、低融点はんだが直接金属層に接着さ
れている従来の半導体素子に比べて、金属層中に拡散す
るＳｎの量を低減することができる。これにより、金属
層中の金属とＳｎとにより合金が形成されることを抑制
し、金属層において破断が生じることを防止することが
できる。このようにして、突起電極の信頼性を向上する
ことができる。

【００５２】さらに、高融点はんだ上に低融点はんだが
形成されている構造を有する半導体素子では、高融点は
んだが溶融しないため、隣合う突起電極の短絡を防止す
ることができ、突起電極間の間隔を縮小することができ
る。

【００５３】また、低融点はんだが高融点はんだの側面
も覆う構造を有する半導体素子では、半導体素子を実装
基板に接着する熱処理により、高融点はんだの上部と側
面を覆う低融点はんだが溶融するため、接着力がより強
固なものとなり、突起電極の信頼性を向上することがで
きる。

【００５４】さらに、高融点はんだと低融点はんだとの
界面に密着層が形成されている本発明による半導体素子
では、この密着層により高融点はんだと低融点はんだと
の間の密着性を向上させることができる。

【００５５】また、本発明による半導体素子では、突起
電極が、金属層の表面を覆ってこれに接着されている高
融点金属と、この高融点金属の少なくとも上部を覆うよ
うに形成されている低融点はんだとにより構成され、こ
の高融点金属ははんだ溶融処理温度で溶融しないため、
前述と同様の理由により、実装時に突起電極が潰れるこ
とを防止し、また、金属層中へのＳｎの拡散を抑制する
ことができる。

【００５６】また、電極パッド上の金属層が、電極パッ
ド上のＴｉ膜と、このＴｉ膜上のＮｉ膜と、このＮｉ膜
上のＰｄ膜とにより構成される本発明による半導体素子
では、Ｔｉ膜により電極パッドと突起電極との間の密着
性を向上させることができる。

【００５７】また、Ｔｉ膜上にＮｉ膜が形成されている
場合には、Ｔｉ膜と突起電極との界面への酸素の侵入が
抑制されるため、Ｔｉ酸化膜の形成を防止することがで
きる。一方、Ｔｉ膜上にＮｉ以外の金属膜を形成してい
る場合には、この金属膜中の金属とはんだから拡散して
きたＳｎとにより合金膜が形成されるが、一般にこの合
金膜とＴｉ酸化膜とは密着性が悪い。このため、従来
は、この領域において突起電極が金属層から剥離する問
題が生じていた。これに対して、本発明による半導体素
子では、Ｔｉ酸化膜が形成されないため、このような剥
離を防止することができる。

【００５８】さらに、Ｎｉ膜上にＰｄ膜が形成されてい
るため、Ｎｉ膜の酸化を防止することができる。これに
より、突起電極とＮｉ膜との間に形成された酸化膜によ
り突起電極と電極パッドとの間の接続抵抗が増大するこ
とを防止することができる。

【００５９】また、電極パッド上の金属層が、電極パッ
ド上のＴｉ膜と、このＴｉ膜上のＮｉ膜とにより構成さ
れる本発明による半導体素子では、前述のように突起電
極と電極パッドとの間の密着性を向上し、さらに、突起
電極が金属層から剥離することを防止することができ
る。このような構造の金属層を用いた場合には、Ｎｉ膜
上に例えば自然酸化膜が形成されるが、例えばメッキ法
を用いてＮｉ膜上に高融点金属膜または高融点はんだを
形成することにより、メッキ溶液中に含まれる酸により
この自然酸化膜を除去することができる。このため、金
属層をＴｉ膜とＮｉ膜とにより構成する本発明による半
導体素子においても、電極パッドと突起電極との間の接
続抵抗が増大することを防止することができる。

【００６０】また、本発明による半導体装置は、突起電
極を具備する半導体素子と、この半導体素子が前記突起
電極を介して接続されている実装基板とを具備し、突起
電極が、高融点はんだとこの高融点はんだの少なくとも
上部を覆うように形成されている低融点はんだとにより
構成されているため、前述と同様の理由により、突起電
極が半導体素子から剥離することを防止することができ
る。このようにして、半導体素子が実装基板から剥離す
る不良の発生を抑制し、半導体装置の信頼性を向上させ
ることができる。

【００６１】また、低融点はんだが高融点はんだの上部
に形成されている構造の突起電極と具備する半導体装置
では、低融点はんだが高融点はんだの周囲を覆っていな
いため、はんだ同志の短絡が生じにくく、パッド間隔の
より狭い半導体装置を実現することが可能となる。

【００６２】また、低融点はんだが高融点はんだの側面
も覆う構造の突起電極を有する半導体装置では、熱処理
により溶融された低融点はんだが、高融点はんだの上部
と側面を覆っているため、接着力がより強固なものとな
り、半導体装置の信頼性を向上することができる。

【００６３】また、上記の半導体装置に対して、突起電
極が、はんだ溶融処理温度で溶融しない高融点金属とこ
の高融点金属のすくなくとも上部を覆うように形成され
ている低融点はんだとにより構成されている本発明によ
る半導体装置では、上述と同様の理由により、半導体素
子が実装基板から剥離する不良の発生を抑制し、半導体
装置の信頼性を向上させることができる。

【００６４】また、突起電極を覆うように前記半導体素
子と前記実装基板との間に樹脂が充填されている本発明
による半導体装置では、突起電極を樹脂により覆うこと
により、突起電極がパッドから剥離することを防止する
ことができるため、半導体装置の信頼性をさらに向上す
ることができる。

【００６５】また、本発明による半導体素子の製造方法
では、金属層上に高融点金属膜と低融点はんだを形成し
た後に、フラックスを塗布して、熱処理により低融点は
んだを溶解するため、高融点金属の側面がフラックスに
より濡れることにより、溶解した低融点はんだが高融点
金属の側面に密着する。また、この熱処理温度が、高融
点金属の融点より低く低融点はんだの融点より高いた
め、高融点金属は溶解せずに残存する。このようにし
て、高融点金属をコア部とし、この高融点金属が低融点
はんだにより覆われているような構造の突起電極を形成
することができる。

【００６６】また、本発明による半導体素子の製造方法
では、金属層上に高融点はんだと低融点はんだを形成し
た後に、フラックスを塗布して、熱処理により低融点は
んだを溶解するため、上記の半導体素子の製造方法と同
様にして、高融点はんだをコア部とし、この高融点はん
だが低融点はんだにより覆われているような構造の突起
電極を形成することができる。

【００６７】また、上記の半導体素子の製造方法におい
て、金属層上に高融点はんだと低融点はんだを形成した
後に、フラックスを塗布せずに熱処理により前記低融点
はんだを溶解する場合には、高融点はんだの側面がフラ
ックスにより濡れないため、溶解した低融点はんだは高
融点はんだの側面に密着せず、高融点はんだ上において
溶解する。さらに、この熱処理の温度が、前記高融点は
んだの融点より低く前記低融点はんだの融点より高いた
め、高融点はんだを溶解させずに残存させることができ
る。このようにして、高融点はんだ上に低融点はんだが
形成されている構造の突起電極を形成することができ
る。

【００６８】さらに、上記３つの半導体素子の製造方法
では、電極パッド上に開口部を有するレジスト膜を金属
層上に形成し、この開口部に高融点金属または高融点は
んだと低融点はんだとを形成しているが、これに対し
て、開口部に高融点金属または高融点はんだを形成した
後にレジスト膜を除去し、この高融点金属または高融点
はんだをマスクとして金属層をエッチングした後に、こ
の高融点金属膜または高融点はんだ上に低融点はんだを
形成する本発明による半導体素子の製造方法では、金属
層をエッチングした後に低融点はんだを形成するため、
金属層のエッチングにより低融点はんだがエッチングさ
れることを防止することができる。このため、高融点金
属または高融点はんだに対して充分な量の低融点はんだ
を確保することができる。一般に、高融点金属または高
融点はんだは、低融点はんだに比べて硬質であるため、
突起電極に圧力が加わった時に、この圧力に起因するひ
ずみは低融点はんだ部分に集中する。このため、高融点
金属または高融点はんだに対して充分な量の低融点はん
だを形成することにより、このようなひずみを緩和し
て、突起電極の強度を強化し、信頼性を向上することが
できる。

【００６９】また、本発明による半導体素子の製造方法
では、金属層上に第１のレジスト膜を形成し、この第１
のレジスト膜をマスクとして金属層を途中までエッチン
グした後に、高融点金属と低融点はんだとを形成し、さ
らに低融点はんだおよび高融点金属をマスクに残存する
前記金属層をエッチングするため、低融点はんだおよび
高融点金属をマスクにエッチングされる金属層のエッチ
ング量を低減することができる。このため、金属層のエ
ッチングによりエッチングされる低融点はんだおよび高
融点金属のエッチング量を低減することができる。この
ようにして、突起電極の強度を強化することができる。

【００７０】さらに、本発明による半導体装置の製造方
法では、上記のようにして形成された半導体装置を前記
突起電極を介して実装基板に接続する際に、低融点はん
だと実装基板上の金属パッドとを接触させて、半導体素
子と実装基板とを加圧すると同時に熱処理を行い低融点
はんだを溶融することにより半導体素子を実装基板上に
接着し、この熱処理の温度が、高融点金属または高融点
はんだの融点より低いため、実装する時の熱処理により
高融点金属または高融点はんだが溶解することを防止す
ることができる。このため、この加熱時に印加される圧
力に対して、高融点金属または高融点はんだが支えとな
り、突起電極が潰れることを防止することができる。こ
のようにして、突起電極間の短絡を防止し、半導体装置
の信頼性を向上することができる。

【００７１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００７２】図１は、本発明の第１の実施の形態による
半導体素子の構造を示す断面図である。従来と同様に、
例えばトランジスタ等が形成されている半導体基板１上
に、例えばＡｌ等の電極パッド２と、この電極パッド２
上に開口部を有する絶縁膜３とが形成されている。ま
た、電極パッド２上には、開口部を介して電極パッドと
接触するように、例えばＴｉ膜４、Ｎｉ膜５、パラジュ
ーム（Ｐｄ）膜６より構成されるバリアメタル７が形成
されている。

【００７３】さらに、バリアメタル７上にはんだバンプ
８が形成されているが、このはんだバンプ８が均一な材
料により構成されていた従来の構造と異なり、本実施の
形態では、高融点はんだ９および低融点はんだ１０´に
より構成されている。また、この高融点はんだ９は溶融
しておらず、低融点はんだ１０´は一度溶融した後に凝
固したものである。さらに、低融点はんだ１０´は高融
点はんだ９を覆うように形成されている。

【００７４】次に、上記のような半導体素子を製造する
方法について説明する。図２および図３は、本発明の第
１の実施の形態による半導体素子の製造方法を示す断面
図である。

【００７５】まず、例えばトランジスタ等が形成されて
いる半導体基板１上に例えばＡｌにより電極パッド２を
形成し、さらに、この電極パッド２上に開口部を有する
絶縁膜３を形成する（図２の（ａ））。ここで、この半
導体基板１は例えば６インチの直径と６μｍの厚さを有
する。また、電極パッド２は、例えば１００μｍ角の大
きさを有し、２００μｍのピッチで、例えば１０ｍｍ角
の大きさを有する半導体チップの周辺部に形成されてい
る。

【００７６】次に、電極パッド２および絶縁膜３上に、
例えば膜厚０．０３〜０．３μｍ程度のＴｉ膜４、例え
ば膜厚０．１〜１．０μｍ程度のＮｉ膜５、例えば膜厚
０．５μｍ以下のＰｄ膜６を、例えばスパッタ法または
電子ビーム蒸着法等を用いて順次堆積し、バリアメタル
７を形成する（図２の（ｂ））。

【００７７】次に、バリアメタル７上に例えば膜厚５０
μｍ程度のレジスト膜１１を塗布し、例えばフォトリソ
グラフィー法を用いて、電極パッド２と同等の大きさを
有する、例えば１００μｍ角程度の開口部を、電極パッ
ド２と重なるように形成する（図２の（ｃ））。

【００７８】次に、この開口部に、例えばＳｎを５％、
Ｐｄを９５％含有する高融点はんだ９を例えば２０μｍ
程度の厚さでメッキし、続けて、例えばＳｎを６３％、
Ｐｄを３７％含有する低融点はんだ１０を例えば３０μ
ｍ程度の厚さでメッキする。この後、アセトンまたは剥
離液等の有機溶媒を用いてレジスト膜１１を除去し、図
３の（ａ）に示すようなはんだ金属が形成される。

【００７９】ここで、高融点はんだ９のメッキは、例え
ばＳｎを１ｇ／Ｌと、Ｐｂを１９ｇ／Ｌと、アルカンス
ルホン酸を１００ｇ／Ｌと、界面活性剤を主成分とする
添加剤とを含有する溶液中に、レジスト膜１１がパター
ニングされている半導体基板１を浸し、例えば浴温度２
５℃で、バリアメタル７を陽極とし、例えばＳｎを５％
とＰｄを９５％含有するはんだ板を陰極として、例えば
電流密度１Ａ／ｃｍ²の条件下で、緩やかに攪拌しなが
ら行う。また、低融点はんだ１０のメッキは、例えばＳ
ｎを１２ｇ／Ｌと、Ｐｂを８ｇ／Ｌと、アルカンスルホ
ン酸を１００ｇ／Ｌと、界面活性剤を主成分とする添加
剤とを含有する溶液中に、半導体基板１を浸し、例えば
浴温度２５℃で、バリアメタル７を陽極とし、例えばＳ
ｎを６３％とＰｄを３７％含有するはんだ板を陰極とし
て、例えば電流密度１Ａ／ｃｍ²の条件下で、緩やかに
攪拌しながら行う。

【００８０】この後、高融点はんだ９および低融点はん
だ１０をマスクとして、その周囲に露出しているバリア
メタル７をエッチングして除去する（図３の（ｂ））。
なお、このバリアメタル７のエッチングにおいて、Ｐｄ
膜６とＮｉ膜５とのエッチングには例えば王水系のエッ
チング液を、Ｔｉ膜４のエッチングには例えばエチレン
ジアミン四酢酸系のエッチング液を用いることができ
る。

【００８１】次に、例えばロジン系フラックスを塗布
し、例えば温度２３０℃の窒素雰囲気中で３０秒間の熱
処理を行う。ここで、ＳｎとＰｂとが前述のような成分
比を有する高融点はんだ９の融点は例えば３３０℃であ
り、低融点はんだ１０の融点は例えば１８３℃であるた
め、この熱処理により低融点はんだ１０のみが溶融す
る。また、ロジン系フラックスにより、高融点はんだ９
の側面が濡れ性を有するため、高融点はんだ９を覆うよ
うに低融点はんだ１０がリフローされて、２重構造のは
んだバンプ８が形成される。

【００８２】さらに、このようなはんだバンプ８が形成
された半導体基板１を例えば１０ｍｍ角に切断して、半
導体素子が完成する（図４）。

【００８３】次に、上記のようにして完成された半導体
素子を実装基板上に実装する方法について、図５を用い
て説明する。

【００８４】実装基板１２上には、例えばＣｕまたはＮ
ｉ等により、金属パッド１３が形成されている。ここ
で、例えばハーフミラーを用いた位置合わせ装置を用い
て、この金属パッド１３と半導体素子上のはんだバンプ
８との間の位置合わせを行い、接触させる。

【００８５】次に、この半導体素子と実装基板１２とを
仮止めして、例えば温度２３０℃の窒素雰囲気が充填さ
れたリフロー炉中を、通過させる。これにより、低融点
はんだ１０を溶融させて、半導体素子上の電極パッド２
と実装基板１２上の金属パッド１３とを電気的に接続
し、図５に示すような半導体装置が完成する。この時、
高融点はんだ９は溶融されずに支えとなる。

【００８６】また、図６に示すように、実装基板１２上
に実装された半導体素子の周囲、および半導体素子と実
装基板１２との間に、例えばシリコン樹脂等の樹脂１４
を充填し、硬化させて半導体装置を完成させることも可
能である。ここで、シリコン樹脂以外に、エポキシ樹脂
またはアクリル樹脂等を使用することもできる。

【００８７】このように、本実施の形態による半導体素
子は、バリアメタル７上に形成された高融点はんだ９
と、この高融点はんだ９を取り囲むように形成されてい
る低融点はんだ１０とにより、はんだバンプ８が構成さ
れていることが特徴である。また、本実施の形態による
半導体装置では、上記の半導体素子と、この半導体素子
が実装された実装基板１２とにより構成されていること
が特徴である。さらに、本実施の形態による半導体装置
の製造方法では、上記の半導体素子上に形成されている
はんだバンプ８と実装基板１２上の金属パッド１３とを
位置合わせした後に、高融点はんだ９が溶融せずに、低
融点はんだ１０のみが溶融する温度でリフローを行うこ
とにより、半導体素子を実装基板上に実装することが特
徴である。

【００８８】このようにすることにより、実装時のリフ
ロー温度では高融点はんだ９が溶融されないため、支え
となる。例えば低融点はんだのみによりはんだバンプを
構成していた従来の半導体装置では、仮止めによる加圧
に起因して、はんだバンプ８が潰れて、隣合うバンプ同
志が短絡する可能性があったが、本実施の形態では、こ
のような短絡の問題を防止することができる。

【００８９】また、本実施の形態では、バリアメタル７
上に高融点はんだ９が接触するように、はんだバンプ８
が構成されている。ここで、高融点はんだ９はＳｎの含
有量が少ないため、Ｓｎの含有量の多い低融点はんだ１
０がバリアメタル７に接触している従来に比べて、バリ
アメタル７中にＳｎが拡散することを抑制することがで
きる。

【００９０】また、本実施の形態では、バリアメタル７
を、Ｔｉ膜４とＮｉ膜５とＰｄ膜６とにより構成してい
る。これらの膜は、それぞれ以下のような効果を有し、
また、その膜厚は以下のようにすることが望ましい。

【００９１】まず、Ｔｉ膜４はＡｌとの密着性がよいた
め、例えばＡｌにより形成されている電極パッド２上に
Ｔｉ膜４を形成することにより、バリアメタル７と電極
パッド２との密着性を向上することができる。

【００９２】ここで、このＴｉ膜４の膜厚は、例えば
０．０３〜０．３μｍ程度とすることが望ましい。膜厚
が０．０３μｍ未満の場合には、電極パッド２との間に
十分な密着性を確保することが困難である。また、膜厚
が０．３μｍ以上の場合には、電極パッド２と金属パッ
ド１３との間の接続抵抗が増大する可能性がある。この
ため、Ｔｉ膜４の膜厚を上記の範囲内とすることによ
り、抵抗を増大させることなく、電極パッド２との密着
性を向上することができる。

【００９３】また、Ｎｉ膜５は、例えばＣｕの比べてＳ
ｎの拡散係数が小さいため、バリアメタル７の上部領域
にＮｉ膜５を形成することにより、はんだバンプ８から
バリアメタル７中へＳｎが拡散することを抑制すること
ができる。

【００９４】さらに、例えばＴｉ膜上にＣｕ膜が積層さ
れている構造のバリアメタル７を使用する従来の半導体
素子では、ＳｎがＣｕ膜中を拡散し、Ｃｕ膜がＳｎＣｕ
等の合金膜に変化する。この時に、Ｔｉ膜とＳｎＣｕ膜
との界面に酸素が混入しやすいため、この界面領域にＴ
ｉ酸化膜が形成される。このような、ＳｎＣｕ膜とＴｉ
酸化膜との密着性は悪いため、この部分においてはんだ
バンプ８がバリアメタル７から剥離し、はんだバンプ８
を押し倒すような圧力に対する耐性、いわゆるバンプシ
ェア強度を低下させるという問題があった。これに対し
て、Ｎｉ膜５とＴｉ膜４との界面には酸素が侵入しにく
いため、本発明のバリアメタル構造では、Ｔｉ膜４上に
Ｎｉ膜５を形成することにより、Ｔｉ酸化膜の形成を抑
制することができる。このようにして、はんだバンプ８
がバリアメタル７から剥離することを防止し、バンプシ
ェア強度を向上することができる。

【００９５】ここで、Ｎｉ膜５の膜厚は、例えば０．１
〜１．０μｍとすることが望ましい。膜厚が０．１μｍ
未満の場合には、高融点はんだ９との濡れ性が悪化する
可能性がある。本実施の形態では、Ｎｉ膜５の上にＰｄ
膜６が形成されているが、このＰｄ膜６は、例えば高融
点はんだ９をメッキする間にはんだ溶液中にほとんど溶
解する。このため、最終的にはＮｉ膜５上に例えば高融
点はんだ９が接触する構造となる。この時に、Ｎｉ膜５
の膜厚を０．１μｍ以上とすることにより、はんだ９と
の濡れ性を確保して、はんだバンプ８とバリアメタル７
との密着性を向上することができる。

【００９６】また、膜厚が１．０μｍ以上では、バリア
メタル７の破断が生じる可能性がある。すなわち、本発
明のように、バリアメタル７中の上層領域にＮｉ膜５を
形成する場合には、はんだバンプ８中のＳｎがＮｉ膜５
中に拡散し、Ｎｉ膜５はほとんどＮｉＳｎ合金膜に変化
する。この時に、Ｎｉ膜５の膜厚が厚いと、この合金膜
の膜厚も厚くなり、この部分で破断しやすくなる。この
ため、Ｎｉ膜５の膜厚を１．０μｍ以下とすることによ
り、バリアメタル７の破断を防止することができ、バン
プシェア強度を向上することができる。

【００９７】また、Ｐｄ膜６は、Ｎｉ膜５の表面が酸化
されることを防止する。Ｎｉ膜５の表面に例えば自然酸
化膜が形成された場合には、高融点はんだ９とＮｉ膜５
との間に存在する自然酸化膜に起因して、はんだバンプ
８とバリアメタル７との間の接続抵抗が増大する可能性
がある。これに対して、本実施の形態のようにＮｉ膜５
上にＰｄ膜６を形成することにより、Ｎｉ膜５の表面に
例えば自然酸化膜が形成されることを防止し、接続抵抗
が増大することを防止することができる。

【００９８】ここで、Ｐｄ膜６の膜厚は、例えば０．５
μｍ以下であることが望ましい。Ｐｄ膜６のエッチング
には、前述のように一般に王水系のエッチング液を用い
るが、このエッチング液により、はんだ金属９および１
０もエッチングされる。一般に、はんだ金属９および１
０とＰｄ膜６との間のエッチング選択比を大きくするこ
とは困難である。このため、Ｐｄ膜の膜厚を例えば０．
５μｍ以下とすることにより、Ｐｄ膜６のエッチング時
間を短縮し、はんだがエッチングされることを防止する
ことができる。

【００９９】また、同様の理由により、バリアメタル７
を構成する各金属膜の膜厚をそれぞれ１μｍ以下とする
ことにより、バリアメタル７のエッチング時にはんだ金
属９および１０がエッチングされることを防止すること
ができる。

【０１００】さらに、バリアメタル７を構成する各金属
膜の膜厚をそれぞれ１μｍ以下とすることにより、例え
ばスパッタ法等の薄膜形成工程を用いて、バリアメタル
７を簡単に形成することができる。

【０１０１】さらに、図６に示すように、半導体素子と
実装基板１２との間を樹脂１４により充填している場合
には、例えばはんだバンプ８を腐食する汚染物質からは
んだバンプ８を保護することができるため、信頼性を向
上させることができる。

【０１０２】さらに、これらの効果について試験結果を
用いて説明する。

【０１０３】上述の工程に従って製造された、図５に示
すような半導体装置を用いて、温度サイクル試験を行う
ことにより、半導体装置の信頼性を調べた結果、３００
０サイクル後においても、電極パッド２と金属パッド１
３との間の接続箇所に破断は全く発見されないことがわ
かった。ここで、半導体装置は、２００個のはんだバン
プ８が形成されている１０ｍｍ角の半導体素子を窒化ア
ルミニウム基板上に実装することにより形成されてい
る。また、温度サイクル試験は、３０分間温度を−６５
℃に保持した後に、５分間温度を２５℃に保持し、さら
に３０分間温度を１５０℃に保持する工程を１サイクル
として、このサイクルを繰り返すことにより、行われ
る。

【０１０４】また、図６に示すように、半導体素子と実
装基板１２の間がシリコン樹脂により充填されている半
導体装置を用いて、前述と同様の温度サイクル試験を行
った場合には、５０００サイクル経過後にも破断が発見
されない。この構造では、半導体素子と実装基板１２の
間が樹脂系の接着剤により充填されているため、金属バ
ンプのみによる接合よりも、さらに信頼性を向上させる
ことができる。

【０１０５】また、金属バンプの強度は５０ｇ／個が達
成されており、使用上全く問題がない。

【０１０６】さらに、前述の温度サイクル試験により、
バンプの剥離、バンプの強度の劣化、バンプ間の短絡等
は全く発生しない。

【０１０７】また、金属バンプが形成されている半導体
基板１を温度１５０℃で保存した場合に、低融点はんだ
のみを用いた従来の半導体素子では、はんだ中における
Ｓｎの含有量が多いため、Ｓｎがバリアメタル中へ拡散
し、１０００時間程度経過した後にバンプシェアの強度
の劣化が発生する。しかし、本実施の形態による半導体
素子では、バリアメタル上にＳｎの含有量が少ない高融
点はんだを用いているため、バリアメタル中へのＳｎの
拡散を抑制することができ、５０００時間経過した後に
も、バンプシェアの強度の劣化は発生せず、初期の強度
と同様の強度を維持することができる。

【０１０８】次に、第２の実施の形態について図面を用
いて説明する。図７は本発明の第２の実施の形態による
半導体素子の構造を示す断面図である。

【０１０９】本実施の形態による半導体素子は、前述の
第１の実施の形態と同様に、半導体基板１と、この半導
体基板１上に形成されている電極パッド２と、この電極
パッド２上に形成された、例えばＴｉ膜４とＮｉ膜５と
Ｐｄ膜６とにより構成されるバリアメタル７と、バリア
メタル７上に形成されたはんだバンプ８とにより構成さ
れている。また、このはんだバンプ８は、高融点はんだ
９と、この高融点はんだ９を取り囲むように形成されて
いる低融点はんだ１０´により構成されている。

【０１１０】さらに本実施の形態では、前述の第１の実
施の形態と異なり、高融点はんだ９と低融点はんだ１０
´との間の界面に、密着層１５が形成されている。この
密着層の厚さは、例えば０．１〜２μｍとし、その組成
は高融点はんだ９と低融点はんだ１０´との間の組成と
する。

【０１１１】次に、このような半導体素子を製造する方
法について、説明する。

【０１１２】本実施の形態による半導体素子の製造方法
では、低融点はんだ１０を溶解するときのリフロー温度
が前述の第１の実施の形態と異なる。すなわち、前述の
第１の実施の形態では、例えばロジン系フラックスを塗
布した後に、２３０℃の温度で３０秒間の熱処理を行っ
ていたが、本実施の形態では、例えば２３０〜２８０℃
程度の温度で３０秒間の熱処理を行う。

【０１１３】このように、第１の実施の形態に比べて、
高い温度で熱処理を行うことにより、高融点はんだ９中
に低融点はんだ１０からＳｎが拡散し、Ｓｎの含有量が
高融点はんだ９と低融点はんだの間である領域が高融点
はんだ９と低融点はんだとの界面に形成される。この領
域では、融点が高融点はんだ９と低融点はんだ１０の間
となるため、例えば２３０〜２８０℃程度の適当な温度
で熱処理を行うことにより、溶解する。

【０１１４】これにより、高融点はんだ９と低融点はん
だ１０との間に、これらの中間の組成を有する密着層１
５が形成され、高融点はんだ９と低融点はんだ１０との
間の接合が強固なものとなる。

【０１１５】また、リフロー温度を高融点はんだ９の融
点より低い温度とすることにより、高融点はんだ９は、
低融点はんだ１０との界面のみが溶解し、それ以外は溶
解しないようにすることができる。

【０１１６】このため、低融点はんだ１０´が、密着層
１５を介して、溶解していない高融点はんだ９を取り囲
むような構造とすることができる。

【０１１７】このようにして形成された半導体素子は、
前述の第１の実施の形態と同様にして、実装基板１２に
実装することができる。

【０１１８】また、前述の第１の実施の形態と同様に、
半導体装置と実装基板１２との間を樹脂１５により充填
することも可能である。

【０１１９】このように、本実施の形態による半導体素
子および半導体装置は、はんだバンプ８が高融点はんだ
９と密着層１５と低融点はんだ１０´とにより構成され
ていることが特徴である。

【０１２０】このため、前述の第１の実施の形態による
効果に加えて、さらに、この密着層１５により、高融点
はんだ９と低融点はんだ１０´との間の接合が強固にな
り信頼性が向上する。また、高融点はんだ９と低融点は
んだ１０´との間の接続抵抗が低減する。

【０１２１】また、本実施の形態による半導体素子およ
び半導体装置の製造方法では、フラックスを塗布した後
に、低融点はんだ９の融点と高融点はんだ１０の融点の
間で比較的高い温度により、熱処理を行うことが特徴で
ある。

【０１２２】このようにすることにより、低融点はんだ
１０中のＳｎが高融点はんだ１０中に拡散して、低融点
はんだ１０と高融点はんだ９との界面に、はんだ９およ
び１０の中間の組成を有する密着層１５を形成すること
ができる。

【０１２３】次に、本発明の第３の実施の形態による半
導体素子について図８を用いて説明する。図８は、本実
施の形態における半導体素子の構造を示す断面図であ
る。

【０１２４】図８の（ｂ）に示すように、本実施の形態
による半導体素子は、前述の第１のおよび第２の実施の
形態と同様に、半導体基板１と、この半導体基板１上に
形成されている電極パッド２と、この電極パッド２上に
形成された、例えばＴｉ膜４とＮｉ膜５とＰｄ膜６とに
より構成されるバリアメタル７と、バリアメタル７上に
形成されたはんだバンプ８とにより構成されている。ま
た、このはんだバンプ８は、高融点はんだ９と低融点は
んだ１０´とにより構成されている。ここで、低融点
はんだ１０´が高融点はんだ９を取り囲むように形成さ
れていた前述の第１および第２の実施の形態と異なり、
本実施の形態では、低融点はんだ１０´が、高融点はん
だ９の上部だけに形成されている。

【０１２５】次に、このような構造の半導体素子を製造
する方法について説明する。

【０１２６】前述の実施の形態と同様に、高融点はんだ
９および低融点はんだ１０を例えばメッキにより形成し
（図８の（ａ））、バリアメタルをエッチングする。

【０１２７】この後、フラックスを塗布して窒素雰囲気
によりリフローを行っていた前述の実施の形態による方
法と異なり、本実施の形態では、フラックスを塗布せず
に、例えば水素のみまたは水素と窒素の混合された還元
ガス中において、たとえば２３０℃の温度で３０秒間の
熱処理を行う。

【０１２８】このように、本実施の形態では、フラック
スを使用しないため、高融点はんだ９の側面の濡れ性が
抑制される。これにより、低融点はんだ１０が溶解した
時に、高融点はんだ９の側面を覆うことを防止すること
ができる。

【０１２９】また、はんだは表面に例えば自然酸化膜等
が形成されていると溶解しない。このため、通常は、フ
ラックス中に還元剤が含有されており、これによりはん
だの表面に形成されている自然酸化膜が除去され、熱処
理によりはんだが溶解する。これと異なり、本実施の形
態では、フラックスを使用しないため、フラックスによ
りはんだ９および１０の表面に形成されている自然酸化
膜を除去することができない。しかし、還元ガス中で熱
処理を行うことにより、フラックスを使用しない場合に
も、はんだ９および１０の表面に形成されている自然酸
化膜を除去してはんだを溶解することが可能となる。

【０１３０】また、このようにして製造された半導体装
置を前述の実施の形態と同様の方法を用いて、実装基板
１２上に実装して半導体装置を製造することができる。
さらに、前述の実施の形態と同様に、半導体素子と実装
基板１２との間を樹脂１４により充填することもでき
る。

【０１３１】このように、本実施の形態による半導体素
子および半導体装置では、低融点はんだ１０が高融点は
んだ９の上部にのみに形成され、はんだバンプ８が積層
構造となっていることが特徴である。これにより、実装
時におけるはんだの潰れを防止し、Ｓｎの拡散を防止す
るという前述の実施の形態による半導体素子および半導
体装置が有する効果に加えて、さらに、以下のような効
果を有する。

【０１３２】前述の実施の形態では、高融点はんだ９を
覆うように低融点はんだ１０´が形成されていたため、
隣合う電極パット２間において、それぞれ高融点はんだ
９の側面に形成された低融点はんだ１０´が、実装時の
リフローと加圧により潰され、接触して短絡する可能性
があった。これに対して、本実施の形態では、低融点は
んだ１０´が高融点はんだ９の上部のみに形成されてい
るため、前述の実施の形態に比べて、低融点はんだ間の
距離が増大し、短絡の可能性を低減することができる。

【０１３３】さらに、バンプ８間の短絡を防止すること
ができるため、パッド間の間隔がより微細な半導体素子
を形成することができる。特に、図８の（ａ）に示すよ
うに、高融点はんだ９のメッキ厚さを厚く形成し、これ
に対する低融点はんだ１０の厚さを薄く形成することに
より、短絡の可能性をより低減することができる。

【０１３４】また、はんだバンプを構成する各積層金属
を、高融点はんだ９および低融点はんだ１０により構成
するため、これらの積層膜の間の熱膨脹率の差を小さく
することができる。このため、積層膜の上層と下層とに
おいて熱応力の発生を低減し、電極パッド２と金属パッ
ド１３との間の接続の信頼性を向上することができる。

【０１３５】また、本実施の形態による半導体素子およ
び半導体装置の製造方法では、はんだのリフロー工程に
おいて、フラックスを使用せずに、例えば水素を含有す
る還元性の雰囲気中において熱処理を行うことが特徴で
ある。これにより、高融点はんだ９の側面の濡れ性を低
減して、低融点はんだ１０´が溶解されて高融点はんだ
９の側面上にも形成されることを防止することができ
る。また、還元雰囲気により熱処理を行うことにより、
はんだ表面の自然酸化膜を除去してはんだを溶解するこ
とが可能となる。

【０１３６】さらに、前述の第３の実施の形態と同様
に、高融点はんだ９と低融点はんだ１０´との間に、密
着層１５を形成することも可能である。このような場合
を、本発明の第４の実施の形態として図９に示す。

【０１３７】図９の（ｂ）は、本発明の第４の実施の形
態による半導体素子の構造を示す断面図である。

【０１３８】この図に示すように、本実施の形態による
半導体素子は、前述の第３の実施の形態と同様に、半導
体基板１と、この半導体基板１上に形成されている電極
パッド２と、この電極パッド２上に形成された、例えば
Ｔｉ膜４とＮｉ膜５とＰｄ膜６とにより構成されるバリ
アメタル７と、バリアメタル７上に形成されたはんだバ
ンプ８とにより構成されている。また、このはんだバン
プ８は、高融点はんだ９と、この高融点はんだ９上に積
層されるように形成されている低融点はんだ１０´とに
より構成されている。

【０１３９】ここで、本実施の形態では、高融点はんだ
９と低融点はんだ１０´との間に密着層１５が形成され
ている。

【０１４０】また、このような構造の半導体素子を製造
する方法について説明する。

【０１４１】前述の第３の実施の形態と同様に、高融点
はんだ９および低融点はんだ１０を例えばメッキにより
形成し（図９の（ａ））、バリアメタルをエッチングす
る。

【０１４２】この後、前述の第３の実施の形態と同様に
フラックスを塗布せずに、例えば水素のみまたは水素と
窒素の混合された還元ガス中において熱処理を行うが、
その温度が前述の第３の実施の形態と異なり、例えば２
３０〜２８０℃の温度で３０秒間の熱処理を行う。

【０１４３】このようにして、前述の第２の実施の形態
と同様に、リフロー温度が比較的高温であるため、高融
点はんだ９と低融点はんだ１０´との間の界面に密着層
１５が形成される。

【０１４４】また、前述の第３の実施の形態と同様に、
フラックスを使用せずにリフローを行うため、低融点は
んだ１０´は高融点はんだ９の上部のみに形成される。

【０１４５】次に、本発明の第５の実施の形態につい
て、図１０および図１１を用いて説明する。図１１は、
本実施の形態による半導体素子の構造を示す断面図、図
１０は、本発明の第５の実施の形態による半導体素子の
製造方法を示す断面図である。

【０１４６】図１１に示すように、本実施の形態による
半導体素子の構造は、前述の第１の実施の形態による半
導体素子と同様であるが、本実施の形態では、低融点は
んだ１６´の形成方法が前述の第１の実施の形態と異な
る。

【０１４７】図１０の（ａ）に示すように、本実施の形
態では、前述の実施の形態と同様にして、バリアメタル
７上に高融点はんだ９を例えば電気メッキ法により形成
する。次に、この高融点はんだ９をマスクとして、バリ
アメタル７をエッチングする。さらに、高融点はんだ
９上に低融点はんだ１６をワイヤーボンディング法によ
り形成する（図１０の（ｂ））。

【０１４８】この後は、前述の第１の実施の形態と同様
にして、フラックスを塗布し、例えば２３０℃の熱処理
により、高融点はんだ９を溶解せず、低融点はんだ１６
のみを溶解して、図１１に示すような半導体素子が完成
する。

【０１４９】このように、本実施の形態による半導体素
子の製造方法では、高融点はんだ９を形成した後に、こ
の高融点はんだ９をマスクにバリアメタル７をエッチン
グし、その後に低融点はんだ１６を形成することが特徴
である。また、低融点はんだ１６をメッキ法ではなく、
ワイヤーボンディング法により形成することが特徴であ
る。このため、前述の第１の実施の形態による効果に加
えて以下のような効果を有する。

【０１５０】前述の第１の実施の形態では、高融点はん
だ９と低融点はんだ１０とを形成した後に、これらのは
んだ金属をマスクとしてバリアメタルをエッチングして
いるため、バリアメタル７のエッチング液により、はん
だ金属もエッチングされる可能性が高い。これに対し
て、本実施の形態では、バリアメタル７をエッチングし
た後に低融点はんだ１６を形成するため、低融点はんだ
１６がエッチングされることを防止することができる。
これにより、高融点金属または高融点はんだに対して充
分な量の低融点はんだを確保することができる。一般
に、高融点金属または高融点はんだは、低融点はんだに
比べて硬質であるため、突起電極に圧力が加わった時
に、この圧力に起因するひずみは低融点はんだ部分に集
中する。しかし、高融点金属または高融点はんだに対し
て充分な量の低融点はんだを形成することにより、この
ようなひずみを緩和して、突起電極の強度を強化し、信
頼性を向上することができる。

【０１５１】また、メッキ法は、液体状の例えばはんだ
等の金属液に半導体基板１を浸し、電圧を印加して、金
属膜を形成する。このため、実際に金属膜を形成するた
めに消費される金属の量に比べて大量の金属原料を要す
る。これに対して、ワイヤーボンディング法では、ワイ
ヤー状の金属を必要な量のみ半導体基板１上にボンディ
ングして金属膜を形成するため、無駄が生じない。この
ため、コストを削減することができる。

【０１５２】一方、ワイヤーボンディング法では、各電
極パッド２上において１つずつボンディングを行う必要
があるため、特に、電極パッド２の個数が少ない場合に
有効である。

【０１５３】これに対して、めっき法により低融点はん
だ１６を形成する場合には、複数の電極パッド２上に同
時に低融点はんだ１６を形成することができるため、電
極パッド２の個数が多い場合に有効である。また、一般
に金属膜の成長速度が早いため、膜厚の厚い金属膜を形
成する場合に、有効である。

【０１５４】また、めっき法以外にも、例えばディップ
法により、低融点はんだ１６を形成することも可能であ
る。この場合には、例えば低融点はんだと同様の成分を
有する液体状のはんだ金属液中に高融点はんだ９の先端
を浸すことにより、高融点はんだ９上に低融点はんだ１
６を形成する。このように、電圧を印加する必要がない
ため、非常に簡単に低融点はんだ１６を形成することが
できる。

【０１５５】さらに、例えば蒸着法により、低融点はん
だ１６を形成することも可能である。この場合には、チ
ャンバ内に例えばソースガスを適当な混合比で充填し、
例えば半導体基板１に電圧を印加して、金属膜を形成す
る。このため、複雑な組成比を有する膜を形成する場合
には、めっき法に比べて制御しやすいため、簡単に成膜
することができる。

【０１５６】また、第６の実施の形態として、第２の実
施の形態と同様に、高融点はんだ９と低融点はんだ１６
´との間の界面に密着層１５を形成することも可能であ
る。図１２に、本実施の形態による半導体素子の構造を
示す断面図である。この図に示すように、本実施の形態
による半導体素子は、前述の第２の実施の形態による半
導体素子と同様の構造を有する。

【０１５７】また、本実施の形態による半導体素子の製
造方法では、低融点はんだ１６をリフローする工程にお
ける熱処理の温度が２３０〜２８０℃である以外は、前
述の第５の実施の形態と同様であるため、省略する。

【０１５８】また、本実施の形態による半導体素子およ
びその製造方法は、前述の第１および第２および第５の
実施の形態による効果を有する。

【０１５９】次に、本発明の第７の実施の形態による半
導体素子およびその製造方法について、図１３乃至図１
６を用いて説明する。図１６は、本実施の形態による半
導体素子の構造を示す断面図である。この図に示すよう
に、本実施の形態による半導体素子は、前述の第１の実
施の形態による半導体素子と同様の構造である。

【０１６０】また、本実施の形態による半導体素子の製
造方法は、前述の実施の形態とは異なり、バリアメタル
７を構成するＰｄ膜６とＮｉ膜５とを、はんだ９および
１０を形成する前にエッチングする。以下、この製造方
法について、詳しく説明する。

【０１６１】まず、前述の第１の実施の形態と同様にし
て、半導体基板１上の電極パッド２および絶縁膜３上に
例えばＴｉ膜４とＮｉ膜５とＰｄ膜６とから構成される
バリアメタル７を形成する（図１３の（ａ））。ここ
で、図１３の（ａ）は図２の（ｂ）と同様の状態を示し
ている。

【０１６２】次に、通常の露光技術を用いて、電極パッ
ド２上に、絶縁膜３の開口部とほぼ重なるように、例え
ば１１０μｍ角のレジスト膜１７を残存させる（図１３
の（ｂ））。

【０１６３】この後、このレジスト膜１７をマスクとし
て、例えば王水系のエッチング液を用いて、Ｐｄ膜６お
よびＮｉ膜５をエッチングして除去する。さらに、レジ
スト膜１７を除去する（図１４の（ａ））。

【０１６４】次に、図１４の（ｂ）に示すように、電極
パッド２上に開口部を有する例えば膜厚５０μｍのレジ
スト膜１８を形成する。

【０１６５】次に、例えば電気メッキ法により、この開
口部の内部に高融点はんだ９と低融点はんだ１０とを形
成し、さらにレジスト膜１８を除去する（図１５の
（ａ））。

【０１６６】次に、はんだ９および１０をマスクとし
て、Ｔｉ膜４をエッチングする（図１５の（ｂ））。

【０１６７】この後は、前述の第１の実施の形態と同様
にフラックスを塗布した後に熱処理を行い、図１６に示
すような半導体素子が完成する。

【０１６８】このように、本実施の形態による半導体素
子の製造方法では、はんだ９および１０を形成する前
に、バリアメタル７を構成するＰｄ膜６およびＮｉ膜５
をレジスト膜１７をマスクとしてエッチングすることが
特徴である。

【０１６９】一般に、Ｐｄ膜６およびＮｉ膜５等のエッ
チング液として、例えば酢酸、塩酸、硝酸等の混合液が
使用される。特に、Ｎｉはエッチングされにくい性質を
有するため、Ｎｉ膜５をエッチングするために非常に強
いエッチング液を必要とする。このため、はんだ９、１
０を形成した後に、このはんだ９、１０をマスクとして
バリアメタル７をエッチングする前述の実施の形態によ
る製造方法では、バリアメタル７のエッチングを行う時
に、はんだ９、１０も共にエッチングされて所定の形状
から変化してしまう可能性がある。

【０１７０】これに対して、本実施の形態では、バリア
メタル７を構成するＰｄ膜６およびＮｉ膜５をレジスト
膜１７をマスクとしてエッチングした後に、はんだ９お
よび１０を形成するため、はんだ９および１０がエッチ
ングされることを防止することができる。

【０１７１】なお、Ｐｄ膜６およびＮｉ膜５をエッチン
グする時に、Ｔｉ膜４を残存させているが、これは、は
んだ９および１０を電気めっきする時に、このＴｉ膜４
を一方の電極として使用するためである。したがって、
Ｔｉ膜４は、はんだ９および１０を形成した後にエッチ
ングされる必要がある。しかし、この場合においても、
エッチングすべきＴｉ膜４の膜厚が、バリアメタル７の
膜厚に比べて薄いため、はんだ９および１０がエッチン
グされる量を最低限に抑制することができる。

【０１７２】次に、第８の実施の形態として、図１７に
示すように、はんだバンプ８を、高融点はんだ９と低融
点はんだ１０´と高融点はんだ９および低融点はんだ１
０´の間の界面に形成されている密着層１５とにより構
成することも可能である。

【０１７３】このような構造は、前述の第７の実施の形
態において、低融点はんだ１０を溶解するためのリフロ
ー工程における熱処理の温度を例えば２３０〜２８０℃
程度の比較的高温とすることにより製造することができ
る。これ以外は、前述の第７の実施の形態と同様である
ため、省略する。

【０１７４】この第８の実施の形態では、前述の第７の
実施の形態による効果に加えて、さらに、高融点はんだ
９および低融点はんだ１０´の密着性を向上し、接続抵
抗を低減することができる。

【０１７５】以上の第１乃至第８の実施の形態では、は
んだバンプ８を高融点はんだ９と低融点はんだ１０によ
り構成したが、実装時にはんだバンプ８が潰れること
と、はんだ金属中に含まれるＳｎがバリアメタル７中へ
拡散することを防止するという本発明の目的を達成する
ためには、バリアメタル７に接触する金属は、高融点は
んだ９に限らず、例えばＣｕ等の他の高融点金属を使用
することも可能である。ここで、高融点とは、はんだ金
属に比べて十分に高い融点温度であれば良い。例えば１
８３℃程度の融点を有する低融点はんだ１０を使用する
場合には、この融点に比べて、例えば３００℃程度の充
分に高い融点であればよい。

【０１７６】また、ここで使用される高融点金属は、は
んだとの濡れ性の良いものであることが望ましい。例え
ば、前述のＣｕ、またはＮｉ、Ｐｄ等を用いることが可
能である。さらに、Ｓｎの拡散が遅いものであることが
好ましい。

【０１７７】このように、バリアメタル７上にＣｕをコ
アとするはんだバンプ８を形成する場合について、第９
の実施の形態として、図１８を用いて説明する。図１８
は本実施の形態による半導体素子の構造を示す断面図で
ある。

【０１７８】この図に示すように、本実施の形態による
半導体素子は、前述の第１の実施の形態による半導体素
子と同様に、半導体基板１と、この半導体基板１上に形
成されている電極パッド２と、この電極パッド２上に形
成された、例えばＴｉ膜４とＮｉ膜５とＰｄ膜６とより
構成されるバリアメタル７と、バリアメタル７上に形成
されたはんだバンプ８とにより構成されている。

【０１７９】ここで、このはんだバンプ８が、高融点は
んだ９と、この高融点はんだ９を取り囲むように形成さ
れている低融点はんだ１０´により構成されていた前述
の第１の実施の形態と異なり、本実施の形態では、Ｃｕ
により形成されたコア部２０と、コア部２０を取り囲む
ように形成されているはんだ２１´とにより構成されて
いる。

【０１８０】次に、上記のような半導体素子を製造する
方法について説明する。図１９は、本発明の第１の実施
の形態による半導体素子の製造方法を示す断面図であ
る。

【０１８１】半導体基板１上の電極パッド２上に、例え
ばＴｉ膜４とＮｉ膜５とＰｄ膜６とにより構成されるバ
リアメタル７を形成し、さらにこのバリアメタル７上
に、電極パッド２領域に開口部を有するレジスト膜１１
を形成するまでは、前述の第１の実施の形態と同様にし
て行う。図１９の（ａ）は、図２の（ｃ）と同様の状態
を示している。

【０１８２】次に、前述の第１の実施の形態と異なり、
この開口部に例えばめっき法により、膜厚１０〜４０μ
ｍのＣｕ２０を形成する。このＣｕめっきは、例えば硫
酸銅２５０ｇ／Ｌおよび硫酸５０ｇ／Ｌからなる溶液に
浸して、例えば２５℃の浴温度で、半導体基板１を陰極
とし、高純度銅板を陽極として、例えば２Ａ／ｃｍ²で
緩やかに攪拌しながら行う。

【０１８３】次に、Ｃｕ２０上に、はんだ金属２１を、
例えばめっき法により、例えば厚さ５０μｍの膜厚で形
成する。ここで、はんだ金属２１としては、高融点はん
だ、または低融点はんだのいずれも用いることが可能で
ある。また、いずれの場合においても、前述の第１の実
施の形態に述べた条件を用いためっき法により形成する
ことができる。

【０１８４】さらに、前述の第１の実施の形態と同様に
して、レジスト膜１１を除去し（図１９の（ｂ））、は
んだ金属２１およびＣｕ２０をマスクとして、バリアメ
タル７のエッチングを行う。

【０１８５】この後、例えばロジン系フラックスを塗布
し、Ｃｕ２０が溶解せず、はんだ金属２１が溶解する温
度で熱処理を行い、はんだ金属２１を溶解する。Ｃｕの
融点は約１０００℃であるため、例えばはんだ金属２１
として低融点はんだを用いた場合には、前述の第１の実
施の形態と同様に２３０℃の窒素雰囲気中で３０秒間の
熱処理を行うことができる。また、高融点はんだを用い
る場合には、例えば５００℃程度の温度で熱処理を行う
ことにより、はんだ金属２１のみが溶解し、Ｃｕ２０は
溶解せずに、コア部として残存させることができる。

【０１８６】このようにして、図１８に示すような、溶
解していないＣｕ２１をコア部として、その周囲を取り
囲むようにはんだ金属２１が溶解しているはんだバンプ
８を形成することができる。

【０１８７】この後は、前述の第１の実施の形態と同様
に、例えば１０ｍｍ角に切断して半導体素子が完成す
る。

【０１８８】また、このようにして形成された半導体素
子を、前述の第１の実施の形態と同様にして、実装基板
１２上に実装することができる。さらに、半導体素子と
実装基板１２の間を樹脂により充填することも可能であ
る。

【０１８９】なお、コア部２０を構成するＣｕの厚さ
は、例えば１０〜４０μｍの範囲内とすることが望まし
い。一般に、はんだ金属２１´中のＳｎはＣｕ２０中を
拡散し、ＣｕＳｎ合金を形成する。この時に、Ｃｕ２０
の膜厚が１０μｍ以下の場合には、Ｃｕ２０がすべてＣ
ｕＳｎ合金に変化するため、このＣｕＳｎ合金膜とバリ
アメタル７との界面において、破断が生じる可能性があ
る。これに対して、Ｃｕ２０の膜厚を例えば１０μｍ以
上とすることにより、Ｃｕ２０がすべてＣｕＳｎ合金に
変化することを防止し、はんだバンプ８がバリアメタル
７から剥離することを防止することができる。

【０１９０】また、一般に、Ｃｕははんだ金属に比べて
硬質である。このため、はんだバンプ８に圧力が印加さ
れた場合に、この圧力によるひずみは、はんだバンプ８
中のコア部２０ではなくはんだ部２１´に集中する。こ
こで、Ｃｕ２０の膜厚が、例えば４０μｍ以上の場合、
はんだ２１´の量がＣｕ２０の量に比べて少なくなり、
はんだバンプ８の強度が低下する可能性がある。これに
対して、Ｃｕ２０の膜厚を例えば４０μｍ以下とするこ
とにより、Ｃｕによるコア部２０をはんだ２１´により
十分に覆うことができるため、はんだバンプの強度を強
化することができ、信頼性を向上することができる。た
だし、このＣｎ２０の膜厚の上限は、はんだバンプ８の
大きさに依存する。例えば本実施の形態のように、１０
０μｍ角程度の電極パッド２上にはんだバンプ８を形成
する場合には、上述のように、Ｃｕ２０の膜厚は例えば
１０〜４０μｍ、はんだ２１の膜厚は例えば３０〜５０
μｍ程度とすることが好ましい。

【０１９１】この様に、本実施の形態による半導体素子
では、はんだバンプ８をＣｕ２０によるコア部と、この
コア部を取り囲むはんだ金属２１´により構成すること
が特徴である。ここで、Ｃｕの融点が高いため、この半
導体素子を実装基板１２に実装する時のリフロー工程に
おける熱処理により、Ｃｕ２０は溶解しない。これによ
りＣｕ２０が支えとなり、はんだバンプ８が潰れること
を防止することができる。

【０１９２】また、Ｃｕ２０の膜厚が例えば１０〜４０
μｍと厚いため、はんだ２１´中のＳｎがＣｕ２０中に
拡散した場合にも、Ｃｕ２０がすべてＣｕＳｎ合金膜に
変化することを防止することができる。

【０１９３】さらに、本実施の形態では、Ｔｉ膜４上に
Ｎｉ膜５が形成されているため、前述の第１乃至第８の
実施の形態における効果と同様に、Ｔｉ膜４が酸化され
にくい。このため、Ｔｉ膜４上にＣｕ膜を積層してバリ
アメタルを構成していた従来の半導体素子のように、Ｃ
ｕＳｎ膜とＴｉ膜との間にＴｉ酸化物が形成されて、こ
の部分においてバリアメタル７が破断することを防止す
ることができる。

【０１９４】このようにして、本実施の形態では、Ｃｕ
２０の膜厚を厚く形成していることと、このＣｕ２０と
Ｔｉ膜４との間にＮｉ膜５を構成することにより、バリ
アメタル７が破断することを防止し、バンプシェア強度
の劣化を防止して、信頼性を向上することができる。

【０１９５】また、本実施の形態では、バリアメタル７
の再上層としてＰｄ膜６を形成している。一般に，Ｃｕ
とＰｄとは結晶構造が類似しているため、これらの金属
の間の密着性はよい。このため、バリアメタル７の再上
層にＰｄ膜６を形成し、このＰｄ膜６上にＣｕを形成す
る本実施の形態では、バリアメタル７とはんだバンプ８
との間の密着性を向上し、信頼性を向上することができ
る。

【０１９６】なお、前述の第７の実施の形態と同様に、
Ｃｕ２０およびはんだ金属２１を形成する前に、バリア
メタル７を構成する金属のうち、再下層の例えばＴｉ膜
４のみを残存させ、これ以外のＮｉ膜５およびＰｄ膜６
をエッチングすることも可能である。この場合には、前
述の第７の実施の形態と同様に、Ｎｉ膜等のエッチング
により、はんだ金属２１がエッチングされることを防止
することができる。

【０１９７】また、前述の第１乃至第９の実施の形態で
は、バリアメタル７の再上層としてＰｄ膜６を形成する
ことにより、Ｎｉ膜５の表面が酸化されることを防止し
たが、Ｐｄ膜６を省略することも可能である。このよう
な場合について、本発明の第１０の実施の形態として、
図２０を用いて説明する。

【０１９８】図２０は、本発明の第１０の実施の形態に
よる半導体素子の構造を示す断面図である。図２０に示
す半導体素子は、前述の第１の実施の形態と同様に、半
導体基板１と、この半導体基板１上に形成されている電
極パッド２と、この電極パッド２上に形成されたバリア
メタル７と、バリアメタル７上に形成されたはんだバン
プ８とにより構成されている。ここで、前述の第１の実
施の形態では、バリアメタル７が、例えばＴｉ膜４とＮ
ｉ膜５とＰｄ膜６とにより構成されていたが、本実施の
形態では、Ｔｉ膜４とＮｉ膜５とにより構成されている
点が前述の第１の実施の形態と異なる。

【０１９９】また、図２０に示す半導体素子では、はん
だバンプ８が、第１の実施の形態と同様に、高融点はん
だ９および低融点はんだ１０´とにより構成されている
が、はんだバンプ８の構成はこれに限らず、前述の第２
乃至第９の実施の形態のいずれの構成にも適用すること
が可能であるこのように、本実施の形態では、Ｎｉ膜５
上にＰｄ膜６を形成しないため、Ｎｉ膜５上に例えば自
然酸化膜等の酸化膜が形成される。しかし、このＮｉ膜
５上に高融点はんだ９またはＣｕ等のコア部２０を構成
する金属をメッキする時に、このメッキ溶液が一般に酸
を含むため、Ｎｉ膜５上に形成された酸化膜が薄い場合
には、メッキ溶液中の酸により、この酸化膜が除去され
る。このため、Ｐｄ膜６をＮｉ膜５上に形成しない場合
においても、Ｎｉ膜５と高融点はんだ９またはＣｕ２０
との間に自然酸化膜が形成される可能性は非常に少な
い。このため、Ｐｄ膜６を省略することが可能である。

【０２００】このように、本実施の形態では、Ｐｄ膜６
を形成する工程を省略することができるため、製造工程
を簡略化することができる。

【０２０１】また、Ｐｄ膜６を形成しないため、バリア
メタル７の膜厚を低減することができることにより、そ
のエッチングを容易にすることができる。特に、はんだ
金属９、１０またはＣｕ２０等をマスクとしてエッチン
グする場合には、前述のように、バリアメタル７のエッ
チングにより、はんだ金属９、１０またはＣｕ２０等が
エッチングされる可能性があったが、本実施の形態のよ
うに、Ｐｄ膜６を形成しないことにより、エッチング時
間を短縮し、はんだ金属９、１０またはＣｕ２０等がエ
ッチングされることを防止することができる。

【０２０２】

【発明の効果】以上のように、本発明による半導体素子
および半導体装置は、バンプの潰れまたはバンプの剥離
が発生することなく、高い信頼性を有することができ
る。

【０２０３】また、本発明の半導体素子および半導体装
置の製造方法によれば、上記のような半導体素子および
半導体装置を、工程を複雑化することなく、簡単に製造
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体素子の
構造を示す断面図。

【図２】本発明の第１の実施の形態による半導体素子の
製造方法を説明する断面図。

【図３】本発明の第１の実施の形態による半導体素子の
製造方法を説明する断面図。

【図４】本発明の第１の実施の形態による半導体素子の
構造を示す断面図。

【図５】本発明の第１の実施の形態による半導体装置の
構造を示す断面図。

【図６】本発明の第１の実施の形態による半導体装置の
構造を示す断面図。

【図７】本発明の第２の実施の形態による半導体素子の
構造を示す断面図。

【図８】本発明の第３の実施の形態による半導体素子の
製造方法を説明する断面図。

【図９】本発明の第４の実施の形態による半導体素子の
製造方法を説明する断面図。

【図１０】本発明の第５の実施の形態による半導体素子
の製造方法を説明する断面図。

【図１１】本発明の第５の実施の形態による半導体素子
の製造方法を説明する断面図。

【図１２】本発明の第６の実施の形態による半導体素子
の構造を示す断面図。

【図１３】本発明の第７の実施の形態による半導体素子
の製造方法を説明する断面図。

【図１４】本発明の第７の実施の形態による半導体素子
の製造方法を説明する断面図。

【図１５】本発明の第７の実施の形態による半導体素子
の製造方法を説明する断面図。

【図１６】本発明の第７の実施の形態による半導体素子
の構造を示す断面図。

【図１７】本発明の第８の実施の形態による半導体素子
の構造を示す断面図。

【図１８】本発明の第９の実施の形態による半導体素子
の構造を示す断面図。

【図１９】本発明の第９の実施の形態による半導体素子
の製造方法を説明する断面図。

【図２０】本発明の第１０の実施の形態による半導体素
子の構造を示す断面図。

【図２１】従来の半導体装置の構造を示す断面図。

【図２２】従来の半導体素子の製造方法を説明する断面
図。

【図２３】従来の半導体装置の製造方法を説明する断面
図。

【符号の説明】

１…半導体基板、２…電極パッド、３…絶縁膜、４…Ｔｉ膜、５…Ｎｉ膜、６…Ｐｄ膜、７、５４…バリアメタル、８…はんだバンプ、９…高融点はんだ、１０、１６…低融点はんだ、１１、１７、１８…レジスト膜、１２…実装基板、１３…金属パッド、１４…樹脂、１５…密着層、２０…Ｃｕ、２１、５５…はんだ金属。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/92 ６０４Ｃ (72)発明者田窪知章神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者平野尚彦神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者田沢浩神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者土井一英神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者細美英一神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者柴崎康司神奈川県川崎市川崎区駅前本町25番地１東芝マイクロエレクトロニクス株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板の一主面に形成されている電
極パッドと、この電極パッド上に形成されている金属層
と、この金属層上に形成されている突起電極とを具備す
る半導体素子において、前記突起電極は、前記金属層の
表面を覆ってこれに接着されているはんだ溶融処理温度
で溶融しない高融点はんだと、この高融点はんだの少な
くとも上部を覆うように形成され前記はんだ溶融処理温
度で溶融する低融点はんだとにより構成されることを特
徴とする半導体素子。
【請求項２】前記低融点はんだが前記高融点はんだの
側面も覆うように形成されている請求項１記載の半導体
素子。
【請求項３】前記突起電極は、前記高融点はんだと前
記低融点はんだとの界面に形成されている密着層をさら
に具備する請求項１または２記載の半導体素子。
【請求項４】半導体基板の一主面に形成されている電
極パッドと、この電極パッド上に形成されている金属層
と、この金属層上に形成されている突起電極とを具備す
る半導体素子において、前記突起電極は、前記金属層の
表面を覆ってこれに接着されているはんだ溶融処理温度
で溶融しない高融点金属と、この高融点金属の少なくと
も上部を覆うように形成されているはんだ金属とにより
構成されることを特徴とする半導体素子。
【請求項５】前記高融点金属の膜厚は１０μｍ以上４
０μｍ以下である請求項４記載の半導体素子。
【請求項６】前記電極パッド上の金属層は、電極パッ
ド上のＴｉ膜と、このＴｉ膜上のＮｉ膜と、このＮｉ膜
上のＰｄ膜とにより構成される請求項１乃至５記載の半
導体素子。
【請求項７】前記Ｔｉ膜の膜厚は０．０３μｍ以上
０．３μｍ以下であり、前記Ｎｉ膜の膜厚は０．１μｍ
以上１μｍ以下であり、前記Ｐｄ膜の膜厚は０．５μｍ
以下である請求項６記載の半導体素子。
【請求項８】前記電極パッド上の金属層は、電極パッ
ド上のＴｉ膜と、このＴｉ膜上のＮｉ膜とにより構成さ
れる請求項１乃至５記載の半導体素子。
【請求項９】前記Ｔｉ膜の膜厚は０．０３μｍ以上
０．３μｍ以下であり、前記Ｎｉ膜の膜厚は０．１μｍ
以上１μｍ以下である請求項８記載の半導体素子。
【請求項１０】突起電極を具備する半導体素子と、こ
の半導体素子が前記突起電極を介して接続されている実
装基板とを具備する半導体装置において、前記半導体素
子は、半導体基板の一主面に形成されている電極パッド
と、この電極パッドと前記突起電極との間に形成されて
いる金属層とを具備し、前記突起電極は、前記金属層の
表面を覆って接着されているはんだ溶融処理温度で溶融
しない高融点はんだと、この高融点はんだの少なくとも
上部を覆うように形成されはんだ溶融処理温度で溶融す
る低融点はんだとにより構成され、低融点はんだが溶融
されて前記実装基板と接着されていることを特徴とする
半導体装置。
【請求項１１】前記低融点はんだが前記高融点はんだ
の側面も覆うように形成されている請求項１０記載の半
導体装置。
【請求項１２】前記突起電極は、前記高融点はんだと
前記低融点はんだとの界面に形成されている密着層をさ
らに具備する請求項１０または１１記載の半導体装置。
【請求項１３】突起電極を具備する半導体素子と、こ
の半導体素子が前記突起電極を介して接続されている実
装基板とを具備する半導体装置において、前記半導体素
子は、半導体基板の一主面に形成されている電極パッド
と、この電極パッドと前記突起電極との間に形成されて
いる金属層とを具備し、前記突起電極は、前記金属層の
表面を覆って接着されているはんだ溶融処理温度で溶融
しない高融点金属と、この高融点金属の少なくとも上部
を覆うように形成されているはんだ金属とにより構成さ
れ、はんだ金属が溶融されて前記実装基板と接着されて
いることを特徴とする半導体装置。
【請求項１４】前記突起電極を覆うように前記半導体
素子と前記実装基板との間に樹脂が充填されている請求
項１０乃至１３記載の半導体装置。
【請求項１５】半導体基板の一主面に形成されている
電極パッド上に金属層を形成する工程と、前記電極パッ
ド上に開口部を有するように前記金属層上にレジスト膜
を形成する工程と、前記開口部に高融点はんだを形成す
る工程と、前記高融点はんだ上に低融点はんだを形成す
る工程と、前記レジスト膜を除去する工程と、前記低融
点はんだおよび前記高融点はんだをマスクに前記金属層
をエッチングする工程と、フラックスを塗布する工程
と、熱処理により前記低融点はんだを溶解する工程とを
具備し、前記熱処理の温度は、前記高融点はんだの融点
より低く前記低融点はんだの融点より高いことを特徴と
する半導体素子の製造方法。
【請求項１６】半導体基板の一主面に形成されている
電極パッド上に金属層を形成する工程と、前記電極パッ
ド上に開口部を有するように前記金属層上にレジスト膜
を形成する工程と、前記開口部に高融点はんだを形成す
る工程と、前記高融点はんだ上に低融点はんだを形成す
る工程と、前記レジスト膜を除去する工程と、前記低融
点はんだおよび前記高融点はんだをマスクに前記金属層
をエッチングする工程と、フラックスを塗布せずに熱処
理により前記低融点はんだを溶解する工程とを具備し、
前記熱処理の温度は、前記高融点はんだの融点より低く
前記低融点はんだの融点より高いことを特徴とする半導
体素子の製造方法。
【請求項１７】半導体基板の一主面に形成されている
電極パッド上に金属層を形成する工程と、前記電極パッ
ド上に開口部を有するように前記金属層上にレジスト膜
を形成する工程と、前記開口部に高融点金属膜を形成す
る工程と、前記高融点金属膜上にはんだ金属を形成する
工程と、前記レジスト膜を除去する工程と、前記はんだ
金属および前記高融点金属をマスクに前記金属層をエッ
チングする工程と、フラックスを塗布する工程と、熱処
理により前記はんだ金属を溶解する工程とを具備し、前
記熱処理の温度は、前記高融点金属の融点より低く前記
はんだ金属の融点より高いことを特徴とする半導体素子
の製造方法。
【請求項１８】半導体基板の一主面に形成されている
電極パッド上に金属層を形成する工程と、前記電極パッ
ド上に開口部を有するように前記金属層上にレジスト膜
を形成する工程と、前記開口部に高融点金属を形成する
工程と、前記レジスト膜を除去する工程と、前記高融点
金属をマスクに前記金属層をエッチングする工程と、前
記高融点金属上にはんだ金属を形成する工程と、熱処理
により前記はんだ金属を溶解する工程とを具備し、前記
熱処理の温度は、前記高融点金属の融点より低く前記は
んだ金属の融点より高いことを特徴とする半導体素子の
製造方法。
【請求項１９】半導体基板の一主面に形成されている
電極パッド上に金属層を形成する工程と、前記電極パッ
ド領域の前記金属層上に第１のレジスト膜を形成する工
程と、前記第１のレジスト膜をマスクとして前記金属層
を途中までエッチングする工程と、前記第１のレジスト
膜を除去する工程と、前記電極パッド上に開口部を有す
るように前記金属層上に第２のレジスト膜を形成する工
程と、前記開口部に高融点金属を形成する工程と、前記
高融点金属上にはんだ金属を形成する工程と、前記第２
のレジスト膜を除去する工程と、前記はんだ金属および
高融点金属をマスクに残存する前記金属層をエッチング
する工程と、熱処理により前記はんだ金属を溶解する工
程とを具備し、前記熱処理の温度は、前記高融点金属の
融点より低く前記はんだ金属の融点より高いことを特徴
とする半導体素子の製造方法。
【請求項２０】前記高融点金属として高融点はんだを
用い、前記はんだ金属として低融点はんだを使用する請
求項１８または１９記載の半導体素子の製造方法。
【請求項２１】前記熱処理工程において、前記高融点
はんだと前記低融点はんだとの間に密着層が形成される
ように熱処理の温度を選択する請求項１５または１６ま
たは２０のいずれか一項に記載の半導体素子の製造方
法。
【請求項２２】前記電極パッド上に金属層を形成する
工程は、電極パッド上にＴｉ膜を形成する工程と、この
Ｔｉ膜上にＮｉ膜を形成する工程と、このＮｉ膜上にＰ
ｄ膜を形成する工程とを具備する請求項１７乃至２１い
ずれか一項に記載の半導体素子の製造方法。
【請求項２３】前記電極パッド上に金属層を形成する
工程は、電極パッド上にＴｉ膜を形成する工程と、この
Ｔｉ膜上にＮｉ膜を形成する工程とを具備する請求項１
７乃至２１いずれか一項に記載の半導体素子の製造方
法。
【請求項２４】突起電極を具備する半導体素子を前記
突起電極を介して実装基板に接続する半導体装置の製造
方法において、前記半導体素子の電極パッド上に金属層
を形成する工程と、この金属層上に高融点はんだを形成
する工程と、この高融点はんだの少なくとも上部を覆う
ように低融点はんだを形成する工程と、前記低融点はん
だと前記実装基板上の金属パッドとを接触させる工程
と、前記半導体素子と前記実装基板とを加圧すると同時
に熱処理を行い前記低融点はんだを溶融することにより
前記半導体素子を前記実装基板上に接着する工程とを具
備し、前記熱処理の温度は、前記高融点はんだの融点よ
り低いことを特徴とする半導体装置の製造方法。
【請求項２５】前記低融点はんだが前記高融点はんだ
の側面も覆うように前記低融点はんだを形成する請求項
２４記載の半導体装置の製造方法。
【請求項２６】突起電極を具備する半導体素子を前記
突起電極を介して実装基板に接続する半導体装置の製造
方法において、前記半導体素子の電極パッド上に金属層
を形成する工程と、この金属層上に高融点金属を形成す
る工程と、この高融点金属を覆うようにはんだ金属を形
成する工程と、前記はんだ金属と前記実装基板上の金属
パッドとを接触させる工程と、前記半導体素子と前記実
装基板とを加圧すると同時に熱処理を行い前記はんだ金
属を溶融することにより前記半導体素子を前記実装基板
上に接着する工程とを具備し、前記熱処理の温度は、前
記高融点金属の融点より低いことを特徴とする半導体装
置の製造方法。