JPH09205146A - 半導体素子の金属配線保護膜形成方法 - Google Patents

半導体素子の金属配線保護膜形成方法

Info

Publication number
JPH09205146A
JPH09205146A JP35986196A JP35986196A JPH09205146A JP H09205146 A JPH09205146 A JP H09205146A JP 35986196 A JP35986196 A JP 35986196A JP 35986196 A JP35986196 A JP 35986196A JP H09205146 A JPH09205146 A JP H09205146A
Authority
JP
Japan
Prior art keywords
film
forming
insulating film
metal wiring
wiring protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35986196A
Other languages
English (en)
Inventor
Seirai Ri
正 来 李
Minsai Kin
民 載 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09205146A publication Critical patent/JPH09205146A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 （修正有） 【課題】平坦化膜として使用される酸化膜のステップカ
バレジ及び埋め込み特性を向上させ素子の信頼性を増大
させる。 【解決手段】金属配線保護膜の平坦化膜として使用され
る酸化膜を３５０乃至４５０℃の反応温度と１００乃至
６００Ｔｏｒｒの反応圧力によりオゾーン（Ｏ３）−Ｔ
ＥＯＳ反応界にＴＥＰ０ガス量を３００乃至５００ｓｃ
ｃｍを添加して燐濃度が２乃至５ＷＴ％になるように構
成する。

Description

【発明の詳細な説明】
【０００１】本発明は半導体素子の金属配線保護膜形成
方法に関し、特に金属配線保護膜の平坦化膜として使用
される酸化膜のステップカバレジ（ｓｔｅｐ−ｃｏｖｅ
ｒａｇｅ）及び埋め込み（ｇａｐ−ｆｉｌｌｉｎｇ）特
性を向上させることができる半導体素子の金属配線保護
膜形成方法に関するものである。
【０００２】半導体素子が高集積化するにつれて各金属
配線間の間隔が狭くなり金属配線の段差比が増加するた
め金属配線保護膜の埋め込み及びステップカバレジの改
善に対する研究が進行中であり、半導体素子の信頼性に
関する種々な問題が論議されている。従来には金属配線
保護膜としてプラズマ化学的気相成長法（ＰＥＣＶＤ）
によりサイレン原料（ＳｉＨ４）を基本として形成する
種々な酸化膜及び窒化膜を使用している。このような酸
化膜及び窒化膜はステップカバレジが良くない特性があ
る。このようなステップカバレジが不安定な部分におい
て素子の電気的特性を低下させる大気からの水分及び伝
導性を有する物質（例えば、アルカリイオンＮａ＋，Ｋ
＋等）の浸透可能性が高くなるため素子の誤動作および
寿命の短縮等の悪影響を及ぼすことになる。さらに、ス
テップカバレジが良くないため金属配線の間隔にボイド
（ｖｏｉｄ）が形成される特定の大きさの金属配線間隔
に対しては後続工程であるパッド（ｐａｄ）形成工程に
おいてフォトレジスト硬化（ｂａｋｉｎｇ）時フォトレ
ジストの破裂現象が発生して後続パッドエッチング工程
時に望ましくない部分の保護膜エッチングが誘発される
問題を発生している。
【０００３】したがって、本発明は金属配線保護膜の平
坦化膜として使用される酸化膜のステップカバレジ及び
埋め込み特性を向上することができる半導体素子の金属
配線保護膜形成方法を提供することにその目的がある。
【０００４】このような目的を達成するための本発明は
金属配線保護膜の平坦化膜として使用される酸化膜を３
５０乃至４５０℃の反応温度と１００乃至６００Ｔｏｒ
ｒの反応圧力においてオゾーン−ＴＥＯＳ反応界にＴＥ
ＰＯガス量を３００乃至５００ｓｃｃｍ添加して燐濃度
が２乃至５ＷＴ％になるように形成することを特徴とす
る。
【０００５】以下に、本発明を添付した図面を参照して
詳細に説明する。
【０００６】第１Ａ乃至１Ｄ図は本発明の第１実施例に
よる半導体素子の金属配線保護膜形成方法を説明するた
めの図示した素子の断面図である。
【０００７】第１Ａ図は所定の素子製造工程を経たウエ
ハー上に素子を電気的に絶縁及び保護する層間絶縁膜
（２）を形成し、層間絶縁膜（２）上に素子間を電気的
に連結するための多数の金属配線（３）を形成したもの
を図示する。
【０００８】第１Ｂ図は多数の金属配線（３）を包含し
た層間絶縁膜（２）上に第１絶縁膜（４Ａ）が５００乃
至１０００Åの厚さで形成されたものを図示する。
【０００９】上記において、第１絶縁膜（４Ａ）はプラ
ズマ化学的気相成長法によりよりサイレン原料を基本と
して形成される酸化膜か、或いはオゾーン−ＴＥＯＳ反
応界に形成される酸化膜である。オゾーン−ＴＥＯＳ反
応界に形成される酸化膜はプラズマ化学的気相成長法に
よりサイレン原料を基本として形成される酸化膜よりス
テップカバレジ効果及び間隔埋め込み効果は優秀であ
る。しかし、オゾーン−ＴＥＯＳ反応界に形成される酸
化膜は下地膜即ち、金属配線（３）の形状（ｐｒｏｆｉ
ｌｅ）に依存性がある程度あるため満足するようなステ
ップカバレジ効果及び間隔埋め込み効果を得ることがで
きる。
【００１０】第１Ｃ図は第１絶縁膜（４Ａ）上に第２絶
縁膜（４Ｂ）を３０００乃至５０００Åの厚さで形成さ
れたものを図示する。
【００１１】上記において第２絶縁膜（４Ｂ）は３５０
乃至４５０℃の反応温度と１００乃至６００Ｔｏｒｒの
反応圧力においてオゾーン−ＴＥＯＳ反応界に燐の原料
ガスを添加して形成される酸化膜である。燐の原料ガス
はテトラエチルフォスファイト（Ｔｅｔｒａ−Ｅｔｈｙ
ｌ−Ｐｈｏｓｐｈｉｔｅ；以下ＴＥＰＯと称する）ガス
であり、ＴＥＰＯガスの添加量を増加するにつれて金属
配線間隔のステップカバレジ特性が不良になる傾向があ
るためＴＥＰＯガス量を３００乃至５００ｓｃｃｍを添
加することが望ましい。したがって、第２絶縁膜（４
Ｂ）は燐濃度が２乃至５ＷＴ％の酸化膜である。
【００１２】第１Ｄ図は第２絶縁膜（４Ｂ）上にシリコ
ン窒化膜又はシリコン酸化窒化膜により第３絶縁膜（４
Ｃ）を形成して本発明の金属配線保護膜（４）が形成さ
れたものを図示する。
【００１３】第２Ａ乃至２Ｃ図は本発明の第２実施例に
よる半導体素子の金属配線保護膜形成方法を説明するた
め図示した素子の断面図である。
【００１４】第２Ａ図は所定の素子製造工程を経たウエ
ハー（１１）上に素子を電気的に絶縁及び保護する層間
絶縁膜（１２）を形成し、層間絶縁膜（１２）上に素子
間を電気的に連結するための金属配線（１３）を形成し
たものを図示する。
【００１５】第２Ｂ図は多数の金属配線（１３）を包含
する層間絶縁膜（１２）上に第１絶縁膜（１４Ａ）及び
第２絶縁膜（１４Ｂ）を連続的に形成したものを図示す
る。
【００１６】上記において、第１絶縁膜（１４Ａ）は３
５０乃至４５０℃の反応温度と１００乃至６００Ｔｏｒ
ｒの反応圧力によりオゾーン−ＴＥＯＳ反応界に形成さ
れる燐を包含していない酸化膜である。第２絶縁膜（１
４Ｂ）は第１絶縁膜（１４Ａ）が５００乃至１０００Å
の厚さになる時点においてＴＥＰＯガス量を３００乃至
５００ｓｃｃｍを添加して形成される燐濃度が２乃至５
ＷＴ％の酸化膜であり、その厚さは３０００乃至５００
０Åである。
【００１７】第２Ｃ図は第２絶縁膜（１４Ｂ）上にシリ
コン窒化膜又はシリコン酸化窒化膜により第３絶縁膜
（１４Ｃ）を形成して本発明の金属配線保護膜（１４）
が形成されたものを図示する。
【００１８】第３Ａ乃至３Ｃ図は本発明の第３実施例に
よる半導体素子の金属配線保護膜形成方法を説明するた
め図示した素子の断面図である。
【００１９】第３Ａ図は所定の素子製造工程を経たウエ
ハー（２１）上に素子を電気的に絶縁及び保護する層間
絶縁膜（２２）を形成し、層間絶縁膜（２２）上に素子
間を電気的に連結するための多数の金属配線（２３）が
形成されたものを図示する。
【００２０】第３Ｂ図は多数の金属配線（２３）を包含
する層間絶縁膜（２２）上に第１絶縁膜（２４Ａ）を形
成したものを図示する。
【００２１】上記において、第１絶縁膜（２４Ａ）は３
５０乃至４５０℃の反応温度と１００乃至６００Ｔｏｒ
ｒの反応圧力においてオゾーン−ＴＥＯＳ反応界にＴＥ
ＰＯガス量を３００乃至５００ｓｃｃｍを添加して形成
される燐濃度が２乃至５ｗＴ％の酸化膜であり、その厚
さは３５００乃至６０００Åである。
【００２２】第３Ｃ図は第１絶縁膜（２４Ａ）上にシリ
コン窒化膜又はシリコン酸化窒化膜により第２絶縁膜
（２４Ｂ）を形成して本発明の金属配線保護膜（２４）
が形成されたものを図する。
【００２３】上述したように、本発明の実施例によれ
ば、金属配線の平坦化膜として使用される酸化膜を３５
０乃至４５０℃の反応温度と１００乃至６００Ｔｏｒｒ
の反応圧力によりオゾーン−ＴＥ０Ｓ反応界にＴＥＰＯ
ガス量を３００乃至５００ｓｃｃｍを添加して燐濃度が
２乃至５ＷＴ％になるように形成する。
【００２４】したがって、本発明は平坦化膜として使用
される酸化膜のステップカバレジ及び埋め込み特性が向
上され金属配線間隔にボイドが形成されず後続工程であ
るパッド形成工程においてフォトレジスト硬化時フォト
レジストの破裂現象をなくすることができ、その結果パ
ッドエッチング時に起こりうる種々な問題を除去するこ
とができるため素子の製造工程に安定を与えて生産性向
上をもたらすことができ、また酸化膜に燐がドープされ
ているため大気から素子の電気的特性に非常に大きい悪
影響をあたえる伝導性物質（例えば、Ｎａ＋イオン等）
の浸透可能性を減少することができるため素子の安定性
等を大きく改善することができる。
【図面の簡単な説明】
【図１Ａ乃至１Ｄ】本発明の第１実施例による半導体素
子の金属配線保護膜形成方法を説明するため図示した素
子の断面図、
【図２Ａ乃至２Ｃ】本発明の第２実施例による半導体素
子の金属配線保護膜形成方法を説明するため図示した素
子の断面図、
【第３Ａ乃至３Ｃ】本発明の第３実施例による半導体素
子の金属配線保護膜形成方法を説明するため図示した素
子の断面図である。
【符号の説明】
１、１１、２１：ウエハー ２、１２、２２：
層間絶縁膜 ３、１３、２３：金属配線 ４Ａ、１４Ａ、２
４Ａ：第１絶縁膜 ４、１４、２４：金属配線保護膜 ４Ｃ、１４Ｃ：第
３絶縁膜

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の金属配線保護膜形成方法に
    おいて、 層間絶縁膜上に多数の金属配線が形成されたウエハーが
    提供される段階；上記多数の金属配線を包含する上記層
    間絶縁膜上に燐（Ｐ）が含有されていない第１絶縁膜を
    形成する段階；上記第１絶縁膜上に燐が含有された第２
    絶縁膜を形成する段階；上記第２絶縁膜上に第３絶縁膜
    を形成することにより、上記第１乃至第３絶縁膜でなる
    金属配線保護膜が形成されることを特徴とする半導体素
    子の金属配線保護膜形成方法。
  2. 【請求項２】 第１項において、上記第１絶縁膜は５０
    ０乃至１０００Åの厚さで形成されることを特徴とする
    半導体素子の金属配線保護膜形成方法。
  3. 【請求項３】 第１項において、上記第１絶縁膜はプラ
    ズマ化学的気相成長法（ＰＥＣＶＤ）によりサイレン
    （ＳｉＨ４）原料を基本として形成する酸化膜であるこ
    とを特徴とする半導体素子の金属配線保護膜形成方法。
  4. 【請求項４】 第１項において、上記第１絶縁膜はオゾ
    ーン（Ｏ３）−ＴＥＯＳ反応界により形成される酸化膜
    であることを特徴とする半導体素子の金属配線保護膜形
    成方法。
  5. 【請求項５】 第１項において、上記第２絶縁膜は３０
    ００乃至５０００Åの厚さで形成されることを特徴とす
    る半導体素子の金属配線保護膜形成方法。
  6. 【請求項６】 第１項において、上記第２絶縁膜は３５
    ０乃至４５０℃の反応温度と１００乃至６００Ｔｏｒｒ
    の反応圧力においてオゾーン−ＴＥＯＳ反応界に燐の原
    料ガスを添加して形成する酸化膜であることを特徴とす
    る半導体素子の金属配線保護膜形成方法。
  7. 【請求項７】 第６項において、上記燐の原料ガスはＴ
    ＥＰＯガスであることを特徴とする半導体素子の金属配
    線保護膜形成方法。
  8. 【請求項８】 第１項において、上記第２絶縁膜は３５
    ０乃至４５０℃の反応温度と１００乃至６００Ｔｏｒｒ
    の反応圧力においてオゾーン−ＴＥＯＳ反応界にＴＥＰ
    Ｏガス量を３００乃至５００ｓｃｃｍを添加して形成す
    る燐濃度が２乃至５ｗｔ％の酸化膜であることを特徴と
    する半導体素子の金属配線保護膜形成方法。
  9. 【請求項９】 第１項において、上記第３絶縁膜はシリ
    コン窒化膜であることを特徴とする半導体素子の金属配
    線保護膜形成方法。
  10. 【請求項１０】 第１項において、上記第３絶縁膜はシ
    リコン酸化窒化膜であることを特徴とする半導体素子の
    金属配線保護膜形成方法。
  11. 【請求項１１】 半導体素子の金属配線保護膜形成方法
    において、 層間絶縁膜上に多数の金属配線が形成されたウエハーが
    提供される段階；上記多数の金属配線を包含する上記層
    間絶縁膜上に燐が含有されていない第１絶縁膜と燐が含
    有されている第２絶縁膜を連続的に形成する段階；およ
    び上記第２絶縁膜上に第３絶縁膜を形成することにより
    上記第１乃至第３絶縁膜でなる金属配線保護膜が形成さ
    れることを特徴とする半導体素子の金属配線保護膜形成
    方法。
  12. 【請求項１２】 第１１項において、絶縁膜は５００乃
    至１０００Åの厚さで形成されることを特徴とする半導
    体素子の金属配線保護膜形成方法。
  13. 【請求項１３】 第１１項において、上記第２絶縁膜は
    ３０００乃至５０００Åの厚さで形成されることを特徴
    とする半導体素子の金属配線保護膜形成方法。
  14. 【請求項１４】 第１１項において、上記第１絶縁膜は
    ３５０乃至４５０℃の反応温度と１００乃至６００Ｔｏ
    ｒｒの反応圧力においてオゾーン−ＴＥＯＳ反応界で形
    成される酸化膜であることを特徴とする半導体素子の金
    属配線保護膜形成方法。
  15. 【請求項１５】 第１１項において、上記第２絶縁膜は
    ３５０乃至４５０℃の反応温度と１００乃至６００Ｔｏ
    ｒｒの反応圧力においてオゾーン−ＴＥＯＳ反応界に燐
    の原料ガスを添加して形成される酸化膜であることを特
    徴とする半導体素子の金属配線保護膜形成方法。
  16. 【請求項１６】 第１５項において、上記燐の原料ガス
    はＴＥＰＯガスであることを特徴とする半導体素子の金
    属配線保護膜形成方法。
  17. 【請求項１７】 第１１項において、上記第２絶縁膜は
    ３５０乃至４５０℃の反応温度と１００乃至６００Ｔｏ
    ｒｒの反応圧力においてオゾーン−ＴＥＯＳ反応界でＴ
    ＥＰＯガス量を３００乃至５００ｓｃｃｍを添加して形
    成される燐濃度が２乃至５ｗｔ％の酸化膜であることを
    特徴とする半導体素子の金属配線保護膜形成方法。
  18. 【請求項１８】 第１１項において、上記第３絶縁膜は
    シリコン窒化膜であることを特徴とする半導体素子の金
    属配線保護膜形成方法。
  19. 【請求項１９】 第１１項において、上記第３絶縁膜は
    シリコン酸化窒化膜であることを特徴とする半導体素子
    の金属配線保護膜形成方法。
  20. 【請求項２０】 半導体素子の金属配線保護膜形成方法
    において、層間絶縁膜上に多数の金属配線が形成された
    ウエハーが提供される段階；上記多数の金属配線を包含
    する上記層間絶縁膜上に燐が含有された第１絶縁膜を形
    成する段階；および上記第１絶縁膜上に第２絶縁膜を形
    成することにより上記第１及び第２絶縁膜でなる金属配
    線保護膜が形成されることを特徴とする半導体素子の金
    属配線保護膜形成方法。
  21. 【請求項２１】 第２０項において、上記第１絶縁膜は
    ３５００乃至６０００Åの厚さに形成されることを特徴
    とする半導体素子の金属配線保護膜形成方法。
  22. 【請求項２２】 第２０項において、上記第１絶縁膜は
    ３５０乃至４５０℃の反応温度と１００乃至６００Ｔｏ
    ｒｒの反応圧力においてオゾーン−ＴＥＯＳ反応界に燐
    の原料ガスを添加して形成する酸化膜であることを特徴
    とする半導体素子の金属配線保護膜形成方法。
  23. 【請求項２３】 第２２項において、上記燐の原料ガス
    はＴＥＰＯガスであることを特徴とする半導体素子の金
    属配線保護膜形成方法。
  24. 【請求項２４】 第２０項において、上記第１絶縁膜は
    ３５０乃至４５０℃の反応温度と１００乃至６００Ｔｏ
    ｒｒの反応圧力においてオゾーン−ＴＥＯＳ反応界にＴ
    ＥＰＯガス量を３００乃至５００ｓｃｃｍ添加して形成
    する燐濃度が２乃至５ｗｔ％の酸化膜であることを特徴
    とする半導体素子の金属配線保護膜形成方法。
  25. 【請求項２５】 第２０項において、上記第２絶縁膜は
    シリコン窒化膜であることを特徴とする半導体素子の金
    属配線保護膜形成方法。
  26. 【請求項２６】 第２０項において、上記第２絶縁膜は
    シリコン酸化窒化膜であることを特徴とする半導体素子
    の金属配線保護膜形成方法。
JP35986196A 1995-12-29 1996-12-27 半導体素子の金属配線保護膜形成方法 Pending JPH09205146A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950065627A KR100212009B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 금속배선 보호막 형성방법
KR95-65627 1995-12-29

Publications (1)

Publication Number Publication Date
JPH09205146A true JPH09205146A (ja) 1997-08-05

Family

ID=19447105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35986196A Pending JPH09205146A (ja) 1995-12-29 1996-12-27 半導体素子の金属配線保護膜形成方法

Country Status (3)

Country Link
JP (1) JPH09205146A (ja)
KR (1) KR100212009B1 (ja)
TW (1) TW332338B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324616A (ja) * 2007-07-25 2007-12-13 Macronix Internatl Co Ltd フラッシュメモリのためのパッシベーション構造およびその製造方法
JP2009117761A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266028A (ja) * 1990-10-31 1992-09-22 American Teleph & Telegr Co <Att> 半導体集積回路の製造方法
JPH05129280A (ja) * 1991-10-31 1993-05-25 Sony Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266028A (ja) * 1990-10-31 1992-09-22 American Teleph & Telegr Co <Att> 半導体集積回路の製造方法
JPH05129280A (ja) * 1991-10-31 1993-05-25 Sony Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324616A (ja) * 2007-07-25 2007-12-13 Macronix Internatl Co Ltd フラッシュメモリのためのパッシベーション構造およびその製造方法
JP2009117761A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置およびその製造方法
US8552552B2 (en) 2007-11-09 2013-10-08 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
TW332338B (en) 1998-05-21
KR100212009B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
CN1244140C (zh) 在半导体基板上形成电介质薄膜的方法
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
US5244835A (en) Method of making contact electrodes of polysilicon in semiconductor device
KR20030011667A (ko) 반도체 장치 및 그 제조 방법
JPH06177120A (ja) 層間絶縁膜の形成方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JPH10199881A (ja) 半導体装置の製造方法
CN1129179C (zh) 浅沟槽隔离方法
JP2000332099A (ja) 半導体装置およびその製造方法
JP3176017B2 (ja) 半導体装置の製造方法
US6013583A (en) Low temperature BPSG deposition process
JPH09205146A (ja) 半導体素子の金属配線保護膜形成方法
JP2000100926A (ja) 半導体装置の製造方法及び半導体装置
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
US6624041B2 (en) Method for forming trench type isolation film using annealing
JPH05129280A (ja) 半導体装置の製造方法
US6060393A (en) Deposition control of stop layer and dielectric layer for use in the formation of local interconnects
US20010016416A1 (en) Method for fabricating contact plug
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
JP3515615B2 (ja) 半導体装置のコンタクト構造の製造方法
JP2000294629A (ja) 半導体装置及びその製造方法
JPH0467632A (ja) 半導体装置の多層配線の形成方法
JP2795029B2 (ja) 多層配線の形成方法
KR100237748B1 (ko) 반도체 장치의 층간 절연막 형성방법
JPH07176613A (ja) 半導体装置の製造方法