JPH09205255A - 光半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【解決手段】 半導体レーザチップ１Ａは、ｐ型ＩｎＰ
基板２と、上記基板２に形成されたＩｎＧａＡｓＰ活性
層３（光導波路３ａ）と、上記基板２上に形成されたｐ
−ｎ−ｐＩｎＰブロック層６と、その上に形成されたコ
ンタクト層７と、上記コンタクト層７上に形成された絶
縁膜８と、上記絶縁膜８上に形成された表面電極９と、
光導波路３ａと同時に形成された一対のアライメントマ
ーク１０Ａと、上記基板２に形成された裏面電極１１と
を備える。なお、アライメントマーク１０Ａは光導波路
３ａと同一材料、つまり同一結晶からなる。 【効果】 光導波路３ａとアライメントマーク１０Ａの
位置精度を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光通信用モジュ
ール内に高精度で組み込むことができる半導体レーザチ
ップや端面入射型フォトダイオード、端面入射型半導体
アンプ等の光半導体装置及びその製造方法に関するもの
である。

【０００２】

【従来の技術】半導体レーザチップを光通信用モジュー
ル内に組み込む方式として、「アクティブアライメント
方式」と「パッシブアライメント方式」がある。上記ア
クティブアライメント方式は、半導体レーザチップを発
光させた状態で光ファイバと光軸合わせを行い、所定の
光出力が得られる位置に半導体レーザチップをサブマウ
ントに固定する。

【０００３】一方、上記パッシブアライメント方式は、
半導体レーザチップを発光させることなく、半導体レー
ザチップに予め形成されたアライメントマークと、サブ
マウント側に形成されたアライメントマークとを重ね合
わせることによって位置決めを行い、半導体レーザチッ
プをサブマウントに固定する。

【０００４】一般に、光軸合わせには長時間を要するた
め、光軸合わせを必要とするアクティブアライメント方
式よりも、光軸合わせを必要としないパッシブアライメ
ント方式がスループットが良く、低価格で光通信用モジ
ュールを作製できる。

【０００５】しかしながら、パッシブアライメント方式
は、半導体レーザチップに形成されたアライメントマー
クの導波路（発光点）に対する位置精度が、レーザ出射
光の光ファイバに対する結合効率を大きく左右するた
め、上記位置精度を向上させなければ良好な結合効率を
有する光通信用モジュールは実現できない。

【０００６】従来の光半導体装置及びそれを使用したパ
ッシブアライメント方式について図２６及び図２７を参
照しながら説明する。図２６は、従来の半導体レーザチ
ップを示す図であって、（ａ）は従来の半導体レーザチ
ップの平面及び（ｂ）は（ａ）図のＡ−Ａ’線からみた
従来の半導体レーザチップの断面をそれぞれ示す。ま
た、図２７は、従来の半導体レーザチップを使用したパ
ッシブアライメント方式を示す図である。

【０００７】図２６（ａ）及び（ｂ）において、従来の
半導体レーザチップ１は、基板２と、活性層３（光導波
路３ａ）と、ブロック層６と、コンタクト層７と、絶縁
膜８と、表面電極９と、表面電極９と同時に形成された
一対のアライメントマーク１０と、裏面電極１１とを備
える。なお、アライメントマーク１０は表面電極９と同
一材料からなる。

【０００８】図２７において、サブマウント２０は、基
板２１と、基板２１上に載置された光ファイバ２２と、
基板２１上に形成され、一対のアライメントマーク２３
を有する金属パターン２４と、金属パターン２４上に形
成された半田材２５とを備える。なお、一対のアライメ
ントマーク２３は、金属パターン２４の穴であり、光フ
ァイバ２２の中心線に対して左右対称の位置に設けられ
ている。

【０００９】つぎに、前述した従来のパッシブアライメ
ント方式について説明する。図２７（ａ）の半導体レー
ザチップ１を赤外線によりアライメントしながら同図
（ｂ）のサブマウント２０に、同図（ｃ）に示すように
ダイボンドする。

【００１０】まず、半導体レーザチップ１は、粗アライ
メントとして例えば真空吸着器によりサブマウント２０
上に搬送される。上記粗アライメントは、サブマウント
２０上の半導体レーザチップ１の搭載位置を示す金属パ
ターン２４と、半導体レーザチップ１の表面電極９ある
いは裏面電極１１の赤外線の透過光を用いてパターン認
識で行う。例えば、半導体レーザチップ１の上から赤外
線を照射し、その透過光をサブマウント２０の裏面側に
設置したＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅ
ｖｉｃｅ）により検知する。

【００１１】この時、粗い精度ではあるが、図２７
（ｃ）に示すように、赤外線を透過しない半導体レーザ
チップ１のアライメントマーク１０と、赤外線を透過す
るサブマウント２０側のアライメントマーク２３とが、
赤外線で透過すると重なり合って見える。

【００１２】ここで、赤外線を透過させつつ、アライメ
ントマーク１０及び２３同士の面積重心が一致するよう
にアライメントする。そして、半田材２５を用いて金属
パターン２４と裏面電極１１を接着する。この後、半導
体レーザチップ１を駆動するための電極や、出力レーザ
光をモニタするためのフォトダイオードなどをサブマウ
ント２０に搭載して光通信用モジュールを作製する。

【００１３】

【発明が解決しようとする課題】上述したような従来の
半導体レーザチップでは、光導波路３ａとアライメント
マーク１０が別途形成されるため、すなわち活性層３を
形成する工程よりも後の工程で表面電極９と共にアライ
メントマーク１０が形成されるため、マスクアライナー
の重ね合わせ精度の限界を反映して、光導波路３ａの中
心線と一対のアライメントマーク１０の中心線（２等分
線）との間に、図２６（ａ）に示すように、ずれ量Ｂが
必然的に発生するという問題点があった。

【００１４】また、このずれ量Ｂは、通常、数ミクロン
メータ（μｍ）オーダで発生するため、パッシブアライ
メント方式の組み立てに要求されるサブミクロンオーダ
の精度を実現することは非常に難しく、図２７（Ｃ）に
示すように、ずれ量Ｂを有する半導体レーザチップ１を
使用すると光導波路３ａと光ファイバ２２の結合効率が
悪くなり、高い歩留まりで良好な結合効率を有する光通
信用モジュールを得ることは難しいという問題点があっ
た。

【００１５】この発明は、前述した問題点を解決するた
めになされたもので、光導波路に対するアライメントマ
ークの位置精度を向上でき、ひいては高い歩留まりで良
好な結合効率を有する光通信用モジュールを得ることが
できる光半導体装置及びその製造方法を得ることを目的
とする。

【００１６】

【課題を解決するための手段】この発明に係る光半導体
装置は、基板と、前記基板上に形成された光導波路と、
前記光導波路と共に形成されたアライメントマークとを
備えたものである。

【００１７】また、この発明に係る光半導体装置は、さ
らに、前記基板上に形成された導電層と、前記導電性層
上に形成された絶縁膜と、前記絶縁膜上に形成された表
面電極と、前記基板裏面に形成された裏面電極とを備え
たものである。

【００１８】また、この発明に係る光半導体装置は、前
記導電層が、前記基板上に形成されたブロック層と、前
記光導波路及び前記ブロック層上に形成されたコンタク
ト層とからなるものである。

【００１９】また、この発明に係る光半導体装置は、前
記導電層が、前記光導波路及び前記アライメントマーク
上に形成された第１クラッド層と、前記基板上に形成さ
れた第２クラッド層とからなるものである。

【００２０】また、この発明に係る光半導体装置は、前
記光導波路及び前記アライメントマークを、同時に形成
された活性層としたものである。

【００２１】また、この発明に係る光半導体装置は、さ
らに、前記光導波路と同時に形成された第１の活性層
と、前記第１の活性層の上に形成され、エネルギーバン
ドギャップが前記第１の活性層よりも狭い、あるいは層
厚が前記第１の活性層よりも厚い第２の活性層とを備
え、前記アライメントマークを、前記第２の活性層とし
たものである。

【００２２】また、この発明に係る光半導体装置は、さ
らに、前記光導波路と同時に形成された第１の活性層
と、前記第１の活性層の下に形成され、エネルギーバン
ドギャップが前記第１の活性層よりも狭い、あるいは層
厚が前記第１の活性層よりも厚い第２の活性層とを備
え、前記アライメントマークを、前記第２の活性層とし
たものである。

【００２３】また、この発明に係る光半導体装置は、前
記光導波路及び前記アライメントマークが、同時に形成
された活性層であり、前記アライメントマークとなる活
性層の層厚が前記光導波路となる活性層よりも厚いもの
である。

【００２４】また、この発明に係る光半導体装置は、前
記光導波路及び前記アライメントマークが、同時に形成
された活性層であり、両者の間に電気的分離溝を設けた
ものである。

【００２５】また、この発明に係る光半導体装置は、前
記アライメントマークを、その周囲の材料よりもエネル
ギーバンドギャップが狭い材料で構成したものである。

【００２６】また、この発明に係る光半導体装置は、前
記アライメントマークが、ＩｎＧａＡｓＰ又はＩｎＧａ
Ａｓからなり、前記アライメントマークの周囲が、Ｉｎ
Ｐからなるものである。

【００２７】また、この発明に係る光半導体装置は、前
記アライメントマークが、ＩｎＧａＡｓからなり、前記
アライメントマークの周囲が、ＧａＡｓ又はＡｌＧａＡ
ｓからなるものである。

【００２８】さらに、この発明に係る光半導体装置の製
造方法は、基板上に光導波路を形成する工程と、前記光
導波路と共にアライメントマークを形成する工程とを含
むものである。

【００２９】また、この発明に係る光半導体装置の製造
方法は、さらに、前記光導波路及び前記アライメントマ
ークを形成した後、前記基板上に導電層を形成する工程
と、前記導電層上に絶縁膜を形成する工程と、前記絶縁
膜上に表面電極を形成する工程と、前記基板裏面に裏面
電極を形成する工程とを含むものである。

【００３０】また、この発明に係る光半導体装置の製造
方法は、前記導電層を形成する工程が、前記光導波路を
形成した後、前記基板上にブロック層を形成する工程
と、前記光導波路及び前記ブロック層上にコンタクト層
を形成する工程とを含むものである。

【００３１】また、この発明に係る光半導体装置の製造
方法は、前記導電層を形成する工程が、前記光導波路及
び前記アライメントマーク上に第１クラッド層を形成す
る工程と、前記基板上に第２クラッド層を形成する工程
とを含むものである。

【００３２】また、この発明に係る光半導体装置の製造
方法は、前記光導波路及び前記アライメントマークが活
性層であり、両者の形成を同時としたものである。

【００３３】また、この発明に係る光半導体装置の製造
方法は、さらに、前記基板上に第１の活性層を前記光導
波路と同時に形成する工程と、前記第１の活性層の上
に、エネルギーバンドギャップが前記第１の活性層より
も狭い、あるいは層厚が前記第１の活性層よりも厚い、
前記アライメントマークとなる第２の活性層を形成する
工程とを含むものである。

【００３４】また、この発明に係る光半導体装置の製造
方法は、さらに、前記基板上に第１の活性層を前記光導
波路と同時に形成する工程と、前記第１の活性層の下
に、エネルギーバンドギャップが前記第１の活性層より
も狭い、あるいは層厚が前記第１の活性層よりも厚い、
前記アライメントマークとなる第２の活性層を形成する
工程とを含むものである。

【００３５】また、この発明に係る光半導体装置の製造
方法は、前記光導波路及び前記アライメントマークが活
性層であり、前記アライメントマークとなる活性層の層
厚が前記光導波路となる活性層よりも厚く、両者の形成
を同時としたものである。

【００３６】また、この発明に係る光半導体装置の製造
方法は、前記光導波路及び前記アライメントマークが活
性層であり、両者の形成を同時とし、さらに前記両者の
間に電気的分離溝を形成する工程を含むものである。

【００３７】さらに、この発明に係る光半導体装置の製
造方法は、さらに、前記アライメントマークを基準にウ
エハを劈開する工程を含むものである。

【００３８】

【発明の実施の形態】

実施の形態１．この発明の実施の形態１について図１か
ら図５までを参照しながら説明する。図１は、この発明
の実施の形態１に係る半導体レーザチップを示す図であ
って、（ａ）図は上記半導体レーザチップの平面、及び
（ｂ）図は（ａ）図のＡ−Ａ’線からみた上記半導体レ
ーザチップの断面をそれぞれ示す。また、図２から図４
までは、この実施の形態１に係る半導体レーザチップの
各製造過程の断面を示す図である。さらに、図５は、上
記半導体レーザチップを使用したパッシブアライメント
方式を示す図である。なお、各図中、同一符号は同一又
は相当部分を示す。

【００３９】図１（ａ）及び（ｂ）において、この発明
の実施の形態１に係る半導体レーザチップ１Ａは、ｐ型
ＩｎＰ基板２と、上記基板２に形成されたＩｎＧａＡｓ
Ｐ活性層３（光導波路３ａ）と、上記基板２上に形成さ
れたｐ−ｎ−ｐＩｎＰブロック層６と、その上に形成さ
れたコンタクト層７と、上記コンタクト層７上に形成さ
れた絶縁膜８と、上記絶縁膜８上に形成された表面電極
９と、光導波路３ａと同時に形成された一対のアライメ
ントマーク１０Ａと、上記基板２に形成された裏面電極
１１とを備える。なお、アライメントマーク１０Ａは光
導波路３ａと同一材料、つまり同一結晶からなる。

【００４０】つぎに、前述した実施の形態１に係る半導
体レーザチップの製法について説明する。

【００４１】図２（ａ）に示すように、ｐ型ＩｎＰ基板
２の上に、ＩｎＧａＡｓＰ活性層３と、ｎ型ＩｎＰクラ
ッド層４を、例えばＭＯＣＶＤ法（有機金属気相成長
法）の結晶成長により順次形成する。

【００４２】次に、同図（ｂ）に示すように、写真製版
により、すなわち絶縁膜５をパターニングし、それをマ
スクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃ
と、アライメントマーク１０ＡとなるリッジＤを、例え
ばＢｒ系エッチング液によるメサエッチングにより同時
に形成する。光導波路３ａとなるリッジＣの幅は、例え
ば０．５〜２．５ミクロンメータ（μｍ）程度であり、
長さは１００〜１２００ミクロンメータ（μｍ）程度で
ある。また、アライメントマーク１０ＡとなるリッジＤ
は、例えば直径０．５〜１００ミクロンメータ（μｍ）
程度の円形であるが、必ずしも円形である必要はない。

【００４３】次に、図３（ａ）に示すように、絶縁膜５
をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択
成長を、例えばＭＯＣＶＤ法の結晶成長により行う。

【００４４】次に、同図（ｂ）に示すように、絶縁膜５
を除去してコンタクト層７を、例えばＭＯＣＶＤ法の結
晶成長により形成する。

【００４５】次に、図４に示すように、例えばスパッタ
リングによる蒸着で新たに絶縁膜８を形成するが、光導
波路３ａの真上は電流注入ができるように絶縁膜８をス
トライプ状に除去しておく。最後に、ｎ側の表面電極９
とｐ側の裏面電極１１を、例えばスパッタリングによる
蒸着で形成する。

【００４６】以上、ＩｎＰ系半導体レーザチップを例に
説明したが、アライメントマーク１０Ａとなる部分の結
晶のエネルギーバンドギャップが周囲の結晶のエネルギ
ーバンドギャップより小さい限り、ＧａＡｓ系等の他の
材料でも実現可能である。

【００４７】この実施の形態１では、光導波路３ａを形
成する際に、ＩｎＧａＡｓＰ活性層３を円形の形に残し
ておき、結晶からなるアライメントマーク１０Ａとして
使用するものである。

【００４８】つづいて、前述した半導体レーザチップ１
Ａを使用したパッシブアライメント方式について説明す
る。図５（ａ）の半導体レーザチップ１Ａを赤外線によ
りアライメントしながら同図（ｂ）のサブマウント２０
に、同図（ｃ）に示すようにダイボンドする。

【００４９】まず、半導体レーザチップ１Ａは、粗アラ
イメントとして例えば真空吸着器によりサブマウント２
０上に搬送される。上記粗アライメントは、サブマウン
ト２０上の半導体レーザチップ１Ａの搭載位置を示す金
属パターン２４と、半導体レーザチップ１Ａの表面電極
９あるいは裏面電極１１の赤外線の透過光を用いてパタ
ーン認識で行う。例えば、半導体レーザチップ１Ａの上
から赤外線を照射し、その透過光をサブマウント２０の
裏面側に設置した赤外線ＣＣＤ（ＣｈａｒｇｅＣｏｕｐ
ｌｅｄ Ｄｅｖｉｃｅ）カメラにより検知する。

【００５０】この時、粗い精度ではあるが、図５（ｃ）
に示すように、赤外線を透過しない半導体レーザチップ
１Ａのアライメントマーク１０Ａと、赤外線を透過する
サブマウント２０側のアライメントマーク２３とが、赤
外線で透過すると重なり合って見える。なぜならば、結
晶からなるアライメントマーク１０Ａには、周囲よりエ
ネルギーバンドギャップの狭い活性層が残っており、こ
の活性層は赤外線を吸収する。一方、アライメントマー
ク１０Ａの周囲の結晶は赤外線を透過する。

【００５１】ここで、赤外線を透過させつつ、アライメ
ントマーク１０Ａ及び２３同士の面積重心が一致するよ
うにアライメントする。そして、半田材２５を用いて金
属パターン２４と裏面電極１１を接着する。この後、半
導体レーザチップ１Ａを駆動するための電極や、出力レ
ーザ光をモニタするためのフォトダイオードなどをサブ
マウント２０に搭載して光通信用モジュールを作製す
る。

【００５２】こうして作製された光通信用モジュール
は、半導体レーザチップ１Ａの光導波路３ａとサブマウ
ント２０の光ファイバ２２が高い精度で配置されてダイ
ボンドされることになり、高くかつ均一な結合効率が得
られる。

【００５３】実施の形態２．この発明の実施の形態２に
ついて図６から図９までを参照しながら説明する。図６
は、この発明の実施の形態２に係る半導体レーザチップ
を示す図であって、（ａ）図は上記半導体レーザチップ
の平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線からみた
上記半導体レーザチップの断面をそれぞれ示す。また、
図７から図９までは、この実施の形態２に係る半導体レ
ーザチップの各製造過程の断面を示す図である。

【００５４】図６（ａ）及び（ｂ）において、この発明
の実施の形態２に係る半導体レーザチップ１Ｂは、ｐ型
ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路３
ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタクト
層７と、絶縁膜８と、表面電極９と、光導波路３ａと同
時に形成された活性層３の上に形成された一対のアライ
メントマーク１０Ｂと、裏面電極１１とを備える。な
お、アライメントマーク１０Ｂは活性層３よりもエネル
ギーバンドギャップが狭い、若しくは層が厚い赤外線吸
収層である。

【００５５】つぎに、前述した実施の形態２に係る半導
体レーザチップの製法について説明する。

【００５６】図７（ａ）に示すように、ｐ型ＩｎＰ基板
２の上に、ＩｎＧａＡｓＰ活性層３と、ｎ型ＩｎＰクラ
ッド層４と、ＩｎＧａＡｓＰ活性層からなりアライメン
トマーク１０Ｂとなるべき赤外線吸収層１２を、例えば
ＭＯＣＶＤ法（有機金属気相成長法）の結晶成長により
順次形成する。

【００５７】次に、同図（ｂ）に示すように、写真製版
により、すなわち絶縁膜５をパターニングし、それをマ
スクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃ
と、アライメントマーク１０ＢとなるリッジＤを、例え
ばＢｒ系エッチング液によるメサエッチングにより同時
に形成する。光導波路３ａとなるリッジＣの幅は、例え
ば０．５〜２．５ミクロンメータ（μｍ）程度であり、
長さは１００〜１２００ミクロンメータ（μｍ）程度で
ある。また、アライメントマーク１０ＢとなるリッジＤ
は、例えば直径０．５〜１００ミクロンメータ（μｍ）
程度の円形であるが、必ずしも円形である必要はない。

【００５８】次に、図８（ａ）に示すように、絶縁膜５
をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択
成長を、例えばＭＯＣＶＤ法の結晶成長により行う。

【００５９】次に、同図（ｂ）に示すように、絶縁膜５
を除去し、光導波路３ａとなるＩｎＧａＡｓＰ活性層３
の真上の赤外線吸収層１２を、例えば硝酸によるエッチ
ングで除去する。なお、この光導波路３ａとなるＩｎＧ
ａＡｓＰ活性層３の真上の赤外線吸収層１２を除去する
のは、レーザ光が吸収される不都合を無くすためであ
る。

【００６０】次に、図９（ａ）に示すように、絶縁膜５
及び上記赤外線吸収層１２を除去した後にコンタクト層
７を、例えばＭＯＣＶＤ法の結晶成長により形成する。

【００６１】次に、同図（ｂ）に示すように、例えばス
パッタリングによる蒸着で新たに絶縁膜８を形成する
が、光導波路３ａの真上は電流注入ができるように絶縁
膜８をストライプ状に除去しておく。最後に、ｎ側の表
面電極９とｐ側の裏面電極１１を、例えばスパッタリン
グによる蒸着で形成する。

【００６２】上記実施の形態１では結晶からなるアライ
メントマーク１０ＡとしてＩｎＧａＡｓＰ活性層３を用
いたが、この実施の形態２では、図６（ｂ）に示すよう
に、ＩｎＧａＡｓＰ活性層３の真上に、上記活性層３よ
りもエネルギーバンドギャップが狭いか、あるいは層が
厚いために、上記活性層３よりも赤外線の吸収量が多い
赤外線吸収層１２を半導体レーザチップ１Ｂに挿入した
ものである。

【００６３】このような構造にすれば、上記実施の形態
１の活性層３のみをアライメントマーク１０Ａとした場
合よりも、赤外線の透過光によるパターン認識でよりコ
ントラストが明瞭なアライメントマーク１０Ｂが見える
ことになり、ダイボンドの精度が向上する。なお、パッ
シブアライメント方式については上記実施の形態１と同
様であるので説明を省略する。

【００６４】実施の形態３．この発明の実施の形態３に
ついて図１０から図１３までを参照しながら説明する。
図１０は、この発明の実施の形態３に係る半導体レーザ
チップを示す図であって、（ａ）図は上記半導体レーザ
チップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線か
らみた上記半導体レーザチップの断面をそれぞれ示す。
また、図１１から図１３までは、この実施の形態３に係
る半導体レーザチップの各製造過程の断面を示す図であ
る。

【００６５】図１０（ａ）及び（ｂ）において、この発
明の実施の形態３に係る半導体レーザチップ１Ｃは、ｐ
型ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路
３ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタク
ト層７と、絶縁膜８と、表面電極９と、光導波路３ａと
同時に形成された活性層３の下に形成された一対のアラ
イメントマーク１０Ｃと、裏面電極１１とを備える。な
お、アライメントマーク１０Ｃは活性層３よりもエネル
ギーバンドギャップが狭い、若しくは層が厚い赤外線吸
収層である。

【００６６】つぎに、前述した実施の形態３に係る半導
体レーザチップの製法について説明する。

【００６７】図１１（ａ）に示すように、ｐ型ＩｎＰ基
板２の上に、ＩｎＧａＡｓＰ活性層からなりアライメン
トマーク１０Ｃとなるべき赤外線吸収層１２と、ｎ型Ｉ
ｎＰクラッド層４と、ＩｎＧａＡｓＰ活性層３と、別の
ｎ型ＩｎＰクラッド層４とを、例えばＭＯＣＶＤ法（有
機金属気相成長法）の結晶成長により順次形成する。

【００６８】次に、同図（ｂ）に示すように、写真製版
により、すなわち絶縁膜５をパターニングし、それをマ
スクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃ
と、アライメントマーク１０ＣとなるリッジＤを、例え
ばＢｒ系エッチング液によるメサエッチングにより同時
に形成する。光導波路３ａとなるリッジＣの幅は、例え
ば０．５〜２．５ミクロンメータ（μｍ）程度であり、
長さは１００〜１２００ミクロンメータ（μｍ）程度で
ある。また、アライメントマーク１０ＣとなるリッジＤ
は、例えば直径０．５〜１００ミクロンメータ（μｍ）
程度の円形であるが、必ずしも円形である必要はない。

【００６９】次に、図１２（ａ）に示すように、絶縁膜
５をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選
択成長を、例えばＭＯＣＶＤ法の結晶成長により行う。

【００７０】次に、同図（ｂ）に示すように、絶縁膜５
を除去してコンタクト層７を、例えばＭＯＣＶＤ法の結
晶成長により形成する。

【００７１】次に、図１３に示すように、例えばスパッ
タリングによる蒸着で新たに絶縁膜８を形成するが、光
導波路３ａの真上は電流注入ができるように絶縁膜８を
ストライプ状に除去しておく。最後に、ｎ側の表面電極
９とｐ側の裏面電極１１を、例えばスパッタリングによ
る蒸着で形成する。

【００７２】上記実施の形態２ではＩｎＧａＡｓＰ活性
層３の真上に、上記活性層３よりもエネルギーバンドギ
ャップが狭いか、あるいは層が厚いために、上記活性層
３よりも赤外線の吸収量が多い赤外線吸収層１２を半導
体レーザチップ１Ｂに挿入したが、この実施の形態３で
はＩｎＧａＡｓＰ活性層３の真下に上記赤外線吸収層１
２を設けたものである。

【００７３】このような構造にすれば、上記実施の形態
１の活性層３のみをアライメントマーク１０Ａとした場
合よりも、赤外線の透過光によるパターン認識でよりコ
ントラストが明瞭なアライメントマーク１０Ｃが見える
ことになり、ダイボンドの精度が向上する。なお、パッ
シブアライメント方式については上記実施の形態１と同
様であるので説明を省略する。

【００７４】実施の形態４．この発明の実施の形態４に
ついて図１４から図１７までを参照しながら説明する。
図１４は、この発明の実施の形態４に係る半導体レーザ
チップを示す図であって、（ａ）図は上記半導体レーザ
チップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線か
らみた上記半導体レーザチップの断面をそれぞれ示す。
また、図１５から図１７までは、この実施の形態４に係
る半導体レーザチップの各製造過程の断面を示す図であ
る。

【００７５】図１４（ａ）及び（ｂ）において、この発
明の実施の形態４に係る半導体レーザチップ１Ｄは、ｐ
型ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路
３ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタク
ト層７と、絶縁膜８と、表面電極９と、光導波路３ａと
同時に形成された一対のアライメントマーク１０Ｄと、
裏面電極１１とを備える。なお、アライメントマーク１
０Ｄは活性層３よりも等価的にエネルギーバンドギャッ
プが小さく、かつ層が厚いものである。

【００７６】つぎに、前述した実施の形態４に係る半導
体レーザチップの製法について説明する。

【００７７】図１５（ａ）に示すように、ｐ型ＩｎＰ基
板２の上に、絶縁膜１３をスパッタリングによる蒸着で
パターニングし、それを活性層の選択成長マスクとして
選択成長溝１４を、例えば硫酸系エッチング液によるエ
ッチングにより形成する。

【００７８】次に、同図（ｂ）に示すように、選択成長
溝１４でＩｎＧａＡｓＰ活性層３とＩｎＰクラッド層４
を、例えばＭＯＣＶＤ法の結晶成長により選択成長さ
せ、上記活性層３が厚く成長した部分がアライメントマ
ーク１０Ｄとなるべき赤外線吸収層１５となる。

【００７９】次に、図１６（ａ）に示すように、写真製
版により、すなわち絶縁膜５をパターニングし、それを
マスクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）
Ｃと、アライメントマーク１０ＤとなるリッジＤを、例
えばＢｒ系エッチング液によるメサエッチングにより同
時に形成する。光導波路３ａとなるリッジＣの幅は、例
えば０．５〜２．５ミクロンメータ（μｍ）程度であ
り、長さは１００〜１２００ミクロンメータ（μｍ）程
度である。また、アライメントマーク１０Ｃとなるリッ
ジＤは、例えば直径０．５〜１００ミクロンメータ（μ
ｍ）程度の円形であるが、必ずしも円形である必要はな
い。

【００８０】次に、同図（ｂ）に示すように、絶縁膜５
をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選択
成長を、例えばＭＯＣＶＤ法の結晶成長により行う。

【００８１】次に、図１７（ａ）に示すように、絶縁膜
５を除去してコンタクト層７を、例えばＭＯＣＶＤ法の
結晶成長により形成する。

【００８２】次に、同図（ｂ）に示すように、例えばス
パッタリングによる蒸着で新たに絶縁膜８を形成する
が、光導波路３ａの真上は電流注入ができるように絶縁
膜８をストライプ状に除去しておく。最後に、ｎ側の表
面電極９とｐ側の裏面電極１１を、例えばスパッタリン
グによる蒸着で形成する。

【００８３】上記実施の形態２又は３ではＩｎＧａＡｓ
Ｐ活性層３の真上又は真下に、上記活性層３よりもエネ
ルギーバンドギャップが狭いか、あるいは層が厚いため
に、上記活性層３よりも赤外線の吸収量が多い赤外線吸
収層１２を設けたが、この実施の形態４では選択成長を
用いてＩｎＧａＡｓＰ活性層３よりもアライメントマー
ク１０Ｄが等価的にエネルギーバンドギャップが小さく
層厚も厚い、すなわち赤外線の吸収量が多い層を設けた
ものである。

【００８４】このような構造にすれば、上記実施の形態
１の活性層３のみをアライメントマーク１０Ａとした場
合よりも、赤外線の透過光によるパターン認識でよりコ
ントラストが明瞭なアライメントマーク１０Ｄが見える
ことになり、ダイボンドの精度が向上する。なお、パッ
シブアライメント方式については上記実施の形態１と同
様であるので説明を省略する。

【００８５】実施の形態５．この発明の実施の形態５に
ついて図１８から図２１までを参照しながら説明する。
図１８は、この発明の実施の形態５に係る半導体レーザ
チップを示す図であって、（ａ）図は上記半導体レーザ
チップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線か
らみた上記半導体レーザチップの断面をそれぞれ示す。
また、図１９から図２１までは、この実施の形態５に係
る半導体レーザチップの各製造過程の断面を示す図であ
る。

【００８６】図１８（ａ）及び（ｂ）において、この発
明の実施の形態５に係る半導体レーザチップ１Ｅは、ｐ
型ＩｎＰ基板２と、ＩｎＧａＡｓＰ活性層３（光導波路
３ａ）と、ｐ−ｎ−ｐＩｎＰブロック層６と、コンタク
ト層７と、絶縁膜８と、表面電極９と、光導波路３ａと
同時に形成された一対のアライメントマーク１０Ａと、
裏面電極１１と、電気的分離溝１６を備える。

【００８７】つぎに、前述した実施の形態５に係る半導
体レーザチップの製法について説明する。

【００８８】図１９（ａ）に示すように、ｐ型ＩｎＰ基
板２の上に、ＩｎＧａＡｓＰ活性層３と、ｎ型ＩｎＰク
ラッド層４とを、例えばＭＯＣＶＤ法（有機金属気相成
長法）の結晶成長により順次形成する。

【００８９】次に、同図（ｂ）に示すように、写真製版
により、すなわち絶縁膜５をパターニングし、それをマ
スクとして光導波路３ａとなるリッジ（ｒｉｄｇｅ）Ｃ
と、アライメントマーク１０ＡとなるリッジＤを、例え
ばＢｒ系エッチング液によるメサエッチングにより同時
に形成する。光導波路３ａとなるリッジＣの幅は、例え
ば０．５〜２．５ミクロンメータ（μｍ）程度であり、
長さは１００〜１２００ミクロンメータ（μｍ）程度で
ある。また、アライメントマーク１０ＡとなるリッジＤ
は、例えば直径０．５〜１００ミクロンメータ（μｍ）
程度の円形であるが、必ずしも円形である必要はない。

【００９０】次に、図２０（ａ）に示すように、絶縁膜
５をマスクとして、ｐ−ｎ−ｐＩｎＰブロック層６の選
択成長を、例えばＭＯＣＶＤ法の結晶成長により行う。

【００９１】次に、同図（ｂ）に示すように、絶縁膜５
を除去してコンタクト層７を、例えばＭＯＣＶＤ法の結
晶成長により形成する。

【００９２】次に、図２１（ａ）に示すように、フォト
レジストをマスクとしてＢｒ系エッチング液のエッチン
グにより電気的分離溝１６を形成する。

【００９３】次に、同図（ｂ）に示すように、例えばス
パッタリングによる蒸着で新たに絶縁膜８を形成する
が、光導波路３ａの真上は電流注入ができるように絶縁
膜８をストライプ状に除去しておく。最後に、ｎ側の表
面電極９とｐ側の裏面電極１１を、例えばスパッタリン
グによる蒸着で形成する。

【００９４】このような電気的分離溝１６を設けた構造
にすれば、アライメントマーク１０Ａへ漏れ電流が流れ
る恐れがなくなり、半導体レーザチップ１Ｅの特性の劣
化を防ぐことができる。なお、上記実施の形態２〜４に
も適用できる。また、パッシブアライメント方式につい
ては上記実施の形態１と同様であるので説明を省略す
る。

【００９５】実施の形態６．この発明の実施の形態６に
ついて図２２から図２４までを参照しながら説明する。
図２２は、この発明の実施の形態６に係る半導体レーザ
チップを示す図であって、（ａ）図は上記半導体レーザ
チップの平面、及び（ｂ）図は（ａ）図のＡ−Ａ’線か
らみた上記半導体レーザチップの断面をそれぞれ示す。
また、図２３及び図２４は、この実施の形態６に係る半
導体レーザチップの各製造過程の断面を示す図である。

【００９６】図２２（ａ）及び（ｂ）において、この発
明の実施の形態６に係る半導体レーザチップ１Ｆは、ｎ
型ＩｎＰ基板２Ａと、ＩｎＧａＡｓＰ活性層３（光導波
路３ａ）と、ｐ−ＩｎＰ第１クラッド層３０と、ｐ−Ｉ
ｎＰ第２クラッド層３２と、電流狭窄用絶縁膜３３と、
Ｐ側電極（表面電極）３５と、光導波路３ａと同時に形
成された一対のアライメントマーク１０Ｄと、裏面電極
１１とを備える。なお、アライメントマーク１０Ｄは活
性層３よりも等価的にエネルギーバンドギャップが小さ
く、かつ層が厚いものである。また、上記クラッド層３
０、３２は、導電性がコンタクト層よりも低い。

【００９７】上記実施の形態４では、図１５（ａ）に示
すように、活性層３を形成する部分の選択成長マスクと
しての絶縁膜１３の開口幅を、図１７（ｂ）に示すよう
な、最終出来上がりの活性層幅よりも広くとっているの
で、図１６（ａ）に示すエッチング工程により、活性層
幅を単一横モード光導波路として機能する幅にまで細め
る必要があった。

【００９８】この実施の形態６では、図２３（ａ）に示
すように、選択成長マスクとしての絶縁膜３１の開口幅
を、予め最終出来上がりの活性層幅とほぼ同程度にして
おき、選択成長を用いて活性層３を形成しただけで、自
動的に活性層幅が単一横モード光導波路程度の幅とな
り、図１６（ａ）に示したエッチング工程は不要となる
ものである。この場合、上記実施の形態４の図１６
（ａ）に示すようなブロック層成長のための絶縁膜５は
形成されないので、電流ブロック層は成長できない。従
って、活性層３の選択成長後の工程は次のようになる。

【００９９】まず、図２３（ａ）に示すように、ｎ−Ｉ
ｎＰ基板２Ａ上に活性層３とｐ−ＩｎＰ第１クラッド層
３０を選択成長し、この選択成長に用いた絶縁膜３１を
フッ酸等で除去する。

【０１００】次に、図２３（ｂ）に示すように、上記の
選択成長に用いた絶縁膜３１をフッ酸等で除去した後、
全面にｐ−ＩｎＰ第２クラッド層３２を成長する。

【０１０１】次に、図２４（ａ）に示すように、電流狭
窄用絶縁膜３３を全面に形成し、光導波路上のみ写真製
版と、フッ酸等によるエッチングにより電流通路窓３４
を形成する。

【０１０２】最後に、図２４（ｂ）に示すように、電流
狭窄用絶縁膜３３上にＰ側電極３５を蒸着により形成す
る。

【０１０３】このように構成すれば、電流ブロック層は
無くても電流狭窄用絶縁膜３３により効率良く光導波路
の活性層３に電流を注入し、発振させることができる。
また、この構造の場合、図２４（ｂ）に示した電流リー
クパス３６を通って電流がリークし、発光に対して無効
な成分となるが、基板をｎ−ＩｎＰ基板とし、上側のク
ラッド層をｐ−ＩｎＰ第１クラッド層３２とｐ−ＩｎＰ
第２クラッド層３３で構成することで、電流リークパス
３６が電気抵抗の高いｐ型ＩｎＰで構成されるようにし
てリーク電流を低減するのが良い。

【０１０４】また、この実施の形態６では、Ｐ側のコン
タクト層を形成している例を示したが、その場合には、
電極オーミック接触を得られやすくするためＡｕＺｎ系
のＰ側電極３５を用いればよい。

【０１０５】また、上記実施の形態４では、図１５
（ａ）に示すように、最初に選択成長溝１４が形成され
ているが、必ずしも必要でないためこの実施の形態６で
は形成されていない例を示した。

【０１０６】また、赤外吸収層をアライメントマークと
して機能するような形に形成するエッチング工程は、上
記実施の形態４の図１６（ａ）における光導波路のエッ
チング工程と兼ねているが、このエッチングが省かれる
ことになるのであるから、選択成長マスクである絶縁膜
３１のパターニングの段階で、アライメントマーク部の
開口も、ほぼ最終のアライメントマーク形状としておけ
ばアライメントマークの形成も図２３（ａ）の活性層３
の選択成長の段階で光導波路３と同時に完了させること
ができる。

【０１０７】以上のような実施形態を取れば、先に述べ
たように、上記実施の形態４の図１６（ａ）に示した光
導波路とアライメントマークのエッチングによる形成工
程は不要となり、スループットを上げることができる。

【０１０８】実施の形態７．上記各実施の形態１〜６は
アライメントマーク１０Ａ〜１０Ｄの結晶としてＩｎＧ
ａＡｓＰを用いたが、この実施の形態７はアライメント
マークの結晶としてＩｎＧａＡｓを、その周囲の結晶と
してＩｎＰを用いたものである。

【０１０９】実施の形態８．上記各実施の形態１〜６は
アライメントマーク１０Ａ〜１０ＤとしてＩｎＧａＡｓ
Ｐを用いたが、この実施の形態８はアライメントマーク
としてＩｎＧａＡｓを、その周囲の結晶としてＧａＡｓ
あるいはＡｌＧａＡｓを用いたものである。

【０１１０】実施の形態９．上記各実施の形態では円形
の一対のアライメントマークを示したが、形状は多角
形、楕円形、十字形などでもよく、またアライメントマ
ークの個数は１個あるいは３個以上のいくつでもよい。

【０１１１】実施の形態１０．この発明に係るウエハを
従来の劈開方法で劈開すると、つまり図２５に示すよう
に、横２列の表面電極９（Ｐ側電極３５）の中心線１７
でバー状に劈開すると発光点（光導波路３ａの劈開部）
に対するアライメントマークの位置が不揃いとなる。そ
こで、この実施の形態１０では、図２５に示すように、
アライメントマーク１０Ａ（１０Ｂ〜１０Ｄ）を赤外線
ＣＣＤカメラで見ながら、横２列の上記アライメントマ
ーク１０Ａの中心線１８でウエハから半導体レーザチッ
プをバー状に劈開、あるいはダイシングするものであ
る。この実施の形態１０に係る劈開方法は、上記発光点
に対するアライメントマーク１０Ａ（１０Ｂ〜１０Ｄ）
の位置Ｅが揃った半導体レーザチップを切り出すことが
できる。

【０１１２】

【発明の効果】この発明に係る光半導体装置は、以上説
明したとおり、基板と、前記基板上に形成された光導波
路と、前記光導波路と共に形成されたアライメントマー
クとを備えたので、光導波路とアライメントマークの位
置精度を向上できるという効果を奏する。

【０１１３】また、この発明に係る光半導体装置は、以
上説明したとおり、さらに、前記基板上に形成された導
電層と、前記導電性層上に形成された絶縁膜と、前記絶
縁膜上に形成された表面電極と、前記基板裏面に形成さ
れた裏面電極とを備えたので、光導波路とアライメント
マークの位置精度を向上できるという効果を奏する。

【０１１４】また、この発明に係る光半導体装置は、以
上説明したとおり、前記導電層が、前記基板上に形成さ
れたブロック層と、前記光導波路及び前記ブロック層上
に形成されたコンタクト層とからなるので、光導波路と
アライメントマークの位置精度を向上できるという効果
を奏する。

【０１１５】また、この発明に係る光半導体装置は、以
上説明したとおり、前記導電層が、前記光導波路及び前
記アライメントマーク上に形成された第１クラッド層
と、前記基板上に形成された第２クラッド層とからなる
ので、光導波路とアライメントマークの位置精度を向上
できるという効果を奏する。

【０１１６】また、この発明に係る光半導体装置は、以
上説明したとおり、前記光導波路及び前記アライメント
マークを、同時に形成された活性層としたので、光導波
路とアライメントマークの位置精度を向上できるという
効果を奏する。

【０１１７】また、この発明に係る光半導体装置は、以
上説明したとおり、さらに、前記光導波路と同時に形成
された第１の活性層と、前記第１の活性層の上に形成さ
れ、エネルギーバンドギャップが前記第１の活性層より
も狭い、あるいは層厚が前記第１の活性層よりも厚い第
２の活性層とを備え、前記アライメントマークを、前記
第２の活性層としたので、アライメントマークの認識を
向上できるという効果を奏する。

【０１１８】また、この発明に係る光半導体装置は、以
上説明したとおり、さらに、前記光導波路と同時に形成
された第１の活性層と、前記第１の活性層の下に形成さ
れ、エネルギーバンドギャップが前記第１の活性層より
も狭い、あるいは層厚が前記第１の活性層よりも厚い第
２の活性層とを備え、前記アライメントマークを、前記
第２の活性層としたので、アライメントマークの認識を
向上できるという効果を奏する。

【０１１９】また、この発明に係る光半導体装置は、以
上説明したとおり、前記光導波路及び前記アライメント
マークが、同時に形成された活性層であり、前記アライ
メントマークとなる活性層の層厚が前記光導波路となる
活性層よりも厚いので、アライメントマークの認識を向
上できるという効果を奏する。

【０１２０】また、この発明に係る光半導体装置は、以
上説明したとおり、前記光導波路及び前記アライメント
マークが、同時に形成された活性層であり、両者の間に
電気的分離溝を設けたので、装置の特性の劣化を防止で
きるという効果を奏する。

【０１２１】また、この発明に係る光半導体装置は、以
上説明したとおり、前記アライメントマークを、その周
囲の材料よりもエネルギーバンドギャップが狭い材料で
構成したので、光導波路とアライメントマークの位置精
度を向上できるという効果を奏する。

【０１２２】また、この発明に係る光半導体装置は、以
上説明したとおり、前記アライメントマークが、ＩｎＧ
ａＡｓＰ又はＩｎＧａＡｓからなり、前記アライメント
マークの周囲が、ＩｎＰからなるので、光導波路とアラ
イメントマークの位置精度を向上できるという効果を奏
する。

【０１２３】また、この発明に係る光半導体装置は、以
上説明したとおり、前記アライメントマークが、ＩｎＧ
ａＡｓからなり、前記アライメントマークの周囲が、Ｇ
ａＡｓ又はＡｌＧａＡｓからなるので、光導波路とアラ
イメントマークの位置精度を向上できるという効果を奏
する。

【０１２４】さらに、この発明に係る光半導体装置の製
造方法は、以上説明したとおり、基板上に光導波路を形
成する工程と、前記光導波路と共にアライメントマーク
を形成する工程とを含むので、光導波路とアライメント
マークの位置精度を向上できるという効果を奏する。

【０１２５】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、さらに、前記光導波路及
び前記アライメントマークを形成した後、前記基板上に
導電層を形成する工程と、前記導電層上に絶縁膜を形成
する工程と、前記絶縁膜上に表面電極を形成する工程
と、前記基板裏面に裏面電極を形成する工程とを含むの
で、光導波路とアライメントマークの位置精度を向上で
きるという効果を奏する。

【０１２６】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、前記導電層を形成する工
程が、前記光導波路を形成した後、前記基板上にブロッ
ク層を形成する工程と、前記光導波路及び前記ブロック
層上にコンタクト層を形成する工程とを含むので、光導
波路とアライメントマークの位置精度を向上できるとい
う効果を奏する。

【０１２７】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、前記導電層を形成する工
程が、前記光導波路及び前記アライメントマーク上に第
１クラッド層を形成する工程と、前記基板上に第２クラ
ッド層を形成する工程とを含むので、光導波路とアライ
メントマークの位置精度を向上できるという効果を奏す
る。

【０１２８】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、前記光導波路及び前記ア
ライメントマークが活性層であり、両者の形成を同時と
したので、光導波路とアライメントマークの位置精度を
向上できるという効果を奏する。

【０１２９】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、さらに、前記基板上に第
１の活性層を前記光導波路と同時に形成する工程と、前
記第１の活性層の上に、エネルギーバンドギャップが前
記第１の活性層よりも狭い、あるいは層厚が前記第１の
活性層よりも厚い、前記アライメントマークとなる第２
の活性層を形成する工程とを含むので、アライメントマ
ークの認識を向上できるという効果を奏する。

【０１３０】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、さらに、前記基板上に第
１の活性層を前記光導波路と同時に形成する工程と、前
記第１の活性層の下に、エネルギーバンドギャップが前
記第１の活性層よりも狭い、あるいは層厚が前記第１の
活性層よりも厚い、前記アライメントマークとなる第２
の活性層を形成する工程とを含むので、アライメントマ
ークの認識を向上できるという効果を奏する。

【０１３１】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、前記光導波路及び前記ア
ライメントマークが活性層であり、前記アライメントマ
ークとなる活性層の層厚が前記光導波路となる活性層よ
りも厚く、両者の形成を同時としたので、アライメント
マークの認識を向上できるという効果を奏する。

【０１３２】また、この発明に係る光半導体装置の製造
方法は、以上説明したとおり、前記光導波路及び前記ア
ライメントマークが活性層であり、両者の形成を同時と
し、さらに前記両者の間に電気的分離溝を形成する工程
を含むので、装置の特性の劣化を防止できるという効果
を奏する。

【０１３３】さらに、この発明に係る光半導体装置の製
造方法は、以上説明したとおり、さらに、前記アライメ
ントマークを基準にウエハを劈開する工程を含むので、
チップの劈開精度を向上できるという効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係る半導体レーザ
チップの平面及び断面を示す図である。

【図２】 この発明の実施の形態１に係る半導体レーザ
チップの各製造過程の断面を示す図である。

【図３】 この発明の実施の形態１に係る半導体レーザ
チップの各製造過程の断面を示す図である。

【図４】 この発明の実施の形態１に係る半導体レーザ
チップの各製造過程の断面を示す図である。

【図５】 この発明の実施の形態１に係る半導体レーザ
チップを使用したパッシブアライメント方式を示す図で
ある。

【図６】 この発明の実施の形態２に係る半導体レーザ
チップの平面及び断面を示す図である。

【図７】 この発明の実施の形態２に係る半導体レーザ
チップの各製造過程の断面を示す図である。

【図８】 この発明の実施の形態２に係る半導体レーザ
チップの各製造過程の断面を示す図である。

【図９】 この発明の実施の形態２に係る半導体レーザ
チップの各製造過程の断面を示す図である。

【図１０】 この発明の実施の形態３に係る半導体レー
ザチップの平面及び断面を示す図である。

【図１１】 この発明の実施の形態３に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図１２】 この発明の実施の形態３に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図１３】 この発明の実施の形態３に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図１４】 この発明の実施の形態４に係る半導体レー
ザチップの平面及び断面を示す図である。

【図１５】 この発明の実施の形態４に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図１６】 この発明の実施の形態４に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図１７】 この発明の実施の形態４に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図１８】 この発明の実施の形態５に係る半導体レー
ザチップの平面及び断面を示す図である。

【図１９】 この発明の実施の形態５に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図２０】 この発明の実施の形態５に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図２１】 この発明の実施の形態５に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図２２】 この発明の実施の形態６に係る半導体レー
ザチップの平面及び断面を示す図である。

【図２３】 この発明の実施の形態６に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図２４】 この発明の実施の形態６に係る半導体レー
ザチップの各製造過程の断面を示す図である。

【図２５】 この発明の実施の形態１０に係る半導体レ
ーザチップの劈開方法を示す図である。

【図２６】 従来の半導体レーザチップの平面及び断面
を示す図である。

【図２７】 従来の半導体レーザチップを使用したパッ
シブアライメント方式を示す図である。

【符号の説明】

１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ 半導体レーザチ
ップ、２ ｐ型ＩｎＰ基板、２Ａ ｎ型ＩｎＰ基板、３
ＩｎＧａＡｓＰ活性層、３ａ 光導波路、６ｐ−ｎ−
ｐＩｎＰブロック層、７ コンタクト層、８ 絶縁膜、
９ 表面電極、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ アラ
イメントマーク、１１ 裏面電極、３０ 第１クラッド
層、３２ 第２クラッド層、３３ 電流狭窄用絶縁膜。

Claims (22)

【特許請求の範囲】
1. 【請求項１】 基板と、 前記基板上に形成された光導波路と、 前記光導波路と共に形成されたアライメントマークとを
   備えた光半導体装置。
2. 【請求項２】 さらに、前記基板上に形成された導電層
   と、 前記導電性層上に形成された絶縁膜と、 前記絶縁膜上に形成された表面電極と、 前記基板裏面に形成された裏面電極とを備えた請求項１
   記載の光半導体装置。
3. 【請求項３】 前記導電層は、 前記基板上に形成されたブロック層と、 前記光導波路及び前記ブロック層上に形成されたコンタ
   クト層とである請求項２記載の光半導体装置。
4. 【請求項４】 前記導電層は、 前記光導波路及び前記アライメントマーク上に形成され
   た第１クラッド層と、 前記基板上に形成された第２クラッド層とである請求項
   ２記載の光半導体装置。
5. 【請求項５】 前記光導波路及び前記アライメントマー
   クは、同時に形成された活性層である請求項２記載の光
   半導体装置。
6. 【請求項６】 さらに、前記光導波路と同時に形成され
   た第１の活性層と、 前記第１の活性層の上に形成され、エネルギーバンドギ
   ャップが前記第１の活性層よりも狭い、あるいは層厚が
   前記第１の活性層よりも厚い第２の活性層とを備え、 前記アライメントマークは、前記第２の活性層である請
   求項３記載の光半導体装置。
7. 【請求項７】 さらに、前記光導波路と同時に形成され
   た第１の活性層と、 前記第１の活性層の下に形成され、エネルギーバンドギ
   ャップが前記第１の活性層よりも狭い、あるいは層厚が
   前記第１の活性層よりも厚い第２の活性層とを備え、 前記アライメントマークは、前記第２の活性層である請
   求項３記載の光半導体装置。
8. 【請求項８】 前記光導波路及び前記アライメントマー
   クは、同時に形成された活性層であり、前記アライメン
   トマークとなる活性層の層厚が前記光導波路となる活性
   層よりも厚い請求項３又は４記載の光半導体装置。
9. 【請求項９】 前記光導波路及び前記アライメントマー
   クは、同時に形成された活性層であり、両者の間に電気
   的分離溝を設けた請求項３記載の光半導体装置。
10. 【請求項１０】 前記アライメントマークは、その周囲
    の材料よりもエネルギーバンドギャップが狭い材料で構
    成した請求項１から請求項９までのいずれかに記載の光
    半導体装置。
11. 【請求項１１】 前記アライメントマークは、ＩｎＧａ
    ＡｓＰ又はＩｎＧａＡｓからなり、前記アライメントマ
    ークの周囲は、ＩｎＰからなる請求項１０記載の光半導
    体装置。
12. 【請求項１２】 前記アライメントマークは、ＩｎＧａ
    Ａｓからなり、前記アライメントマークの周囲は、Ｇａ
    Ａｓ又はＡｌＧａＡｓからなる請求項１０記載の光半導
    体装置。
13. 【請求項１３】 基板上に光導波路を形成する工程と、 前記光導波路と共にアライメントマークを形成する工程
    とを含む光半導体装置の製造方法。
14. 【請求項１４】 さらに、前記光導波路及び前記アライ
    メントマークを形成した後、前記基板上に導電層を形成
    する工程と、 前記導電層上に絶縁膜を形成する工程と、 前記絶縁膜上に表面電極を形成する工程と、 前記基板裏面に裏面電極を形成する工程とを含む請求項
    １３記載の光半導体装置の製造方法。
15. 【請求項１５】 前記導電層を形成する工程は、 前記光導波路を形成した後、前記基板上にブロック層を
    形成する工程と、 前記光導波路及び前記ブロック層上にコンタクト層を形
    成する工程とを含む請求項１４記載の光半導体装置の製
    造方法。
16. 【請求項１６】 前記導電層を形成する工程は、 前記光導波路及び前記アライメントマーク上に第１クラ
    ッド層を形成する工程と、 前記基板上に第２クラッド層を形成する工程とを含む請
    求項１４記載の光半導体装置の製造方法。
17. 【請求項１７】 前記光導波路及び前記アライメントマ
    ークは活性層であり、両者の形成は同時である請求項１
    ４記載の光半導体装置の製造方法。
18. 【請求項１８】 さらに、前記基板上に第１の活性層を
    前記光導波路と同時に形成する工程と、 前記第１の活性層の上に、エネルギーバンドギャップが
    前記第１の活性層よりも狭い、あるいは層厚が前記第１
    の活性層よりも厚い、前記アライメントマークとなる第
    ２の活性層を形成する工程とを含む請求項１５記載の光
    半導体装置の製造方法。
19. 【請求項１９】 さらに、前記基板上に第１の活性層を
    前記光導波路と同時に形成する工程と、 前記第１の活性層の下に、エネルギーバンドギャップが
    前記第１の活性層よりも狭い、あるいは層厚が前記第１
    の活性層よりも厚い、前記アライメントマークとなる第
    ２の活性層を形成する工程とを含む請求項１５記載の光
    半導体装置の製造方法。
20. 【請求項２０】 前記光導波路及び前記アライメントマ
    ークは活性層であり、前記アライメントマークとなる活
    性層の層厚が前記光導波路となる活性層よりも厚く、両
    者の形成は同時である請求項１５又は１６記載の光半導
    体装置の製造方法。
21. 【請求項２１】 前記光導波路及び前記アライメントマ
    ークは活性層であり、両者の形成は同時であり、さらに
    前記両者の間に電気的分離溝を形成する工程を含む請求
    項１５記載の光半導体装置の製造方法。
22. 【請求項２２】 さらに、前記アライメントマークを基
    準にウエハを劈開する工程を含む請求項１３から請求項
    ２１までのいずれかに記載の光半導体装置の製造方法。