JPH09205367A

JPH09205367A - 積分型ａ／ｄ変換方法

Info

Publication number: JPH09205367A
Application number: JP8034406A
Authority: JP
Inventors: Satoyuki Kono; 智行河野; Tetsuo Iri; 哲郎伊理
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1996-01-29
Filing date: 1996-01-29
Publication date: 1997-08-05

Abstract

(57)【要約】【課題】変換時間をあまり大きくすることなく変換精
度を高めた積分型Ａ／Ｄ変換方法を提供する。【解決手段】被変換電圧を一定時間だけ積分して得た
電圧を基準電圧で逆積分し、その逆積分電圧のゼロクロ
ス点からそのゼロクロス点を過ぎた最初のカウントトリ
ガのタイミングまでの間で積分定数を小さくして急峻な
逆積分を行なって、その逆積分期間のカウント数を得、
更にその逆積分電圧を上記基準電圧と逆極性の基準電圧
で積分してゼロクロス点までのカウント数を得、両カウ
ント数からデジタル値を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力した被変換電
圧を一定時間だけ積分し、その積分した電圧を基準電圧
で逆積分してその逆積分期間のカウント数に基づいてＡ
／Ｄ変換を行なう積分型Ａ／Ｄ変換方法に係わり、特に
変換時間が短くしかも変換誤差を少なくしたＡ／Ｄ変換
方法に関するものである。

【０００２】

【従来の技術】積分型Ａ／Ｄコンバータは、デジタル電
圧計、デジタルパネルメータ、デジタルマルチメータ等
のように、高精度が要求される分野に多く利用されてい
る。従来の二重積分型のＡ／Ｄコンバータの回路構成を
図５に示す。

【０００３】１は被変換電圧Ｖｉｎが入力する入力端
子、２は基準電圧Ｖｒが入力する入力端子、３はオペア
ンプにより構成した電圧ホロアからなるバッファ、２０
は抵抗Ｒ３、コンデンサＣ１、Ｃ２、オぺアンプ５から
なる積分器、６はオぺアンプを使用したコンパレータ、
８は制御回路、９はカウンタである。Ｓ１〜Ｓ４、Ｓ６
はアナログスイッチであり、制御回路８により制御され
る。また、この制御回路８にはコンパレータ６の出力の
他に、クロックＣＬＫも入力している。

【０００４】このＡ／Ｄコンバータでは、図６に示すよ
うにオートゼロ期間、第１の積分期間、第２の積分期間
により１変換サイクルが構成される。

【０００５】最初のオートゼロ期間では、スイッチＳ１
〜Ｓ４、Ｓ６のうちスイッチＳ３、Ｓ６のみ（又はスイ
ッチＳ４が一時的にオンしてオフし、その後スイッチＳ
３、Ｓ６のみ）がオンとなり、オフセットの除去および
初期化が行なわれる。すなわち、ゼロ電圧を入力して全
体が初期化され、またそのとき現れるバッファ３のオペ
アンプ、積分器２０のオペアンプ５、コンパレータ６等
のオフセット電圧がオートゼロコンデンサＣ２でキャン
セルされる。

【０００６】第１の積分期間では、スイッチＳ１のみが
オンとなり、入力端子１に印加した被変換電圧Ｖｉｎが
バッファ３を経由して積分器２０により、予め設定した
一定時間だけしきい値電圧（０Ｖ）から被変換電圧Ｖｉ
ｎの逆極性の電圧で積分される。これにより、第１の積
分期間の終了時には、入力した被変換電圧Ｖｉｎのレベ
ルに応じた積分電圧Ｖｏが積分器２０の出力側に現れ
る。

【０００７】第２の積分期間では、スイッチＳ２のみが
オンとなり、入力端子２に印加した第１の基準電圧Ｖｒ
（被変換電圧Ｖｉｎと逆極性）がバッファ３を経由して
積分器２０で０Ｖに到達するまで積分（逆積分）され
る。このとき、積分器２０の積分電圧Ｖｏは第１の基準
電圧Ｖｒのレベルに応じた一定の減衰率で減衰し０Ｖに
達するようになる。

【０００８】そこで、この逆積分期間である第２の積分
期間中に制御回路８を経由してカウンタ９に入力するク
ロックＣＬＫの個数をカウントすることにより、入力す
る被変換電圧Ｖｉｎがデジタル信号に変換される。被変
換電圧Ｖｉｎのレベルが大きいほどカウント値は大きく
なる。

【０００９】

【発明が解決しようとする課題】ところが、図５に示し
たＡ／Ｄコンバータでは、オートゼロ期間においてオー
トゼロコンデンサＣ２にオフセット補償電圧を充電した
見かけ上のゼロ点（しきい値）に、ノイズが載ってしま
うため、低分解能のＡ／Ｄコンバータでは影響を受けな
いが、数十μＶの分解能を要求される分野には利用でき
なかった。

【００１０】また、第２の積分期間の正確な期間は、逆
積分開始時点から積分器２０の出力電圧Ｖｏが積分を開
始した時点の電圧（０Ｖ）を横切るゼロクロス時点まで
の期間であるが、実際には、そのゼロクロス後に最初に
発生するクロックＣＬＫのトリガによりカウンタ９のカ
ウント値が決まり、その第２の積分期間が測定されるた
め、変換誤差（カウント誤差）が発生する。

【００１１】そこで、変換精度を向上させるため、第
１、第２の積分時間を長くしたり、あるいはクロックＣ
ＬＫの周波数を高くする等の改善が行なわれているが、
前者では変換に要する時間が長くなり、後者ではアナロ
グ回路の応答速度でクロック周波数が制限されるという
問題がある。

【００１２】本発明は上記した点に鑑みてなされたもの
であり、その目的は、短い変換時間で高精度にアナログ
信号をデジタル信号に変換できる積分型Ａ／Ｄ変換方法
を提供することである。

【００１３】

【課題を解決するための手段】第１の発明は、被変換電
圧を入力してゼロレベルから予め設定した期間だけ所定
の積分定数で第１の積分を行ない、該第１の積分で得た
積分電圧に対して第１の基準電圧を入力して前記積分定
数によりゼロレベルをクロスするまで逆方向に第２の積
分を行ない、前記第２の積分の期間のクロックをカウン
ト手段によりカウントして前記被変換電圧に対応したデ
ジタル信号を得る積分型Ａ／Ｄ変換方法において、前記
第２の積分を、積分の進行中に積分電圧のゼロレベルが
検出されるとそれ以前よりも急峻な積分に変化させてそ
の後は前記カウント手段が最初にトリガされる時点まで
進行させ、前記カウント手段が前記第２の積分の前記最
初にトリガされた時点から、前記第１の基準電圧と逆極
性の第２の基準電圧を入力してゼロレベルに向けて第３
の積分を行ない、前記カウント手段により前記第２の積
分の期間と前記第３の積分の期間の各カウント数を得
て、両カウント数を演算して前記被変換電圧に対応した
デジタル信号を得る、ことを特徴とする積分型Ａ／Ｄ変
換方法として構成した。

【００１４】第２の発明は、第１の発明において、前記
演算を、前記第２の積分の期間のカウント数を所定数倍
した値から前記第３の積分の期間のカウント数を減算し
て行なうたことを特徴とする積分型Ａ／Ｄ変換方法とし
て構成した。

【００１５】第３の発明は、被変換電圧を入力してゼロ
レベルから予め設定した期間だけ所定の積分定数で第１
の積分を行ない、該第１の積分で得た積分電圧に対して
第１の基準電圧を入力して前記積分定数によりゼロレベ
ルをクロスするまで逆方向に第２の積分を行ない、前記
第２の積分の期間のクロックをカウント手段によりカウ
ントして前記被変換電圧に対応したデジタル信号を得る
積分型Ａ／Ｄ変換方法において、前記第２の積分を、積
分の進行中に積分電圧のゼロレベルが検出されるとそれ
以前よりも急峻な積分に変化させその後は前記カウント
手段が最初にトリガされる時点まで進行させ、前記カウ
ント手段が前記第２の積分の前記最初にトリガされた時
点から、前記第１の基準電圧と逆極性の第２の基準電圧
を入力してゼロレベルに向けて第３の積分を行ない、ゼ
ロレベルが検出されるとそれ以前よりも急峻な積分に変
化させてその後は前記カウント手段が最初にトリガされ
る時点まで進行させ、前記カウント手段が前記第３の積
分の前記最初にトリガされた時点から、前記第１の基準
電圧を入力してゼロレベルに向けた第４の積分を行な
い、前記カウント手段により前記第２の積分の期間、前
記第３の積分の期間、および前記第４の積分の期間の各
カウント数を得て、それらのカウント数を演算して前記
被変換電圧に対応したデジタル値を得ることを特徴とす
る積分型Ａ／Ｄ変換方法として構成した。

【００１６】第４の発明は第３の発明において、前記第
３の積分を続けて複数回交互に前記第１の基準電圧と前
記第２の基準電圧を切り替えて行なうとともに、前記第
４の積分をその直前の前記第３の積分で使用した前記第
１又は第２の基準電圧と反対の基準電圧で行ない、且つ
前記第２の積分の期間、前記複数回の第３の積分の期
間、および前記第４の積分の期間の各カウント数を前記
カウント手段により得て前記演算を行なうことを特徴と
する積分型Ａ／Ｄ変換方法として構成した。

【００１７】第５の発明は、前記第１乃至第４の発明に
おいて、前記急峻な積分に変化させるために、前記積分
定数を小さな値に変更し、又は前記第１又は第２の基準
電圧を同一極性でよりレベルの大きな別の基準電圧に変
更することを特徴とする積分型Ａ／Ｄ変換方法として構
成した。

【００１８】

【発明の実施の形態】

［第１の実施の形態］以下、本発明の第１の実施の形態
について説明する。図１は本発明の積分型Ａ／Ｄ変換方
法を適用したＡ／Ｄコンバータの回路構成を示す図であ
る。図５で説明したものと同一のものには同一の符号を
付してその詳しい説明は省略する。４は積分器であっ
て、抵抗Ｒ１、Ｒ２、コンデンサＣ１、オペアンプ５お
よびアナログスイッチＳ５から構成されている。このア
ナログスイッチＳ５は制御回路８により制御される。１
０はカウンタ９の出力値を演算する演算部である。この
回路では、ゲインが小さいのでコンパレータ６の出力側
にコンパレータ７を追加している。

【００１９】このＡ／Ｄコンバータでは、図２に示すよ
うに、ゼロ積分期間、第１の積分期間、第２の積分期
間、第３の積分期間で１変換サイクルを構成する。ま
ず、ゼロ積分期間では、スイッチＳ４のみがオンとな
り、入力端子１、２が回路から切り離され、回路内部の
初期設定が行なわれる。

【００２０】第１の積分期間では、スイッチＳ１のみが
オンとなり、入力端子１に被変換電圧Ｖｉｎが入力され
る。この被変換電圧Ｖｉｎはバッファ３を経由して積分
器４においてその被変換電圧Ｖｉｎの逆の極性で予め設
定された一定時間だけ積分され、その被変換電圧Ｖｉｎ
に応じたレベルの積分電圧Ｖｏが得られる。

【００２１】第２の積分期間では、スイッチＳ２のみが
オンとなり、入力端子２に入力している第１の基準電圧
Ｖｒ（被変換電圧と逆極性）がバッファ３を経由して積
分器４で積分（逆積分）される。この結果、積分器４の
積分電圧Ｖｏは第１の基準電圧Ｖｒのレベルに応じた一
定の減衰率で減衰する。この逆積分は、積分開始点（し
きい値電圧：０Ｖ）を横切るゼロクロス時点まで行なわ
れるが、前述したように、実際にはゼロクロス後に最初
に発生するクロックのトリガによりカウンタ９のカウン
ト値が決まり第２の積分期間が決まるため、変換誤差
（カウント誤差）が発生する。

【００２２】そこで、本発明では、第２の積分期間にお
いて、積分器４の出力がゼロクロス点を超えるタイミン
グｔ１（コンパレータ６が反転するタイミング）を制御
回路８により検出し、そのタイミングｔ１でスイッチＳ
５をオンして抵抗Ｒ２を短絡し、積分器４の積分定数を
小さい値に変更（例えば元の約１／１０に変更）して積
分電圧Ｖｏの変化率を大きくし、この積分定数をゼロク
ロス後に最初に発生するクロックＣＬＫのトリガによる
カウンタ９のトラジションのタイミングｔ２まで継続さ
せて逆積分を続ける。この動作により、変換誤差となる
誤差電圧が増幅され、再度カウンタ９でカウント可能な
第３の積分期間をその後に得ることができる。

【００２３】第３の積分期間では、ゼロクロス後のカウ
ンタ９のトリガ時点（タイミングｔ２）から、第２の積
分期間で使用した第１の基準電圧Ｖｒと同一のレベルで
極性の異なる第２の基準電圧−Ｖｒを入力端子２に印加
して、積分開始点に向かって積分を行なう。これによっ
て得られた第３の積分期間のカウント値は、第２の積分
期間で発生した変換誤差に比例するため、第２の積分期
間のカウント値と第３の積分期間のカウント値とを演算
することより、精度の高いＡ／Ｄ変換を行なうことが可
能となる。以上については後に詳述する。

【００２４】なお第２の積分期間は、カウント値が更新
される前（タイミングｔ２まで）であるため、図５、図
６で説明した従来の方式と比較して延長されることはな
い。したがって、変換時間は第３の積分期間のみ延長さ
れるだけなので、精度を上げることによる変換時間の増
加はほとんどない。

【００２５】また、オートゼロコンデンサＣ２を使用し
ないため、オートゼロ期間に発生するノイズの影響を受
けることもない。しかし、オートゼロコンデンサを使用
しないのでオフセットが発生するが、これについては、
予めスイッチＳ３をオンしてゼロ入力とし、そのときの
カウント値をオフセットのＡ／Ｄ変換値として演算部１
０内にメモリしておき、それをその後に測定した被変換
電圧のＡ／Ｄ変換値から差し引くことでキャンセルする
ことができる。

【００２６】図３は、本願発明の要点を詳しく説明する
ためのゼロクロス付近のタイミングを示す波形図であ
る。Ａ／Ｄ変換値として扱われる第２の積分期間のカウ
ント値は、コンパレータ６の出力が反転したタイミング
ｔ１の後のクロックＣＬＫの最初の立ち上がりタイミン
グｔ２で決まる。

【００２７】図５、図６に示した従来のＡ／Ｄコンバー
タでは、積分電圧Ｖｏがしきい値よりも低下した後も従
前の逆積分の減衰率で減衰していくため、図３の破線で
示すようにタイミングｔ２においてＶａの誤差電圧が生
じる。コンパレータ６が反転するのは、タイミングｔ２
以前のカウント値「Ａ−１」であるが、カウンタ９の更
新はタイミングｔ２で行なわれるため、実際のカウント
値は「Ａ」となり、タイミングのｔ１〜ｔ２の期間が誤
差となる。

【００２８】これに対し、本発明では、コンパレータ６
が反転したタイミングｔ１で積分定数が切り替って小さ
な時定数で急峻な積分が行なわれ、タイミングｔ２にお
いては「Ｖａ＋Ｖｂ」の誤差電圧が得られる。すなわ
ち、Ｖａの誤差電圧が「Ｖａ＋Ｖｂ」に増幅される（約
１０倍に増幅される）。

【００２９】そこで、この誤差電圧「Ｖａ＋Ｖｂ」に対
して、第１の基準電圧Ｖｒと逆極性で且つ同一レベルの
第２の基準電圧−Ｖｒでしきい値をクロスするまで第３
の積分を行なうと、この第３の積分期間のカウント値
（ゼロクロス点を超えた後の最初のクロックＣＬＫの立
ち上がりでのカウント値）は誤差電圧「Ｖａ＋Ｖｂ」に
対応したカウント値となる。

【００３０】したがって、第２の積分期間のカウント値
をＡとし、第３の積分期間のカウント値をＸ（＝Ｂ−
Ａ）とし、Ａを１０倍して、Ｎ＝１０Ａ−Ｘ・・・・（１）のように演算部１０で演算すると、誤差電圧「Ｖａ＋Ｖ
ｂ」分をキャンセルしたカウント値Ｎが得られ、精度を
１桁高くすることができる。このとき、第３の積分時間
だけ変換時間が長くなるが、この第３の積分時間は第２
の積分時間でカウントする最小桁のカウント時間（例え
ば１０進数では１０カウントする時間）以下で済むので
変換時間の増加は僅かである。一例を挙げると、第２の
積分期間はフルスケールで４０００カウント程度であ
る。

【００３１】［第２の実施の形態］上記した図１〜図３
で説明した第１の実施の形態の内容では、第２の積分期
間の変換誤差（カウント誤差）を第３の積分期間のカウ
ント値でキャンセルしているが、この第３の積分期間で
も同様に最終部分でカウント誤差が発生する。

【００３２】そこで、図４に示すように、第３の積分期
間から第Ｍ＋２の積分期間まで（第３の積分期間を誤差
修正用の１回目とするとＭ回目まで）、同様に変換誤差
分を増幅してその内容を次に積分する操作を繰り返す
と、より変換誤差を少なくし精度を高めることができ
る。なお、このとき使用する基準電圧は、第３の積分期
間で−Ｖｒ、第４の積分期間でＶｒ、第５の積分期間で
−Ｖｒのように、交互に切り替わる。したがって、奇数
回目の積分は偶数回目の積分とは得られる積分電圧の極
性が異なるため、演算部１０において、奇数回目の積分
では積分期間のカウント値を減算し、偶数回目の積分で
はカウント値を加算する。さらに、各積分のカウント値
に桁数毎の重み付けを行なうことで、Ｍ桁分の精度を改
善することができる。この場合でも、１０進数では１０
×Ｍのカウント数が増加するだけであり、変換時間の増
加は僅かである。なお、最後の第Ｍ＋２の積分期間では
誤差修正を行なわないが、その誤差はＭの値を大きくす
ることより無視できる。

【００３３】上記した積分動作を３回繰返し（Ｍ＝
３）、第５の積分期間まで行なった場合の演算について
説明する。第２の積分期間のカウント値をＡ、第３の積
分期間のカウント値をＸ、第４の積分期間のカウント値
をＹ、第５の積分期間のカウント値Ｚとすると、Ｎ＝１０００Ａ−１００Ｘ＋１０Ｙ−Ｚ・・・・（２）なる変換値Ｎを得ることができる。

【００３４】［その他の実施の形態］なお、以上におい
て、図１の入力端子２に印加する第２の基準電圧−Ｖｒ
は、第１の基準電圧Ｖｒと極性のみが異なる電圧がある
が、レベルも異なる電圧であっても良い。また、以上で
は、誤差電圧を増幅するために積分器４内の抵抗Ｒ２を
スイッチＳ５で短絡して積分定数を約１／１０だけ小さ
くする積分特性の切替え方法を採用しているが、コンデ
ンサＣ１の値を切替える方法によっても良く、また、端
子２に印加する基準電圧Ｖｒ、−Ｖｒのレベルを途中で
切り替えても良い。また、ここでは誤差電圧のカウント
のために積分定数を約１／１０に切り替えるので隣桁間
の重み付けの差を１０倍にしているが、これに限られる
ものではなく、積分特性の傾斜の切替えに応じて４倍、
６倍、１６倍等のように任意に設定できることはもちろ
んである。

【００３５】

【発明の効果】以上から本発明の積分型Ａ／Ｄ変換方法
によれば、変換時間をあまり大きくすることなく変換精
度を高めることができるようになり、デジタル電圧計、
デジタルパネルメータ、デジタルマルチメータ等のよう
に、高精度が要求される分野に好適となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示す積分型Ａ／
Ｄコンバータの構成を示す回路図である。

【図２】第１の実施の形態のＡ／Ｄコンバータの動作
波形図である。

【図３】図２の波形図の一部を拡大した波形図であ
る。

【図４】第２の実施の形態を示す動作波形図である。

【図５】従来の積分型Ａ／Ｄコンバータの構成を示す
回路図である。

【図６】従来のＡ／Ｄコンバータの動作波形図であ
る。

【符号の説明】

１：被変換電圧の入力端子、２：基準電圧の入力端子、
３：バッファ、４：積分器、５：オペアンプ、６、７：
コンパレータ、８：制御回路、９：カウンタ、１０：演
算部、２０：積分器、Ｓ１〜Ｓ６：アナログスイッチ。

Claims

【特許請求の範囲】

【請求項１】被変換電圧を入力してゼロレベルから予め
設定した期間だけ所定の積分定数で第１の積分を行な
い、該第１の積分で得た積分電圧に対して第１の基準電
圧を入力して前記積分定数によりゼロレベルをクロスす
るまで逆方向に第２の積分を行ない、前記第２の積分の
期間のクロックをカウント手段によりカウントして前記
被変換電圧に対応したデジタル信号を得る積分型Ａ／Ｄ
変換方法において、前記第２の積分を、積分の進行中に積分電圧のゼロレベ
ルが検出されるとそれ以前よりも急峻な積分に変化させ
てその後は前記カウント手段が最初にトリガされる時点
まで進行させ、前記カウント手段が前記第２の積分の前記最初にトリガ
された時点から、前記第１の基準電圧と逆極性の第２の
基準電圧を入力してゼロレベルに向けて第３の積分を行
ない、前記カウント手段により前記第２の積分の期間と前記第
３の積分の期間の各カウント数を得て、両カウント数を
演算して前記被変換電圧に対応したデジタル信号を得
る、ことを特徴とする積分型Ａ／Ｄ変換方法。
【請求項２】前記演算を、前記第２の積分の期間のカウ
ント数を所定数倍した値から前記第３の積分の期間のカ
ウント数を減算して行なうたことを特徴とする請求項１
に記載の積分型Ａ／Ｄ変換方法。
【請求項３】被変換電圧を入力してゼロレベルから予め
設定した期間だけ所定の積分定数で第１の積分を行な
い、該第１の積分で得た積分電圧に対して第１の基準電
圧を入力して前記積分定数によりゼロレベルをクロスす
るまで逆方向に第２の積分を行ない、前記第２の積分の
期間のクロックをカウント手段によりカウントして前記
被変換電圧に対応したデジタル信号を得る積分型Ａ／Ｄ
変換方法において、前記第２の積分を、積分の進行中に積分電圧のゼロレベ
ルが検出されるとそれ以前よりも急峻な積分に変化させ
てその後は前記カウント手段が最初にトリガされる時点
まで進行させ、前記カウント手段が前記第２の積分の前記最初にトリガ
された時点から、前記第１の基準電圧と逆極性の第２の
基準電圧を入力してゼロレベルに向けて第３の積分を行
ない、ゼロレベルが検出されるとそれ以前よりも急峻な
積分に変化させてその後は前記カウント手段が最初にト
リガされる時点まで進行させ、前記カウント手段が前記第３の積分の前記最初にトリガ
された時点から、前記第１の基準電圧を入力してゼロレ
ベルに向けた第４の積分を行ない、前記カウント手段により前記第２の積分の期間、前記第
３の積分の期間、および前記第４の積分の期間の各カウ
ント数を得て、それらのカウント数を演算して前記被変
換電圧に対応したデジタル値を得ることを特徴とする積
分型Ａ／Ｄ変換方法。
【請求項４】前記第３の積分を続けて複数回交互に前記
第１の基準電圧と前記第２の基準電圧を切り替えて行な
うとともに、前記第４の積分をその直前の前記第３の積
分で使用した前記第１又は第２の基準電圧と反対の基準
電圧で行ない、且つ、前記第２の積分の期間、前記複数回の第３の積分
の期間、および前記第４の積分の期間の各カウント数を
前記カウント手段により得て、前記演算を行なうことを
特徴とする請求項３に記載の積分型Ａ／Ｄ変換方法。
【請求項５】前記急峻な積分に変化させるために、前記
積分定数を小さな値に変更し、又は前記第１又は第２の
基準電圧を同一極性でよりレベルの大きな別の基準電圧
に変更することを特徴とする請求項１乃至４に記載の積
分型Ａ／Ｄ変換方法。