JPH09212680A

JPH09212680A - 描画装置及び描画方法

Info

Publication number: JPH09212680A
Application number: JP8020332A
Authority: JP
Inventors: Satoyuki Hiroi; 聡幸広井; Masaaki Oka; 正昭岡
Original assignee: Sony Computer Entertainment Inc
Current assignee: Sony Interactive Entertainment Inc
Priority date: 1996-02-06
Filing date: 1996-02-06
Publication date: 1997-08-15
Anticipated expiration: 2016-02-06
Also published as: CA2216915C; CN1183154A; JP3645024B2; EP0820037B1; US7081894B1; KR100422082B1; WO1997029457A1; CA2216915A1; EP0820037A1; CN1099655C; MX9707540A; EP0820037A4; US6157384A; KR19980703317A; DE69739337D1

Abstract

(57)【要約】【課題】描画手段を停止させることなくテクスチャマ
ッピング処理やミップマッピング処理を行うとともに、
テクスチャメモリのアクセス回数及びアクセス時間を減
らして、全体の描画速度を上げることができるようにし
た描画装置及び描画方法を提供することにある。【解決手段】単位図形の組合せにより定義された画像
モデルを描画するための描画命令に基づいて、プリプロ
セッサ３２における前処理によって描画処理に必要とす
るデータを生成し、このデータに基づいてテクスチャマ
ッピング処理により単位図形の画素データを生成してフ
レームバッファ１８に描画するのに、描画エンジン３３
で必要とするテクスチャデータを上記前処理の段階でフ
レームバッファ１８上のテクスチャ領域から上記テクス
チャキャシュ３３Ｆに転送し、上記プリプロセッサ３２
と描画エンジン３３をパイプラインで動作させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータを用
いた映像機器であるグラフィックコンピュータ、特殊効
果装置、ビデオゲーム機等に用いられる描画装置及び描
画方法に関する。

【０００２】

【従来の技術】従来、家庭用ＴＶゲーム機やパーソナル
コンピュータあるいはグラフィックコンピュータなどに
おいて、テレビジョン受像機やモニタ受像機あるいは陰
極線管（ＣＲＴ: Cathode Ray Tube）ディスプレイ装置
などに出力して表示する画像のデータすなわち表示出力
画像データを生成する画像生成装置では、央演算処理装
置（ＣＰＵ： Central Processing Unit）とフレームバ
ッファの間に専用の描画装置を設けることにより、高速
処理を可能にしている。

【０００３】すなわち、上記画像生成装置において、Ｃ
ＰＵ側では、画像を生成する際に、直接フレームバッフ
ァをアクセスするのではなく、座標変換やクリッピン
グ、光源計算等のジオメトリ処理を行い、３角形や４角
形などの基本的な単位図形（ポリゴン）の組み合わせと
して３次元モデルを定義して３次元画像を描画するため
の描画命令を作成し、その描画命令を描画装置に送る。
例えば、３次元のオブジェクトを表示する場合は、オブ
ジェクトを複数のポリゴンに分解して、各ポリゴン対応
する描画命令をＣＰＵから描画装置に転送する。そし
て、描画装置は、ＣＰＵから送られてきた描画命令を解
釈して、頂点の色データと奥行きを示すＺ値から、ポリ
ゴンを構成する全ての画素の色とＺ値を考慮して、画素
データをフレームバッファに書き込むレンダリング処理
を行い、フレームバッファに図形を描画する。なお、上
記Ｚ値は、視点からの奥行き方向の距離を示す情報であ
る。

【０００４】例えば、上記画像生成装置において、３次
元のオブジェクトを表示する場合は、オブジェクトを複
数のポリゴンに分解して、各ポリゴンに対応する描画命
令をＣＰＵから描画装置に転送する。この際に、オブジ
ェクトをより実際に近く表現するするために、テクスチ
ャマッピングやミップマッピングと呼ばれる手法が採用
されている。さらに、色変換データを記憶したカラール
ックアップテーブル（ＣＬＵＴ:Color Lock Up Table）
を介して画像の色データを変換することにより、表示色
を変化させる手法も広く知られている。

【０００５】ここで、テクスチャマッピングとは、テク
スチャソース画像として別に用意された２次元画像（絵
柄）すなわちテクスチャパターンを物体を構成するポリ
ゴンの表面に張り付ける技術である。また、ミップマッ
ピングは、３次元モデルに近づいたり、そから遠ざかっ
た場合に、ポリゴンの張り付ける絵柄が不自然にならな
いように画素データを補間するようにしたテクスチャマ
ッピングの手法の１つである。

【０００６】

【発明が解決しようとする課題】ところで、画像の描画
速度は、描画エンジンにおける各ポリゴンに対するテク
スチャマッピングやミップマッピング等の処理速度に依
存する。また、画像の描画速度は、描画エンジンからフ
レームバッファへの書き込み速度に影響され、フレーム
バッファのアクセス速度が遅いと描画速度が低下するこ
とになる。従って、描画速度を高めるために高価な高速
メモリを大容量のフレームバッファに用いることはシス
テムの価格の高騰につながり、安価なダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ: Dynamic Random Acces
s Memory）等のメモリを用いるとシステムの描画速度が
遅くなる、という欠点がある。

【０００７】そこで、本発明は、上述したような実情に
鑑みてなされたものであり、次のような目的を有する。

【０００８】すなわち、本発明の目的は、安価なＤＲＡ
Ｍ等のメモリをフレームバッファとして用いても、描画
速度を高速に維持できるような描画装置及び描画方法を
提供することにある。

【０００９】また、本発明の他の目的は、描画手段によ
りテクスチャマッピング処理を行う描画装置において、
描画手段を停止させることなく描画処理を行うことがで
きるようにした描画装置及び描画方法を提供することに
ある。

【００１０】さらに、本発明の他の目的は、描画手段に
よりミップマッピング処理を行う描画装置において、テ
クスチャメモリのアクセス回数及びアクセス時間を減ら
して、全体の描画速度を上げることができるようにした
描画装置及び描画方法を提供することにある。

【００１１】

【課題を解決するための手段】本発明に係る描画装置
は、単位図形の組合せにより定義された画像モデルを描
画するための描画命令に基づいて、単位図形毎の描画処
理に必要とするデータを生成する前処理を行う前処理手
段と、上記前処理手段から与えられるデータに基づい
て、テクスチャマッピング処理により単位図形の画素デ
ータを生成して、画像メモリに描画する描画手段と、上
記描画手段がテクスチャマッピング処理に必要とするテ
クスチャデータを一時記憶するテクスチャキャシュとを
備え、上記描画手段がテクスチャマッピング処理に必要
とするテクスチャデータを上記前処理手段による前処理
の段階でテクスチャメモリから上記テクスチャキャシュ
に転送し、上記前処理手段と描画手段をパイプラインで
動作させることを特徴とする。

【００１２】また、本発明に係る描画装置は、上記描画
手段が上記ミップマッピング処理を行う機能を有し、上
記描画手段がテクスチャマッピング処理を行うに必要と
なる解像度のデータを上記前処理手段による前処理の段
階でテクスチャメモリ上のテクスチャデータから選択し
て上記テクスチャキャシュに転送することを特徴とす
る。

【００１３】また、本発明に係る描画方法は、単位図形
の組合せにより定義された画像モデルを描画するための
描画命令に基づいて、単位図形毎の描画処理に必要とす
るデータを生成する前処理を行い、この前処理により得
られたデータに基づいて、テクスチャマッピング処理に
より単位図形の画素データを生成して、画像メモリに描
画する描画処理を行うに当たり、上記描画処理における
テクスチャマッピング処理に必要とするテクスチャデー
タを上記前処理の段階でテクスチャメモリから上記テク
スチャキャシュに転送し、上記前処理と描画処理をパイ
プラインで行うことを特徴とする。

【００１４】さらに、本発明に係る描画方法は、描画処
理においてミップマッピング処理により単位図形の画素
データを生成して、画像メモリに描画する描画処理を行
うに当たり、上記描画処理におけるミップマッピング処
理に必要となる解像度のデータを前処理の段階でテクス
チャメモリ上のテクスチャデータから選択して上記テク
スチャキャシュに転送することを特徴とする。

【００１５】

【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照しながら説明する。

【００１６】本発明に係る描画装置は、例えば図１に示
すような構成のビデオゲーム装置に適用される。本発明
に係る描画方法は、このビデオゲーム装置において実施
される。

【００１７】このビデオゲーム装置は、例えば光学ディ
スク等の補助記憶装置に記憶されているゲームプログラ
ムを読み出して実行することにより、使用者からの指示
に応じてゲームを行うものであって、図１に示すような
構成を有している。

【００１８】すなわち、このビデオゲーム装置は、２種
類のバスすなわち、メインバス１とサブバス２を備え
る。

【００１９】上記メインバス１とサブバス２は、バスコ
ントローラ１０を介して接続されている。

【００２０】そして、上記メインバス１には、マイクロ
プロセッサなどからなる主中央演算処理装置（メインＣ
ＰＵ:Central Processing Unit）１１、ランダムアクセ
スメモリ（ＲＡＭ: Random Access Memory）からなる主
記憶装置（メインメモリ）１２、主ダイナミックメモリ
アクセスメモリコントローラ（メインＤＭＡＣ:Dinamic
Memory Access Controller）１３、ＭＰＥＧデコーダ
（ＭＤＥＣ：MPEG Decorder）１４及び画像処理装置
（ＧＰＵ:Graphic Processing Unit）１５が接続されて
いる。また、上記サブバス２には、マイクロプロセッサ
などからなる副中央演算処理装置（サブＣＰＵ:Central
Processing Unit）２１、ランダムアクセスメモリ（Ｒ
ＡＭ:Random Access Memory)からなる副記憶装置（サブ
メモリ）２２、副ダイナミックメモリアクセスメモリコ
ントローラ（サブＤＭＡＣ:Dinamic Memory Access Con
troller ）２３、オペレーティングシステム等のプログ
ラムが格納されたリードオンリーメモリ（ＲＯＭ: Read
Only Memory）２４、音声処理装置（ＳＰＵ:Sound Pro
cessing Unit）２５、通信制御部（ＡＴＭ:Asynchronou
s Transimission mode）２６、補助記憶装置２７及び入
力デバイス２８が接続されている。

【００２１】上記バスコントローラ１０は、メインバス
１とサブバス２との間のスイッチングを行う上記メイン
バス１上のデバイスであって、初期状態ではオープンに
なっている。

【００２２】また、上記メインＣＰＵ１１は、上記メイ
ンメモリ１２上のプログラムで動作する上記メインバス
１上のデバイスである。このメインＣＰＵ１１は、起動
時には上記バスコントローラ１０がオープンになってい
ることにより、上記サブバス２上のＲＯＭ２４からブー
トプログラムを読み込んで実行し、補助記憶装置２７か
らアプリケーションプログラム及び必要なデータを上記
メインメモリ１２や上記サブバス２上のデバイスにロー
ドする。このメインＣＰＵ１１には、座標変換等の処理
を行うジオミトリトランスファエンジン（ＧＴＥ:Geome
try Transfer Engine ）１７が搭載されている。上記Ｇ
ＴＥ１７は、例えば複数の演算を並列に実行する並列演
算機構を備え、上記メインＣＰＵ１１からの演算要求に
応じて座標変換，光源計算，行列あるいはベクトルなど
の演算を高速に行う。そして、上記メインＣＰＵ１１
は、上記ＧＴＥ１７による演算結果に基づいて３角形や
４角形などの基本的な単位図形（ポリゴン）の組み合わ
せとして３次元モデルを定義して３次元画像を描画する
ための各ポリゴンに対応する描画命令を作成し、この描
画命令をパケット化してコマンドパケットとして上記Ｇ
ＰＵ１５に送る。

【００２３】また、上記メインＤＭＡＣ１３は、メイン
バス１上のデバイスを対象とするＤＭＡ転送の制御等を
行う上記メインバス１上のデバイスである。このメイン
ＤＭＡＣ１３は、、上記バスコントローラ１０がオープ
ンになっているときにはサブバス２上のデバイスも対象
とする。

【００２４】また、上記ＧＰＵ１５は、レンダリングプ
ロセッサとして機能する上記メインバス１上のデバイス
である。このＧＰＵ１５は、メインＣＰＵ１１又はメイ
ンＤＭＡＣ１３からコマンドパケットとして送られてき
た描画命令を解釈して、頂点の色データと奥行きを示す
Ｚ値から、ポリゴンを構成する全ての画素の色とＺ値を
考慮して、画素データをフレームバッファ１８に書き込
むレンダリング処理を行う。

【００２５】また、上記ＭＤＥＣ１４は、ＣＰＵと並列
に動作可能なＩ／Ｏ接続デバイスであって、画像伸張エ
ンジンとして機能する上記メインバス１上のデバイスで
ある。このＭＰＥＧデコーダ（ＭＤＥＣ：）１４は、
離散コサイン変換などの直行変換により圧縮されて符号
化された画像データを復号化する。

【００２６】また、上記サブＣＰＵ２１は、上記サブメ
モリ２２上のプログラムで動作する上記サブバス２上の
デバイスである。

【００２７】また、上記サブＤＭＡＣ２３は、サブバス
２上のデバイスを対象とするＤＭＡ転送の制御等を行う
上記サブバス２上のデバイスである。このサブＤＭＡＣ
２３は、上記バスコントローラ１０がクローズなってい
るときにのみバス権利を獲得することができる。

【００２８】また、上記ＳＰＵ２５は、サウンドロセッ
サとして機能する上記サブバス２上のデバイスである。
このＳＰＵ２５は、上記サブＣＰＵ２１又はサブＤＭＡ
Ｃ２３からコマンドパケットとして送られてくるサウン
ドコマンドに応じて、サウンドメモリ２９から音声デー
タ読み出して出力する。

【００２９】また、上記ＡＴＭ２６は、サブバス２上の
通信用デバイスである。

【００３０】また、上記補助記憶装置２７は、サブバス
２上のデータ入力デバイスであって、ディスクドライブ
などからなる。

【００３１】さらに、上記入力デバイス２８は、サブバ
ス２上のコントロールパッド、マウスなどのマンマシン
インターフェースや、画像入力、音声入力などの他の機
器からの入力用デバイスである。

【００３２】すなわち、このビデオゲーム装置では、座
標変換やクリッピング、光源計算等のジオメトリ処理を
行い、３角形や４角形などの基本的な単位図形（ポリゴ
ン）の組み合わせとして３次元モデルを定義して３次元
画像を描画するための描画命令を作成し、各ポリゴンに
対応する描画命令をコマンドパケットとしてメインバス
１に送出するジオメトリ処理系が上記メインバス１上の
メインＣＰＵ１１及びＧＴＵ１７などにより構成され、
上記ジオメトリ処理系からの描画命令に基づいて各ポリ
ゴンの画素データを生成してフレームバッファ１８に書
き込むレンダリング処理を行い、フレームバッファ１８
に図形を描画するレンダリング処理系が上記ＧＰＵ１５
により構成されている。

【００３３】以下、上述したＧＰＵ１５について具体的
に説明する。

【００３４】上記ＧＰＵ１５は、その具体的な構成を図
２に示してあるように、上記メインバス１に接続された
パケットエンジン３１を備え、上記メインＣＰＵ１１又
はメインＤＭＡＣ１３から上記メインバス１を介して上
記パケットエンジン３１にコマンドパケットとして送ら
れてくる描画命令に従って、プリプロセッサ３２と描画
エンジン３３により各ポリゴンの画素データを上記フレ
ームバッファ１８に書き込むレンダリング処理を行い、
上記フレームバッファ１８に描画された画像の画素デー
タを読み出して表示制御部（ＣＲＴＣ:CRT Controler）
３４を介してビデオ信号として図示しないテレビジョン
受像機やモニタ受像機に供給するようになっている。

【００３５】上記パケットエンジン３１は、上記メイン
ＣＰＵ１１又はメインＤＭＡＣ１３から上記メインバス
１を介して送られてくるコマンドパケットを上記パケッ
トエンジン３１により図示しないレジスタ上に展開す
る。

【００３６】また、上記プリプロセッサ３２は、上記パ
ケットエンジン３１にコマンドパケットとして送られて
きた描画命令に従ってポリゴンデータを生成して後述す
るポリゴンの分割処理などの所定の前処理をポリゴンデ
ータに施し、上記描画エンジン３３が必要とする各ポリ
ゴンの頂点座標情報、テクスチャやミップマップテクス
チャのアドレス情報、ピクセルインターリーブの制御情
報などの各種データを生成する。

【００３７】さらに、上記描画エンジン３３は、上記プ
リプロセッサ３２に接続されたＮ個のポリゴンエンジン
３３Ａ１，３３Ａ２・・・３３ＡＮと、各ポリゴンエン
ジン３３Ａ１，３３Ａ２・・・３３ＡＮに接続されたＮ
個のテクスチャエンジン３３Ｂ１，３３Ｂ２・・・３３
ＢＮと、各テクスチャエンジン３３Ｂ１，３３Ｂ２・・
・３３ＢＮに接続された第１のバススイッチャ３３Ｃ
と、この第１のバススイッチャ３３Ｃに接続されたＭ個
のピクセルエンジン３３Ｄ１，３３Ｄ２・・・３３ＤＭ
と、各ピクセルエンジン３３Ｄ１，３３Ｄ２・・・３３
ＤＭに接続された第２のバススイッチャ３３Ｅと、この
第２のバススイッチャ３３Ｅに接続されたテクスチャキ
ャッシュ３３Ｆと、このテクスチャキャッシュ３３Ｆに
接続されたＣＬＵＴキャッシュ３３Ｇを備える。

【００３８】この描画エンジン３３において、上記Ｎ個
のポリゴンエンジン３３Ａ１，３３Ａ２・・・３３ＡＮ
は、上記プリプロセッサ３２により前処理が施されたポ
リゴンデータに基づいて、上記Ｎ個のポリゴンエンジン
３３Ａ１，３３Ａ２・・・３３ＡＮは、描画命令に応じ
たポリゴンを順次生成してポリゴン毎にシェーディング
処理などを並列処理により行う。

【００３９】また、上記Ｎ個のテクスチャエンジン３３
Ｂ１，３３Ｂ２・・・３３ＢＮは、上記ポリゴンエンジ
ン３３Ａ１，３３Ａ２・・・３３ＡＮにより生成された
ポリゴン毎に、上記テクスチャキャッシュ３３Ｆからカ
ラールックアップテーブル（ＣＬＵＴ：Color Lock Up
Table)キャッシュ３３Ｇを介して与えられるテクスチャ
データに基づいて、テクスチャマッピング処理やミップ
マップ処理を並列処理により行う。

【００４０】ここで、上記テクスチャキャッシュ３３Ｆ
には、上記Ｎ個のテクスチャエンジン３３Ｂ１，３３Ｂ
２・・・３３ＢＮが処理するポリゴンに張り付けるテク
スチャやミップマップテクスチャのアドレス情報が上記
プリプロセッサ３２から事前に与えられ、上記アドレス
情報に基づいて上記フレームバッファ１８上のテクスチ
ャ領域からテクスチャマッピング処理に必要なテクスチ
ャデータが転送されるとともに、該当するテクスチャデ
ータからミップマッピング処理に必要となる解像度のデ
ータのみが選択されてミップマップテクスチャデータと
して転送される。さらに、上記ＣＬＵＴキャッシュ３３
Ｇには、上記ポリゴンの描画を行なう際に参照すべきＣ
ＬＵＴデータが上記フレームバッファ１８上のＣＬＵＴ
領域から転送される。

【００４１】上記Ｎ個のテクスチャエンジン３３Ｂ１，
３３Ｂ２・・・３３ＢＮによりテクスチャマッピング処
理やミップマップ処理が施されたポリゴンデータは、上
記第１のバススイッチャ３３Ｃを介してＭ個のピクセル
エンジン３３Ｄ１，３３Ｄ２・・・３３ＤＭに転送され
る。

【００４２】上記Ｍ個のピクセルエンジン３３Ｄ１，３
３Ｄ２・・・３３ＤＭは、Ｚバッファ処理やアンチエリ
アシング処理等の各種画像処理を並列処理により行い、
Ｍ個の画素データを生成する。

【００４３】そして、上記Ｍ個のピクセルエンジン３３
Ｄ１，３３Ｄ２・・・３３ＤＭで生成されたＭ個の画素
データは、この第２のバススイッチャ３３Ｅを介して上
記フレームバッファ１８に書き込まれる。

【００４４】ここで、上記第２のバススイッチャ３３Ｅ
は、上記プリプロセッサ３２からピクセルインターリー
ブの制御情報が供給されており、上記Ｍ個のピクセルエ
ンジン３３Ｄ１，３３Ｄ２・・・３３ＤＭで生成された
Ｍ個の画素データのうちのＬ個の画素データを上記制御
情報に基づいて選択することにより、上記フレームバッ
ファ１８上に描画するポリゴンの形状に応じたＭ個の記
憶場所をアクセス単位として画素データをＭ個づつ書き
込むピクセルインターリーブ処理を行う機能を有してい
る。

【００４５】上記描画エンジン３３は、上記プリプロセ
ッサ３２により前処理が施されたポリゴンデータに基づ
いて、各ポリゴンの全ての画素データを生成して上記フ
レームバッファ１８に書き込むことにより、上記描画命
令によりポリゴンの組合せとして定義された画像を上記
フレームバッファ１８上に描画する。そして、上記フレ
ームバッファ１８に描画された画像の画素データを読み
出してＣＲＴＣ３４を介してビデオ信号として図示しな
いテレビジョン受像機やモニタ受像機に供給する。

【００４６】このような構成のＧＰＵ１５において、上
記プリプロセッサ３２は、例えば、ポリゴンの頂点座標
［（Ｘ０，Ｙ０），（Ｘ１，Ｙ１），（Ｘ２，Ｙ２）］
やテクスチャ座標［（Ｕ０，Ｖ０），（Ｕ１，Ｖ１），
（Ｕ２，Ｖ２）］に基づいて、上記Ｎ個のテクスチャエ
ンジン３３Ｂ１，３３Ｂ２・・・３３ＢＮが処理するポ
リゴンに張り付けるテクスチャの先読みを行うためのア
ドレス情報を生成し、また、ポリゴンの辺の傾き［（Ｘ
１−Ｘ０）／（Ｙ１−Ｙ０），（Ｘ２−Ｘ０）／（Ｙ２
−Ｙ０），（Ｘ１−Ｘ２）／（Ｙ１−Ｙ２）］、テクス
チャアドレスの傾き［（Ｕ１−Ｕ０）／（Ｙ１−Ｙ
０），（Ｕ２−Ｕ０）／（Ｙ２−Ｙ０），（Ｕ１−Ｕ
２）／（Ｙ１−Ｙ２）］，［（Ｖ１−Ｖ０）／（Ｙ１−
Ｙ０），（Ｖ２−Ｖ０）／（Ｙ２−Ｙ０），（Ｖ１−Ｖ
２）／（Ｙ１−Ｙ２）］・・・やポリゴンの面積などか
らミップマップの選択情報を再生して、これらの情報を
テクスチャキャッシュ３３Ｆに供給する。また、ポリゴ
ンの頂点座標［（Ｘ０，Ｙ０），（Ｘ１，Ｙ１），（Ｘ
２，Ｙ２）］を左エッジの頂点順（Ｘ０，Ｙ０）→（Ｘ
１，Ｙ１）→（Ｘ２，Ｙ２）又は右エッジの頂点順（Ｘ
２，Ｙ２）→（Ｘ１，Ｙ１）→（Ｘ０，Ｙ０）でソーテ
ィングしたり、両端点のスキャンやテクスチャアドレス
のスキャンを行う。

【００４７】そして、上記プリプロセッサ３２は、ポリ
ゴンデータを前処理した情報を図示しないワークメモリ
に蓄えておき、描画エンジン３３が次のポリゴンを処理
できるようにになった段階で、１ポリゴンを処理できる
情報をワークメモリから上記Ｎ個のポリゴンエンジン３
３Ａ１，３３Ａ２・・・３３ＡＮに転送する。これによ
り、上記描画エンジン３３は、新たなポリゴンの描画処
理を開始する。

【００４８】すなわち、このＧＰＵ１５では、その基本
的な構成を図３に示すように、上記プリプロセッサ３２
と描画エンジン３３でパイプラインにより描画処理を行
い、描画命令によりポリゴンの組合せとして定義された
画像を上記フレームバッファ１８上に描画する。

【００４９】このパイプライン処理による描画処理を再
度説明する。

【００５０】上記プリプロセッサ３２は、上述のように
ポリゴンデータに所定前処理を施し、上記描画エンジン
３３が必要とする各ポリゴンの頂点座標情報、テクスチ
ャやミップマップテクスチャのアドレス情報、ピクセル
インターリーブの制御情報などの各種データを上記描画
エンジン３３に供給する。

【００５１】上記描画エンジン３３は、上記プリプロセ
ッサ３２からデータを受け取り、必要とするテキスチャ
データをテキスチャキャッシュ３３Ｄから読み出し、画
素データを生成して上記フレームバッファ１８に書き込
む。上記テキスチャキャッシュ３３Ｄは、上記プリプロ
セッサ３２における前処理により算出された必要とする
テクスチャアドレスに対応するテクスチャ領域のテキス
チャデータを上記フレームバッファ１８から読み出す。
テキスチャデータの読み出しは、描画エンジン３３が実
際に必要とする前に完了するように行われる。また、ミ
ップマッッピング処理で必要とする解像度に対応するテ
クスチャデータのみを上記テクスチャ領域から読み込む
ことにより、上記テクスチャ領域のアクセス回数を減ら
すことができる。

【００５２】なお、上記テキスチャキャッシュ３３Ｆ内
のデータ構造は、その一例を図４に示してあるように、
テクスチャアドレスからなるタグ部ＴＡＧ、必要となる
テクスチャデータが格納されておいる格納部ＤＡＴＡ、
未だテクスチャデータが使用されていないことを示すフ
ラグＬを有する。そして、上記テキスチャキャッシュ３
３は、フラグＬがリセットされたエントリを使用すべ
く、上記フレームバッファ１８のテクスチャ領域からテ
クスチャデータを読み込み、そのフラグＬをセットす
る。描画エンジン３３は、フラグＬがセットされている
エントリから該当するテクスチャデータを読み出して描
画処理を行い、描画を終了してそのテクスチャデータを
もはや必要としなくなった段階でそのエントリのフラグ
ｌをリセットする。

【００５３】このようにテクスチャマッピング処理を行
う描画装置において、プリプロセッサ３２と描画エンジ
ン３３をパイプラインで構成し、テクスチャメモリすな
わち上記フレームバッファ１８上のテキスチャ領域から
上記描画エンジン３３が必要とするテキスチャデータを
上記プリプロセッサ３２による前処理の段階でキャッシ
ュメモリ３３Ｆに転送することによって、上記描画エン
ジン３３を停止させることなく描画処理を行うことがで
きる。また、ミップマッッピング処理で必要とする解像
度に対応するテクスチャデータのみを上記テクスチャ領
域から読み込むことにより、上記テクスチャ領域のアク
セス回数及びアクセス時間を減らすことができ、全体の
描画速度を上げることができる。

【００５４】なお、上記プリプロセッサ３２におけるポ
リゴンの分割処理は、例えば図５のに示すフローチャー
トに従って行われる。

【００５５】すなわち、ポリゴンの分割処理は、ポリゴ
ンの数を示すポリゴンカウントＣを１に初期設定して開
始される。

【００５６】そして、第１の処理ステップＳ１では、ポ
リゴンを分割する必要があるか否かの判定処理を行う。
この処理ステップＳ１における判定処理では、例えば、
描画エンジン３３においてこれから処理するポリゴンが
テクスチャキャッシュ３３Ｆ内に収まる否かを判定す
る。この判定処理は、例えばポリゴンの頂点のテクスチ
ャ座標［（Ｕ０，Ｖ０），（Ｕ１，Ｖ１），（Ｕ２，Ｖ
２）］を算出して、全てが１テクスチャページ内に収ま
っているか否かを判定すればよい。

【００５７】そして、上記処理ステップＳ１における判
定結果が「ＮＯ」すなわちポリゴンを分割する必要があ
る場合には、次の処理ステップＳ２に進んで、ポリゴン
のＮ分割処理を行う。この処理ステップＳ２におけるポ
リゴンのＮ分割処理は、例えば次に示すように、ポリゴ
ンの全ての辺を中点で分割することにより行われる。

【００５８】Ｘ０’＝（Ｘ０＋Ｘ１）／２Ｙ０’＝（Ｙ０＋Ｙ１）／２Ｚ０’＝（Ｚ０＋Ｚ１）／２Ｘ１’＝（Ｘ１＋Ｘ２）／２Ｙ１’＝（Ｙ１＋Ｙ２）／２Ｚ１’＝（Ｚ１＋Ｚ２）／２Ｘ２’＝（Ｘ２＋Ｘ０）／２Ｙ２’＝（Ｙ２＋Ｙ０）／２Ｚ２’＝（Ｚ２＋Ｚ０）／２Ｕ０’＝（Ｕ０＋Ｕ１）／２Ｖ０’＝（Ｖ０＋Ｖ１）／２Ｚ０’＝（Ｚ０＋Ｚ１）／２Ｕ１’＝（Ｕ１＋Ｕ２）／２Ｖ１’＝（Ｖ１＋Ｖ２）／２Ｚ１’＝（Ｚ１＋Ｚ２）／２Ｕ２’＝（Ｕ２＋Ｕ０）／２Ｖ２’＝（Ｖ２＋Ｖ０）／２Ｚ２’＝（Ｚ２＋Ｚ０）／２Ｒ０’＝（Ｒ０＋Ｒ１）／２Ｇ０’＝（Ｇ０＋Ｇ１）／２Ｂ０’＝（Ｂ０＋Ｂ１）／２Ｒ１’＝（Ｒ１＋Ｒ２）／２Ｇ１’＝（Ｇ１＋Ｇ２）／２Ｂ１’＝（Ｂ１＋Ｂ２）／２Ｒ２’＝（Ｒ２＋Ｒ０）／２Ｇ２’＝（Ｇ２＋Ｇ０）／２Ｂ２’＝（Ｂ２＋Ｂ０）／２すなわち、この処理ステップＳ２におけるポリゴンのＮ
分割処理では、ポリゴンの全ての辺を中点で分割するこ
とにより、例えば三角形のポリゴンはＮ＝４個の新たな
ポリゴンに分割される。

【００５９】次の処理ステップＳ２では、ポリゴンカウ
ントＣをＣ＝Ｃ＋Ｎ−１としてポリゴンの数を変更す
る。そして、最初の処理ステップＳ１に戻り、分割され
た新たなポリゴンをさらに分割する必要があるか否かの
判定処理を行い、分割した新たなポリゴンが上記テクス
チャキャシュ内に収まるようになるまで、上記各処理ス
テップＳ１〜Ｓ３を繰り返し行う。

【００６０】また、上記処理ステップＳ１における判定
結果が「ＹＥＳ」すなわちポリゴンを分割する必要がな
い場合には次の処理ステップＳ４に進む。

【００６１】この処理ステップＳ４では、ポリゴンエン
ジン３３Ａ１，３３Ａ２・・・３３ＡＮＰに１ポリゴン
分の前処理情報を渡して、レンダリング処理を開始さ
せ、レンダリング処理の終了を待つことなく次の処理ス
テップＳ５に進む。

【００６２】この処理ステップＳ５では、ポリゴンカウ
ントＣをデクリメントする。

【００６３】次の処理ステップＳ６では、ポリゴンカウ
ントＣが「０」になったか否かの判定処理を行う。そし
て、この処理ステップＳ６における判定結果が「ＮＯ」
すなわちＣ≠０で処理すべきポリゴンがある場合には最
初の処理ステップＳ１に戻って、次のポリゴンの処理に
入る。また、この処理ステップＳ６における判定結果が
「ＹＥＳ」すなわち全てのポリゴンをレンダリングして
分割すべきポリゴンが無くなれば、処理を終了する。

【００６４】すなわち、上記プリプロセッサ３２では、
描画エンジン３３においてこれから処理するポリゴンが
テクスチャキャッシュ３３Ｆ内に収まる否か（以下、判
定条件１という）を判定し、その判定結果に基づいて分
割処理を行うことによって、分割した新たなポリゴンが
上記テクスチャキャシュ３３Ｆ内に収まるように上記描
画命令に基づくポリゴンを複数に分割する。これによ
り、上記描画エンジン３３において、テクスチャキャッ
シュ３３ＦからＣＬＵＴチャッシュ３３Ｇを介して読み
出されるテクスチャデータに基づいてテクスチャマッピ
グ処理を確実且つ効率よく行うことができる。

【００６５】ここで、上記プリプロセッサ３２における
ポリゴンの分割処理では、上述の最初の処理ステップＳ
１においてポリゴン内の画素数が規定値以下であるか否
か（以下、判定条件２という）によりポリゴンを分割す
る必要があるか否かを判定し、その判定結果に基づい
て、分割した新たなポリゴン内の画素数が上記規定値以
下となるように処理ステップＳ２で上記描画命令に基づ
くポリゴンを２次元空間で複数に分割しても良い。これ
により、上記描画エンジン３３において処理するポリゴ
ンの大きさすなわち画素数を均等化することができる。
なお、上記ポリゴン内の画素数は、例えば、そのポリゴ
ンの頂点の外積値として面積を求め、その値が適正な値
よりも小さいか否かにより判定することができる。

【００６６】また、上記プリプロセッサ３２におけるポ
リゴンの分割処理では、上述の処理ステップＳ２におい
て上記描画命令に基づくポリゴンを３次元空間で複数に
分割するようにしても良い。

【００６７】この場合、上述の処理ステップＳ１におい
て、ポリゴンの頂点のＺ値の最小値と最大値との差が適
正な範囲内に収まっているか否か（以下、判定条件３と
いう）により、ポリゴンを分割する必要があるか否かを
判定し、その判定結果に基づいて、分割した新たなポリ
ゴン内の画素数が上記規定範囲内に収まるように上記処
理ステップＳ２で上記描画命令に基づくポリゴンを３次
元空間で複数に分割して、１ポリゴンの大きさを制限す
ることによって、テクスチャキャッシュ３３ＦからＣＬ
ＵＴチャッシュ３３Ｇを介して読み出されるテクスチャ
データに基づいてテクスチャの歪みの少ない状態でテク
スチャマッピグ処理を行うことができる。

【００６８】また、この場合、上述の処理ステップＳ１
において、ポリゴンの頂点のＺ値の最小値と最大値で参
照するミップマップテキスチャを跨いでいるか否か（以
下、判定条件４という）によりポリゴンを分割する必要
があるか否かを判定し、その判定結果に基づいて、分割
した新たなポリゴンがミップマップテキスチャを跨がな
いように、上記処理ステップＳ２で上記描画命令に基づ
くポリゴンを３次元空間で複数に分割して、１ポリゴン
の参照するミップマップテキスチャの参照範囲を制限を
制限することによって、テクスチャキャッシュ３３Ｆか
らＣＬＵＴチャッシュ３３Ｇを介して読み出されるミッ
プマップテクスチャデータに基づいてミップマッピング
処理を効率よく行うことができる。

【００６９】さらに、この場合、上述の処理ステップＳ
１において、ポリゴン内の画素数が規定値以下であるか
否かにより、ポリゴンを分割する必要があるか否かを判
定し、その判定結果に基づいて、分割した新たなポリゴ
ン内の画素数が上記規定値以下となるように上記描画命
令に基づくポリゴンを上記処理ステップＳ２により３次
元空間で複数に分割するようにしても良い。

【００７０】また、上述の処理ステップＳ１において、
ポリゴンに対する描画エンジン３３に描画処理時間を例
えばポリゴン内の画素数に基づいて予測し、当該プリプ
ロセッサ３２による前処理時間と上記描画エンジン３３
による描画処理時間がバランスいるか否か（以下、判定
条件５という）により、ポリゴンを分割する必要がある
か否かを判定し、その判定結果に基づいて、当該プリプ
ロセッサ３２による前処理時間と上記描画エンジン３３
による描画処理時間がバランスするように上記描画命令
に基づくポリゴンを上記処理ステップＳ２で複数に分割
するようにしても良い。これにより、上記プリプロセッ
サ３２と描画エンジン３３の各処理時間のバランスを保
ち、上記プリプロセッサ３２と描画エンジン３３とパイ
プラインで構成して効率よく高速描画処理を行うことが
できる。

【００７１】また、上述の処理ステップＳ１において、
描画エンジン３３で処理するポリゴンがピクセルインタ
ーリーブ処理に適した形状であるか否か（以下、判定条
件６という）により、ポリゴンを分割する必要があるか
否かを判定し、その判定結果に基づいて、上記処理ステ
ップＳ２により上記描画命令に基づくポリゴンをピクセ
ルインターリーブ処理に適した形状の複数の新たなポリ
ゴンに分割するようにしても良い。これにより、描画エ
ンジン３３でフレームバッファ１８を効率よくアクセス
して高速の描画処理を行うことができる。

【００７２】さらに、上述の処理ステップＳ１におい
て、上述の各種判定条件を組み合わせてポリゴンを分割
する必要があるか否かを判定して、その判定結果に基づ
いて、分割した新たなポリゴンが各種判定条件を満たす
ように上記描画命令に基づくポリゴンを上記処理ステッ
プＳ２により複数に分割するようにしても良い。

【００７３】すなわち、上述の処理ステップＳ１におい
て、上記判定条件１と判定条件２を組み合わせてポリゴ
ンを分割する必要があるか否かを判定して、その判定結
果に基づいて、分割した新たなポリゴンが上記判定条件
１と判定条件２を満たすように上記描画命令に基づくポ
リゴンを上記処理ステップＳ２により複数に分割するこ
とにより、上記描画エンジン３３において処理するポリ
ゴンの大きさすなわち画素数を均等化し、上記テクスチ
ャキャッシュ３３ＦからＣＬＵＴチャッシュ３３Ｇを介
して読み出されるテクスチャデータに基づいてテクスチ
ャマッピグ処理を確実且つ効率よく行うことができる。

【００７４】また、上述の処理ステップＳ１において、
上記判定条件１と判定条件３を組み合わせてポリゴンを
分割する必要があるか否かを判定して、その判定結果に
基づいて、分割した新たなポリゴンが上記判定条件１と
判定条件３を満たすように上記描画命令に基づくポリゴ
ンを上記処理ステップＳ２により複数に分割することに
より、上記テクスチャキャッシュ３３ＦからＣＬＵＴチ
ャッシュ３３Ｇを介して読み出されるテクスチャデータ
に基づいてテクスチャの歪みの少ない状態でテクスチャ
マッピグ処理を確実且つ効率よく行うことができる。さ
らに、上記判定条件２を組み合わせるようにすれば、上
記描画エンジン３３において処理するポリゴンの大きさ
すなわち画素数を均等化して、テクスチャマッピグ処理
を行うことができる。

【００７５】また、上述の処理ステップＳ１において、
上記判定条件１と判定条件４を組み合わせてポリゴンを
分割する必要があるか否かを判定して、その判定結果に
基づいて、分割した新たなポリゴンが上記判定条件１と
判定条件４を満たすように上記描画命令に基づくポリゴ
ンを上記処理ステップＳ２により複数に分割することに
より、上記テクスチャキャッシュ３３ＦからＣＬＵＴチ
ャッシュ３３Ｇを介して読み出されるテクスチャデータ
に基づいて、ミップマッピング処理を確実且つ効率よく
行うことができる。さらに、上記判定条件２や判定条件
３を組み合わせて、上記描画エンジン３３において処理
するポリゴンの大きさすなわち画素数を均等化したり、
テクスチャの歪みを軽減するようにしても良い。

【００７６】また、上述の処理ステップＳ１において、
上記判定条件１と判定条件５を組み合わせてポリゴンを
分割する必要があるか否かを判定して、その判定結果に
基づいて、分割した新たなポリゴンが上記判定条件１と
判定条件５を満たすように上記描画命令に基づくポリゴ
ンを上記処理ステップＳ２により複数に分割することに
より、上記プリプロセッサ３２と描画エンジン３３の各
処理時間のバランスを保ちパイプラインで効率よく高速
のテクスチャマッピグ処理を行うことができる。さら
に、上記判定条件２や判定条件３を組み合わせて、上記
描画エンジン３３において処理するポリゴンの大きさす
なわち画素数を均等化したり、テクスチャの歪みを軽減
するようにしても良い。上記判定条件４を組み合わせ
て、ミップマッピング処理を行うようにしても良い。

【００７７】さらに、上述の処理ステップＳ１におい
て、上記判定条件１と判定条件６を組み合わせてポリゴ
ンを分割する必要があるか否かを判定して、その判定結
果に基づいて、分割した新たなポリゴンが上記判定条件
１と判定条件６を満たすように上記描画命令に基づくポ
リゴンを上記処理ステップＳ２により複数に分割するこ
とにより、描画エンジン３３でテクスチャマッピグ処理
を確実且つ効率よく行ＵＴＯともに、フレームバッファ
１８を効率よくアクセスして高速の描画処理を行うこと
ができる。さらに、上記判定条件２や判定条件３を組み
合わせて、上記描画エンジン３３において処理するポリ
ゴンの大きさすなわち画素数を均等化したり、テクスチ
ャの歪みを軽減するようにしても良い。上記判定条件４
を組み合わせてミップマッピング処理を行うようにした
り、上記判定条件５を組み合わせてパイプラインによる
高速化を図るようにしても良い。

【００７８】なお、上述した第２のバススイッチャ３３
Ｅにおけるピクセルインターリーブ処理は、次のように
して行われる。

【００７９】すなわち、第２のバススイッチャ３３Ｅ
は、図６に示すように、上記図２に示したプリプロセッ
サ３２の出力が供給される制御回路１０１と、制御回路
１０１の出力が供給されるセレクタ１０２と、セレクタ
１０２の出力が各々供給される複数のマルチプレクサ／
デマルチプレクサ（ＭＵＸ:Multiplexer／ＤＭＵＸ:Dem
ultiplexer）１０３ａ，１０３ｂ，１０３ｃ，１０３
ｄ，・・・とを備えている。

【００８０】そして、ＭＵＸ／ＤＭＵＸ１０３ａ，１０
３ｂ，１０３ｃ，１０３ｄ，・・・は、各々、上記図２
に示したフレームバッファ１８と描画エンジン３３に接
続されている。

【００８１】ここで、フレームバッファ１８は、複数の
メモリバンク［１］，［２］，・・・，［Ｘ］，・・
・，［Ｌ］からなり、複数のメモリバンク［１］，
［２］，・・・，［Ｘ］，・・・，［Ｌ］は、各々、１
６個のアドレスで現される短形（以下、インターリーブ
パターンと言う。）の各アドレスを同時にアクセスする
ことができるようになされている。

【００８２】したがって、フレームバッファ１８の、例
えば、メモリバンク［Ｘ］は、アドレスＡ₀ 〜Ａ₁₅をア
クセスするための１６個の入出力ポートＰ₀ 〜Ｐ₁₅を備
えており、複数のＭＵＸ／ＤＭＵＸ１０３ａ，１０３
ｂ，１０３ｃ，１０３ｄ，・・・のうちの４個のＭＵＸ
／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ
は、各々、１６個の入出力ポートＰ₀〜Ｐ₁₅と接続され
ている。

【００８３】また、４個のＭＵＸ／ＤＭＵＸ１０３ａ，
１０３ｂ，１０３ｃ，１０３ｄは、描画エンジン３３の
４個のピクセルエンジン３３Ｄ_X1，３３Ｄ_X2，３３
Ｄ_X3，３３Ｄ_X4と対応して接続されている。

【００８４】なお、メモリバンク［Ｘ］以外の他の各メ
モリバンクは、上述したメモリバンク［Ｘ］と同様の構
成をしているため、その詳細な説明は省略する。また、
第２のバススイッチャ３３Ｅが行う上記他の各メモリバ
ンクに対するアクセス処理についても、後述する第２の
バススイッチャ３３Ｅが行うメモリバンク［Ｘ］に対す
るアクセス処理と同様であるため、以下の説明では、第
２のバススイッチャ３３Ｅが行うメモリバンク［Ｘ］に
対するアクセス処理についてのみ説明する。

【００８５】まず、第２のバススイッチャ３３Ｅの一連
の動作について説明する。

【００８６】例えば、メモリバンク［Ｘ］上に描画する
ポリゴンの形状が図７に示すような三角形Ｔ_ABC （第１
のポリゴンの形状）であった場合、先ず、プリプロセッ
サ３２から制御回路１０１には、ピクセルインターリー
ブの制御情報が供給される。

【００８７】制御回路１０１は、プリプロセッサ３２か
らのピクセルインターリーブの制御情報に基いて、三角
形Ｔ_ABC 内部をアクセスする際に用いるインターリーブ
パターンを、例えば、（４×４）のインターリーブパタ
ーンＰに切り換える。

【００８８】なお、制御回路１０１におけるインターリ
ーブパターンの切換方法についての詳細は後述する。

【００８９】そして、制御回路１０１は、（４×４）の
インターリーブパターンＰを用いて、メモリバンク
［Ｘ］上に形成される複数のインターリーブパターンの
うち、アクセスすべきインターリーブパターン、すなわ
ち三角形Ｔ_ABC 内部を全てアクセスすることができるよ
うなインターリーブパターンを検出する。

【００９０】したがって、三角形Ｔ_ABC では、メモリバ
ンク［Ｘ］上の各インターリーブパターンをＰ（ｘ方向
のパターンインデックス，ｙ方向のパターンインデック
ス）で示した場合、図８に示すように、Ｐ（ｘ，ｙ）＝Ｐ（３，１），Ｐ（４，１），Ｐ（１，
２），Ｐ（２，２），Ｐ（３，２），Ｐ（４，２），Ｐ
（１，３），Ｐ（２，３），Ｐ（３，３），Ｐ（４，
３），Ｐ（５，３），Ｐ（２，４），Ｐ（３，４），Ｐ
（４，４），Ｐ（５，４），Ｐ（３，５），Ｐ（４，
５），Ｐ（５，５），Ｐ（４，６），Ｐ（５，６）で示される合計２０個のインターリーブパターンが検出
される。

【００９１】そして、制御回路１０１は、上述のように
して検出した２０個のインターリーブパターンを示すパ
ターン情報をインターリーブパターン単位でセレクタ１
０２に供給する。また、１アドレス単位でメモリアクセ
スを行う場合には、制御回路１０１は、三角形Ｔ_ABC の
形状に基いたマスク情報をセレクタ１０２に供給する。

【００９２】セレクタ１０２は、制御回路１０１からイ
ンターリーブパターン単位で供給されたパターン情報に
基いて、アクセスすべき（４×４）のインターリーブパ
ターンＰに対応したアドレスをＭＵＸ／ＤＭＵＸ１０３
ａ，１０３ｂ，１０３ｃ，１０３ｄに指定する。

【００９３】また、セレクタ１０２は、制御回路１０１
からマスク情報が供給された場合には、そのマスク情報
に基いて、図９に示すように、（４×４）のインターリ
ーブパターンＰのなかでマスクを行った結果得られるア
クセスすべきアドレスをＭＵＸ／ＤＭＵＸ１０３ａ，１
０３ｂ，１０３ｃ，１０３ｄに指定する。したがって、
例えば、図１０に示すように、上記図９に示したＰ
（４，１）で示されるインターリーブパターン内のアド
レスＡ₀ 〜Ａ₁₅において、マスクを行った結果得られる
アクセスすべきアドレスは、Ａ４，Ａ５，Ａ６，Ａ８，
Ａ９，Ａ１０，Ａ１３，Ａ１４，Ａ１５（斜線部分）と
なる。

【００９４】ＭＵＸ／ＤＭＵＸ１０３ａ，１０３ｂ，１
０３ｃ，１０３ｄは、各々、メモリバンク［Ｘ］のアド
レスＡ₀ 〜Ａ₁₅のうち、セレクタ１０２により指定され
たアドレスをアクセスする。

【００９５】ここで、上述したように、ピクセルエンジ
ン３３Ｄ_X1，３３Ｄ_X2，３３Ｄ_X3，３３Ｄ_X4からＭＵＸ
／ＤＭＵＸ１０３ａ，１０３ｂ，１０３ｃ，１０３ｄに
は、各々、画素データが供給されるようになされてい
る。

【００９６】そこで、例えば、ＭＵＸ／ＤＭＵＸ１０３
ａは、セレクタ１０２により指定されたアドレスをアク
セスすることにより、入出力ポートＰ₀ 〜Ｐ₁₅のうち上
記アドレスに対応した入出力ポートを介して、ピクセル
エンジンＸａからの画素データをメモリバンク［Ｘ］の
上記アドレスにより示される領域に書き込む。

【００９７】また、ＭＵＸ／ＤＭＵＸ１０３ａは、セレ
クタ１０２により指定されたアドレスをアクセスするこ
とにより、入出力ポートＰ₀ 〜Ｐ₁₅のうち上記アドレス
に対応した入出力ポートを介して、メモリバンク［Ｘ］
の上記アドレスにより示される領域に書き込まれている
データを読み出す。そして、ＭＵＸ／ＤＭＵＸ１０３ａ
は、メモリバンク［Ｘ］から読み出したデータに対して
所定の処理を行う。

【００９８】なお、ＭＵＸ／ＤＭＵＸ１０３ｂ〜１０３
ｄの動作については、上述したＭＵＸ／ＤＭＵＸ１０３
ａの動作と同様であるため、その詳細な説明は省略す
る。

【００９９】つぎに、上述した制御回路１０１における
インターリーブパターンの切換方法について具体的に説
明する。

【０１００】まず、メモリバンク［Ｘ］上に描画するポ
リゴンの形状が、例えば、図１１に示すようにな横長の
三角形Ｔ_DEF （第２のポリゴンの形状）であり、三角形
Ｔ_DEF を（４×４）のインターリーブパターンＰでアク
セスする場合のアクセス回数について説明する。

【０１０１】この場合、アクセスすべきインターリーブ
パターンの個数は、図１２に示すように、Ｐ（ｘ，ｙ）＝Ｐ（１，１），Ｐ（２，１），Ｐ（３，
１），Ｐ（４，１），Ｐ（５，１），Ｐ（０，２），Ｐ
（１，２），Ｐ（２，２），Ｐ（３，２），Ｐ（４，
２），Ｐ（５，２），Ｐ（６，２），Ｐ（７，２），Ｐ
（８，２），Ｐ（７，３），Ｐ（８，３），Ｐ（９，
３）の合計１７個となる。

【０１０２】すなわち、（４×４）のインターリーブパ
ターンＰで三角形Ｔ_DEF をアクセスする場合、三角形Ｔ
_DEF 内部を全てアクセスするためのアクセス回数は、１
７回となる。

【０１０３】また、１アドレス単位でアクセスする場合
には、上述した三角形Ｔ_ABC のアクセス時と同様に、図
１３に示すように、（４×４）のインターリーブパター
ンＰのなかでマスクを行うことにより、必要なメモリア
ドレスのみをアクセスすることとなる。

【０１０４】つぎに、図１４に示すように、三角形Ｔ
_DEF を（８×２）のインターリーブパターンＰ₁ でアク
セスする場合、アクセスすべきインターリーブパターン
の個数は、図１５に示すように、Ｐ₁（ｘ，ｙ）＝Ｐ₁（１，２），Ｐ₁（２，２），Ｐ
₁（０，３），Ｐ₁（１，３），Ｐ₁（２，３），Ｐ
₁（０，４），Ｐ₁（１，４），Ｐ₁（２，４），Ｐ
₁（３，４），Ｐ₁（１，５），Ｐ₁（２，５），Ｐ
₁（３，５），Ｐ₁（４，５），Ｐ₁（３，６），Ｐ
₁（４，６）の合計１５個となる。

【０１０５】すなわち、（８×２）のインターリーブパ
ターンＰ₁ で三角形Ｔ_DEF をアクセスする場合、三角形
Ｔ_DEF 内部を全てアクセスするためのアクセス回数は、
１５回となる。

【０１０６】また、１アドレス単位でアクセスする場合
には、上述した三角形Ｔ_ABC のアクセス時と同様に、図
１６に示すように、（８×２）のインターリーブパター
ンＰ₁ のなかでマスクを行うことにより、必要なメモリ
アドレスのみをアクセスすることとなる。

【０１０７】つぎに、図１７に示すように、三角形Ｔ
_DEF を（１６×１）のインターリーブパターンＰ₂ でア
クセスする場合、アクセスすべきインターリーブパター
ンの個数は、図１８に示すように、Ｐ₂（ｘ，ｙ）＝Ｐ₂（０，５），Ｐ₂（１，５），Ｐ
₂（０，６），Ｐ₂（１，６），Ｐ₂（０，７），Ｐ
₂（１，７），Ｐ₂（０，８），Ｐ₂（１，８），Ｐ
₂（０，９），Ｐ₂（１，９），Ｐ₂（０，１０），Ｐ
₂（１，１０），Ｐ₂（２，１０），Ｐ₂（１，１１），
Ｐ₂（２，１１），Ｐ₂（１，１２），Ｐ₂（２，１
２），Ｐ₂（２，１３）の合計１８個となる。

【０１０８】すなわち、（１６×１）のインターリーブ
パターンＰ₂ で三角形Ｔ_DEF をアクセスする場合、三角
形Ｔ_DEF 内部を全てアクセスするためのアクセス回数
は、１８回となる。

【０１０９】また、１アドレス単位でアクセスする場合
には、上述した三角形Ｔ_ABC のアクセス時と同様に、図
１９に示すように、（８×２）のインターリーブパター
ンＰ₂ のなかでマスクを行うことにより、必要なメモリ
アドレスのみをアクセスすることとなる。

【０１１０】上述のように、（４×４）のインターリー
ブパターンＰで三角形Ｔ_DEF をアクセスする場合のアク
セス回数は１７回、（８×２）のインターリーブパター
ンＰ₁で三角形Ｔ_DEF をアクセスする場合のアクセス回
数は１５回、（１６×１）のインターリーブパターンＰ
₂ で三角形Ｔ_DEF をアクセスする場合のアクセス回数は
１８回となり、この結果、（８×２）のインターリーブ
パターンＰ₁ で三角形Ｔ_DEF をアクセスする場合のアク
セス回数が最少のアクセス回数となる。したがって、三
角形Ｔ_DEF に対する適切なインターリーブパターンは、
（８×２）のインターリーブパターンＰ₁ということが
わかる。

【０１１１】そこで、制御回路１０１は、メモリバンク
［Ｘ］をアクセスする際に用いるインターリーブパター
ンを、アクセスするポリゴンの形状に応じた適切なイン
ターリーブパターンに切り換えるために、以下のような
処理を行う。

【０１１２】例えば、メモリバンク［Ｘ］上に描画する
ポリゴンの形状が図２０に示すような三角形Ｔ_HIJ であ
った場合、先ず、制御回路１０１には、上述したよう
に、プリプロセッサ３２からピクセルインターリーブの
制御情報が供給される。このピクセルインターリーブの
制御情報は、例えば、三角形Ｔ_HIJのの３つの頂点Ｈ，
Ｉ，Ｊのｘｙ座標Ｈ（Ｘｈ，Ｙｈ），Ｉ（Ｘｉ，Ｙ
ｉ），Ｊ（Ｘｊ，Ｙｊ）等の情報である。

【０１１３】次に、制御回路１０１は、上記図２０に示
すように、プリプロセッサ３２からのピクセルインター
リーブの制御情報を用いて、三角形Ｔ_HIJ の縦横比Ｒ
を、Ｘ方向の最大値ＭＡＸｘ及び最少値ＭＩＮｘ、Ｙ方
向の最大値ＭＡＸｙ及び最少値ＭＩＮｙを持って、Ｒ＝ｄｙ／ｄｘ＝（ＭＡＸｘ−ＭＩＮｘ）／（ＭＡＸｙ−ＭＩＮｙ）なる演算により求める。

【０１１４】なお、三角形Ｔ_HIJ では、ＭＡＸｘ＝ＸｊＭＩＮｘ＝ＸｉＭＡＸｙ＝ＹｈＭＩＮｙ＝Ｙｉとなる。

【０１１５】そして、制御回路１０１は、上述のように
して求めた縦横比Ｒに応じて、図２１に示すような、
（１×１６）、（２×８）、（４×４）、（８×２）、
（１６×１）の５種類のインターリーブパターンＰａ〜
Ｐｅのうち適切なインターリーブパターンを選出し、三
角形Ｔ_HIJ をアクセスする際に用いるインターリーブパ
ターンを、選出したインターリーブパターンに切り換え
る。

【０１１６】ここで、制御回路１０１は、表１に示すよ
うな、縦横比Ｒとインターリーブパターンと対応表から
なるテーブルを有している。このテーブルには、縦横比
Ｒに応じた適切なインターリーブパターン、すなわちア
クセス回数が最小となるようなインターリーブパターン
が予め設定されている。したがって、制御回路１０１
は、上記テーブルを用いることにより、上述のようにし
て得られた縦横比Ｒに基いた適切なインターリーブパタ
ーンを選出することとなる。

【０１１７】

【表１】

【０１１８】上述のように、第２のバススイッチャ３３
Ｅでは、メモリバンク［Ｘ］上に描画するポリゴンの形
状に応じて、上記図２１に示したような５種類のインタ
ーリーブパターンＰａ〜Ｐｅから適切なインターリーブ
パターンを選出し、選出したインターリーブパターンで
メモリバンク［Ｘ］をアクセスするため、最小のアクセ
ス回数でメモリバンク［Ｘ］上に上記ポリゴンを描画す
ることができる。したがって、第２のバススイッチャ３
３Ｅは、メモリアクセスを効率良く行うことができる。

【０１１９】また、ＧＰＵ１５は、上述のような、メモ
リアクセスの効率化を図った第２のバススイッチャ３３
Ｅにより、フレームバッファ１８をアクセスしてデータ
処理を行うため、そのデータ処理を効率良く行うことが
できる。

【０１２０】

【発明の効果】本発明に係る描画装置及び描画方法で
は、描画手段がテクスチャマッピング処理に必要とする
テクスチャデータを前処理手段による前処理の段階でテ
クスチャメモリからテクスチャキャシュに転送し、上記
前処理手段と描画手段をパイプラインで動作させること
によって、上記描画手段を停止させることなく描画処理
を行うことができる。

【０１２１】また、本発明に係る描画装置及び描画方法
では、描画手段がミップチャマッピング処理を行うに必
要となる解像度のデータを上記前処理手段による前処理
の段階でテクスチャメモリ上のテクスチャデータから選
択してテクスチャキャシュに転送することによって、上
記テクスチャメモリのアクセス回数及びアクセス時間を
減らすことができ、全体の描画速度を上げることができ
る。

【図面の簡単な説明】

【図１】本発明を適用したビデオゲーム装置の構成を示
すブロック図である。

【図２】上記ビデオゲーム装置におけるＧＰＵの具体的
な構成を示すブロック図である。

【図３】上記ＧＰＵの基本的な構成をブロック図であ
る。

【図４】上記ＧＰＵにおけるテキスチャキャッシュ内の
データ構造の一例を示す図である。

【図５】上記ＧＰＵにおけるプリプロセッサによるポリ
ゴンの分割処理を示すフローチャートである。

【図６】上記ビデオゲーム装置における第２のバススイ
ッチャの構成を示すブロック図である。

【図７】上記ビデオゲーム装置におけるフレームバッフ
ァのメモリバンク上に描画する第１のポリゴンの形状内
部をアクセスする場合について説明するための図であ
る。

【図８】上記第１のポリゴンの形状内部をアクセスする
際のアクセスすべきインターリーブパターンを説明する
ための図である。

【図９】上記第１のポリゴンの形状内部をアクセスする
際に、１アドレス単位でアクセスする場合のマスク処理
について説明するための図である。

【図１０】上記マスク処理により得られたアクセスアド
レスを説明するための図である。

【図１１】上記フレームバッファのメモリバンク上に描
画する第２のポリゴンの形状内部を（４×４）のインタ
ーリーブパターンでアクセスする場合について説明する
ための図である。

【図１２】上記第２のポリゴンの形状内部を（４×４）
のインターリーブパターンでアクセスする場合のアクセ
スすべきインターリーブパターンを説明するための図で
ある。

【図１３】上記第２のポリゴンの形状内部を（４×４）
のインターリーブパターン内で１アドレス単位でアクセ
スする場合のマスク処理について説明するための図であ
る。

【図１４】上記第２のポリゴンの形状内部を（８×２）
のインターリーブパターンでアクセスする場合について
説明するための図である。

【図１５】上記第２のポリゴンの形状内部を（８×２）
のインターリーブパターンでアクセスする場合のアクセ
スすべきインターリーブパターンを説明するための図で
ある。

【図１６】上記第２のポリゴンの形状内部を（８×２）
のインターリーブパターン内で１アドレス単位でアクセ
スする場合のマスク処理について説明するための図であ
る。

【図１７】上記第２のポリゴンの形状内部を（１６×
１）のインターリーブパターンでアクセスする場合につ
いて説明するための図である。

【図１８】上記第２のポリゴンの形状内部を（１６×
１）のインターリーブパターンでアクセスする場合のア
クセスすべきインターリーブパターンを説明するための
図である。

【図１９】上記第２のポリゴンの形状内部を（１６×
１）のインターリーブパターン内で１アドレス単位でア
クセスする場合のマスク処理について説明するための図
である。

【図２０】上記フレームバッファのメモリバンク上に描
画するポリゴンの形状の縦横比を算出する処理を説明す
るための図である。

【図２１】１６アドレスを有する５種類のインターリー
ブパターンを示したパターン図である。

【符号の説明】

１メインバス、１１メインＣＰＵ、１２メインメ
モリ、１３メインＤＭＡＣ、１５ＧＰＵ、１７
ＧＴＥ、１８フレームバッファ、３１パケットエン
ジン、３２プリプロセッサ、３３描画エンジン、３
３Ａ１，３３Ａ２・・・３３ＡＮポリゴンエンジン、
３３Ｂ１，３３Ｂ２・・・３３ＢＮテクスチャエンジ
ン、３３Ｃ第１のバススイッチャ、３３Ｄ１，３３Ｄ
２・・・３３ＤＭ、３３Ｅ第２のバススイッチャ、３
３Ｆテクスチャキャッシュ

Claims

【特許請求の範囲】

【請求項１】単位図形の組合せにより定義された画像
モデルを描画するための描画命令に基づいて、単位図形
毎の描画処理に必要とするデータを生成する前処理を行
う前処理手段と、上記前処理手段から与えられるデータに基づいて、テク
スチャマッピング処理により単位図形の画素データを生
成して、画像メモリに描画する描画手段と、上記描画手段がテクスチャマッピング処理に必要とする
テクスチャデータを一時記憶するテクスチャキャシュと
を備え、上記描画手段がテクスチャマッピング処理に必要とする
テクスチャデータを上記前処理手段による前処理の段階
でテクスチャメモリから上記テクスチャキャシュに転送
し、上記前処理手段と描画手段をパイプラインで動作さ
せることを特徴とする描画装置。
【請求項２】上記描画手段はミップマッピング処理行
う機能を有し、上記描画手段がミップマッピング処理を行うに必要とな
る解像度のデータを上記前処理手段による前処理の段階
でテクスチャメモリ上のテクスチャデータから選択して
上記テクスチャキャシュに転送することを特徴とする請
求項１記載の描画装置。
【請求項３】単位図形の組合せにより定義された画像
モデルを描画するための描画命令に基づいて、単位図形
毎の描画処理に必要とするデータを生成する前処理を行
い、この前処理により得られたデータに基づいて、テク
スチャマッピング処理により単位図形の画素データを生
成して、画像メモリに描画する描画処理を行うに当た
り、上記描画処理におけるテクスチャマッピング処理に必要
とするテクスチャデータを上記前処理の段階でテクスチ
ャメモリから上記テクスチャキャシュに転送し、上記前
処理と描画処理をパイプラインで行うことを特徴とする
描画方法。
【請求項４】描画処理においてミップマッピング処理
により単位図形の画素データを生成して、画像メモリに
描画する描画処理を行うに当たり、上記描画処理におけるミップマッピング処理に必要とな
る解像度のデータを記前処理の段階でテクスチャメモリ
上のテクスチャデータから選択して上記テクスチャキャ
シュに転送することを特徴とする請求項３記載の描画方
法。