JPH09213829A - Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板 - Google Patents
Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板Info
- Publication number
- JPH09213829A JPH09213829A JP8143210A JP14321096A JPH09213829A JP H09213829 A JPH09213829 A JP H09213829A JP 8143210 A JP8143210 A JP 8143210A JP 14321096 A JP14321096 A JP 14321096A JP H09213829 A JPH09213829 A JP H09213829A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit package
- layer
- thickness
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/153—Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
- H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
- H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】層数が増加することなく、共平面度の厳密な制
御が可能であり、低製造コストでありながら、小単位面
積で多くの接続を提供できる単層セラミックス基板を提
供すること。 【解決手段】デジタル式集積回路パッケージであって、
所定パターンのバイア２２，２５を有した単層基板１０
と、該単層基板１０上で電気的に相互接触させるため
に、複数のバイア２２，２５に対して複数のワイヤボン
ディングパッド１９又はフリップチップ搭載パッドの少
なくとも１つから延びている複数の回路トレース５と、
前記バイア２２，２５と、トレース５と、ワイヤボンデ
ィングパッド１９と、少なくとも１つのワイヤボンド２
０と、少なくとも１つのダイ３０とを環境の影響から保
護するために提供された少なくとも１つの保護体３２，
３４，３６と、少なくとも１つのダイ３０が提供された
前記基板面１１とは反対側の面１３に提供された複数の
導電性ボール１７と、を含むデジタル式集積回路パッケ
ージ。
御が可能であり、低製造コストでありながら、小単位面
積で多くの接続を提供できる単層セラミックス基板を提
供すること。 【解決手段】デジタル式集積回路パッケージであって、
所定パターンのバイア２２，２５を有した単層基板１０
と、該単層基板１０上で電気的に相互接触させるため
に、複数のバイア２２，２５に対して複数のワイヤボン
ディングパッド１９又はフリップチップ搭載パッドの少
なくとも１つから延びている複数の回路トレース５と、
前記バイア２２，２５と、トレース５と、ワイヤボンデ
ィングパッド１９と、少なくとも１つのワイヤボンド２
０と、少なくとも１つのダイ３０とを環境の影響から保
護するために提供された少なくとも１つの保護体３２，
３４，３６と、少なくとも１つのダイ３０が提供された
前記基板面１１とは反対側の面１３に提供された複数の
導電性ボール１７と、を含むデジタル式集積回路パッケ
ージ。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタル集積回路
用の単チップ式及びマルチチップ式パッケージに関す
る。さらに特定すれば、本発明は、小単位面積により多
くの接続を提供するため、ボールグリッドアレイに接続
された多数のバイメタル（bi-metallic）またはトリメ
タル（tri-metallic）充填バイア（vias）が提供された
単層セラミックス基板に関する。
用の単チップ式及びマルチチップ式パッケージに関す
る。さらに特定すれば、本発明は、小単位面積により多
くの接続を提供するため、ボールグリッドアレイに接続
された多数のバイメタル（bi-metallic）またはトリメ
タル（tri-metallic）充填バイア（vias）が提供された
単層セラミックス基板に関する。
【０００２】
【従来の技術】今日広く利用されている単層式及びマル
チ層式ＩＣチップ用パッケージの１つは、ＬＧＡ型（la
nd grid array）や鉛加工型（leaded）と対比されるＢ
ＧＡ型Ｉ／Ｏフォーマットである。その理由は、ＢＧＡ
フォーマットは、同一サイズの実用鉛型パッケージより
もＩ／Ｏ容量を増大させることができ、特にソルダー
（はんだ：solder）ボールが使用される場合にＰＣボー
ドへの搭載が容易だからである。このことは、同じＩ／
Ｏ密度を有してはいるが、ソケット配線を必要とするＬ
ＧＡパッケージとは対照的である。ソケットがなけれ
ば、パッケージがＰＣＢに直載されるときＬＧＡ型は、
ソルダー結合部の品質保証が非常に困難だからである。
チ層式ＩＣチップ用パッケージの１つは、ＬＧＡ型（la
nd grid array）や鉛加工型（leaded）と対比されるＢ
ＧＡ型Ｉ／Ｏフォーマットである。その理由は、ＢＧＡ
フォーマットは、同一サイズの実用鉛型パッケージより
もＩ／Ｏ容量を増大させることができ、特にソルダー
（はんだ：solder）ボールが使用される場合にＰＣボー
ドへの搭載が容易だからである。このことは、同じＩ／
Ｏ密度を有してはいるが、ソケット配線を必要とするＬ
ＧＡパッケージとは対照的である。ソケットがなけれ
ば、パッケージがＰＣＢに直載されるときＬＧＡ型は、
ソルダー結合部の品質保証が非常に困難だからである。
【０００３】
【発明が解決しようとする課題】現在知られているＢＧ
Ａパッケージには、以下に記載する長所と短所とを有し
たいくつかの構造スキームが存在する。
Ａパッケージには、以下に記載する長所と短所とを有し
たいくつかの構造スキームが存在する。
【０００４】セラミックスを使用したＢＧＡパッケージ
は、マルチ層共焼成（cofire）構造を採用している。厚
膜スクリーン印刷可能な耐火金属導電ペースト（thick
filmscreen printable refractory metal conductive p
aste）の弱点に加えて、この方式に固有な収縮が、ＰＣ
ボードとＩＣチップとの間での信号送受信に必要な相互
接続回路（interconnection circuitry）の物理的サイ
ズ（線幅と間隔、バイアキャプチャーパッドサイズ(via
capture pad diameter)等）に制限を加えるのでマルチ
層構造が必要とされる。単セラミックス層では、望まれ
るＩＣを完全に接続するのに必要とされる数量のトレー
ス（trace）とパッド（pad）とを提供する充分な面積が
確保できない。この状況に対処するため、従来方式では
マルチ層構造を採用した。この方法の弱点は、パッケー
ジを小型サイズに維持しようとすれば、Ｉ／Ｏ数が増加
するにつれて層数も増加することである。
は、マルチ層共焼成（cofire）構造を採用している。厚
膜スクリーン印刷可能な耐火金属導電ペースト（thick
filmscreen printable refractory metal conductive p
aste）の弱点に加えて、この方式に固有な収縮が、ＰＣ
ボードとＩＣチップとの間での信号送受信に必要な相互
接続回路（interconnection circuitry）の物理的サイ
ズ（線幅と間隔、バイアキャプチャーパッドサイズ(via
capture pad diameter)等）に制限を加えるのでマルチ
層構造が必要とされる。単セラミックス層では、望まれ
るＩＣを完全に接続するのに必要とされる数量のトレー
ス（trace）とパッド（pad）とを提供する充分な面積が
確保できない。この状況に対処するため、従来方式では
マルチ層構造を採用した。この方法の弱点は、パッケー
ジを小型サイズに維持しようとすれば、Ｉ／Ｏ数が増加
するにつれて層数も増加することである。
【０００５】層数（及びパッケージサイズ）が増大する
につれ、付随する電気系の問題が増幅され、半導体装置
の性能に悪影響を及ぼす。また、層数の増加は層間の整
合／調整問題をも引き起こし、焼結時の構造体収縮現象
によってその問題はさらに悪化する。その結果、パッケ
ージの生産収率は悪くなり、製造コストの増大を招く。
一般的に、マルチ層共焼成セラミックスパッケージは、
他タイプのパッケージよりも高価である。
につれ、付随する電気系の問題が増幅され、半導体装置
の性能に悪影響を及ぼす。また、層数の増加は層間の整
合／調整問題をも引き起こし、焼結時の構造体収縮現象
によってその問題はさらに悪化する。その結果、パッケ
ージの生産収率は悪くなり、製造コストの増大を招く。
一般的に、マルチ層共焼成セラミックスパッケージは、
他タイプのパッケージよりも高価である。
【０００６】グラス−セラミックス材料を採用した別タ
イプのパッケージは、収縮に伴う問題を大幅に緩和して
いる。このグラス−セラミックス材料は、収縮を最少限
に抑えるように設計されたものである。しかし、回路は
スクリーン印刷されており、従って印刷精度が限定され
るので、単層に提供が可能なトレースとパッドの数は限
定を受ける。従って、この場合にもマルチ層が要求され
ることになり、結局は製造コストが高くなる。
イプのパッケージは、収縮に伴う問題を大幅に緩和して
いる。このグラス−セラミックス材料は、収縮を最少限
に抑えるように設計されたものである。しかし、回路は
スクリーン印刷されており、従って印刷精度が限定され
るので、単層に提供が可能なトレースとパッドの数は限
定を受ける。従って、この場合にもマルチ層が要求され
ることになり、結局は製造コストが高くなる。
【０００７】別方式の従来パッケージでは、エポキシ−
ファイバーグラスボードの片面がソルダーボールのアレ
イを搭載するようにパターン加工されており、反対面
（または層）は複数層間の相互接続のためのメッキ加工
された通孔を含んでパターン加工された回路が搭載され
ている。改良されたフォトレジストエッチング技術が採
用されており、約０.００３インチから０.００４インチ
（７５から１００ミクロン）の線幅／間隔を達成してい
る。この構造はプラスチックボールグリッドアレイ構造
として知られている。しかしこのタイプの構造には２つ
の大きな問題がある。
ファイバーグラスボードの片面がソルダーボールのアレ
イを搭載するようにパターン加工されており、反対面
（または層）は複数層間の相互接続のためのメッキ加工
された通孔を含んでパターン加工された回路が搭載され
ている。改良されたフォトレジストエッチング技術が採
用されており、約０.００３インチから０.００４インチ
（７５から１００ミクロン）の線幅／間隔を達成してい
る。この構造はプラスチックボールグリッドアレイ構造
として知られている。しかしこのタイプの構造には２つ
の大きな問題がある。
【０００８】（１）Ｉ／Ｏ数が増加すると、パッケージ
の製造コストが許容範囲を越える。特に、パッケージサ
イズを最低限度に抑えることが条件とされる場合に問題
が大きい。 （２）Ｉ／Ｏ数が増加すると、ＩＣチップで消費される
電力も一般的に増加する。このパッケージは、ＩＣチッ
プで発生した熱を適正に消費できないため、これらのチ
ップは速く消耗する。この理由によって、ＰＧＡセラミ
ックスパッケージを有したインテル社のペンティアムプ
ロセッサーのごとき商業ベースの装置はこの熱を排除す
るためにパッケージに冷却ファンを直載しなければなら
ない。
の製造コストが許容範囲を越える。特に、パッケージサ
イズを最低限度に抑えることが条件とされる場合に問題
が大きい。 （２）Ｉ／Ｏ数が増加すると、ＩＣチップで消費される
電力も一般的に増加する。このパッケージは、ＩＣチッ
プで発生した熱を適正に消費できないため、これらのチ
ップは速く消耗する。この理由によって、ＰＧＡセラミ
ックスパッケージを有したインテル社のペンティアムプ
ロセッサーのごとき商業ベースの装置はこの熱を排除す
るためにパッケージに冷却ファンを直載しなければなら
ない。
【０００９】セラミックスマルチ層、グラス−セラミッ
クス、プラスチックボールグリッドアレイの大きな問題
点は、パッケージ両面の平坦性の達成である。この平坦
性はボールアレイの共平面性（coplanarity）、または
半導体装置のフリップチップ搭載（flip chip mountin
g）に必要である。共焼成マルチ層セラミックス構造と
ＰＣＢラミネート構造は固有な反り現象の問題を有して
いる。
クス、プラスチックボールグリッドアレイの大きな問題
点は、パッケージ両面の平坦性の達成である。この平坦
性はボールアレイの共平面性（coplanarity）、または
半導体装置のフリップチップ搭載（flip chip mountin
g）に必要である。共焼成マルチ層セラミックス構造と
ＰＣＢラミネート構造は固有な反り現象の問題を有して
いる。
【００１０】マルチ層共焼成セラミックスＢＧＡパッケ
ージに関する別問題は、パッケージに搭載されたボール
の共平面性不良であり、パッケージされたＩＣの実用を
困難にする。マルチ層セラミックスＢＧＡパッケージの
名目上の共平面度（nominalcoplanarity）は、０.００
６インチ（約０.０１５ｃｍ）に過ぎない。この値は業
界では法外であると考えられている。
ージに関する別問題は、パッケージに搭載されたボール
の共平面性不良であり、パッケージされたＩＣの実用を
困難にする。マルチ層セラミックスＢＧＡパッケージの
名目上の共平面度（nominalcoplanarity）は、０.００
６インチ（約０.０１５ｃｍ）に過ぎない。この値は業
界では法外であると考えられている。
【００１１】他の従来技術には、米国特許第５，０８
９，８８１号（パニカー）と、第４，９４２，２１６号
（パニカー）に開示されたものが存在する。これら両方
を十分に参照されたい。別タイプのピングリッドアレイ
構造も存在する。マルチ層ＢＧＡパッケージの１例を図
１で紹介する。さらに、アムコール（Amkor）は回路ト
レースと両面間の接続とを提供するＰＣＢ技術を利用し
たプラスチックＢＧＡを製造している。
９，８８１号（パニカー）と、第４，９４２，２１６号
（パニカー）に開示されたものが存在する。これら両方
を十分に参照されたい。別タイプのピングリッドアレイ
構造も存在する。マルチ層ＢＧＡパッケージの１例を図
１で紹介する。さらに、アムコール（Amkor）は回路ト
レースと両面間の接続とを提供するＰＣＢ技術を利用し
たプラスチックＢＧＡを製造している。
【００１２】従って、本発明の目的は、上記の共平面度
の厳密な制御が可能なパッケージを提供することにあ
る。本発明の目的は、従来技術によるＢＧＡパッケージ
のこのような問題と限定要因とを軽減あるいは大幅に改
善するパッケージを提供することにある。本発明の目的
は、従来技術に関する前記の弱点及び欠点を本発明のボ
ールグリッドアレイＩＣパッケージによって克服または
軽減することにある。本発明の他の目的は、低製造コス
トでありながら、マルチ層の弱点を克服する最小サイズ
のパッケージを提供することにある。
の厳密な制御が可能なパッケージを提供することにあ
る。本発明の目的は、従来技術によるＢＧＡパッケージ
のこのような問題と限定要因とを軽減あるいは大幅に改
善するパッケージを提供することにある。本発明の目的
は、従来技術に関する前記の弱点及び欠点を本発明のボ
ールグリッドアレイＩＣパッケージによって克服または
軽減することにある。本発明の他の目的は、低製造コス
トでありながら、マルチ層の弱点を克服する最小サイズ
のパッケージを提供することにある。
【００１３】
【課題を解決するための手段】本発明は、充分に焼結さ
れた（fully sintered）セラミックス製単層基板あるい
は同様な特性を備えた別材料の基板を使用する。一般的
にはレギュラーパターンで、放熱バイアとシグナル／パ
ワー（信号／電力）バイアとを含むバイアが複数の箇所
でレーザードリル加工される。バイアはバイメタルまた
はトリメタル複合材料で充填される。基板全体はいくつ
かの選択可能な手法によって、薄膜状のチタン、クロ
ム、モリブデン、タングステン、それらの組合せ、銅及
びニッケル等で金属被覆加工（メタライズ加工：metali
ze）される。パッドも銅の厚膜で提供することができ
る。ＢＧＡ用のボールは一般的に鉛／錫合金であり、基
板のボール側にブレーズ溶接（braze）される。
れた（fully sintered）セラミックス製単層基板あるい
は同様な特性を備えた別材料の基板を使用する。一般的
にはレギュラーパターンで、放熱バイアとシグナル／パ
ワー（信号／電力）バイアとを含むバイアが複数の箇所
でレーザードリル加工される。バイアはバイメタルまた
はトリメタル複合材料で充填される。基板全体はいくつ
かの選択可能な手法によって、薄膜状のチタン、クロ
ム、モリブデン、タングステン、それらの組合せ、銅及
びニッケル等で金属被覆加工（メタライズ加工：metali
ze）される。パッドも銅の厚膜で提供することができ
る。ＢＧＡ用のボールは一般的に鉛／錫合金であり、基
板のボール側にブレーズ溶接（braze）される。
【００１４】放熱バイアから熱をさらに効果的に排除す
るため、熱拡散パッド（heat spreader pad）が前述の
ようないくつかの手法によって放熱バイア上でメタライ
ズ（metalize）される。ワイヤボンド（wirebond）また
はフリップチップへの接続のため、熱拡散パッド周囲に
もパッドが提供される。これらのパッドは、約０.００
２インチ（約０.０５ｍｍ）幅で０.００２インチ間隔の
トレースによって適正なバイアに接続される。
るため、熱拡散パッド（heat spreader pad）が前述の
ようないくつかの手法によって放熱バイア上でメタライ
ズ（metalize）される。ワイヤボンド（wirebond）また
はフリップチップへの接続のため、熱拡散パッド周囲に
もパッドが提供される。これらのパッドは、約０.００
２インチ（約０.０５ｍｍ）幅で０.００２インチ間隔の
トレースによって適正なバイアに接続される。
【００１５】基板のダイ（die）搭載側のメタライズ加
工は次の通りである。 １）基板に接着プロモータ層をボンドする。 ２）接着プロモータ層に導電材料層（current carrying
material）をボンドする。 ３）導電材料層にバッファ材料層をボンドする。 ４）バッファ材料層に仕上保護材料層をボンドする。
工は次の通りである。 １）基板に接着プロモータ層をボンドする。 ２）接着プロモータ層に導電材料層（current carrying
material）をボンドする。 ３）導電材料層にバッファ材料層をボンドする。 ４）バッファ材料層に仕上保護材料層をボンドする。
【００１６】パッケージは、次のいずれかの方法で完成
される。 １）金属製または金属メッキされたリッド（lid）を、
ダイとボンディングパッド（bonding pad）上で保護コ
ーティングを露出させるようにアレンジする。 ２）同様なリッドまたはセラミックスリッドを基板全体
をカバーするようにアレンジする。 ３）エポキシ製ブロブ（小塊：blob）をダイとワイヤボ
ンド上に提供する。
される。 １）金属製または金属メッキされたリッド（lid）を、
ダイとボンディングパッド（bonding pad）上で保護コ
ーティングを露出させるようにアレンジする。 ２）同様なリッドまたはセラミックスリッドを基板全体
をカバーするようにアレンジする。 ３）エポキシ製ブロブ（小塊：blob）をダイとワイヤボ
ンド上に提供する。
【００１７】本発明は、小型のフットプリント(footpri
nt)を維持しつつ、高性能で大容量の入力／出力（Ｉ／
Ｏ）能力を備えたデジタル式集積回路(ＩＣ)パッケージ
が開示されている。このパッケージは、ボールグリッド
アレイ（ＢＧＡ：ball gridarray）フォーマットと、バ
イメタルが充填され、精密にポジショニングされた多数
のバイアを備えた単層セラミックス基板(single layer
ceramic substratewith bimetallic filled precisely
positioned vias)とを採用している。
nt)を維持しつつ、高性能で大容量の入力／出力（Ｉ／
Ｏ）能力を備えたデジタル式集積回路(ＩＣ)パッケージ
が開示されている。このパッケージは、ボールグリッド
アレイ（ＢＧＡ：ball gridarray）フォーマットと、バ
イメタルが充填され、精密にポジショニングされた多数
のバイアを備えた単層セラミックス基板(single layer
ceramic substratewith bimetallic filled precisely
positioned vias)とを採用している。
【００１８】具体的に、請求項１に記載の発明は、「デ
ジタル式集積回路パッケージであって、ａ）所定パター
ンのバイア（vias）を有した単層基板と、ｂ）該単層基
板上で電気的に相互接触させるために、複数のバイアに
対して複数のワイヤボンディングパッド又はフリップチ
ップ搭載パッドの少なくとも１つから延びている複数の
回路トレースと、ｃ）前記バイアと、前記トレースと、
前記ワイヤボンディングパッドと、少なくとも１つのワ
イヤボンドと、少なくとも１つのダイとを環境の影響か
ら保護するために提供された少なくとも１つの保護体
と、ｄ）前記少なくとも１つのダイが提供された前記基
板面とは反対側の面に提供された複数の導電性ボール
と、を含むデジタル式集積回路パッケージ。」である。
ジタル式集積回路パッケージであって、ａ）所定パター
ンのバイア（vias）を有した単層基板と、ｂ）該単層基
板上で電気的に相互接触させるために、複数のバイアに
対して複数のワイヤボンディングパッド又はフリップチ
ップ搭載パッドの少なくとも１つから延びている複数の
回路トレースと、ｃ）前記バイアと、前記トレースと、
前記ワイヤボンディングパッドと、少なくとも１つのワ
イヤボンドと、少なくとも１つのダイとを環境の影響か
ら保護するために提供された少なくとも１つの保護体
と、ｄ）前記少なくとも１つのダイが提供された前記基
板面とは反対側の面に提供された複数の導電性ボール
と、を含むデジタル式集積回路パッケージ。」である。
【００１９】請求項２に記載の発明は、「前記単層は、
充分に焼結されたセラミックス材料であることを特徴と
する請求項１記載の集積回路パッケージ。」であり、請
求項３に記載の発明は、「前記セラミックス材料は、酸
化アルミニウム（Ａｌ2Ｏ3）である請求項２記載の集積
回路パッケージ。」であり、請求項４に記載の発明は、
「前記セラミックス材料は、窒化アルミニウム（Ａｌ
Ｎ）である請求項２記載の集積回路パッケージ。」であ
る。
充分に焼結されたセラミックス材料であることを特徴と
する請求項１記載の集積回路パッケージ。」であり、請
求項３に記載の発明は、「前記セラミックス材料は、酸
化アルミニウム（Ａｌ2Ｏ3）である請求項２記載の集積
回路パッケージ。」であり、請求項４に記載の発明は、
「前記セラミックス材料は、窒化アルミニウム（Ａｌ
Ｎ）である請求項２記載の集積回路パッケージ。」であ
る。
【００２０】請求項５に記載の発明は、「前記バイアパ
ターンは、放熱用の高密度中央部パターンと、シグナル
／パワー用の周辺部パターンとを含んでいる請求項１記
載の集積回路パッケージ。」であり、請求項６の発明
は、「前記シグナル／パワーバイアは、約０.０５０〜
０.０２５インチ（約１.２７〜０.６４ｍｍ）の範囲の
列間距離を維持している請求項５記載の集積回路パッケ
ージ。」であり、請求項７の発明は、「前記シグナル／
パワーバイアは、約０.０５０インチ（約１.２７ｍｍ）
の整合列間距離を維持しており、間入列との間隔は、約
０.０２５インチ（約０.６４ｍｍ）である請求項５記載
の集積回路パッケージ。」である。
ターンは、放熱用の高密度中央部パターンと、シグナル
／パワー用の周辺部パターンとを含んでいる請求項１記
載の集積回路パッケージ。」であり、請求項６の発明
は、「前記シグナル／パワーバイアは、約０.０５０〜
０.０２５インチ（約１.２７〜０.６４ｍｍ）の範囲の
列間距離を維持している請求項５記載の集積回路パッケ
ージ。」であり、請求項７の発明は、「前記シグナル／
パワーバイアは、約０.０５０インチ（約１.２７ｍｍ）
の整合列間距離を維持しており、間入列との間隔は、約
０.０２５インチ（約０.６４ｍｍ）である請求項５記載
の集積回路パッケージ。」である。
【００２１】請求項８に記載の発明は、「前記回路トレ
ースには、接着プロモータ層と、導電層と、バッファ層
と、保護層とを含む層化メタライズ加工が施されている
請求項１記載の集積回路パッケージ。」であり、請求項
９の発明は、「回路トレースの幅は、約０.００２イン
チ（約０.０５１ｍｍ）である請求項８記載の集積回路
パッケージ。」であり、請求項１０の発明は、「ワイヤ
ボンディングパッドには、接着プロモータ層と、導電層
と、バッファ層と、保護層とを含む層化メタライズ加工
が施されている請求項１記載の集積回路パッケージ。」
である。
ースには、接着プロモータ層と、導電層と、バッファ層
と、保護層とを含む層化メタライズ加工が施されている
請求項１記載の集積回路パッケージ。」であり、請求項
９の発明は、「回路トレースの幅は、約０.００２イン
チ（約０.０５１ｍｍ）である請求項８記載の集積回路
パッケージ。」であり、請求項１０の発明は、「ワイヤ
ボンディングパッドには、接着プロモータ層と、導電層
と、バッファ層と、保護層とを含む層化メタライズ加工
が施されている請求項１記載の集積回路パッケージ。」
である。
【００２２】請求項１１に記載の発明は、「前記バイア
はバイメタル複合物で充填されている請求項１記載の集
積回路パッケージ。」であり、請求項１２に記載の発明
は、「前記バイメタル複合物は、銅−タングステンであ
る請求項１１記載の集積回路パッケージ。」であり、請
求項１３に記載の発明は、「前記バイアは、トリメタル
複合物で充填されている請求項１記載の集積回路パッケ
ージ。」である。請求項１４に記載の発明は、「前記ト
リメタル複合物は、銅−銀−タングステンである請求項
１３記載の集積回路パッケージ。」であり、請求項１５
に記載の発明は、「前記トレース間の距離は、約０.０
０２インチ（約０.０５１ｍｍ）である請求項１記載の
集積回路パッケージ。」である。
はバイメタル複合物で充填されている請求項１記載の集
積回路パッケージ。」であり、請求項１２に記載の発明
は、「前記バイメタル複合物は、銅−タングステンであ
る請求項１１記載の集積回路パッケージ。」であり、請
求項１３に記載の発明は、「前記バイアは、トリメタル
複合物で充填されている請求項１記載の集積回路パッケ
ージ。」である。請求項１４に記載の発明は、「前記ト
リメタル複合物は、銅−銀−タングステンである請求項
１３記載の集積回路パッケージ。」であり、請求項１５
に記載の発明は、「前記トレース間の距離は、約０.０
０２インチ（約０.０５１ｍｍ）である請求項１記載の
集積回路パッケージ。」である。
【００２３】請求項１６に記載の発明は、「前記保護体
は、前記基板の周辺部から前記ワイヤボンディングパッ
ドの近辺内にまで延びた保護コーティング層を含み、該
保護コーティング層にはカバー体が接着されており、該
カバー体は、前記ワイヤボンディングパッドと、ワイヤ
ボンドと、少なくとも１つのダイとを覆っている請求項
１記載の集積回路パッケージ。」であり、請求項１７の
発明は、「前記保護体は、基板の外側周辺部に接着され
たカバー体を含み、該カバー体は本パッケージ全体を覆
っている請求項１記載の集積回路パッケージ。」であ
る。
は、前記基板の周辺部から前記ワイヤボンディングパッ
ドの近辺内にまで延びた保護コーティング層を含み、該
保護コーティング層にはカバー体が接着されており、該
カバー体は、前記ワイヤボンディングパッドと、ワイヤ
ボンドと、少なくとも１つのダイとを覆っている請求項
１記載の集積回路パッケージ。」であり、請求項１７の
発明は、「前記保護体は、基板の外側周辺部に接着され
たカバー体を含み、該カバー体は本パッケージ全体を覆
っている請求項１記載の集積回路パッケージ。」であ
る。
【００２４】請求項１８に記載の発明は、「前記保護体
は、前記基板の周辺部から前記ワイヤボンディングパッ
ドの近辺内にまで延びた保護コーティング層を含み、該
保護コーティング層のパッケージカバー部分であって、
前記ワイヤボンディングパッドと、前記ワイヤボンド
と、少なくとも１つの前記ダイとにエポキシ製ブロブが
提供されている請求項１記載の集積回路パッケージ。」
であり、請求項１９に記載の発明は、「前記カバー体
は、金属とコバルとからなる群から選択されている請求
項１６記載の集積回路パッケージ。」である。
は、前記基板の周辺部から前記ワイヤボンディングパッ
ドの近辺内にまで延びた保護コーティング層を含み、該
保護コーティング層のパッケージカバー部分であって、
前記ワイヤボンディングパッドと、前記ワイヤボンド
と、少なくとも１つの前記ダイとにエポキシ製ブロブが
提供されている請求項１記載の集積回路パッケージ。」
であり、請求項１９に記載の発明は、「前記カバー体
は、金属とコバルとからなる群から選択されている請求
項１６記載の集積回路パッケージ。」である。
【００２５】請求項２０に記載の発明は、「前記カバー
体は、導電性金属でメッキ加工されている請求項１９記
載の集積回路パッケージ。」であり、請求項２１に記載
の発明は、「前記導電性金属は、金である請求項２０記
載の集積回路パッケージ。」であり、請求項２２の発明
は、「前記カバー体は、セラミックス材料を含む請求項
１７記載の集積回路パッケージ。」であり、請求項２３
に記載の発明は、「前記セラミックス材料は、酸化アル
ミニウムである請求項２２記載の集積回路パッケー
ジ。」である。
体は、導電性金属でメッキ加工されている請求項１９記
載の集積回路パッケージ。」であり、請求項２１に記載
の発明は、「前記導電性金属は、金である請求項２０記
載の集積回路パッケージ。」であり、請求項２２の発明
は、「前記カバー体は、セラミックス材料を含む請求項
１７記載の集積回路パッケージ。」であり、請求項２３
に記載の発明は、「前記セラミックス材料は、酸化アル
ミニウムである請求項２２記載の集積回路パッケー
ジ。」である。
【００２６】請求項２４に記載の発明は、「前記セラミ
ックス材料は、窒化アルミニウムである請求項２２記載
の集積回路パッケージ。」であり、請求項２５に記載の
発明は、「前記カバー体は、金属とコバルとからなる群
から選択されている請求項１７記載の集積回路パッケー
ジ。」であり、請求項２６に記載の発明は、「前記カバ
ー体は、導電性金属でメッキ加工されている請求項２５
記載の集積回路パッケージ。」であり、請求項２７に記
載の発明は、「前記導電性金属は、金である請求項２６
記載の集積回路パッケージ。」である。
ックス材料は、窒化アルミニウムである請求項２２記載
の集積回路パッケージ。」であり、請求項２５に記載の
発明は、「前記カバー体は、金属とコバルとからなる群
から選択されている請求項１７記載の集積回路パッケー
ジ。」であり、請求項２６に記載の発明は、「前記カバ
ー体は、導電性金属でメッキ加工されている請求項２５
記載の集積回路パッケージ。」であり、請求項２７に記
載の発明は、「前記導電性金属は、金である請求項２６
記載の集積回路パッケージ。」である。
【００２７】請求項２８に記載の発明は、「前記保護コ
ーティング層は、グラス材料である請求項１６記載の集
積回路パッケージ。」であり、請求項２９に記載の発明
は、「前記保護コーティング層は、ポリイミドまたはエ
ポキシ材料である請求項１６記載の集積回路パッケー
ジ。」であり、請求項３０に記載の発明は、「前記保護
コーティング層は、絶縁材料である請求項１６記載の集
積回路パッケージ。」であり、請求項３１に記載の発明
は、「前記保護コーティング層は、グラス材料である請
求項１８記載の集積回路パッケージ。」であり、請求項
３２に記載の発明は、「前記保護コーティング層は、ポ
リイミド材料である請求項１８記載の集積回路パッケー
ジ。」である。
ーティング層は、グラス材料である請求項１６記載の集
積回路パッケージ。」であり、請求項２９に記載の発明
は、「前記保護コーティング層は、ポリイミドまたはエ
ポキシ材料である請求項１６記載の集積回路パッケー
ジ。」であり、請求項３０に記載の発明は、「前記保護
コーティング層は、絶縁材料である請求項１６記載の集
積回路パッケージ。」であり、請求項３１に記載の発明
は、「前記保護コーティング層は、グラス材料である請
求項１８記載の集積回路パッケージ。」であり、請求項
３２に記載の発明は、「前記保護コーティング層は、ポ
リイミド材料である請求項１８記載の集積回路パッケー
ジ。」である。
【００２８】請求項３３に記載の発明は、「前記保護コ
ーティング層は、絶縁材料である請求項１８記載の集積
回路パッケージ。」であり、請求項３４の発明は、「前
記ダイ搭載面には、接着プロモータ層と、導電層と、バ
ッファ層と、仕上げ保護層とを含む一連のメタライズ加
工が施されている請求項１記載の集積回路パッケー
ジ。」であり、請求項３５の発明は、「前記接着プロモ
ータ層は、チタンと、クロムと、チタン／タングステン
合金と、チタン／モリブデン合金とを含む群から選択さ
れた材料である請求項３４記載の集積回路パッケー
ジ。」である。
ーティング層は、絶縁材料である請求項１８記載の集積
回路パッケージ。」であり、請求項３４の発明は、「前
記ダイ搭載面には、接着プロモータ層と、導電層と、バ
ッファ層と、仕上げ保護層とを含む一連のメタライズ加
工が施されている請求項１記載の集積回路パッケー
ジ。」であり、請求項３５の発明は、「前記接着プロモ
ータ層は、チタンと、クロムと、チタン／タングステン
合金と、チタン／モリブデン合金とを含む群から選択さ
れた材料である請求項３４記載の集積回路パッケー
ジ。」である。
【００２９】請求項３６に記載の発明は、「接着プロモ
ータ層の厚さは、約５００〜２０００オングストローム
である請求項３５記載の集積回路パッケージ。」であ
り、請求項３７に記載の発明は、「前記導電層は銅であ
る請求項３４記載の集積回路パッケージ。」であり、請
求項３８に記載の発明は、「前記銅層の厚さは、約５〜
１０ミクロンである請求項３７記載の集積回路パッケー
ジ。」である。請求項３９に記載の発明は、「前記バッ
ファ層は、ニッケルである請求項３４記載の集積回路パ
ッケージ。」であり、請求項４０に記載の発明は、「前
記ニッケル層の厚さは、約１〜３.５ミクロンである請
求項３９記載の集積回路パッケージ。」である。
ータ層の厚さは、約５００〜２０００オングストローム
である請求項３５記載の集積回路パッケージ。」であ
り、請求項３７に記載の発明は、「前記導電層は銅であ
る請求項３４記載の集積回路パッケージ。」であり、請
求項３８に記載の発明は、「前記銅層の厚さは、約５〜
１０ミクロンである請求項３７記載の集積回路パッケー
ジ。」である。請求項３９に記載の発明は、「前記バッ
ファ層は、ニッケルである請求項３４記載の集積回路パ
ッケージ。」であり、請求項４０に記載の発明は、「前
記ニッケル層の厚さは、約１〜３.５ミクロンである請
求項３９記載の集積回路パッケージ。」である。
【００３０】請求項４１に記載の発明は、「前記仕上げ
保護層は、金である請求項３４記載の集積回路パッケー
ジ。」であり、請求項４２に記載の発明は、「前記金層
の厚さは、約２〜３.５ミクロンである請求項４１記載
の集積回路パッケージ。」であり、請求項４３の発明
は、「前記基板の別面には、接着プロモータ層と、導電
層と、保護層とを含む一連のメタライズ加工が施されて
いる請求項１記載の集積回路パッケージ。」であり、請
求項４４に記載の発明は、「接着プロモータ層は、チタ
ンと、クロムと、チタン／タングステン合金と、チタン
／モリブデン合金とを含む群から選択された材料である
請求項４３記載の集積回路パッケージ。」である。
保護層は、金である請求項３４記載の集積回路パッケー
ジ。」であり、請求項４２に記載の発明は、「前記金層
の厚さは、約２〜３.５ミクロンである請求項４１記載
の集積回路パッケージ。」であり、請求項４３の発明
は、「前記基板の別面には、接着プロモータ層と、導電
層と、保護層とを含む一連のメタライズ加工が施されて
いる請求項１記載の集積回路パッケージ。」であり、請
求項４４に記載の発明は、「接着プロモータ層は、チタ
ンと、クロムと、チタン／タングステン合金と、チタン
／モリブデン合金とを含む群から選択された材料である
請求項４３記載の集積回路パッケージ。」である。
【００３１】請求項４５に記載の発明は、「接着プロモ
ータ層の厚さは、約５００〜２０００オングストローム
である請求項４４記載の集積回路パッケージ。」であ
り、請求項４６に記載の発明は、「前記導電層は銅であ
る請求項４３記載の集積回路パッケージ。」であり、請
求項４７に記載の発明は、「前記銅層の厚さは、約３〜
５ミクロンである請求項４６記載の集積回路パッケー
ジ。」であり、請求項４８の発明は、「前記バッファ層
は、ニッケルである請求項３９記載の集積回路パッケー
ジ。」であり、請求項４９の発明は、「前記ニッケル層
の厚さは、約２.０〜５ミクロンである請求項４８記載
の集積回路パッケージ。」である。
ータ層の厚さは、約５００〜２０００オングストローム
である請求項４４記載の集積回路パッケージ。」であ
り、請求項４６に記載の発明は、「前記導電層は銅であ
る請求項４３記載の集積回路パッケージ。」であり、請
求項４７に記載の発明は、「前記銅層の厚さは、約３〜
５ミクロンである請求項４６記載の集積回路パッケー
ジ。」であり、請求項４８の発明は、「前記バッファ層
は、ニッケルである請求項３９記載の集積回路パッケー
ジ。」であり、請求項４９の発明は、「前記ニッケル層
の厚さは、約２.０〜５ミクロンである請求項４８記載
の集積回路パッケージ。」である。
【００３２】請求項５０に記載の発明は、「前記仕上げ
保護層は、金である請求項４３記載の集積回路パッケー
ジ。」であり、請求項５１に記載の発明は、「前記金層
の厚さは、約３００〜２０００オングストロームである
請求項５０記載の集積回路パッケージ。」であり、請求
項５２に記載の発明は、「前記ダイ搭載面には、接着プ
ロモータ層と、導電層と、最上部メタライズ層とを含む
一連のメタライズ加工が施されている請求項１記載の集
積回路パッケージ。」である。請求項５３に記載の発明
は、「接着プロモータ層は、チタンと、クロムと、チタ
ン／タングステン合金と、チタン／モリブデン合金とを
含む群から選択された材料である請求項５２記載の集積
回路パッケージ。」である。
保護層は、金である請求項４３記載の集積回路パッケー
ジ。」であり、請求項５１に記載の発明は、「前記金層
の厚さは、約３００〜２０００オングストロームである
請求項５０記載の集積回路パッケージ。」であり、請求
項５２に記載の発明は、「前記ダイ搭載面には、接着プ
ロモータ層と、導電層と、最上部メタライズ層とを含む
一連のメタライズ加工が施されている請求項１記載の集
積回路パッケージ。」である。請求項５３に記載の発明
は、「接着プロモータ層は、チタンと、クロムと、チタ
ン／タングステン合金と、チタン／モリブデン合金とを
含む群から選択された材料である請求項５２記載の集積
回路パッケージ。」である。
【００３３】請求項５４に記載の発明は、「接着プロモ
ータ層の厚さは、約５００〜２０００オングストローム
である請求項５３記載の集積回路パッケージ。」であ
り、請求項５５に記載の発明は、「前記導電層は銅であ
る請求項５２記載の集積回路パッケージ。」である。請
求項５６に記載の発明は、「前記銅層の厚さは、約５〜
１０ミクロンである請求項５５記載の集積回路パッケー
ジ。」であり、請求項５７に記載の発明は、「前記最上
部メタライズ層は、クロムである請求項５２記載の集積
回路パッケージ。」である。請求項５８に記載の発明
は、「前記クロム層の厚さは、約３００〜１０００オン
グストロームである請求項５７記載の集積回路パッケー
ジ。」である。
ータ層の厚さは、約５００〜２０００オングストローム
である請求項５３記載の集積回路パッケージ。」であ
り、請求項５５に記載の発明は、「前記導電層は銅であ
る請求項５２記載の集積回路パッケージ。」である。請
求項５６に記載の発明は、「前記銅層の厚さは、約５〜
１０ミクロンである請求項５５記載の集積回路パッケー
ジ。」であり、請求項５７に記載の発明は、「前記最上
部メタライズ層は、クロムである請求項５２記載の集積
回路パッケージ。」である。請求項５８に記載の発明
は、「前記クロム層の厚さは、約３００〜１０００オン
グストロームである請求項５７記載の集積回路パッケー
ジ。」である。
【００３４】
【発明の実施の形態】以下の好適実施例の詳細な説明に
おいては、図面を通じて同一要素は同一番号で表されて
いる。図１には従来技術によるマルチ層ボールグリッド
アレイ（ＢＧＡ）が断面図で示されている。当業界技術
者であれば理解しようが、アレイ用の充分な数のボール
１を提供するには、基板のマルチ層（本例では４層）２
が必要であり、それらは前述の従来技術の弱点の原因と
なっている。多数の相互接続箇所をボールグリッドアレ
イ（ＢＧＡ）の形態で提供し、且つ、単層基板を維持す
ることにより本発明が解決を図っているのはまさにそれ
らの弱点である。
おいては、図面を通じて同一要素は同一番号で表されて
いる。図１には従来技術によるマルチ層ボールグリッド
アレイ（ＢＧＡ）が断面図で示されている。当業界技術
者であれば理解しようが、アレイ用の充分な数のボール
１を提供するには、基板のマルチ層（本例では４層）２
が必要であり、それらは前述の従来技術の弱点の原因と
なっている。多数の相互接続箇所をボールグリッドアレ
イ（ＢＧＡ）の形態で提供し、且つ、単層基板を維持す
ることにより本発明が解決を図っているのはまさにそれ
らの弱点である。
【００３５】本発明の基本的概念は以下の説明を通じて
一貫しており、例示するいくつかの好適実施例はその概
念の単なる変形であり、その形態に本発明が限定される
ものではない。説明を容易にするため各図面を随時利用
する。
一貫しており、例示するいくつかの好適実施例はその概
念の単なる変形であり、その形態に本発明が限定される
ものではない。説明を容易にするため各図面を随時利用
する。
【００３６】本発明の説明を目的として、充分に焼結し
たセラミックス材料からなる単層基板を利用する。この
好適な材料は、酸化アルミニウム（Ａｌ2Ｏ3）、窒化ア
ルミニウム（ＡｌＮ）、酸化ベリリウム（ＢｅＯ）、窒
化ボロン（ＢＮ）、炭化珪素（ＳｉＣ）等であるが、こ
れらに限定されない。周知な焼結方法がこの基板材料の
形成に利用される。本発明に使用される基板１０の好適
な開始厚（starting thickness）は約０.０４０インチ
（約１.０２ｍｍ）である。
たセラミックス材料からなる単層基板を利用する。この
好適な材料は、酸化アルミニウム（Ａｌ2Ｏ3）、窒化ア
ルミニウム（ＡｌＮ）、酸化ベリリウム（ＢｅＯ）、窒
化ボロン（ＢＮ）、炭化珪素（ＳｉＣ）等であるが、こ
れらに限定されない。周知な焼結方法がこの基板材料の
形成に利用される。本発明に使用される基板１０の好適
な開始厚（starting thickness）は約０.０４０インチ
（約１.０２ｍｍ）である。
【００３７】基板１０が完全に準備されると、バイア
（vias：バイアホール）２２と２５とが所定のパターン
でドリル加工される。バイア２２と２５とはいかなる方
法で提供されても構わないが、所定位置に非常に正確に
バイアを提供するにはコンピュータ制御式レーザーの使
用が適している。
（vias：バイアホール）２２と２５とが所定のパターン
でドリル加工される。バイア２２と２５とはいかなる方
法で提供されても構わないが、所定位置に非常に正確に
バイアを提供するにはコンピュータ制御式レーザーの使
用が適している。
【００３８】多数の放熱バイア２５を基板１０の中央部
に提供することが望ましい。中央部はダイ３０が配置さ
れる部分である。放熱バイア２５は、ダイ３０から熱を
吸引し、収集された熱を放散させるために以下に述べる
構造と協調作用する。パワー／シグナルバイア２２は、
基板１０の周辺部に配置される。または、パワー／接地
バイア（power and ground vias） を（特にフリップチ
ップダイ搭載用である場合）チップの下に配置すること
もできる。全バイアは互いに約０.０５０インチ（約１.
２７ｍｍ）離れて縦横列に設置されるのが一般的であ
る。図９に示すようなレギュラー間隔の場合では、この
値はバイア間の唯一の間隔である。しかし、間入ピッチ
（interstitial pitch）が採用されたときには、図１０
から理解されるように、整合状態の縦横列にはそれぞれ
約０.０５０インチのスペースが与えられるが、図示の
ごとく縦横バイアは非整合状態（中間位置）に提供され
ているので、隣接バイア間には約０.０２５インチの間
隔が提供されているだけである。これにより、各縦列ま
たは横列のバイア間の間隔は０.０５０インチに保たれ
たままで、単位面積当りにさらに多くのバイアが提供さ
れる。縦横列とも充分にその機能を果たす。フリップチ
ップが適用される場合には、ＩＣダイのパッドレイアウ
トの提供に小型のイレギュラーバイアパターンが多用さ
れる。
に提供することが望ましい。中央部はダイ３０が配置さ
れる部分である。放熱バイア２５は、ダイ３０から熱を
吸引し、収集された熱を放散させるために以下に述べる
構造と協調作用する。パワー／シグナルバイア２２は、
基板１０の周辺部に配置される。または、パワー／接地
バイア（power and ground vias） を（特にフリップチ
ップダイ搭載用である場合）チップの下に配置すること
もできる。全バイアは互いに約０.０５０インチ（約１.
２７ｍｍ）離れて縦横列に設置されるのが一般的であ
る。図９に示すようなレギュラー間隔の場合では、この
値はバイア間の唯一の間隔である。しかし、間入ピッチ
（interstitial pitch）が採用されたときには、図１０
から理解されるように、整合状態の縦横列にはそれぞれ
約０.０５０インチのスペースが与えられるが、図示の
ごとく縦横バイアは非整合状態（中間位置）に提供され
ているので、隣接バイア間には約０.０２５インチの間
隔が提供されているだけである。これにより、各縦列ま
たは横列のバイア間の間隔は０.０５０インチに保たれ
たままで、単位面積当りにさらに多くのバイアが提供さ
れる。縦横列とも充分にその機能を果たす。フリップチ
ップが適用される場合には、ＩＣダイのパッドレイアウ
トの提供に小型のイレギュラーバイアパターンが多用さ
れる。
【００３９】バイア２２と２５とは、好適には、Ｗ−Ｃ
ｕ又はＷ−ＣｕＡｇ（ＣｕＡｇは、共晶(eutectic)Ｃｕ
Ａｇ合金）のごときバイメタル又はトリメタル複合物で
充填される。バイアは適当な周知方法を利用してこれら
材料によって充填される。バイア充填に続いて、ダイ搭
載側１１とボール搭載側１３の両面のラップ仕上げ（la
pping）によって約２.０ミクロインチ（約５.１ミクロ
センチ）／半径以下にすることで基板の最終厚が達成さ
れる。図１１にて基板１０の表面メタライズ加工を説明
する。ダイ搭載面１１は図１１の基板１０の上側で、ボ
ール搭載面１３は図１１の基板１０の下側である。
ｕ又はＷ−ＣｕＡｇ（ＣｕＡｇは、共晶(eutectic)Ｃｕ
Ａｇ合金）のごときバイメタル又はトリメタル複合物で
充填される。バイアは適当な周知方法を利用してこれら
材料によって充填される。バイア充填に続いて、ダイ搭
載側１１とボール搭載側１３の両面のラップ仕上げ（la
pping）によって約２.０ミクロインチ（約５.１ミクロ
センチ）／半径以下にすることで基板の最終厚が達成さ
れる。図１１にて基板１０の表面メタライズ加工を説明
する。ダイ搭載面１１は図１１の基板１０の上側で、ボ
ール搭載面１３は図１１の基板１０の下側である。
【００４０】ダイ搭載面１１は、セラミックス基板１０
に直接ボンドされた接着プロモータ層６を含む。接着プ
ロモータ層６は、好適には約５００−２０００オングス
トローム厚の薄膜クロム、薄膜チタン、または薄膜チタ
ン／タングステン合金、またはチタン／モリブデン合金
である。しかし、接着プロモータ層６は、基板に採用さ
れるセラミックス材料と、プロモータにボンドされる導
電層７との両方に充分な接着性を付与するならいかなる
材料であってもよい。導電層７は、好適には約５〜１０
ミクロン（micrometers） の厚さの銅である。銅は導電
特性が優れているからである。導電層７の上にはバッフ
ァ層８が提供される。バッファ層８は一般的に約１〜
３.５ミクロンの薄膜ニッケル層である。バッファ層の
役割は、最終保護層への銅の影響を防止することであ
る。最後に、保護層９が約２〜３.５ミクロンの厚さで
提供される。保護層９の材料としては金が適している。
ダイ搭載面１１及びボール搭載面１３に提供されるこれ
ら金属加工層は、スパッタリング、強化イオンプレーテ
ィング（enhanced ion plating）、低温アーク蒸着（lo
w temperature arc vapor deposition）等の従来の被覆
方法によって提供が可能であるが、限定されない。
に直接ボンドされた接着プロモータ層６を含む。接着プ
ロモータ層６は、好適には約５００−２０００オングス
トローム厚の薄膜クロム、薄膜チタン、または薄膜チタ
ン／タングステン合金、またはチタン／モリブデン合金
である。しかし、接着プロモータ層６は、基板に採用さ
れるセラミックス材料と、プロモータにボンドされる導
電層７との両方に充分な接着性を付与するならいかなる
材料であってもよい。導電層７は、好適には約５〜１０
ミクロン（micrometers） の厚さの銅である。銅は導電
特性が優れているからである。導電層７の上にはバッフ
ァ層８が提供される。バッファ層８は一般的に約１〜
３.５ミクロンの薄膜ニッケル層である。バッファ層の
役割は、最終保護層への銅の影響を防止することであ
る。最後に、保護層９が約２〜３.５ミクロンの厚さで
提供される。保護層９の材料としては金が適している。
ダイ搭載面１１及びボール搭載面１３に提供されるこれ
ら金属加工層は、スパッタリング、強化イオンプレーテ
ィング（enhanced ion plating）、低温アーク蒸着（lo
w temperature arc vapor deposition）等の従来の被覆
方法によって提供が可能であるが、限定されない。
【００４１】フリップチップ（flip chip）が採用され
るときには、次のような条件でメタライズ加工(metaliz
e)するのが望ましいことがある。即ち、１）約５００〜
２０００オングストロームの接着プロモータ層、２）約
５〜１０ミクロンの導電層、３）約３００〜１０００オ
ングストロームのクロム層を順次被覆加工する。
るときには、次のような条件でメタライズ加工(metaliz
e)するのが望ましいことがある。即ち、１）約５００〜
２０００オングストロームの接着プロモータ層、２）約
５〜１０ミクロンの導電層、３）約３００〜１０００オ
ングストロームのクロム層を順次被覆加工する。
【００４２】ボール搭載面（図１１参照）は、ダイ搭載
面の最初の３層のメタライズ加工を採用するか、あるい
は４層全部を採用することができる。第１層は、接着プ
ロモータ層６の場合と同一の材料から選択される接着プ
ロモータ層１４である。前記同様に、好適には銅である
導電層１５がプロモータ層１４の上に積層される。第３
層は好適にはニッケルである金属層１６であり、ボール
１７をパッケージに搭載させるＡｇＣｕ共晶合金の接着
に対して良好な表面を提供する。次に金の保護層を積層
してもよい。各ボール面層の厚みは次のごとくである。 １）接着プロモータ層：５００〜２０００オングストロ
ーム ２）導電層：３〜５ミクロン ３）バッファ層：２〜５ミクロン ４）金層（保護層）：３００〜２０００オングストロー
ム
面の最初の３層のメタライズ加工を採用するか、あるい
は４層全部を採用することができる。第１層は、接着プ
ロモータ層６の場合と同一の材料から選択される接着プ
ロモータ層１４である。前記同様に、好適には銅である
導電層１５がプロモータ層１４の上に積層される。第３
層は好適にはニッケルである金属層１６であり、ボール
１７をパッケージに搭載させるＡｇＣｕ共晶合金の接着
に対して良好な表面を提供する。次に金の保護層を積層
してもよい。各ボール面層の厚みは次のごとくである。 １）接着プロモータ層：５００〜２０００オングストロ
ーム ２）導電層：３〜５ミクロン ３）バッファ層：２〜５ミクロン ４）金層（保護層）：３００〜２０００オングストロー
ム
【００４３】ボール１７は、銅製でもよいが、通常は、
ボール１７は、９５％Ｐｂ ５％Ｓｎ、または、９０％
Ｐｂ １０％Ｓｎ等の高い融点を有したソルダー材料製
である。このような場合、金属層１６を省略して、ソル
ダー製ボール１７との間で良好な接着性を有した銅層１
５にボール１７を直載させてもよい。
ボール１７は、９５％Ｐｂ ５％Ｓｎ、または、９０％
Ｐｂ １０％Ｓｎ等の高い融点を有したソルダー材料製
である。このような場合、金属層１６を省略して、ソル
ダー製ボール１７との間で良好な接着性を有した銅層１
５にボール１７を直載させてもよい。
【００４４】キャプチャーパッド(capture pad) １８を
バイア２２と電気的接触状態で基板１０の両面に配置す
る。個々のバイアは、直径が約０.００６インチ（約０.
１５ｍｍ）であるが、トレースやボールの提供のために
キャプチャーパッド１８は直径が約０.０１０インチ
（約０.２５ｍｍ）の部位を提供する。従って、その搭
載作業はずっと楽になる。キャプチャーパッド１８は好
適にはフォトレジストエッチング手法、物理的マスキン
グ手法、リフトオフ手法（lift-off process）またはデ
ュポン社９９２２窒素焼成可能銅ペースト（nitrogen f
ireable copper paste）のごとき銅厚膜ペースト（copp
er thick film paste）の塗布によって提供が可能であ
る。
バイア２２と電気的接触状態で基板１０の両面に配置す
る。個々のバイアは、直径が約０.００６インチ（約０.
１５ｍｍ）であるが、トレースやボールの提供のために
キャプチャーパッド１８は直径が約０.０１０インチ
（約０.２５ｍｍ）の部位を提供する。従って、その搭
載作業はずっと楽になる。キャプチャーパッド１８は好
適にはフォトレジストエッチング手法、物理的マスキン
グ手法、リフトオフ手法（lift-off process）またはデ
ュポン社９９２２窒素焼成可能銅ペースト（nitrogen f
ireable copper paste）のごとき銅厚膜ペースト（copp
er thick film paste）の塗布によって提供が可能であ
る。
【００４５】ダイ搭載面１１は、ワイヤボンド２０を介
したダイ３０の電気的搭載のための複数のワイヤボンデ
ィングパッド１９で囲まれたダイ搭載部１２か、ダイ周
辺あるいは下側（図示せず）のフリップチップ搭載パッ
ド（attachment pads）をさらに含む。基板１０のＢＧ
Ａ面１３で、熱拡散パッド２１は、前述したＢＧＡ面１
３の場合と同様にメタライズ加工される。
したダイ３０の電気的搭載のための複数のワイヤボンデ
ィングパッド１９で囲まれたダイ搭載部１２か、ダイ周
辺あるいは下側（図示せず）のフリップチップ搭載パッ
ド（attachment pads）をさらに含む。基板１０のＢＧ
Ａ面１３で、熱拡散パッド２１は、前述したＢＧＡ面１
３の場合と同様にメタライズ加工される。
【００４６】図２と５にはパッケージの一実施例が示さ
れている。これは基板１０の周辺部の、リッド３２でカ
バーされない複数の回路トレース５（図１２参照）を保
護的にカバーするパッシブ絶縁保護層（passive insula
tive protection layer）３１を含んでいる。保護層３
１は好適にはグラス製またはエポキシ製あるいはポリイ
ミド製であるが、他の同様に絶縁体である材料であって
もよい。
れている。これは基板１０の周辺部の、リッド３２でカ
バーされない複数の回路トレース５（図１２参照）を保
護的にカバーするパッシブ絶縁保護層（passive insula
tive protection layer）３１を含んでいる。保護層３
１は好適にはグラス製またはエポキシ製あるいはポリイ
ミド製であるが、他の同様に絶縁体である材料であって
もよい。
【００４７】保護層３１は基板全体を必ずしも覆っては
おらず、ダイ３０とワイヤボンディングパッド１９、ま
たはフリップチップ接触パッドを露出させるのに充分な
サイズの中央開口部を定義する。以下に説明するように
リッドをボンドするため、シールリング３３が、保護層
３１の上であって、ワイヤボンディングパッド１９によ
って定義される形状部の周囲に隣接して提供される。シ
ールリング３３は一般的に回路トレース５と同材料で提
供される。好適には材料は金である。リッド３２は好適
にはニッケルあるいはコバル（kovar）であり、通常は
ディープドラウン加工（deep drawn）されている。しか
し、他の方法でも同様に有効で効果的である。利用法に
よってはリッド３２には金メッキが施される。
おらず、ダイ３０とワイヤボンディングパッド１９、ま
たはフリップチップ接触パッドを露出させるのに充分な
サイズの中央開口部を定義する。以下に説明するように
リッドをボンドするため、シールリング３３が、保護層
３１の上であって、ワイヤボンディングパッド１９によ
って定義される形状部の周囲に隣接して提供される。シ
ールリング３３は一般的に回路トレース５と同材料で提
供される。好適には材料は金である。リッド３２は好適
にはニッケルあるいはコバル（kovar）であり、通常は
ディープドラウン加工（deep drawn）されている。しか
し、他の方法でも同様に有効で効果的である。利用法に
よってはリッド３２には金メッキが施される。
【００４８】図２と５に示す好適実施例でのリッド３２
の搭載は、導電性エポキシ材料、ソルダー（Ｐｂ／Ｓ
ｎ）、ＡｕＧｅブレーズ合金材料を使用してボンディン
グ部位３２ａのリッド３２をシールリング３３にボンド
することで行われる。当業者であれば他の材料も利用可
能であり、前記材料が好適であることを理解しよう。
の搭載は、導電性エポキシ材料、ソルダー（Ｐｂ／Ｓ
ｎ）、ＡｕＧｅブレーズ合金材料を使用してボンディン
グ部位３２ａのリッド３２をシールリング３３にボンド
することで行われる。当業者であれば他の材料も利用可
能であり、前記材料が好適であることを理解しよう。
【００４９】本発明の別実施例において、保護層３１は
基板１０全体をカバーするリッド３４によって不要とな
る（図３と６参照）。この場合のシールリング３５は、
基板１０の外側周辺部に沿い、バイア２２の最外側列に
よって定義される部位または領域の外側に配置される。
その他に関しては、リッド３４とボンディング部位３４
ａとは、リッド３２とボンディング部位３２ａと同様で
ある。
基板１０全体をカバーするリッド３４によって不要とな
る（図３と６参照）。この場合のシールリング３５は、
基板１０の外側周辺部に沿い、バイア２２の最外側列に
よって定義される部位または領域の外側に配置される。
その他に関しては、リッド３４とボンディング部位３４
ａとは、リッド３２とボンディング部位３２ａと同様で
ある。
【００５０】図４と７に図示された第３の実施例は、図
２と５の実施例とほぼ同様にパッシブ絶縁保護層３１を
採用している。この実施例ではシールリング３３とリッ
ドとを接着するかわりに、ダイとワイヤボンド上にエポ
キシのブロブ３８が提供されており、それらを保護して
いる。
２と５の実施例とほぼ同様にパッシブ絶縁保護層３１を
採用している。この実施例ではシールリング３３とリッ
ドとを接着するかわりに、ダイとワイヤボンド上にエポ
キシのブロブ３８が提供されており、それらを保護して
いる。
【００５１】図１３に断面図で提供された別実施例で
は、セラミックスリッド３６が採用されてパッケージ全
体をカバーしている。このリッド３６の好適材料は基板
と同一のものでよい。リッド３６は好適には少なくとも
１面がメタライズ加工されている。リッド３６はボンデ
ィング部位３７のエポキシ接着フレームによって基板１
０に接着されている。
は、セラミックスリッド３６が採用されてパッケージ全
体をカバーしている。このリッド３６の好適材料は基板
と同一のものでよい。リッド３６は好適には少なくとも
１面がメタライズ加工されている。リッド３６はボンデ
ィング部位３７のエポキシ接着フレームによって基板１
０に接着されている。
【００５２】本発明は、各実施例において、信号の明瞭
性を犠牲にせず、製造の困難性（及び付随コスト）の問
題を排除した、サイズに比して高入力／出力（Ｉ／Ｏ）
比を有したパッケージを提供する。
性を犠牲にせず、製造の困難性（及び付随コスト）の問
題を排除した、サイズに比して高入力／出力（Ｉ／Ｏ）
比を有したパッケージを提供する。
【００５３】以上、本発明をいくつかの好適実施例を利
用して説明してきたが、本発明の精神とスコープとから
逸脱せずに多様な改良と変更とをそれら好適実施例に施
すことは可能であろう。よって、それら実施例は本発明
の説明を目的として採用されており、本発明の限定は意
図されていない。
用して説明してきたが、本発明の精神とスコープとから
逸脱せずに多様な改良と変更とをそれら好適実施例に施
すことは可能であろう。よって、それら実施例は本発明
の説明を目的として採用されており、本発明の限定は意
図されていない。
【００５４】
【発明の効果】以上詳述したように、本発明において
は、従来技術によるＢＧＡパッケージの問題と限定要因
とを軽減あるいは大幅に改善でき、層数が増加すること
なく、共平面度の厳密な制御が可能なパッケージを提供
することができる。さらに、本発明は、低製造コストで
ありながら、マルチ層の弱点を克服する最小サイズのパ
ッケージを提供することができるという優れた効果を奏
する。
は、従来技術によるＢＧＡパッケージの問題と限定要因
とを軽減あるいは大幅に改善でき、層数が増加すること
なく、共平面度の厳密な制御が可能なパッケージを提供
することができる。さらに、本発明は、低製造コストで
ありながら、マルチ層の弱点を克服する最小サイズのパ
ッケージを提供することができるという優れた効果を奏
する。
【００５５】本発明は、デジタル集積回路用の単チップ
式及びマルチチップ式パッケージにおいて、ボールグリ
ッドアレイに接続された多数のバイメタル（bi-metalli
c）またはトリメタル（tri-metallic）充填バイア（via
s）により、小単位面積により多くの接続を提供できる
単層セラミックス基板を提供することができる。
式及びマルチチップ式パッケージにおいて、ボールグリ
ッドアレイに接続された多数のバイメタル（bi-metalli
c）またはトリメタル（tri-metallic）充填バイア（via
s）により、小単位面積により多くの接続を提供できる
単層セラミックス基板を提供することができる。
【図１】 従来のマルチ層基板とボールグリッドアレイ
とを示す断面図。
とを示す断面図。
【図２】 本発明の１実施例の分解斜視図である。
【図３】 本発明の別実施例の分解斜視図である。
【図４】 本発明のさらに別な実施例の斜視図である。
【図５】 図２の５−５線から見た断面図である。
【図６】 図３の６−６線から見た断面図である。
【図７】 図４の７−７線から見た断面図である。
【図８】 フリップチップ３０ａを採用した１実施例の
断面図である。
断面図である。
【図９】 ドリル加工されたバイアを有した基板を示す
平面図である。バイアはレギュラーパターンで提供され
ている。
平面図である。バイアはレギュラーパターンで提供され
ている。
【図１０】 ドリル加工されたバイアを有した基板を示
す平面図である。バイアは間入（interstitial）パター
ンで提供されている。
す平面図である。バイアは間入（interstitial）パター
ンで提供されている。
【図１１】 本発明基板の略式断面図であり、ダイ搭載
側とＢＧＡ側とのメタライズ加工層を示している。
側とＢＧＡ側とのメタライズ加工層を示している。
【図１２】 本発明基板のダイ搭載側の平面図であり、
パッケージのトレースパターンを示している。
パッケージのトレースパターンを示している。
【図１３】 サイズマッチした（size matched）セラミ
ックスカバーを有したパッケージの断面図である。
ックスカバーを有したパッケージの断面図である。
５ 回路トレース ６ プロモータ層 ７ 導電層 ８ バッファ層 ９ 保護層 １０ 基板 １１ ダイ搭載面 １２ ダイ搭載部 １３ ボール搭載面 １６ 金属層 １７ ボール １９ ワイヤボンディングパッド ２０ ワイヤボンド ２２ バイア ２５ バイア ３０ ダイ ３１ 保護層 ３２ リッド ３３ シールリング ３４ リッド ３６ リッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エム． ピー． ラマチャンドラ パニッ カー アメリカ合衆国 カリフォルニア州 93012， カマリロ アラビアン プレイ ス 6075 (72)発明者 ジョージ エム． ヘルナンデズ アメリカ合衆国 アリゾナ州 85204， メーサ イー． ジャービス 1920
Claims (58)
- 【請求項１】 デジタル式集積回路パッケージであっ
て、 ａ）所定パターンのバイア（vias）を有した単層基板
と、 ｂ）該単層基板上で電気的に相互接触させるために、複
数のバイアに対して複数のワイヤボンディングパッド又
はフリップチップ搭載パッドの少なくとも１つから延び
ている複数の回路トレースと、 ｃ）前記バイアと、前記トレースと、前記ワイヤボンデ
ィングパッドと、少なくとも１つのワイヤボンドと、少
なくとも１つのダイとを環境の影響から保護するために
提供された少なくとも１つの保護体と、 ｄ）前記少なくとも１つのダイが提供された前記基板面
とは反対側の面に提供された複数の導電性ボールと、を
含むことを特徴とするデジタル式集積回路パッケージ。 - 【請求項２】 前記単層は、充分に焼結されたセラミッ
クス材料であることを特徴とする請求項１記載の集積回
路パッケージ。 - 【請求項３】 前記セラミックス材料は、酸化アルミニ
ウム（Ａｌ2Ｏ3）であることを特徴とする請求項２記載
の集積回路パッケージ。 - 【請求項４】 前記セラミックス材料は、窒化アルミニ
ウム（ＡｌＮ）であることを特徴とする請求項２記載の
集積回路パッケージ。 - 【請求項５】 前記バイアパターンは、放熱用の高密度
中央部パターンと、シグナル／パワー用の周辺部パター
ンとを含んでいることを特徴とする請求項１記載の集積
回路パッケージ。 - 【請求項６】 前記シグナル／パワーバイアは、約０.
０５０〜０.０２５インチ（約１.２７〜０.６４ｍｍ）
の範囲の列間距離を維持していることを特徴とする請求
項５記載の集積回路パッケージ。 - 【請求項７】 前記シグナル／パワーバイアは、約０.
０５０インチ（約１.２７ｍｍ）の整合列間距離を維持
しており、間入列との間隔は、約０.０２５インチ（約
０.６４ｍｍ）であることを特徴とする請求項５記載の
集積回路パッケージ。 - 【請求項８】 前記回路トレースには、接着プロモータ
層と、導電層と、バッファ層と、保護層とを含む層化メ
タライズ加工が施されていることを特徴とする請求項１
記載の集積回路パッケージ。 - 【請求項９】 前記回路トレースの幅は、約０.００２
インチ（約０.０５１ｍｍ）であることを特徴とする請
求項８記載の集積回路パッケージ。 - 【請求項１０】 前記ワイヤボンディングパッドには、
接着プロモータ層と、導電層と、バッファ層と、保護層
とを含む層化メタライズ加工が施されていることを特徴
とする請求項１記載の集積回路パッケージ。 - 【請求項１１】 前記バイアはバイメタル複合物で充填
されていることを特徴とする請求項１記載の集積回路パ
ッケージ。 - 【請求項１２】 前記バイメタル複合物は、銅−タング
ステンであることを特徴とする請求項１１記載の集積回
路パッケージ。 - 【請求項１３】 前記バイアは、トリメタル複合物で充
填されていることを特徴とする請求項１記載の集積回路
パッケージ。 - 【請求項１４】 前記トリメタル複合物は、銅−銀−タ
ングステンであることを特徴とする請求項１３記載の集
積回路パッケージ。 - 【請求項１５】 前記トレース間の距離は、約０.００
２インチ（約０.０５１ｍｍ）であることを特徴とする
請求項１記載の集積回路パッケージ。 - 【請求項１６】 前記保護体は、前記基板の周辺部から
前記ワイヤボンディングパッドの近辺内にまで延びた保
護コーティング層を含み、該保護コーティング層にはカ
バー体が接着されており、該カバー体は、前記ワイヤボ
ンディングパッドと、前記ワイヤボンドと、少なくとも
１つのダイとを覆っていることを特徴とする請求項１記
載の集積回路パッケージ。 - 【請求項１７】 前記保護体は、前記基板の外側周辺部
に接着されたカバー体を含み、該カバー体は本パッケー
ジ全体を覆っていることを特徴とする請求項１記載の集
積回路パッケージ。 - 【請求項１８】 前記保護体は、前記基板の周辺部から
前記ワイヤボンディングパッドの近辺内にまで延びた保
護コーティング層を含み、該保護コーティング層のパッ
ケージカバー部分であって、前記ワイヤボンディングパ
ッドと、前記ワイヤボンドと、少なくとも１つの前記ダ
イとにエポキシ製ブロブが提供されていることを特徴と
する請求項１記載の集積回路パッケージ。 - 【請求項１９】 前記カバー体は、金属とコバルとから
なる群から選択されていることを特徴とする請求項１６
記載の集積回路パッケージ。 - 【請求項２０】 前記カバー体は、導電性金属でメッキ
加工されていることを特徴とする請求項１９記載の集積
回路パッケージ。 - 【請求項２１】 前記導電性金属は、金であることを特
徴とする請求項２０記載の集積回路パッケージ。 - 【請求項２２】 前記カバー体は、セラミックス材料を
含んでいることを特徴とする請求項１７記載の集積回路
パッケージ。 - 【請求項２３】 前記セラミックス材料は、酸化アルミ
ニウム（Ａｌ2Ｏ3）であることを特徴とする請求項２２
記載の集積回路パッケージ。 - 【請求項２４】 前記セラミックス材料は、窒化アルミ
ニウム（ＡｌＮ）であることを特徴とする請求項２２記
載の集積回路パッケージ。 - 【請求項２５】 前記カバー体は、金属とコバルとから
なる群から選択されていることを特徴とする請求項１７
記載の集積回路パッケージ。 - 【請求項２６】 前記カバー体は、導電性金属でメッキ
加工されていることを特徴とする請求項２５記載の集積
回路パッケージ。 - 【請求項２７】 前記導電性金属は、金であることを特
徴とする請求項２６記載の集積回路パッケージ。 - 【請求項２８】 前記保護コーティング層は、グラス材
料であることを特徴とする請求項１６記載の集積回路パ
ッケージ。 - 【請求項２９】 前記保護コーティング層は、ポリイミ
ドまたはエポキシ材料であることを特徴とする請求項１
６記載の集積回路パッケージ。 - 【請求項３０】 前記保護コーティング層は、絶縁材料
であることを特徴とする請求項１６記載の集積回路パッ
ケージ。 - 【請求項３１】 前記保護コーティング層は、グラス材
料であることを特徴とする請求項１８記載の集積回路パ
ッケージ。 - 【請求項３２】 前記保護コーティング層は、ポリイミ
ド材料であることを特徴とする請求項１８記載の集積回
路パッケージ。 - 【請求項３３】 前記保護コーティング層は、絶縁材料
であることを特徴とする請求項１８記載の集積回路パッ
ケージ。 - 【請求項３４】 前記ダイ搭載面には、接着プロモータ
層と、導電層と、バッファ層と、仕上げ保護層とを含む
一連のメタライズ加工が施されていることを特徴とする
請求項１記載の集積回路パッケージ。 - 【請求項３５】 前記接着プロモータ層は、チタンと、
クロムと、チタン／タングステン合金と、チタン／モリ
ブデン合金とを含む群から選択された材料であることを
特徴とする請求項３４記載の集積回路パッケージ。 - 【請求項３６】 前記接着プロモータ層の厚さは、約５
００〜２０００オングストロームであることを特徴とす
る請求項３５記載の集積回路パッケージ。 - 【請求項３７】 前記導電層は銅であることを特徴とす
る請求項３４記載の集積回路パッケージ。 - 【請求項３８】 前記銅層の厚さは、約５〜１０ミクロ
ンであることを特徴とする請求項３７記載の集積回路パ
ッケージ。 - 【請求項３９】 前記バッファ層は、ニッケルであるこ
とを特徴とする請求項３４記載の集積回路パッケージ。 - 【請求項４０】 前記ニッケル層の厚さは、約１〜３.
５ミクロンであることを特徴とする請求項３９記載の集
積回路パッケージ。 - 【請求項４１】 前記仕上げ保護層は、金であることを
特徴とする請求項３４記載の集積回路パッケージ。 - 【請求項４２】 前記金層の厚さは、約２〜３.５ミク
ロンであることを特徴とする請求項４１記載の集積回路
パッケージ。 - 【請求項４３】 前記基板の別面には、接着プロモータ
層と、導電層と、保護層とを含む一連のメタライズ加工
が施されていることを特徴とする請求項１記載の集積回
路パッケージ。 - 【請求項４４】 前記接着プロモータ層は、チタンと、
クロムと、チタン／タングステン合金と、チタン／モリ
ブデン合金とを含む群から選択された材料であることを
特徴とする請求項４３記載の集積回路パッケージ。 - 【請求項４５】 前記接着プロモータ層の厚さは、約５
００〜２０００オングストロームであることを特徴とす
る請求項４４記載の集積回路パッケージ。 - 【請求項４６】 前記導電層は銅であることを特徴とす
る請求項４３記載の集積回路パッケージ。 - 【請求項４７】 前記銅層の厚さは、約３〜５ミクロン
であることを特徴とする請求項４６記載の集積回路パッ
ケージ。 - 【請求項４８】 前記バッファ層は、ニッケルであるこ
とを特徴とする請求項３９記載の集積回路パッケージ。 - 【請求項４９】 前記ニッケル層の厚さは、約２.０〜
５ミクロンであることを特徴とする請求項４８記載の集
積回路パッケージ。 - 【請求項５０】 前記仕上げ保護層は、金であることを
特徴とする請求項４３記載の集積回路パッケージ。 - 【請求項５１】 前記金層の厚さは、約３００〜２００
０オングストロームであることを特徴とする請求項５０
記載の集積回路パッケージ。 - 【請求項５２】 前記ダイ搭載面には、接着プロモータ
層と、導電層と、最上部メタライズ層とを含む一連のメ
タライズ加工が施されていることを特徴とする請求項１
記載の集積回路パッケージ。 - 【請求項５３】 前記接着プロモータ層は、チタンと、
クロムと、チタン／タングステン合金と、チタン／モリ
ブデン合金とを含む群から選択された材料であることを
特徴とする請求項５２記載の集積回路パッケージ。 - 【請求項５４】 前記接着プロモータ層の厚さは、約５
００〜２０００オングストロームであることを特徴とす
る請求項５３記載の集積回路パッケージ。 - 【請求項５５】 前記導電層は銅であることを特徴とす
る請求項５２記載の集積回路パッケージ。 - 【請求項５６】 前記銅層の厚さは、約５〜１０ミクロ
ンであることを特徴とする請求項５５記載の集積回路パ
ッケージ。 - 【請求項５７】 前記最上部メタライズ層は、クロムで
あることを特徴とする請求項５２記載の集積回路パッケ
ージ。 - 【請求項５８】 前記クロム層の厚さは、約３００〜１
０００オングストロームであることを特徴とする請求項
５７記載の集積回路パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US47109595A | 1995-06-06 | 1995-06-06 | |
| US08/471095 | 1995-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213829A true JPH09213829A (ja) | 1997-08-15 |
Family
ID=23870234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8143210A Pending JPH09213829A (ja) | 1995-06-06 | 1996-06-05 | Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH09213829A (ja) |
| KR (1) | KR970003879A (ja) |
| DE (1) | DE19622650A1 (ja) |
| GB (1) | GB2301937A (ja) |
| MX (1) | MXPA96002171A (ja) |
| TW (1) | TW299487B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| US10115674B2 (en) | 2015-09-11 | 2018-10-30 | Toshiba Memory Corporation | Semiconductor device including electromagnetic interference (EMI) shielding layer and method for manufacturing the semiconductor device |
| WO2026078946A1 (ja) * | 2024-10-09 | 2026-04-16 | 株式会社村田製作所 | モジュール |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783866A (en) * | 1996-05-17 | 1998-07-21 | National Semiconductor Corporation | Low cost ball grid array device and method of manufacture thereof |
| US6140708A (en) * | 1996-05-17 | 2000-10-31 | National Semiconductor Corporation | Chip scale package and method for manufacture thereof |
| US6284566B1 (en) | 1996-05-17 | 2001-09-04 | National Semiconductor Corporation | Chip scale package and method for manufacture thereof |
| JPH11219984A (ja) * | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
| GB9818474D0 (en) * | 1998-08-26 | 1998-10-21 | Hughes John E | Multi-layer interconnect package for optical devices & standard semiconductor chips |
| DE10010461A1 (de) * | 2000-03-03 | 2001-09-13 | Infineon Technologies Ag | Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik |
| GB2377080B (en) | 2001-09-11 | 2003-05-07 | Sendo Int Ltd | Integrated circuit package and printed circuit board arrangement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
| US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
| TW272311B (ja) * | 1994-01-12 | 1996-03-11 | At & T Corp |
-
1996
- 1996-06-05 GB GB9611726A patent/GB2301937A/en not_active Withdrawn
- 1996-06-05 JP JP8143210A patent/JPH09213829A/ja active Pending
- 1996-06-05 DE DE19622650A patent/DE19622650A1/de not_active Withdrawn
- 1996-06-05 MX MXPA96002171A patent/MXPA96002171A/es unknown
- 1996-06-07 KR KR1019960020252A patent/KR970003879A/ko not_active Withdrawn
- 1996-06-17 TW TW085107304A patent/TW299487B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| US10115674B2 (en) | 2015-09-11 | 2018-10-30 | Toshiba Memory Corporation | Semiconductor device including electromagnetic interference (EMI) shielding layer and method for manufacturing the semiconductor device |
| WO2026078946A1 (ja) * | 2024-10-09 | 2026-04-16 | 株式会社村田製作所 | モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| TW299487B (ja) | 1997-03-01 |
| GB9611726D0 (en) | 1996-08-07 |
| KR970003879A (ko) | 1997-01-29 |
| MXPA96002171A (es) | 2002-04-19 |
| GB2301937A (en) | 1996-12-18 |
| DE19622650A1 (de) | 1996-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8835221B2 (en) | Integrated chip package structure using ceramic substrate and method of manufacturing the same | |
| US6800505B2 (en) | Semiconductor device including edge bond pads and related methods | |
| JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
| JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| JP2616565B2 (ja) | 電子部品組立体 | |
| US6046499A (en) | Heat transfer configuration for a semiconductor device | |
| EP0714127A2 (en) | Semiconductor package | |
| WO1999062119A1 (en) | Rf shielded electronic device | |
| US20080195990A1 (en) | Structure and method of high performance two layer ball grid array substrate | |
| US6131278A (en) | Metal substrate having an IC chip and carrier mounting | |
| KR100801360B1 (ko) | 회로와 리드프레임의 전력 분배 기능을 칩 표면에 집적시킨 집적 회로 칩, 반도체 디바이스 및 그 제조 방법 | |
| JPH09213829A (ja) | Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
| JPH07161866A (ja) | Ｌｓｉチップキャリア構造 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06112355A (ja) | セラミックパッケージ | |
| US20040021213A1 (en) | Thermally-enhanced integrated circuit package | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH08167674A (ja) | 半導体素子搭載用パッケージ | |
| KR19980025878A (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JP2001267486A (ja) | 半導体装置及び半導体モジュール |