JPH09213871A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09213871A
JPH09213871A JP8040349A JP4034996A JPH09213871A JP H09213871 A JPH09213871 A JP H09213871A JP 8040349 A JP8040349 A JP 8040349A JP 4034996 A JP4034996 A JP 4034996A JP H09213871 A JPH09213871 A JP H09213871A
Authority
JP
Japan
Prior art keywords
package
island
portions
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8040349A
Other languages
English (en)
Inventor
Yoshio Yokota
芳夫 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP8040349A priority Critical patent/JPH09213871A/ja
Publication of JPH09213871A publication Critical patent/JPH09213871A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 絶縁基板を使用しなくても大電流、高電圧を
扱える半導体装置を提供する。 【解決手段】 リードフレーム16のアイランド部51
〜519上に半導体チップ211〜215を配置して半導体
装置2を構成する際、パッケージ3内の穴19の底部で
アイランド部51、519がヘッドレール14から分離さ
れるようにしたので沿面距離が大きなった。また、封止
材料が注入されるところに凹部を設けたので、ばり等が
表面に出ない。この場合、アイランド部51〜519をパ
ッケージ3の底面近くに配置すると放熱性を向上させる
ことができ、また、アイランド部51〜519上のパッケ
ージ3の部分を薄くすると封止材料を節約できる。その
薄くした部分6に取付孔151、152を設けて放熱フィ
ン17をねじ止めするようにすれば、ねじ頭がパッケー
ジ3表面から露出しないので、高密度実装を行える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は封止材料が充填され
て成るパッケージを用いた半導体装置に関する。
【0002】
【従来の技術】近年では、電子装置の小型・高密度化が
増々進んでおり、従来は個別部品で使用されていたパワ
ーデバイスも、駆動回路や保護回路と共に1つのパッケ
ージ内に組み込まれた半導体装置(ハイブリッドIC)が
多用されるようになってきた。
【0003】その従来技術の半導体装置を図8(a)〜
(c)の符号102に示して具体的に説明すると、この半
導体装置102は、エポキシ樹脂がトランスファーモー
ルドで成形されて成るパッケージ107を有しており、
その一側面からリード部1081〜1086が導出されて
プリント基板に実装できるように構成されている。それ
らリード部1081〜1086のうち、中心に配置された
リード部1083は、パッケージ内に位置する金属基板
105と電気的、機械的に接続されており、その表面に
はパワーデバイスチップ106とセラミック基板109
とが、それぞれ半田とエポキシ樹脂とで固定されてい
る。
【0004】絶縁基板109上には、ICチップ103
と、図示しない回路部品とが搭載され、銅薄膜で構成さ
れた電気配線によって前記パワーデバイスチップ106
を動作させる制御回路が構成されおり、金線ワイヤー1
16によって、この制御回路内に配置されたボンディン
グパッド121とチップ上のボンディングパットやリー
ド部1081〜1086とを結んでチップ間の配線や、チ
ップと各リード部1081〜1086との配線が成されて
いる。このような半導体装置は、実装面積とコストを小
さくできることから、高耐圧、大電流を扱う回路に広く
使用されているが、より一層のコスト低減と、デバイス
の小型・薄型化が求められている。
【0005】そこで近年では、絶縁基板109の削減が
検討されており、絶縁基板109を用いずに、互いに分
離されたリードフレーム上に直接素子を配置した、いわ
ゆるマルチチップモジュールと呼ばれる半導体装置が開
発されるようになってきた。しかしながら放熱性や沿面
距離の問題から、大電流、高電圧を扱うパワーデバイス
チップを内蔵することが困難であり、解決が望まれてい
た。
【0006】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたもので、その目的
は、絶縁基板を使用しないで大電流、高電圧を扱える半
導体装置に関する。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、2つの部分に分離可能な複
数の切り離し部でヘッドレールに固定された複数のアイ
ランド部と、前記各アイランド部に接続部でそれぞれ接
続された複数のリード部とを有するリードフレームの、
所望のアイランド部に半導体チップを配置し、封止材料
が平板状に成形されて成るパッケージ内に前記各アイラ
ンド部を納め、前記パッケージの一側面から前記リード
部を導出した半導体装置であって、前記パッケージ表面
の封止材料注入位置には凹部が設けられ、前記切り離し
部の分離部分が前記パッケージ内部に位置されたことを
特徴とする。
【0008】また、請求項2記載の発明は、2つの部分
に分離可能な複数の切り離し部でヘッドレールに固定さ
れた複数のアイランド部と、前記各アイランド部に接続
部でそれぞれ接続された複数のリード部とを有するリー
ドフレームの、所望のアイランド部に半導体チップを配
置し、封止材料が平板状に成形されて成るパッケージ内
に前記各アイランド部を納め、前記パッケージの一側面
から前記リード部を導出した半導体装置であって、前記
アイランド部は、前記切り離し部の分離位置と前記リー
ド部の導出位置よりも前記パッケージ裏面近くに位置す
るように構成されたことを特徴とする。
【0009】この場合、請求項3記載の発明のように、
前記アイランド部とパッケージ表面の間の封止材料の厚
みを、前記切り離し部の分離部分とパッケージ表面との
間の厚みよりも薄く形成したり、また、請求項4記載の
発明のように、前記リード部の導出位置とパッケージ表
面との間の厚みよりも薄く形成するとよい。
【0010】更に、請求項5記載の発明のように、前記
パッケージの薄く形成された部分に取付孔を設け、該取
付孔にねじを挿通して前記パッケージ裏面に放熱フィン
(ヒートシンク)を取り付けたときに、ねじ頭が前記パッ
ケージ表面よりも高くならないように構成するとよい。
【0011】このような本発明の構成によれば、複数の
アイランド部のうちの所望のアイランド部に半導体チッ
プを配置し、金線ワイヤー等で半導体チップとリード部
と結線し、金型内に各アイランド部を納めるとともに金
型外部にリード部を導出し、封止材料を注入してトラン
スファーモールド法によって平板状のパッケージを形成
し、アイランド部とヘッドレール、リード部とタイバー
とを分離させると各アイランド部がパッケージ内部に納
められたマルチチップモジュールと呼ばれる半導体装置
が得られる。
【0012】そのトランスファーモールドの際、前記切
り離し部の分離部分が前記パッケージ内部に位置するよ
うにしておくと、アイランド部とヘッドレールとを分離
したときに、前記アイランド部側に残された切り離し部
の分離部分は、分離後にできた穴の底部で露出するよう
にできるので、穴の深さの分だけ半導体装置の沿面距離
を大きくすることができる。特に、金型内に封止材料が
注入される際、成形されるパッケージの封止材料の注入
部分に凹部が形成されるようにしておくと、ばり等がパ
ッケージ表面に突き出ないので都合がよい。
【0013】前述したようなリードフレームとパッケー
ジを有する半導体装置では、リードフレームのアイラン
ド部を、前記切り離し部の分離部分やリード部の導出位
置よりも裏面に近くに位置するようにしておくと、アイ
ランド部と放熱フィンとの間の熱抵抗が小さくなって都
合がよい。この場合、前記アイランド部とパッケージ表
面との間の封止材料の厚みを、切り離し部の分離部分と
パッケージ表面との厚みや、リード部の導出位置とパッ
ケージ表面との厚みよりも薄くしておくと封止材料を節
約できる。
【0014】更にこの場合には、その薄く形成したとこ
ろに取付孔を設けておき、パッケージ裏面に放熱フィン
を取り付けたときにねじ頭がパッケージ表面よりも高く
ならないようにしておくと、実装の際にねじ頭が邪魔に
ならず、実装密度を向上させることができる。
【0015】
【発明の実施の形態】本発明の実施の形態を図面を用い
て説明する。図1を参照し、符号2は本発明の一実施の
形態のマルチチップモジュールタイプの半導体装置であ
り、エポキシ樹脂がトランスファーモールド成形され、
厚み約4mm、平面外観形状が約50mm×20mmの
略長方形形状のパッケージ3を有している。このパッケ
ージ3の一側面50からはリード部81〜819が導出さ
れており、後工程のフォーミングによって、ZIP配列
に加工できるようにされている。
【0016】この半導体装置2には、図2(a)に示すよ
うなリードフレーム16が用いられており、パッケージ
3内部にはアイランド部51〜519が納められ、各リー
ド部81〜819は、接続部71〜719によってアイランド
部51〜519とそれぞれ接続されている。各リード部81
〜819は、トランスファーモールド直後の最初の状態で
は、タイバー10によって互いに連結されている。
【0017】このリードフレーム16の斜視図を図4に
示す。前記アイランド部51〜519のうち、アイランド
部51、510、519は他のアイランド部よりも幅広に形
成され、半導体チップが配置できるように構成されてお
り、そのうちの両端に位置するアイランド部51、519
は切り離し部91〜93によってヘッドレール14と接続
され、運搬の際やトランスファーモールドの際に撓むこ
とがないように構成されている。また、前記各リード部
1〜819の先端はサイドレール13に接続され、一体
に取り扱えるように構成されている。
【0018】前記切り離し部91〜93は、三角形形状に
成形され、ヘッドレール14と面一に設けられた分離部
材911〜913と、同様に三角形形状に成形され、アイ
ランド部51、519の上部端面から立設された分離部材
921〜923とが、互いの一頂点を共通にして略垂直に
接続されて構成されており、そのため中央部がくびれた
形状となって分離部分が構成されており、分離部材91
1〜913と分離部材921〜923とが分離され易いよう
にされている。
【0019】上述したリードフレーム16がダイボンデ
ィング工程を経ると、同図(b)に示すように、パワーデ
バイスチップ211、212がアイランド部51、519
に半田によってそれぞれ直接固定される。また、半導体
チップ213がアイランド部519上に、半導体チップ2
4、215がアイランド部510上に銀ペーストによって
それぞれ直接固定され、絶縁基板を用いずに半導体チッ
プが設けられている。
【0020】また、アイランド部51〜56と、アイラン
ド部514〜519の先端部分はパッケージ3の中央付近に
位置するように伸ばされており、ワイヤーボンディング
工程において、金線ワイヤー22を用い、各半導体チッ
プ213〜215間を接続る際や、各チップ211〜215
とアイランド部51〜519とを接続するさいに、ボール
ボンディングを行い易いように構成されている。そのた
め、中央の位置から遠いアイランド部52〜56やアイラ
ンド部514〜518は、リードフレーム材が細長く成形さ
れてしまい撓み易くなっている。そこで、アイランド部
1〜57と、アイランド部513〜519との表面に樹脂シ
ート111、112を設け、各アイランド部52〜56、5
14〜518を、それぞれ両端のアイランド部51、57、5
13、519に固定することで、運搬やトランスファーモー
ルドの際に撓まないようにされている。
【0021】このように構成されたリードフレーム16
を、モールド工程に於いて、トランスファーモールドに
用いる金型内に配置し、切り離し部91〜93側が位置す
る金型内周面の注入孔からエポキシ樹脂を注入すると、
図3(c)に示すようにパッケージ3が形成される。
【0022】そのトランスファーモールドの際には、リ
ード部81〜819とタイバー10とが金型のキャビティ
外に位置するようにされているので、各リード部81
19はパッケージ3の一側面50から導出される。他
方、その一側面50と対向する側面には凹部4が形成さ
れており、前記注入孔はこの凹部4の位置にあり、従っ
て、エポキシ樹脂は前記凹部4が形成される位置から注
入されるので、パッケージ3を金型から取り出したとき
にバリは凹部4に納められ、表面に出ることがない。な
お、ヘッドレール14側に設けられた分離部材911
913は、この凹部4からパッケージ3の外部に出るよ
うにされている。
【0023】また、各アイランド部51〜519と各リー
ド部81〜819との間にはそれぞれ接続部71〜719が設
けられており、この接続部71〜719が作る段差の分だ
け、アイランド部51〜519が位置する平面よりもリー
ド部81〜819が位置する平面の方が高くなるように構
成されており、その差によって、図2(b)の状態のリー
ドフレーム16を金型内に配置してトランスファーモー
ルドをすると、各アイランド部51〜519がパッケージ
3の裏面付近に位置し、パッケージ3の一側面の厚み方
向中央付近からリード部81〜819が導出されるように
構成されている。
【0024】また、トランスファーモールドの際には、
パッケージ3表面に、上下方向中央付近に帯状の薄肉部
6が設けられるようにされている。この薄肉部6と裏面
との間には、前記各アイランド部51〜519が位置して
いるので、薄肉部6が設けられているパッケージ3表面
と前記各アイランド部51〜519との間のエポキシ樹脂
の厚みは、切り離し部91〜93が残された部分とパッケ
ージ3表面との間の厚みよりも薄く形成されており、ま
た、パッケージ3からリード部81〜819が導出される
位置とパッケージ3表面との間の厚みよりも薄く形成さ
れており、エポキシ樹脂使用量が少なくなるようにされ
ている。
【0025】このようなトランスファーモールドを行っ
た後、タイバー10を切断すると共に前記切り離し部9
1〜93のくびれ部分からヘッドレール14を分離させる
と各アイランド部51〜519、及び各リード部81〜819
は、エポキシ樹脂で固定されながら電気的・機械的に分
離され、図3(d)に示す半導体装置2が得られる。
【0026】各リード部81〜819をZIP配列にフォ
ーミングし、この半導体装置2に放熱フィンを取り付け
た状態を図5に示す。前記薄肉部6の左右端部には取付
孔151、152が設けられており、パッケージ3の裏面
に放熱フィン17を配置し、その取付孔151、152
挿通された図示しないねじによってねじ止めすると、パ
ッケージ3と放熱フィン17とが密着される。その際、
取付孔151、152が薄肉部6に設けられているので、
ねじ頭がパッケージ3表面から突きでないようにでき
る。
【0027】このときのリード部81〜819側の沿面距
離は、各リード部81〜819と放熱フィン17との間の
直線的な距離であるが、アイランド部51、519側で
は、切り離し部91〜93のくびれ部でヘッドレール14
が切り離される際にパッケージ3内部に分離部材921
〜923が残されており、分離部材911〜913が取り
去られてできた孔19内部にその分離部材921〜923
の端部が露出しているので、その部分の沿面距離は、孔
19の深さaと、孔19の開口端から放熱フィン17ま
での距離bとの和(a+b)になり、沿面距離を大きくす
ることができる。ここでは沿面距離は2mm以上になる
ようにされている。
【0028】なお、上記半導体装置2と異なり、図6
(a)に示した半導体装置2'のように、リード部81〜8
19側の沿面距離fの大きさを変えないでリード部8'1
8'19とアイランド部5'1〜5'19との間に段差をなくし
た場合は、パッケージ3'は、上部の厚みd1、中央部の
厚みd2、リード部側の厚みd3ともに同じ値となってし
まい、薄肉部を設けることができない分だけエポキシ樹
脂を多量に必要として不経済になる。また、この場合に
はアイランド部5'1〜5'19と放熱フィンとの間のエポ
キシ樹脂が厚くなるので放熱性が悪化してしまう。
【0029】他方、同図(b)に示した半導体装置2"の
ように、接続部による段差を設けず、アイランド部5"1
〜5"19とリード部81〜819との高さを同じにしてアイ
ランド部5"1〜5"19をパッケージ3"の裏面近くに配置
した場合には、パッケージ3"上部の厚みgよりも、中
央付近の厚みh1とリード部側下部の厚みh2とを薄くで
きる。しかし、リード部8"1〜8"19側の沿面距離jが
短くなってしまい、高電圧を扱えなくなってしまう。本
発明の半導体装置2には、このような不都合はない。
【0030】以上はエポキシ樹脂でパッケージを構成し
た場合について説明したが、封止材料はそれに限定され
るものではなく、例えばシリコン樹脂を用いることも可
能である。また、パッケージの成型方法もトランスファ
ーモールドに限定されるものではないが、凹部4は、エ
ポキシ樹脂をトランスファーモールドで成形する際のバ
リ対策に特に有効である。
【0031】また、本発明の切り離し部は、2つの分離
部材911〜913及び921〜923の一頂点を共通にし
て接続するものに限定されるものではなく、例えば、図
7(a)の切り離し部9'に示すように、アイランド部に
垂直に立設されている分離部材97aとヘッドレール側
に設けられている分離部材97bとを、狭部87で略垂
直に接続し、分離部材97bを引っ張ったときに、前記
狭部87が切れて分離されるようにしてもよい。
【0032】また、同図(b)の切り離し部9''のよう
に、アイランド部側に垂直に立設されている分離部材9
8aとヘッドレール側に設けられている分離部材98bと
を、互いに略垂直になるように設けておき、分離部材9
8bを引っ張ったときに、該分離部材98bに設けられた
溝88で分離し、ヘッドレールがアイランド部側から取
り外されるようにしてもよい。
【0033】この場合、前記溝88に代え、同図(c)に
示した切り離し部9'''のように、ヘッドレール側の分
離部材99bに切れ込み89を設けてアイランド部側の
分離部材99aと接続してもよい。
【0034】要するに、ヘッドレール側を引っ張っる等
してヘッドレールをアイランド部から取り外す際、切り
離し部9'〜9'''のアイランド部側に残された部分がパ
ッケージ内に位置し、且つその表面が露出する部分が穴
の底部にあるような構成であれば、沿面距離を大きくす
ることができるので、本発明に含まれる。
【0035】
【発明の効果】沿面距離を大きくすることができるの
で、高電圧を扱う半導体装置に有効であり、また、製造
工程でのバリ取りの作業を省略することができる。絶縁
基板を内蔵することなく、大電流、高耐圧のパワーデバ
イスを内蔵することができる。加熱されるアイランド部
を放熱フィン近くに位置させることができるので放熱性
が良く、また、その部分のパッケージを薄く形成できる
ので封止材料の節約になり、低コストの半導体装置を作
ることができる。薄く形成した部分に放熱フィンの取付
孔を設けておけば、ねじ頭がパッケージ表面から突き出
ないからプリント基板への実装密度を向上させることが
可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の半導体装置の斜視図
【図2】その半導体装置の製造工程を説明するための図 (a):リードフレームの状態 (b):ダイボンドとワイヤーボンドが行われた状態
【図3】 (c):モールドが行われた状態 (d):切断が行われた状態
【図4】リードフレームの斜視図
【図5】沿面距離を説明するための図
【図6】(a)、(b):パッケージの厚みと沿面距離を説
明するための図
【図7】(a)〜(c):切り離し部の例
【図8】(a):従来技術の半導体装置の斜視図 (b):その内部平面図 (c):その内部側面図
【符号の説明】
2……半導体装置 3……パッケージ 4……凹部 51〜519……アイランド部 6……薄肉部 71
19……接続部 81〜819……リード部 91〜93……切り離し部
10……タイバー 111、112……樹脂シート 13……サイドレール 14……ヘッドレール 151、152……取付孔 16……リードフレーム 17……放熱フィン 1
9……孔 211〜215……半導体チップ 22……金線ワイヤ
ー 50……パッケージの一側面 911〜913、921
〜923……分離部材

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 2つの部分に分離可能な複数の切り離し
    部でヘッドレールに固定された複数のアイランド部と、 前記各アイランド部に接続部でそれぞれ接続された複数
    のリード部とを有するリードフレームの、 所望のアイランド部に半導体チップを配置し、封止材料
    が平板状に成形されて成るパッケージ内に前記各アイラ
    ンド部を納め、前記パッケージの一側面から前記リード
    部を導出した半導体装置であって、 前記パッケージ表面の封止材料注入位置には凹部が設け
    られ、 前記切り離し部の分離部分が前記パッケージ内部に位置
    されたことを特徴とする半導体装置。
  2. 【請求項2】 2つの部分に分離可能な複数の切り離し
    部でヘッドレールに固定された複数のアイランド部と、 前記各アイランド部に接続部でそれぞれ接続された複数
    のリード部とを有するリードフレームの、 所望のアイランド部に半導体チップを配置し、封止材料
    が平板状に成形されて成るパッケージ内に前記各アイラ
    ンド部を納め、前記パッケージの一側面から前記リード
    部を導出した半導体装置であって、 前記アイランド部は、前記切り離し部の分離位置と前記
    リード部の導出位置よりも前記パッケージ裏面近くに位
    置するように構成されたことを特徴とする半導体装置。
  3. 【請求項3】 前記アイランド部と前記パッケージ表面
    との間の封止材料の厚みは、前記切り離し部の分離部分
    とパッケージ表面との間の厚みよりも薄く形成されたこ
    とを特徴とする請求項2記載の半導体装置。
  4. 【請求項4】 前記アイランド部と前記パッケージ表面
    との間の封止材料の厚みは、前記リード部の導出位置と
    パッケージ表面との間の厚みよりも薄く形成されたこと
    を特徴とする請求項2又は請求項3のいずれか1項記載
    の半導体装置。
  5. 【請求項5】 前記パッケージの薄く形成された部分に
    は取付孔が設けられ、該取付孔にねじを挿通して前記パ
    ッケージ裏面に放熱フィンを取り付けたときに、ねじ頭
    が前記パッケージ表面よりも高くならないように構成さ
    れたことを特徴とする請求項2乃至請求項4のいずれか
    1項記載の半導体装置。
JP8040349A 1996-02-02 1996-02-02 半導体装置 Pending JPH09213871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8040349A JPH09213871A (ja) 1996-02-02 1996-02-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8040349A JPH09213871A (ja) 1996-02-02 1996-02-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH09213871A true JPH09213871A (ja) 1997-08-15

Family

ID=12578165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8040349A Pending JPH09213871A (ja) 1996-02-02 1996-02-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH09213871A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027090A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009135444A (ja) * 2007-10-15 2009-06-18 Power Integrations Inc パワー半導体デバイスのためのパッケージ
JP2010108954A (ja) * 2008-10-28 2010-05-13 Shindengen Electric Mfg Co Ltd リードフレーム及び半導体装置
JP2019075476A (ja) * 2017-10-17 2019-05-16 三菱電機株式会社 パワーモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027090A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009135444A (ja) * 2007-10-15 2009-06-18 Power Integrations Inc パワー半導体デバイスのためのパッケージ
JP2010108954A (ja) * 2008-10-28 2010-05-13 Shindengen Electric Mfg Co Ltd リードフレーム及び半導体装置
JP2019075476A (ja) * 2017-10-17 2019-05-16 三菱電機株式会社 パワーモジュール

Similar Documents

Publication Publication Date Title
JP3877401B2 (ja) 半導体装置の製造方法
JP5442368B2 (ja) 直付リード線を備えるicチップパッケージ
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
CN100490140C (zh) 双规引线框
CN100362656C (zh) 包含漏极夹的半导体管芯封装及其制造方法
US7410834B2 (en) Method of manufacturing a semiconductor device
US6392308B2 (en) Semiconductor device having bumper portions integral with a heat sink
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
US12368126B2 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
EP2577726B1 (en) Stacked interposer leadframes
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JPH0758277A (ja) 半導体装置
CN102412211A (zh) 电子器件
JPH11191561A (ja) 半導体装置の製造方法
JP3877410B2 (ja) 半導体装置の製造方法
JP3685659B2 (ja) 半導体装置の製造方法
JP3877402B2 (ja) 半導体装置の製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JPH09213871A (ja) 半導体装置
JPH09186288A (ja) 半導体装置
JPH11186481A (ja) リードフレーム
JPH11176856A (ja) 半導体装置の製造方法
US20240055331A1 (en) Small outline transistor with thermal flat lead
JP3995661B2 (ja) パワーmosfetの製造方法
CN121666900A (zh) 具有整体热耗散结构的半导体装置封装