JPH09214461A - ディジタル多重無線の交差偏波伝送受信機 - Google Patents
ディジタル多重無線の交差偏波伝送受信機Info
- Publication number
- JPH09214461A JPH09214461A JP1389696A JP1389696A JPH09214461A JP H09214461 A JPH09214461 A JP H09214461A JP 1389696 A JP1389696 A JP 1389696A JP 1389696 A JP1389696 A JP 1389696A JP H09214461 A JPH09214461 A JP H09214461A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- polarization
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】交差偏波間で生じる相互干渉を補償する交差偏
波干渉補償回路を改善したディジタル多重無線の交差偏
波伝送受信機を提供する。 【解決手段】垂直偏波及び水平偏波側に、受信された多
値信号の復調回路と、復調回路の出力を等化する等化回
路及び互いに異なる偏波側の該復調回路の出力を入力
し、異なる偏波側からの干渉信号を求める交差偏波干渉
補償回路と、交差偏波干渉補償回路により求めた干渉信
号を逆相で該等化回路の出力に加算する加算回路を有
し、更に、交差偏波干渉補償回路の入力側に、互いに異
なる偏波側の復調回路の出力をデジタル信号に変換する
Ａ／Ｄ変換回路と、復調回路の出力のサンプリングタイ
ミングを与えるクロック信号を出力する発振器と、Ａ／
Ｄ変換回路の出力からクロック信号の位相を検出し、制
御信号を出力するクロック位相検出回路と、制御信号に
よりクロック信号の位相を移相して、復調回路の出力の
サンプリングタイミンングを制御する移相回路を有す
る。
波干渉補償回路を改善したディジタル多重無線の交差偏
波伝送受信機を提供する。 【解決手段】垂直偏波及び水平偏波側に、受信された多
値信号の復調回路と、復調回路の出力を等化する等化回
路及び互いに異なる偏波側の該復調回路の出力を入力
し、異なる偏波側からの干渉信号を求める交差偏波干渉
補償回路と、交差偏波干渉補償回路により求めた干渉信
号を逆相で該等化回路の出力に加算する加算回路を有
し、更に、交差偏波干渉補償回路の入力側に、互いに異
なる偏波側の復調回路の出力をデジタル信号に変換する
Ａ／Ｄ変換回路と、復調回路の出力のサンプリングタイ
ミングを与えるクロック信号を出力する発振器と、Ａ／
Ｄ変換回路の出力からクロック信号の位相を検出し、制
御信号を出力するクロック位相検出回路と、制御信号に
よりクロック信号の位相を移相して、復調回路の出力の
サンプリングタイミンングを制御する移相回路を有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル多重無
線の交差偏波伝送方式（コチャンネル方式）に関し、特
に交差偏波間で生じる相互干渉を補償する交差偏波干渉
補償回路を改善したディジタル多重無線の交差偏波伝送
受信機に関する。
線の交差偏波伝送方式（コチャンネル方式）に関し、特
に交差偏波間で生じる相互干渉を補償する交差偏波干渉
補償回路を改善したディジタル多重無線の交差偏波伝送
受信機に関する。
【０００２】
【従来の技術】デジタル無線通信回線では、伝送容量の
一層の大型化および周波数の有効利用の向上が望まれて
いる。この要望に応えるために、交差偏波伝送方式が採
用されている。
一層の大型化および周波数の有効利用の向上が望まれて
いる。この要望に応えるために、交差偏波伝送方式が採
用されている。
【０００３】かかる交差偏波伝送方式は、互いに直交す
る水平（Ｈ）偏波と垂直（Ｖ）偏波をそれぞれ搬送波と
して信号を伝送する方式である。しかし、この方式にお
いては、水平（Ｈ）偏波と垂直（Ｖ）偏波間での相互干
渉により、受信データに悪影響を及ぼすことがある。
る水平（Ｈ）偏波と垂直（Ｖ）偏波をそれぞれ搬送波と
して信号を伝送する方式である。しかし、この方式にお
いては、水平（Ｈ）偏波と垂直（Ｖ）偏波間での相互干
渉により、受信データに悪影響を及ぼすことがある。
【０００４】そこで、この干渉を補償するために、交差
偏波干渉補償回路が不可欠となり、且つ、交差偏波干渉
補償回路の補償能力の向上及び補償量を最大限に保つよ
うな制御が必要とされる。
偏波干渉補償回路が不可欠となり、且つ、交差偏波干渉
補償回路の補償能力の向上及び補償量を最大限に保つよ
うな制御が必要とされる。
【０００５】図８は、従来の交差偏波干渉補償回路を含
むディジタル多重無線の交差偏波伝送受信機の構成を示
すブロック図である。図中、Ａは、Ｖ（垂直）偏波信号
側復調回路、Ｂは、Ｈ（水平）偏波信号側復調回路であ
る。
むディジタル多重無線の交差偏波伝送受信機の構成を示
すブロック図である。図中、Ａは、Ｖ（垂直）偏波信号
側復調回路、Ｂは、Ｈ（水平）偏波信号側復調回路であ
る。
【０００６】それぞれの復調回路は、基本的に同一の回
路であり、復調器（ＤＥＭ）６０、６１でそれぞれの多
値ＱＡＭ信号がＱチャネル、Ｉチャネル用のベースバン
ド信号に復調される。復調されたＱチャネル、Ｉチャネ
ル用のベースバンド信号は、それぞれＡ／Ｄ変換器７０
１、７０２及び７１１、７１２によりデジタル信号に変
換され、次いでトランスバーサルイコライザ（ＴＲＶ）
１０、１１で等化される。
路であり、復調器（ＤＥＭ）６０、６１でそれぞれの多
値ＱＡＭ信号がＱチャネル、Ｉチャネル用のベースバン
ド信号に復調される。復調されたＱチャネル、Ｉチャネ
ル用のベースバンド信号は、それぞれＡ／Ｄ変換器７０
１、７０２及び７１１、７１２によりデジタル信号に変
換され、次いでトランスバーサルイコライザ（ＴＲＶ）
１０、１１で等化される。
【０００７】更に、復調されたＶ偏波側およびＨ偏波側
のベースバンド信号は、それぞれ異なった側に（Ｖ偏波
側からＨ偏波側に、及びＨ偏波側からＶ偏波側に）ケー
ブル４０、４１により伝送される。そして、異なった側
の交差偏波干渉補償回路（ＸＰＩＣ）２０、２１に入力
される。
のベースバンド信号は、それぞれ異なった側に（Ｖ偏波
側からＨ偏波側に、及びＨ偏波側からＶ偏波側に）ケー
ブル４０、４１により伝送される。そして、異なった側
の交差偏波干渉補償回路（ＸＰＩＣ）２０、２１に入力
される。
【０００８】交差偏波干渉補償回路２０、２１の構成は
周知であり、トランスバーサルイコライザ（ＴＲＶ）１
０、１１と同様にトランスバーサルフィルタを有し、こ
のタップの係数を誤差信号により制御するものである。
周知であり、トランスバーサルイコライザ（ＴＲＶ）１
０、１１と同様にトランスバーサルフィルタを有し、こ
のタップの係数を誤差信号により制御するものである。
【０００９】交差偏波干渉補償回路（ＸＰＩＣ）２０、
２１への入力信号は、入力前に、Ａ／Ｄ変換器７０１、
７０２及び７１１、７１２と等価的なＡ／Ｄ変換器９０
１、９０２及び９１１、９１２によりデジタル信号に変
換される。
２１への入力信号は、入力前に、Ａ／Ｄ変換器７０１、
７０２及び７１１、７１２と等価的なＡ／Ｄ変換器９０
１、９０２及び９１１、９１２によりデジタル信号に変
換される。
【００１０】ここで、Ａ／Ｄ変換器７０１、７０２及び
７１１、７１２と、Ａ／Ｄ変換器９０１、９０２及び９
１１、９１２は、発振器３０、３１からの固定のクロッ
ク信号ＣＫ１、ＣＫ２のタイミングで動作される。
７１１、７１２と、Ａ／Ｄ変換器９０１、９０２及び９
１１、９１２は、発振器３０、３１からの固定のクロッ
ク信号ＣＫ１、ＣＫ２のタイミングで動作される。
【００１１】したがって、図８に示す従来回路では、Ａ
／Ｄ変換器９０１、９０２及び９１１、９１２に入力す
る復調されたＶ偏波側およびＨ偏波側のベースバンド信
号のサンプリングタイミングを最良にするために、ケー
ブル４０、４１の長さを調整し、ベースバンド信号の遅
延を設定が行われる。
／Ｄ変換器９０１、９０２及び９１１、９１２に入力す
る復調されたＶ偏波側およびＨ偏波側のベースバンド信
号のサンプリングタイミングを最良にするために、ケー
ブル４０、４１の長さを調整し、ベースバンド信号の遅
延を設定が行われる。
【００１２】これにより、交差偏波干渉補償回路（ＸＰ
ＩＣ）２０、２１は、それぞれ異なる側のＨ偏波側、Ｖ
偏波側に漏れ込んだ、Ｖ偏波、Ｈ偏波信号との相関検出
を行う。ついで、等化後のデータに加算器５０、５１に
おいて、この相関検出された値を逆相で足し込み、最終
復調データＶI 、ＶQ 、ＨI 、ＨQ として偏波干渉量が
最小になるように制御される。
ＩＣ）２０、２１は、それぞれ異なる側のＨ偏波側、Ｖ
偏波側に漏れ込んだ、Ｖ偏波、Ｈ偏波信号との相関検出
を行う。ついで、等化後のデータに加算器５０、５１に
おいて、この相関検出された値を逆相で足し込み、最終
復調データＶI 、ＶQ 、ＨI 、ＨQ として偏波干渉量が
最小になるように制御される。
【００１３】
【発明が解決しようとする課題】ここで、図８に示した
ように、従来の交差偏波干渉補償回路２０、２１におい
ては、その入力が、先にＡ／Ｄ変換器９０１、９０２、
９１１、９１２において、固定のタイミングクロックで
動作される。
ように、従来の交差偏波干渉補償回路２０、２１におい
ては、その入力が、先にＡ／Ｄ変換器９０１、９０２、
９１１、９１２において、固定のタイミングクロックで
動作される。
【００１４】このために異なった側のベースバンド信号
を、固定のケーブル長により、遅延させることでサンプ
リングタイミングの調整を行う構成となっている。しか
し、ケーブル長での遅延のバラツキにより、サンプリン
グタイミングが最適点からずれてしまい、有効な相関検
出が困難となり、干渉補償機能が低下するといった問題
を生じる可能性がある。
を、固定のケーブル長により、遅延させることでサンプ
リングタイミングの調整を行う構成となっている。しか
し、ケーブル長での遅延のバラツキにより、サンプリン
グタイミングが最適点からずれてしまい、有効な相関検
出が困難となり、干渉補償機能が低下するといった問題
を生じる可能性がある。
【００１５】したがって、本発明の目的は、干渉補償機
能が低下するという問題を解決する交差偏波干渉補償回
路を用いるディジタル多重無線の交差偏波伝送受信機を
提供することにある。
能が低下するという問題を解決する交差偏波干渉補償回
路を用いるディジタル多重無線の交差偏波伝送受信機を
提供することにある。
【００１６】更に、本発明は、交差偏波干渉補償回路の
入力側に置かれるＡ／Ｄ変換器の入力信号のサンプリン
グタイミングを出力データに含まれる干渉量が最小にな
るように動作を可能にしたディジタル多重無線の交差偏
波伝送受信機を提供することにある。
入力側に置かれるＡ／Ｄ変換器の入力信号のサンプリン
グタイミングを出力データに含まれる干渉量が最小にな
るように動作を可能にしたディジタル多重無線の交差偏
波伝送受信機を提供することにある。
【００１７】
【課題を解決するための手段】上記の本発明の課題を解
決する請求項１に記載のディジタル多重無線の交差偏波
伝送受信機は、互いに直交する垂直偏波及び水平偏波に
より送信される多値信号を受信するディジタル多重無線
の交差偏波伝送受信機において、垂直偏波及び水平偏波
側に受信された、多値信号の復調回路と、復調回路の出
力を等化する等化回路及び互いに異なる偏波側の該復調
回路の出力を入力し、異なる偏波側からの干渉信号を求
める交差偏波干渉補償回路と、交差偏波干渉補償回路に
より求めた干渉信号を逆相で該等化回路の出力に加算す
る加算回路を有し、更に、交差偏波干渉補償回路の入力
側に、互いに異なる偏波側の復調回路の出力をデジタル
信号に変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路に供
給され、復調回路の出力のサンプリングタイミングを与
えるクロック信号を出力する発振器と、Ａ／Ｄ変換回路
の出力からクロック信号の位相を検出し、位相を移相制
御する制御信号を出力するクロック位相検出回路と、ク
ロック位相検出回路により出力される制御信号により該
クロック信号の位相を移相して、復調回路の出力のサン
プリングタイミンングを制御する移相回路を有する。
決する請求項１に記載のディジタル多重無線の交差偏波
伝送受信機は、互いに直交する垂直偏波及び水平偏波に
より送信される多値信号を受信するディジタル多重無線
の交差偏波伝送受信機において、垂直偏波及び水平偏波
側に受信された、多値信号の復調回路と、復調回路の出
力を等化する等化回路及び互いに異なる偏波側の該復調
回路の出力を入力し、異なる偏波側からの干渉信号を求
める交差偏波干渉補償回路と、交差偏波干渉補償回路に
より求めた干渉信号を逆相で該等化回路の出力に加算す
る加算回路を有し、更に、交差偏波干渉補償回路の入力
側に、互いに異なる偏波側の復調回路の出力をデジタル
信号に変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路に供
給され、復調回路の出力のサンプリングタイミングを与
えるクロック信号を出力する発振器と、Ａ／Ｄ変換回路
の出力からクロック信号の位相を検出し、位相を移相制
御する制御信号を出力するクロック位相検出回路と、ク
ロック位相検出回路により出力される制御信号により該
クロック信号の位相を移相して、復調回路の出力のサン
プリングタイミンングを制御する移相回路を有する。
【００１８】更に、請求項２に記載のディジタル多重無
線の交差偏波伝送受信機は、請求項１において、前記ク
ロック位相検出回路は、前記復調回路の出力に対応する
極性ビットと誤り信号を、前記Ａ／Ｄ変換回路から互い
に１サンプリングタイミング分遅延して入力し、これら
の排他的論理和を求める。
線の交差偏波伝送受信機は、請求項１において、前記ク
ロック位相検出回路は、前記復調回路の出力に対応する
極性ビットと誤り信号を、前記Ａ／Ｄ変換回路から互い
に１サンプリングタイミング分遅延して入力し、これら
の排他的論理和を求める。
【００１９】請求項３に記載のディジタル多重無線の交
差偏波伝送受信機は、請求項２において、前記クロック
位相検出回路は、前記復調回路の出力に対応する極性ビ
ットを１サンプリングタイミング分遅延するフリップフ
ロップ回路と、フリップフロップ回路により１サンプリ
ングタイミング分遅延された極性ビットと、前記誤り信
号を入力し、これらの排他的論理和を求める排他的論理
和回路を有して構成される。
差偏波伝送受信機は、請求項２において、前記クロック
位相検出回路は、前記復調回路の出力に対応する極性ビ
ットを１サンプリングタイミング分遅延するフリップフ
ロップ回路と、フリップフロップ回路により１サンプリ
ングタイミング分遅延された極性ビットと、前記誤り信
号を入力し、これらの排他的論理和を求める排他的論理
和回路を有して構成される。
【００２０】請求項４に記載のディジタル多重無線の交
差偏波伝送受信機は、請求項１において、前記Ａ／Ｄ変
換回路は、Ｉチャネル用及びＱチャネル用多値信号のそ
れぞれをデジタル信号に変換するＩチャネル側Ａ／Ｄ変
換回路とＱチャネル側Ａ／Ｄ変換回路を有し、前記クロ
ック位相検出回路は、Ｉチャネル側Ａ／Ｄ変換回路とＱ
チャネル側Ａ／Ｄ変換回路のそれぞれの出力における前
記クロック信号の位相を検出する第一、第二の位相検出
回路を有し、更に、第一、第二の位相検出回路の出力の
平均値を求める回路を有する。
差偏波伝送受信機は、請求項１において、前記Ａ／Ｄ変
換回路は、Ｉチャネル用及びＱチャネル用多値信号のそ
れぞれをデジタル信号に変換するＩチャネル側Ａ／Ｄ変
換回路とＱチャネル側Ａ／Ｄ変換回路を有し、前記クロ
ック位相検出回路は、Ｉチャネル側Ａ／Ｄ変換回路とＱ
チャネル側Ａ／Ｄ変換回路のそれぞれの出力における前
記クロック信号の位相を検出する第一、第二の位相検出
回路を有し、更に、第一、第二の位相検出回路の出力の
平均値を求める回路を有する。
【００２１】請求項５に記載のディジタル多重無線の交
差偏波伝送受信機は、請求項２において、前記クロック
位相検出回路は、前記復調回路の出力に対応する極性ビ
ットを１サンプリングタイミング分遅延する第一のフリ
ップフロップ回路と、第一のフリップフロップ回路によ
り１サンプリングタイミング分遅延された極性ビット
と、前記誤り信号を入力し、これらの排他的論理和を求
める第一の排他的論理和回路と、誤り信号を１サンプリ
ングタイミング分遅延する第二のフリップフロップ回路
と、第二のフリップフロップ回路により１サンプリング
タイミング分遅延された誤り信号と、復調回路の出力に
対応する極性ビットを入力し、これらの排他的論理和を
求める第二の排他的論理和回路と、第一及び、第二の排
他的論理和回路の出力の平均値を求める回路を有する。
差偏波伝送受信機は、請求項２において、前記クロック
位相検出回路は、前記復調回路の出力に対応する極性ビ
ットを１サンプリングタイミング分遅延する第一のフリ
ップフロップ回路と、第一のフリップフロップ回路によ
り１サンプリングタイミング分遅延された極性ビット
と、前記誤り信号を入力し、これらの排他的論理和を求
める第一の排他的論理和回路と、誤り信号を１サンプリ
ングタイミング分遅延する第二のフリップフロップ回路
と、第二のフリップフロップ回路により１サンプリング
タイミング分遅延された誤り信号と、復調回路の出力に
対応する極性ビットを入力し、これらの排他的論理和を
求める第二の排他的論理和回路と、第一及び、第二の排
他的論理和回路の出力の平均値を求める回路を有する。
【００２２】請求項６に記載のディジタル多重無線の交
差偏波伝送受信機は、請求項４または５において、前記
平均値を求める回路は、抵抗加算回路により構成され
る。
差偏波伝送受信機は、請求項４または５において、前記
平均値を求める回路は、抵抗加算回路により構成され
る。
【００２３】請求項７に記載のディジタル多重無線の交
差偏波伝送受信機は、請求項１において、前記移相回路
は、前記クロック信号を入力し、所定の固定位相の信号
と可変振幅の信号とを出力する回路と、可変振幅の信号
の振幅を前記制御信号により制御する振幅制御回路と、
所定の固定位相の信号と、振幅制御回路により振幅が制
御された信号とを合成する回路を有して構成される。
差偏波伝送受信機は、請求項１において、前記移相回路
は、前記クロック信号を入力し、所定の固定位相の信号
と可変振幅の信号とを出力する回路と、可変振幅の信号
の振幅を前記制御信号により制御する振幅制御回路と、
所定の固定位相の信号と、振幅制御回路により振幅が制
御された信号とを合成する回路を有して構成される。
【００２４】請求項８に記載のディジタル多重無線の交
差偏波伝送受信機は、請求項７において、前記振幅制御
回路は、ピンダイオードを備え、ピンダイオードの抵抗
値を前記制御信号に応じて可変制御するように構成され
る。
差偏波伝送受信機は、請求項７において、前記振幅制御
回路は、ピンダイオードを備え、ピンダイオードの抵抗
値を前記制御信号に応じて可変制御するように構成され
る。
【００２５】
【発明の実施の形態】以下図面にしたがい本発明の実施
の形態を説明する。尚、以下図において、同一または類
似のものには、同一の参照番号または参照記号を付して
説明する。
の形態を説明する。尚、以下図において、同一または類
似のものには、同一の参照番号または参照記号を付して
説明する。
【００２６】図１は、本発明にしたがうディジタル多重
無線の交差偏波伝送受信機の実施の形態を示すブロック
図である。図８の従来の交差偏波伝送受信機と基本的構
成は同じである。
無線の交差偏波伝送受信機の実施の形態を示すブロック
図である。図８の従来の交差偏波伝送受信機と基本的構
成は同じである。
【００２７】図８の従来と異なる構成は、図１におい
て、クロック位相検出回路８０１、８１１及び移相回路
８０２、８１２を有する点にある。図１に示されるよう
に、Ｈ偏波の復調されたベースバンド信号は、ケーブル
４０を通して、Ｖ偏波側の交差偏波干渉補償回路２０に
Ａ／Ｄ変換回路９０１、９０２によりデジタル信号に変
換後、入力される。
て、クロック位相検出回路８０１、８１１及び移相回路
８０２、８１２を有する点にある。図１に示されるよう
に、Ｈ偏波の復調されたベースバンド信号は、ケーブル
４０を通して、Ｖ偏波側の交差偏波干渉補償回路２０に
Ａ／Ｄ変換回路９０１、９０２によりデジタル信号に変
換後、入力される。
【００２８】更に、Ａ／Ｄ変換回路器９０１、９０２に
おける、サンプリングクロックを、Ａ／Ｄ変換後のディ
ジタルデータをもとに、クロック位相検出器８０１で最
適な位相制御信号を作り出す。そして、この制御信号に
基づきクロック位相調整回路８０２により、Ｖ偏波側の
発振器３０からの再生クロック（ＣＫ１）の位相を移相
して交差偏波干渉補償回路２０の入力アナログ信号のサ
ンプルタイミングを制御する。これにより、ベースバン
ド信号を伝送するケーブルの遅延のバラツキがあったと
しても、最大の干渉補償機能を引き出すことができる。
おける、サンプリングクロックを、Ａ／Ｄ変換後のディ
ジタルデータをもとに、クロック位相検出器８０１で最
適な位相制御信号を作り出す。そして、この制御信号に
基づきクロック位相調整回路８０２により、Ｖ偏波側の
発振器３０からの再生クロック（ＣＫ１）の位相を移相
して交差偏波干渉補償回路２０の入力アナログ信号のサ
ンプルタイミングを制御する。これにより、ベースバン
ド信号を伝送するケーブルの遅延のバラツキがあったと
しても、最大の干渉補償機能を引き出すことができる。
【００２９】また、図１において、Ｖ偏波の復調された
ベースバンド信号については、ケーブル４１を通して、
Ｈ偏波側の交差偏波干渉補償回路２１にＡ／Ｄ変換器９
１１、９１２によりデジタル信号に変換後、入力され
る。
ベースバンド信号については、ケーブル４１を通して、
Ｈ偏波側の交差偏波干渉補償回路２１にＡ／Ｄ変換器９
１１、９１２によりデジタル信号に変換後、入力され
る。
【００３０】更に、Ａ／Ｄ変換器９１１、９１２におけ
る、サンプリングクロックを、Ａ／Ｄ変換後のディジタ
ルデータをもとに、クロック位相検出器８１１で最適な
位相制御信号を作り出す。この制御信号に基づきクロッ
ク位相調整回路８１２により、Ｖ偏波側の発振器３１か
らの再生クロック（ＣＫ２）の位相を移相して、交差偏
波干渉補償回路２０の入力アナログ信号のサンプルタイ
ミングを制御する。
る、サンプリングクロックを、Ａ／Ｄ変換後のディジタ
ルデータをもとに、クロック位相検出器８１１で最適な
位相制御信号を作り出す。この制御信号に基づきクロッ
ク位相調整回路８１２により、Ｖ偏波側の発振器３１か
らの再生クロック（ＣＫ２）の位相を移相して、交差偏
波干渉補償回路２０の入力アナログ信号のサンプルタイ
ミングを制御する。
【００３１】すなわち、従来の図８に示す構成に対し
て、本発明は、クロック位相検出回路および、クロック
位相調整回路を付加することで従来装置の問題を解決し
ている。
て、本発明は、クロック位相検出回路および、クロック
位相調整回路を付加することで従来装置の問題を解決し
ている。
【００３２】図２は、クロック位相検出回路８０１、８
１１の第一の実施の形態を示すブロック図である。図で
は、共通の回路構成であるので、Ｈ偏波側のクロック位
相検出回路８０１の構成を示している。即ち、フリップ
フロップ回路１８０と、排他的論理和（ＥＸ−ＯＲ）回
路１８１を有して構成される。
１１の第一の実施の形態を示すブロック図である。図で
は、共通の回路構成であるので、Ｈ偏波側のクロック位
相検出回路８０１の構成を示している。即ち、フリップ
フロップ回路１８０と、排他的論理和（ＥＸ−ＯＲ）回
路１８１を有して構成される。
【００３３】Ａ／Ｄ変換器９０１からの最上位重みビッ
トである極性ビットＭＳＢと、誤差信号ｅが入力され
る。極性ビットＭＳＢは、フリップフロップ回路１８０
により１タイムスロット分遅延されてＥＸ−ＯＲ回路１
８１に入力される。ＥＸ−ＯＲ回路１８１からこれらの
ＥＸ−ＯＲ論理が取られ出力される。
トである極性ビットＭＳＢと、誤差信号ｅが入力され
る。極性ビットＭＳＢは、フリップフロップ回路１８０
により１タイムスロット分遅延されてＥＸ−ＯＲ回路１
８１に入力される。ＥＸ−ＯＲ回路１８１からこれらの
ＥＸ−ＯＲ論理が取られ出力される。
【００３４】図５は、かかるクロック位相検出回路８０
１、８１１の動作を説明する図である。図５は、多値デ
ジタル信号のアイパターンを示す。Ａ、Ａ’、Ｂ、
Ｂ’、Ｃ、Ｃ’は、クロックサンプリングのタイミング
であり、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’は、それぞれ１
シンボル離れたタイミングの間隔にある。
１、８１１の動作を説明する図である。図５は、多値デ
ジタル信号のアイパターンを示す。Ａ、Ａ’、Ｂ、
Ｂ’、Ｃ、Ｃ’は、クロックサンプリングのタイミング
であり、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’は、それぞれ１
シンボル離れたタイミングの間隔にある。
【００３５】今、Ａ、Ａ’のタイミングでサンプリング
されたデータを考えると、図２の構成による制御信号出
力は、“１”、“０”が５０％の確率で出力される。即
ち、Ａ、Ａ’のタイミングでサンプリングされたデータ
は、誤差信号ｅが、“０”であるので、制御信号出力
は、信号ビットの“１”、“０”に従う論理出力とな
る。したがって、制御信号出力の“１”、“０”の確率
は５０％となる。
されたデータを考えると、図２の構成による制御信号出
力は、“１”、“０”が５０％の確率で出力される。即
ち、Ａ、Ａ’のタイミングでサンプリングされたデータ
は、誤差信号ｅが、“０”であるので、制御信号出力
は、信号ビットの“１”、“０”に従う論理出力とな
る。したがって、制御信号出力の“１”、“０”の確率
は５０％となる。
【００３６】一方、Ｂ、Ｂ’のタイミングでサンプリン
グされた信号を考えると、Ｂのタイミングでの誤差信号
ｅ、Ｂ’のタイミングでの信号ビットについてＥＸ−Ｏ
Ｒ論理が取られる。
グされた信号を考えると、Ｂのタイミングでの誤差信号
ｅ、Ｂ’のタイミングでの信号ビットについてＥＸ−Ｏ
Ｒ論理が取られる。
【００３７】ここで、Ｂのタイミングで最も上部を通る
信号点をサンプリングした場合は、Ｂ’でサンプリング
される信号ビット（ＭＳＢ）は、“１”、“０”の頻度
が５０％ではなくなり、同時に前段の誤差信号ｅと相関
が出る。このため、図２の構成における出力である制御
信号は、“１”か“０”のどちらかの頻度が多くなる。
信号点をサンプリングした場合は、Ｂ’でサンプリング
される信号ビット（ＭＳＢ）は、“１”、“０”の頻度
が５０％ではなくなり、同時に前段の誤差信号ｅと相関
が出る。このため、図２の構成における出力である制御
信号は、“１”か“０”のどちらかの頻度が多くなる。
【００３８】ここで、サンプリングタイミングをＡのタ
イミングと比較して、進んでいる時（図５のＢのタイミ
ングの時）、“０”の出力頻度が多くなり（Ｂ’のタイ
ミング参照）、遅いとき（Ａのタイミングに対し、右側
となるタイミングＣの時）、“１”の頻度が多くなる
（Ｃ’のタイミング参照）。したがって、制御信号の論
理により、サンプリングタイミングが進んでいる状態
か、遅れている状態かが判断出来る。
イミングと比較して、進んでいる時（図５のＢのタイミ
ングの時）、“０”の出力頻度が多くなり（Ｂ’のタイ
ミング参照）、遅いとき（Ａのタイミングに対し、右側
となるタイミングＣの時）、“１”の頻度が多くなる
（Ｃ’のタイミング参照）。したがって、制御信号の論
理により、サンプリングタイミングが進んでいる状態
か、遅れている状態かが判断出来る。
【００３９】図３は、クロック位相検出回路の第二の実
施の形態である。図２の実施の形態では、クロック位相
検出回路８０１の入力は、ＩまたはＱチャネルのＡ／Ｄ
変換器９０１からのＭＳＢと誤差信号を用いる例であ
る。
施の形態である。図２の実施の形態では、クロック位相
検出回路８０１の入力は、ＩまたはＱチャネルのＡ／Ｄ
変換器９０１からのＭＳＢと誤差信号を用いる例であ
る。
【００４０】これに対し、図３の構成は、Ｉ及びＱチャ
ネルのＡ／Ｄ変換器９０１、９０２からの極性ビットＭ
ＳＢと誤差信号ｅを用いる例である。図３においても同
一構成となるためにＶ偏波側Ａのみ示している。
ネルのＡ／Ｄ変換器９０１、９０２からの極性ビットＭ
ＳＢと誤差信号ｅを用いる例である。図３においても同
一構成となるためにＶ偏波側Ａのみ示している。
【００４１】図３において、回路２８０、２８１は、図
２に示すクロック位相検出回路が使用可能である。回路
２８０、２８１からのＩチャネル、Ｑチャネルで作成さ
れた制御信号を抵抗Ｒ1 、Ｒ2 による合成抵抗回路によ
り平均値を求める。これにより、片チャンネルだけでな
く、Ｉ、Ｑ両チャンネルの平均化された制御信号を得る
ことができる。
２に示すクロック位相検出回路が使用可能である。回路
２８０、２８１からのＩチャネル、Ｑチャネルで作成さ
れた制御信号を抵抗Ｒ1 、Ｒ2 による合成抵抗回路によ
り平均値を求める。これにより、片チャンネルだけでな
く、Ｉ、Ｑ両チャンネルの平均化された制御信号を得る
ことができる。
【００４２】図４は、更に別のクロック位相検出回路の
実施の形態である。極性信号ＭＳＢと、誤差信号ｅをそ
れぞれフリップフロップ回路１８０、２８０を通してＥ
Ｘ−ＯＲ回路１８１、２８１に入力する。したがって遅
延延関係が異なるＥＸ−ＯＲ回路１８１、２８１からの
２つのの出力を、減算（反転して加算）することによっ
て、より正確な制御信号が得られる。
実施の形態である。極性信号ＭＳＢと、誤差信号ｅをそ
れぞれフリップフロップ回路１８０、２８０を通してＥ
Ｘ−ＯＲ回路１８１、２８１に入力する。したがって遅
延延関係が異なるＥＸ−ＯＲ回路１８１、２８１からの
２つのの出力を、減算（反転して加算）することによっ
て、より正確な制御信号が得られる。
【００４３】即ち、誤差信号ｅと極性信号ＭＳＢが、図
２において説明した遅延関係にある時は、サンプリング
クロックのタイミングがが早い時に感度が高くなる傾向
にある。逆の時（図４のフリップフロップ回路２８０と
ＥＸ−ＯＲ回路２８１による関係）は、遅い時に感度が
高くなる。したがって、両方の制御信号（ＥＸ−ＯＲ回
路１８１及び、２８１の出力）を得ることによって、均
一な感度が得られる。
２において説明した遅延関係にある時は、サンプリング
クロックのタイミングがが早い時に感度が高くなる傾向
にある。逆の時（図４のフリップフロップ回路２８０と
ＥＸ−ＯＲ回路２８１による関係）は、遅い時に感度が
高くなる。したがって、両方の制御信号（ＥＸ−ＯＲ回
路１８１及び、２８１の出力）を得ることによって、均
一な感度が得られる。
【００４４】図６は、移相回路８０２、８１２の実施の
形態であり、図７は、その動作説明図である。同一構成
であるので、図ではＶ偏波側の移相回路８０２として示
している。本回路は、発振器３０からの入力クロックＣ
ＬＫ１を、先に説明したクロック位相検出回路８０１の
出力制御信号により、位相を変化させ、出力する回路で
ある。
形態であり、図７は、その動作説明図である。同一構成
であるので、図ではＶ偏波側の移相回路８０２として示
している。本回路は、発振器３０からの入力クロックＣ
ＬＫ１を、先に説明したクロック位相検出回路８０１の
出力制御信号により、位相を変化させ、出力する回路で
ある。
【００４５】入力クロックＣＬＫ１は、ローパスフィル
タＬＰＦにより、矩形波を正弦波に変換される。その
後、ＤＣ成分が取り除かれ、一定のオフセットを加え、
トランジスタＴｒのエミッタ、コレクタ出力により、入
力クロックＣＬＫ１に対して、同相および逆相クロック
を出力する。
タＬＰＦにより、矩形波を正弦波に変換される。その
後、ＤＣ成分が取り除かれ、一定のオフセットを加え、
トランジスタＴｒのエミッタ、コレクタ出力により、入
力クロックＣＬＫ１に対して、同相および逆相クロック
を出力する。
【００４６】一方、図６において、制御信号は、低域通
過フィルタを通して演算増幅器８２０に入力される。演
算増幅器８２０の出力によりピンダイオードＶＤのバイ
アス電圧が制御される。
過フィルタを通して演算増幅器８２０に入力される。演
算増幅器８２０の出力によりピンダイオードＶＤのバイ
アス電圧が制御される。
【００４７】図７において、は、トランジスタＴｒの
エミッタに接続される容量Ｃ1 により固定的に位相をず
らされた同相出力である。は、制御電圧の大きさに対
応する演算増幅器８２０の出力により、ピンダイオード
ＶＤの抵抗成分を変化させることにより振幅が変化す
る、トランジスタＴｒのコレクタからの逆相出力であ
る。
エミッタに接続される容量Ｃ1 により固定的に位相をず
らされた同相出力である。は、制御電圧の大きさに対
応する演算増幅器８２０の出力により、ピンダイオード
ＶＤの抵抗成分を変化させることにより振幅が変化す
る、トランジスタＴｒのコレクタからの逆相出力であ
る。
【００４８】この２つの正弦波を合成点ＣＰで合成する
ことにより、逆相出力での振幅の変化によって、図示
されるような、位相の異なった正弦波、’を得るこ
とができる。正弦波、’は、更に比較器８２１によ
り、矩形波に変換され、クロックＣＬＫ01が得られる。
ことにより、逆相出力での振幅の変化によって、図示
されるような、位相の異なった正弦波、’を得るこ
とができる。正弦波、’は、更に比較器８２１によ
り、矩形波に変換され、クロックＣＬＫ01が得られる。
【００４９】
【発明の効果】以上述べたように、本発明によれば、交
差偏波干渉補償回路での誤差信号抽出の基準となる識別
信号のサンプリングタイミングをクロック位相検出回路
の出力結果でサンプリングクロックの位相を制御する。
これにより干渉補償の能力を最大限に引き出すことがで
き交差偏波干渉補償回路の性能の向上を図ることができ
る。更に、これを用いた誤り率の低い高性能のディジタ
ル多重無線の交差偏波伝送受信機が提供される。
差偏波干渉補償回路での誤差信号抽出の基準となる識別
信号のサンプリングタイミングをクロック位相検出回路
の出力結果でサンプリングクロックの位相を制御する。
これにより干渉補償の能力を最大限に引き出すことがで
き交差偏波干渉補償回路の性能の向上を図ることができ
る。更に、これを用いた誤り率の低い高性能のディジタ
ル多重無線の交差偏波伝送受信機が提供される。
【図１】本発明の交差偏波補償回路を用いたディジタル
多重無線の交差偏波伝送受信機の実施の形態を示すブロ
ック図である。
多重無線の交差偏波伝送受信機の実施の形態を示すブロ
ック図である。
【図２】図１のクロック位相検出回路の第一の実施の形
態である。
態である。
【図３】図１のクロック位相検出回路の第二の実施の形
態である。
態である。
【図４】図１のクロック位相検出回路の第三の実施の形
態である。
態である。
【図５】クロック位相検出回路の動作を説明する図であ
る。
る。
【図６】図１の移相回路の実施の形態を示す図である。
【図７】移相回路の動作を説明する図である。
【図８】従来の交差偏波補償回路を用いたディジタル多
重無線の交差偏波伝送受信機の構成を示すブロック図で
ある。
重無線の交差偏波伝送受信機の構成を示すブロック図で
ある。
１０、１１ トランスバーサルイコライザ ２０、２１ 交差偏波干渉補償回路 ５０、５１ 加算器 ６０、６１ 復調器 ４０、４１ ケーブル ３０、３１ 発振器 ７０１、７０２、７１１、７１２、９０１、９０２、９
１１、９１２Ａ／Ｄ変換器 ８０１、８１１ クロック位相検出回路 ８０２、８１２ 移相回路
１１、９１２Ａ／Ｄ変換器 ８０１、８１１ クロック位相検出回路 ８０２、８１２ 移相回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼柳 広幸 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内
Claims (8)
- 【請求項１】互いに直交する垂直偏波及び水平偏波によ
り送信される多値信号を受信するディジタル多重無線の
交差偏波伝送受信機において、 垂直偏波及び水平偏波側に受信された、該多値信号の復
調回路と、 該復調回路の出力を等化する等化回路及び互いに異なる
偏波側の該復調回路の出力を入力し、異なる偏波側から
の干渉信号を求める交差偏波干渉補償回路と、 該交差偏波干渉補償回路により求めた干渉信号を逆相で
該等化回路の出力に加算する加算回路を有し、更に、 該交差偏波干渉補償回路の入力側に、該互いに異なる偏
波側の該復調回路の出力をデジタル信号に変換するＡ／
Ｄ変換回路と、 該Ａ／Ｄ変換回路に供給され、該復調回路の出力のサン
プリングタイミングを与えるクロック信号を出力する発
振器と、 該Ａ／Ｄ変換回路の出力から該クロック信号の位相を検
出し、該位相を移相制御する制御信号を出力するクロッ
ク位相検出回路と、 該クロック位相検出回路により出力される制御信号によ
り該クロック信号の位相を移相して、該復調回路の出力
のサンプリングタイミンングを制御する移相回路を有す
ることを特徴とするディジタル多重無線の交差偏波伝送
受信機。 - 【請求項２】請求項１において、 前記クロック位相検出回路は、前記復調回路の出力に対
応する極性ビットと誤り信号を、前記Ａ／Ｄ変換回路か
ら互いに１サンプリングタイミング分遅延して入力し、
これらの排他的論理和を求めることを特徴とするディジ
タル多重無線の交差偏波伝送受信機。 - 【請求項３】請求項２において、 前記クロック位相検出回路は、前記復調回路の出力に対
応する極性ビットを１サンプリングタイミング分遅延す
るフリップフロップ回路と、該フリップフロップ回路に
より１サンプリングタイミング分遅延された極性ビット
と、前記誤り信号を入力し、これらの排他的論理和を求
める排他的論理和回路を有して構成されることを特徴と
するディジタル多重無線の交差偏波伝送受信機。 - 【請求項４】請求項１において、 前記Ａ／Ｄ変換回路は、Ｉチャネル用及びＱチャネル用
多値信号のそれぞれをデジタル信号に変換するＩチャネ
ル側Ａ／Ｄ変換回路とＱチャネル側Ａ／Ｄ変換回路を有
し、 前記クロック位相検出回路は、該Ｉチャネル側Ａ／Ｄ変
換回路とＱチャネル側Ａ／Ｄ変換回路のそれぞれの出力
における前記クロック信号の位相を検出する第一、第二
の位相検出回路を有し、 更に、該第一、第二の位相検出回路の出力の平均値を求
める回路を有することを特徴とするディジタル多重無線
の交差偏波伝送受信機。 - 【請求項５】請求項２において、 前記クロック位相検出回路は、前記復調回路の出力に対
応する極性ビットを１サンプリングタイミング分遅延す
る第一のフリップフロップ回路と、 該第一のフリップフロップ回路により１サンプリングタ
イミング分遅延された極性ビットと、前記誤り信号を入
力し、これらの排他的論理和を求める第一の排他的論理
和回路と、 該誤り信号を１サンプリングタイミング分遅延する第二
のフリップフロップ回路と、 該第二のフリップフロップ回路により１サンプリングタ
イミング分遅延された該誤り信号と、該復調回路の出力
に対応する極性ビットを入力し、これらの排他的論理和
を求める第二の排他的論理和回路と、 該第一及び、第二の排他的論理和回路の出力の平均値を
求める回路を有することを特徴とするディジタル多重無
線の交差偏波伝送受信機。 - 【請求項６】請求項４または５において、 前記平均値を求める回路は、抵抗加算回路により構成さ
れることを特徴とするディジタル多重無線の交差偏波伝
送受信機。 - 【請求項７】請求項１において、前記移相回路は、 前記クロック信号を入力し、所定の固定位相の信号と可
変振幅の信号とを出力する回路と、 該可変振幅の信号の振幅を前記制御信号により制御する
振幅制御回路と、 該所定の固定位相の信号と、該振幅制御回路により振幅
が制御された信号とを合成する回路を有して構成される
ことを特徴とするディジタル多重無線の交差偏波伝送受
信機。 - 【請求項８】請求項７において、 前記振幅制御回路は、ピンダイオードを備え、該ピンダ
イオードの抵抗値を前記制御信号に応じて可変制御する
ように構成されたことを特徴とするディジタル多重無線
の交差偏波伝送受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1389696A JPH09214461A (ja) | 1996-01-30 | 1996-01-30 | ディジタル多重無線の交差偏波伝送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1389696A JPH09214461A (ja) | 1996-01-30 | 1996-01-30 | ディジタル多重無線の交差偏波伝送受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09214461A true JPH09214461A (ja) | 1997-08-15 |
Family
ID=11845946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1389696A Pending JPH09214461A (ja) | 1996-01-30 | 1996-01-30 | ディジタル多重無線の交差偏波伝送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09214461A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731704B1 (en) | 1999-08-20 | 2004-05-04 | Fujitsu Limited | Apparatus and bit-shift method for eliminating interference of cross polarization |
| JP2012522442A (ja) * | 2009-03-30 | 2012-09-20 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 無線アプリケーションのためのｘｐｉｃの構成における変復調装置間の通信 |
| JP5317021B2 (ja) * | 2007-11-30 | 2013-10-16 | 日本電気株式会社 | 無線通信システム、受信装置、送信装置、無線通信方法、受信方法、及び送信方法 |
| WO2020038557A1 (en) * | 2018-08-21 | 2020-02-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio unit and radio link transceiver for cross-polar signal transfer |
-
1996
- 1996-01-30 JP JP1389696A patent/JPH09214461A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731704B1 (en) | 1999-08-20 | 2004-05-04 | Fujitsu Limited | Apparatus and bit-shift method for eliminating interference of cross polarization |
| JP5317021B2 (ja) * | 2007-11-30 | 2013-10-16 | 日本電気株式会社 | 無線通信システム、受信装置、送信装置、無線通信方法、受信方法、及び送信方法 |
| JP2012522442A (ja) * | 2009-03-30 | 2012-09-20 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 無線アプリケーションのためのｘｐｉｃの構成における変復調装置間の通信 |
| WO2020038557A1 (en) * | 2018-08-21 | 2020-02-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio unit and radio link transceiver for cross-polar signal transfer |
| US11233573B2 (en) | 2018-08-21 | 2022-01-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio unit and radio link transceiver for cross-polar signal transfer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202901A (en) | Digital discriminator for pulse shaped π/4 shifted differentially encoded quadrature phase shift keying | |
| US5151926A (en) | Sample timing and carrier frequency estimation circuit for sine-cosine detectors | |
| US5283815A (en) | Tangental type differential detector for pulse shaped PI/4 shifted differentially encoded quadrature phase shift keying | |
| US5805643A (en) | Diversity receiver system used in digital communication | |
| US5789988A (en) | Clock recovery circuit for QAM demodulator | |
| CA1215430A (en) | Cross-polarization distortion canceller for use in digital radio communication receiver | |
| US8509360B2 (en) | Pulse radio receiver | |
| US6205170B1 (en) | Transmission/reception unit with bidirectional equalization | |
| US6111910A (en) | Maximal correlation symbol estimation demodulator | |
| KR900002330B1 (ko) | 무선 수신기 | |
| JPH1117762A (ja) | 交差偏波間干渉補償機能を備えた復調器 | |
| JPS63142938A (ja) | 通信システムに用いられる受信装置 | |
| AU4964490A (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US7486748B2 (en) | Method and system for signal quality measurement based on mean phase error magnitude of a signal | |
| US5200977A (en) | Terminal unit apparatus for time division multiplexing access communications system | |
| EP0246055A2 (en) | Digital communication system | |
| US6175591B1 (en) | Radio receiving apparatus | |
| KR19990030056A (ko) | 디지털 전송 신호 수신기용 샘플링 제어 루프 | |
| JPH09214461A (ja) | ディジタル多重無線の交差偏波伝送受信機 | |
| EP0252500A2 (en) | 8-Phase phase-shift keying demodulator | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JPH06232939A (ja) | フレーム同期回路 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| EP1143676B1 (en) | Diversity receiver free from decoding error, and clock regeneration circuit for diversity receiver | |
| JP3427778B2 (ja) | 搬送波制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011106 |