JPH09218731A - マイクロプロセッサのパワーエスティメータ - Google Patents
マイクロプロセッサのパワーエスティメータInfo
- Publication number
- JPH09218731A JPH09218731A JP8022811A JP2281196A JPH09218731A JP H09218731 A JPH09218731 A JP H09218731A JP 8022811 A JP8022811 A JP 8022811A JP 2281196 A JP2281196 A JP 2281196A JP H09218731 A JPH09218731 A JP H09218731A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- power consumption
- instructions
- executed
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 この発明は、複数のメモリを備えたマイクロ
プロセッサにおける命令レベルでの消費電力の評価精度
を向上させることを課題とする。 【解決手段】 この発明は、複数のキャッシュメモリ
２，３，４を備えたマイクロプロセッサの消費電力を、
命令のアセンブラ記述から求めるパワーエスティメータ
において、ＣＰＵ５で実行される命令がメインメモリ１
から読み込まれる場合の消費電力値とキャッシュメモリ
２，３，４から読み込まれる場合の消費電力値を求め、
命令がメインメモリ１又はいずれのキャッシュメモリ
２，３，４から読み込まれるかを判別し、判別結果にそ
れぞれのメモリに対して求められた消費電力値を対応さ
せて消費電力を求めることを特徴とする。
プロセッサにおける命令レベルでの消費電力の評価精度
を向上させることを課題とする。 【解決手段】 この発明は、複数のキャッシュメモリ
２，３，４を備えたマイクロプロセッサの消費電力を、
命令のアセンブラ記述から求めるパワーエスティメータ
において、ＣＰＵ５で実行される命令がメインメモリ１
から読み込まれる場合の消費電力値とキャッシュメモリ
２，３，４から読み込まれる場合の消費電力値を求め、
命令がメインメモリ１又はいずれのキャッシュメモリ
２，３，４から読み込まれるかを判別し、判別結果にそ
れぞれのメモリに対して求められた消費電力値を対応さ
せて消費電力を求めることを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、複数のメモリを
備えたマイクロプロセッサにおける命令レベルでの消費
電力を、命令のアセンブラ記述から評価するマイクロプ
ロセッサのパワーエスティメータに関する。
備えたマイクロプロセッサにおける命令レベルでの消費
電力を、命令のアセンブラ記述から評価するマイクロプ
ロセッサのパワーエスティメータに関する。
【０００２】
【従来の技術】近年、コンピュータ技術ならびに半導体
集積回路の飛躍的な発展により、電子機器、特にパーソ
ナルコンピュータの小型化及び携帯化が進んでいる。こ
のような傾向において、マイクロプロセッサの処理スピ
ードの向上とともに低消費電力化が極めて重要な課題に
なっている。低消費電力化を達成するにあたっては、マ
イクロプロセッサを設計する際に消費電力を正確に評価
する必要がある。
集積回路の飛躍的な発展により、電子機器、特にパーソ
ナルコンピュータの小型化及び携帯化が進んでいる。こ
のような傾向において、マイクロプロセッサの処理スピ
ードの向上とともに低消費電力化が極めて重要な課題に
なっている。低消費電力化を達成するにあたっては、マ
イクロプロセッサを設計する際に消費電力を正確に評価
する必要がある。
【０００３】従来では、例えば文献「Vivek Tiwari, Sh
arad Malik, Andrew Wolfe :“Power Analysis of Embe
dded Software :A First Step towards Software Powe
r Minimization”,IN IEEE-94,PP.384-390(1994)」に記
載されているように、ソフトウェアを含めたマイクロプ
ロセッサの消費電力評価方法が知られている。
arad Malik, Andrew Wolfe :“Power Analysis of Embe
dded Software :A First Step towards Software Powe
r Minimization”,IN IEEE-94,PP.384-390(1994)」に記
載されているように、ソフトウェアを含めたマイクロプ
ロセッサの消費電力評価方法が知られている。
【０００４】この評価手法は、実際に命令がマイクロプ
ロセッサで実行される際に実行される命令の種類に着目
して消費電力を見積もる手法である。すなわち、マイク
ロプロセッサで実行されるそれぞれ異なる命令毎に予め
消費電力を求めておき、マイクロプロセッサで実行され
るプログラムのアセンブラ記述のレベルで、予め命令毎
に求めておいた消費電力をそれぞれの命令に適用してマ
イクロプロセッサでプログラムが実行された際の総消費
電力量を見積もろうというものである。
ロセッサで実行される際に実行される命令の種類に着目
して消費電力を見積もる手法である。すなわち、マイク
ロプロセッサで実行されるそれぞれ異なる命令毎に予め
消費電力を求めておき、マイクロプロセッサで実行され
るプログラムのアセンブラ記述のレベルで、予め命令毎
に求めておいた消費電力をそれぞれの命令に適用してマ
イクロプロセッサでプログラムが実行された際の総消費
電力量を見積もろうというものである。
【０００５】
【発明が解決しようとする課題】以上説明したように、
マイクロプロセッサにおける従来の消費電力評価方法に
あっては、ソフトウェアを考慮して見積もる手法が知ら
れていた。しかし、この手法においては、マイクロプロ
セッサのキャッシュメモリに関しては考慮されていなか
った。すなわち、消費電力の評価手法において、処理ス
ピードを向上させる観点から階層化された複数のキャッ
シュメモリを備えたマイクロプロセッサと、このような
構成を備えていないマイクロプロセッサとで区別がなさ
れていなかった。
マイクロプロセッサにおける従来の消費電力評価方法に
あっては、ソフトウェアを考慮して見積もる手法が知ら
れていた。しかし、この手法においては、マイクロプロ
セッサのキャッシュメモリに関しては考慮されていなか
った。すなわち、消費電力の評価手法において、処理ス
ピードを向上させる観点から階層化された複数のキャッ
シュメモリを備えたマイクロプロセッサと、このような
構成を備えていないマイクロプロセッサとで区別がなさ
れていなかった。
【０００６】キャッシュメモリは、一般的にアクセスス
ピードや記憶容量といった構成上の相違によって命令が
アクセスされる際の消費電力が異なる。このため、複数
のキャッシュメモリの内、命令がいずれのキャッシュメ
モリから読み込まれるかによって消費電力が異なること
になる。しかしがら、従来の手法にあっては、すべての
キャッシュメモリにおいて区別することなく同一の消費
電力を用いていたため、マイクロプロセッサの命令レベ
ルでの消費電力を正確に評価することが困難であるとい
った不具合を招いていた。
ピードや記憶容量といった構成上の相違によって命令が
アクセスされる際の消費電力が異なる。このため、複数
のキャッシュメモリの内、命令がいずれのキャッシュメ
モリから読み込まれるかによって消費電力が異なること
になる。しかしがら、従来の手法にあっては、すべての
キャッシュメモリにおいて区別することなく同一の消費
電力を用いていたため、マイクロプロセッサの命令レベ
ルでの消費電力を正確に評価することが困難であるとい
った不具合を招いていた。
【０００７】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、複数のメモリ
を備えたマイクロプロセッサにおける命令レベルでの消
費電力の評価精度を向上させたマイクロプロセッサのパ
ワーエスティメータを提供することにある。
たものであり、その目的とするところは、複数のメモリ
を備えたマイクロプロセッサにおける命令レベルでの消
費電力の評価精度を向上させたマイクロプロセッサのパ
ワーエスティメータを提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、ＣＰＵ（演算ユニット）
と、前記ＣＰＵに読み込まれて実行される命令が格納さ
れる複数のメモリを備えたマイクロプロセッサにおける
命令実行時の消費電力を、実行される命令のアセンブラ
記述から求めるマイクロプロセッサのパワーエスティメ
ータにおいて、前記ＣＰＵで実行される命令が前記複数
のメモリから読み込まれる場合の消費電力値を前記メモ
リのそれぞれに対して求める手段と、前記ＣＰＵで実行
される命令が前記複数のメモリのいずれのメモリから読
み込まれるかを判別する手段と、読み込まれる命令が格
納されたメモリの判別結果に前記それぞれのメモリに対
して求められた消費電力値を対応させてマイクロプロセ
ッサの消費電力を求める手段とを有して構成される。
に、請求項１記載の発明は、ＣＰＵ（演算ユニット）
と、前記ＣＰＵに読み込まれて実行される命令が格納さ
れる複数のメモリを備えたマイクロプロセッサにおける
命令実行時の消費電力を、実行される命令のアセンブラ
記述から求めるマイクロプロセッサのパワーエスティメ
ータにおいて、前記ＣＰＵで実行される命令が前記複数
のメモリから読み込まれる場合の消費電力値を前記メモ
リのそれぞれに対して求める手段と、前記ＣＰＵで実行
される命令が前記複数のメモリのいずれのメモリから読
み込まれるかを判別する手段と、読み込まれる命令が格
納されたメモリの判別結果に前記それぞれのメモリに対
して求められた消費電力値を対応させてマイクロプロセ
ッサの消費電力を求める手段とを有して構成される。
【０００９】請求項２記載の発明は、請求項１記載のマ
イクロプロセッサのパワーエスティメータにおいて、前
記ＣＰＵで実行される命令が第１のキャッシュメモリか
ら前記ＣＰＵに読み込まれると同時に、前記第１のキャ
ッシュメモリよりも高速で容量が少なくｍ個の命令を格
納できる第２のキャッシュメモリに第１のキャッシュメ
モリから前記ＣＰＵに読み込まれた命令を含んで以降に
続く最大ｍ個の命令が格納され、前記第２のキャッシュ
メモリに格納された命令がすべて実行されるまで前記第
２のキャッシュメモリから前記ＣＰＵに命令が読み込ま
れて命令が実行される動作が反復される場合に、前記Ｃ
ＰＵで実行される命令が前記第１のキャッシュメモリか
ら読み込まれる場合の第１の消費電力値を求め、前記Ｃ
ＰＵで実行される命令が前記第２のキャッシュメモリか
ら読み込まれる場合の第２の消費電力値を求め、命令の
読み込みが開始された後、ｍ命令毎の命令の実行には前
記第１の消費電力値を使用し、他の命令の実行には前記
第２の消費電力値を使用してマイクロプロセッサの消費
電力を求めて構成される。
イクロプロセッサのパワーエスティメータにおいて、前
記ＣＰＵで実行される命令が第１のキャッシュメモリか
ら前記ＣＰＵに読み込まれると同時に、前記第１のキャ
ッシュメモリよりも高速で容量が少なくｍ個の命令を格
納できる第２のキャッシュメモリに第１のキャッシュメ
モリから前記ＣＰＵに読み込まれた命令を含んで以降に
続く最大ｍ個の命令が格納され、前記第２のキャッシュ
メモリに格納された命令がすべて実行されるまで前記第
２のキャッシュメモリから前記ＣＰＵに命令が読み込ま
れて命令が実行される動作が反復される場合に、前記Ｃ
ＰＵで実行される命令が前記第１のキャッシュメモリか
ら読み込まれる場合の第１の消費電力値を求め、前記Ｃ
ＰＵで実行される命令が前記第２のキャッシュメモリか
ら読み込まれる場合の第２の消費電力値を求め、命令の
読み込みが開始された後、ｍ命令毎の命令の実行には前
記第１の消費電力値を使用し、他の命令の実行には前記
第２の消費電力値を使用してマイクロプロセッサの消費
電力を求めて構成される。
【００１０】請求項３記載の発明は、請求項２記載のマ
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令が実行される場合に、前記
命令の実行が開始された後、ｍ命令毎の命令の実行には
前記第１の消費電力値を使用し、他の命令の実行には前
記第２の消費電力値を使用してマイクロプロセッサの消
費電力を求めて構成される。
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令が実行される場合に、前記
命令の実行が開始された後、ｍ命令毎の命令の実行には
前記第１の消費電力値を使用し、他の命令の実行には前
記第２の消費電力値を使用してマイクロプロセッサの消
費電力を求めて構成される。
【００１１】請求項４記載の発明は、請求項２記載のマ
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令の実行が開始された後、前
記命令の次の命令以降に続く０又はｍ個未満の命令の実
行には前記第２の消費電力値を使用し、その後に続くｍ
命令毎の命令の実行には前記第１の消費電力値を使用
し、他の命令の実行には前記第２の消費電力値を使用し
てマイクロプロセッサの消費電力を求めて構成される。
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令の実行が開始された後、前
記命令の次の命令以降に続く０又はｍ個未満の命令の実
行には前記第２の消費電力値を使用し、その後に続くｍ
命令毎の命令の実行には前記第１の消費電力値を使用
し、他の命令の実行には前記第２の消費電力値を使用し
てマイクロプロセッサの消費電力を求めて構成される。
【００１２】請求項５記載の発明は、請求項２記載のマ
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令の実行が開始されて、前記
命令に続けて記述されている命令を１又は複数個実行し
た後命令順序が変更される場合に、前記命令に続けて記
述されている命令が複数個実行されてｍ命令毎の命令の
実行には前記第１の消費電力値を使用し、他の命令の実
行には前記第２の消費電力値を使用してマイクロプロセ
ッサの消費電力を求めて構成される。
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令の実行が開始されて、前記
命令に続けて記述されている命令を１又は複数個実行し
た後命令順序が変更される場合に、前記命令に続けて記
述されている命令が複数個実行されてｍ命令毎の命令の
実行には前記第１の消費電力値を使用し、他の命令の実
行には前記第２の消費電力値を使用してマイクロプロセ
ッサの消費電力を求めて構成される。
【００１３】請求項６記載の発明は、請求項２記載のマ
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令の実行が開始されて、前記
命令に続けて記述されている命令を複数個実行した後命
令順序が変更される場合に、前記命令に続けて記述され
ている命令が１又は複数個実行されて次の命令以降に続
く０又はｍ個未満の命令の実行には前記第２の消費電力
値を使用し、その後に続くｍ命令毎の命令の実行には前
記第１の消費電力値を使用し、他の命令の実行には前記
第２の消費電力値を使用してマイクロプロセッサの消費
電力を求めて構成される。
イクロプロセッサのパワーエスティメータにおいて、ブ
ランチ命令、ジャンプ命令、例外処理命令等の一連の命
令の実行順序を変更する命令の実行が開始されて、前記
命令に続けて記述されている命令を複数個実行した後命
令順序が変更される場合に、前記命令に続けて記述され
ている命令が１又は複数個実行されて次の命令以降に続
く０又はｍ個未満の命令の実行には前記第２の消費電力
値を使用し、その後に続くｍ命令毎の命令の実行には前
記第１の消費電力値を使用し、他の命令の実行には前記
第２の消費電力値を使用してマイクロプロセッサの消費
電力を求めて構成される。
【００１４】請求項７記載の発明は、請求項１記載のマ
イクロプロセッサのパワーエスティメータにおいて、前
記ＣＰＵで実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令の数ならびに前記メモリの容量に基づいて、前
記メモリから読み込まれる命令の回数を前記それぞれの
メモリに対して求め、前記メモリに対して求められた回
数とこのメモリに対応して求められた消費電力値との積
を前記それぞれのメモリに対して求め、前記それぞれの
メモリに対して求められた回数と消費電力との積の和を
求めてマイクロプロセッサの消費電力を求めて構成され
る。
イクロプロセッサのパワーエスティメータにおいて、前
記ＣＰＵで実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令の数ならびに前記メモリの容量に基づいて、前
記メモリから読み込まれる命令の回数を前記それぞれの
メモリに対して求め、前記メモリに対して求められた回
数とこのメモリに対応して求められた消費電力値との積
を前記それぞれのメモリに対して求め、前記それぞれの
メモリに対して求められた回数と消費電力との積の和を
求めてマイクロプロセッサの消費電力を求めて構成され
る。
【００１５】請求項８記載の発明は、請求項１記載のマ
イクロプロセッサのパワーエスティメータにおいて、前
記ＣＰＵで実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令が発生する確率ならびに前記メモリの容量に基
づいて、前記メモリから読み込まれる命令の回数を前記
それぞれのメモリに対して求め、前記メモリに対して求
められた回数とこのメモリに対応して求められた消費電
力値との積を前記それぞれのメモリに対して求め、前記
それぞれのメモリに対して求められた回数と消費電力と
の積の和を求めてマイクロプロセッサの消費電力を求め
て構成される。
イクロプロセッサのパワーエスティメータにおいて、前
記ＣＰＵで実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令が発生する確率ならびに前記メモリの容量に基
づいて、前記メモリから読み込まれる命令の回数を前記
それぞれのメモリに対して求め、前記メモリに対して求
められた回数とこのメモリに対応して求められた消費電
力値との積を前記それぞれのメモリに対して求め、前記
それぞれのメモリに対して求められた回数と消費電力と
の積の和を求めてマイクロプロセッサの消費電力を求め
て構成される。
【００１６】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
施形態を説明する。
【００１７】図１は請求項１記載の発明の一実施形態に
係るマイクロプロセッサのパワーエスティメータが消費
電力を評価するマイクロプロセッサの一構成を示す図で
ある。
係るマイクロプロセッサのパワーエスティメータが消費
電力を評価するマイクロプロセッサの一構成を示す図で
ある。
【００１８】請求項１記載の発明のマイクロプロセッサ
のパワーエスティメータは、ＣＰＵ（演算ユニット）
と、ＣＰＵに読み込まれて実行される命令が格納される
複数のメモリを備えたマイクロプロセッサにおける命令
実行時の消費電力を、実行される命令のアセンブラ記述
から求めるものであり、ＣＰＵで実行される命令が複数
のメモリから読み込まれる場合の消費電力値をメモリの
それぞれに対して求める手段と、ＣＰＵで実行される命
令が複数のメモリのいずれのメモリから読み込まれるか
を判別する手段と、読み込まれる命令が格納されたメモ
リの判別結果にそれぞれのメモリに対して求められた消
費電力値を対応させて命令がＣＰＵで実行される際の消
費電力を求める手段とを有しており、マイクロコンピュ
ータを使用した評価用のツールとして実現される。
のパワーエスティメータは、ＣＰＵ（演算ユニット）
と、ＣＰＵに読み込まれて実行される命令が格納される
複数のメモリを備えたマイクロプロセッサにおける命令
実行時の消費電力を、実行される命令のアセンブラ記述
から求めるものであり、ＣＰＵで実行される命令が複数
のメモリから読み込まれる場合の消費電力値をメモリの
それぞれに対して求める手段と、ＣＰＵで実行される命
令が複数のメモリのいずれのメモリから読み込まれるか
を判別する手段と、読み込まれる命令が格納されたメモ
リの判別結果にそれぞれのメモリに対して求められた消
費電力値を対応させて命令がＣＰＵで実行される際の消
費電力を求める手段とを有しており、マイクロコンピュ
ータを使用した評価用のツールとして実現される。
【００１９】なお、消費電力が評価されるマイクロプロ
セッサに含まれる上記メモリは、メインメモリ、キャッ
シュメモリ、バッファメモリ、命令キュー等の様々な種
類のメモリである。
セッサに含まれる上記メモリは、メインメモリ、キャッ
シュメモリ、バッファメモリ、命令キュー等の様々な種
類のメモリである。
【００２０】ここで、図１に示すマイクロプロセッサに
おける消費電力評価の作用を説明するにあたって、理解
を容易にするために、図１に示す構成に対して、図２に
示すようにキャッシュメモリの個数を２つとし、キャッ
シュ６とキャッシュ６より高速なバッファ７とし、バッ
ファ７が読み込める命令数を４とした構成のマイクロプ
ロセッサを用いて説明する。
おける消費電力評価の作用を説明するにあたって、理解
を容易にするために、図１に示す構成に対して、図２に
示すようにキャッシュメモリの個数を２つとし、キャッ
シュ６とキャッシュ６より高速なバッファ７とし、バッ
ファ７が読み込める命令数を４とした構成のマイクロプ
ロセッサを用いて説明する。
【００２１】この実施形態は、ＣＰＵ５で実行される命
令が第１のキャッシュメモリとなるキャッシュ６からＣ
ＰＵ５に読み込まれると同時に、キャッシュ６よりも高
速で容量が少なく４個の命令を格納できる第２のキャッ
シュメモリとなるバッファ７にキャッシュ６からＣＰＵ
５に読み込まれた命令を含んで以降に続く最大４個の命
令が格納され、バッファ７に格納された命令がすべて実
行されるまでバッファ７からＣＰＵ５に命令が読み込ま
れて命令が実行される動作が反復される場合に、ＣＰＵ
５で実行される命令がキャッシュ６から読み込まれる場
合の第１の消費電力値を求め、ＣＰＵ５で実行される命
令がバッファ７から読み込まれる場合の第２の消費電力
値を求め、命令の読み込みが開始された後、４命令毎の
命令の実行には第１の消費電力値を使用し、他の命令の
実行には第２の消費電力値を使用してマイクロプロセッ
サの消費電力を求めるようにしたことを特徴とするもの
である。
令が第１のキャッシュメモリとなるキャッシュ６からＣ
ＰＵ５に読み込まれると同時に、キャッシュ６よりも高
速で容量が少なく４個の命令を格納できる第２のキャッ
シュメモリとなるバッファ７にキャッシュ６からＣＰＵ
５に読み込まれた命令を含んで以降に続く最大４個の命
令が格納され、バッファ７に格納された命令がすべて実
行されるまでバッファ７からＣＰＵ５に命令が読み込ま
れて命令が実行される動作が反復される場合に、ＣＰＵ
５で実行される命令がキャッシュ６から読み込まれる場
合の第１の消費電力値を求め、ＣＰＵ５で実行される命
令がバッファ７から読み込まれる場合の第２の消費電力
値を求め、命令の読み込みが開始された後、４命令毎の
命令の実行には第１の消費電力値を使用し、他の命令の
実行には第２の消費電力値を使用してマイクロプロセッ
サの消費電力を求めるようにしたことを特徴とするもの
である。
【００２２】図２に示す構成のマイクロプロセッサにお
いて、図３に示すようにＣＰＵ５で実行される命令をメ
インメモリ１から読み込むか（ルートＡ）、キャッシュ
６から読み込むか（ルートＢ）、又はバッファ７から読
み込むか（ルートＣ）を区別した消費電力値データを求
めておき、命令が実際に実行される時に、いずれから読
み込まれるかを判断して、それに見合う消費電力値デー
タを使用することによって消費電力値を見積もるように
している。
いて、図３に示すようにＣＰＵ５で実行される命令をメ
インメモリ１から読み込むか（ルートＡ）、キャッシュ
６から読み込むか（ルートＢ）、又はバッファ７から読
み込むか（ルートＣ）を区別した消費電力値データを求
めておき、命令が実際に実行される時に、いずれから読
み込まれるかを判断して、それに見合う消費電力値デー
タを使用することによって消費電力値を見積もるように
している。
【００２３】次に、請求項３に記載された発明の一実施
形態に係るパワーエスティメータを説明する。
形態に係るパワーエスティメータを説明する。
【００２４】この実施形態のパワーエスティメータは、
上記実施形態の特徴に加えて、ブランチ命令、ジャンプ
命令、例外処理命令等の一連の命令の実行順序を変更す
る命令が実行される場合に、命令の実行が開始された
後、４命令毎の命令の実行には第１の消費電力値を使用
し、他の命令の実行には第２の消費電力値を使用してマ
イクロプロセッサの消費電力を求めるようにしたことを
特徴とするものである。
上記実施形態の特徴に加えて、ブランチ命令、ジャンプ
命令、例外処理命令等の一連の命令の実行順序を変更す
る命令が実行される場合に、命令の実行が開始された
後、４命令毎の命令の実行には第１の消費電力値を使用
し、他の命令の実行には第２の消費電力値を使用してマ
イクロプロセッサの消費電力を求めるようにしたことを
特徴とするものである。
【００２５】対象とするマイクロプロセッサの動作は、
例えば図４に示す命令群を実行する時は、図５に示すよ
うにループの１巡目ではメインメモリ１から命令をキャ
ッシュ６に保存すると同時に、ＣＰＵ５で命令を実行す
る。この時、キャッシュ６内には図６に示すように命令
が格納される。
例えば図４に示す命令群を実行する時は、図５に示すよ
うにループの１巡目ではメインメモリ１から命令をキャ
ッシュ６に保存すると同時に、ＣＰＵ５で命令を実行す
る。この時、キャッシュ６内には図６に示すように命令
が格納される。
【００２６】次に、ジャンプ命令にて再度、同じ命令群
が実行される時、実行命令は、メインメモリ１からでは
なく、キャッシュ６から読み込まれることになる。この
時、実行速度向上のため、図７に示すようにバッファ７
へ一度に４つの命令が同時に読み込まれ（ルートＢ）、
それ以降、バッファ７内の命令がなくなるまでバッファ
７からＣＰＵ５に命令が読み込まれる（ルートＣ）。
が実行される時、実行命令は、メインメモリ１からでは
なく、キャッシュ６から読み込まれることになる。この
時、実行速度向上のため、図７に示すようにバッファ７
へ一度に４つの命令が同時に読み込まれ（ルートＢ）、
それ以降、バッファ７内の命令がなくなるまでバッファ
７からＣＰＵ５に命令が読み込まれる（ルートＣ）。
【００２７】この時、ルート（Ｂ）を通る場合は、大き
な電力が消費されるキャッシュ６が動作するため、大き
な消費電力となり、ルート（Ｃ）を通る場合は、キャッ
シュ６が動作するときよりは小さな電力が消費されるバ
ッファ７が動作するため、小さな消費電力となる。この
ため、このキャッシュ６に既に読み込まれている命令実
行時の消費電力を見積もるために、キャッシュ６から命
令を読み込んだ時の消費電力値と、バッファ７から命令
を読み込んだ時の消費電力値を予め求めておき、図８に
示すように、キャッシュ６から一度にバッファ７へ読み
込む命令数がｍ（この実施例では４）個ならば、ｍ命令
おきにキャッシュ６から読み込んだ時の消費電力値を使
用し、それ以外の命令に対しては、バッファ７から読み
込んだ時の消費電力値を使用することを特徴としてい
る。
な電力が消費されるキャッシュ６が動作するため、大き
な消費電力となり、ルート（Ｃ）を通る場合は、キャッ
シュ６が動作するときよりは小さな電力が消費されるバ
ッファ７が動作するため、小さな消費電力となる。この
ため、このキャッシュ６に既に読み込まれている命令実
行時の消費電力を見積もるために、キャッシュ６から命
令を読み込んだ時の消費電力値と、バッファ７から命令
を読み込んだ時の消費電力値を予め求めておき、図８に
示すように、キャッシュ６から一度にバッファ７へ読み
込む命令数がｍ（この実施例では４）個ならば、ｍ命令
おきにキャッシュ６から読み込んだ時の消費電力値を使
用し、それ以外の命令に対しては、バッファ７から読み
込んだ時の消費電力値を使用することを特徴としてい
る。
【００２８】一方、上述した命令の実行において、ジャ
ンプ、ブランチ、例外処理命令等の一連の命令の実行順
序を変更する命令によって、バッファ７に読み込んだ命
令全てを実行せずに、他の命令を実行することになる場
合がある。
ンプ、ブランチ、例外処理命令等の一連の命令の実行順
序を変更する命令によって、バッファ７に読み込んだ命
令全てを実行せずに、他の命令を実行することになる場
合がある。
【００２９】例えば、図４に示す命令群を実行している
図８に示す命令の流れの続きを図９に示すと、ジャンプ
命令によって、バッファ７に読み込まれた命令ではない
命令が実行されることになる。このような場合に対応し
て、ｍ命令おきにキャッシュ６から読み込んだ時の消費
電力値を追加して、ジャンプ、ブランチ、例外処理命令
等が行われた場合、その次に実行される命令の消費電力
値はキャッシュ６から読み込まれた時の値を使用し、そ
れ以降、ｍ命令おきにキャッシュ６から読み込まれた時
の値を使用、それ以外の命令に対しては、バッファ７か
ら読み込んだ時の値を使用するようにしている。
図８に示す命令の流れの続きを図９に示すと、ジャンプ
命令によって、バッファ７に読み込まれた命令ではない
命令が実行されることになる。このような場合に対応し
て、ｍ命令おきにキャッシュ６から読み込んだ時の消費
電力値を追加して、ジャンプ、ブランチ、例外処理命令
等が行われた場合、その次に実行される命令の消費電力
値はキャッシュ６から読み込まれた時の値を使用し、そ
れ以降、ｍ命令おきにキャッシュ６から読み込まれた時
の値を使用、それ以外の命令に対しては、バッファ７か
ら読み込んだ時の値を使用するようにしている。
【００３０】次に、請求項４記載の発明の一実施形態に
係るパワーエスティメータを説明する。
係るパワーエスティメータを説明する。
【００３１】この実施形態の特徴とするところは、図２
に示すマイクロプロセッサの消費電力を評価する場合
に、ブランチ命令、ジャンプ命令、例外処理命令等の一
連の命令の実行順序を変更する変更命令の実行が開始さ
れた後、変更命令の次の命令以降に続く０又はｍ個未満
の命令の実行にはバッファ７から読み込まれる場合の消
費電力値（第２の消費電力値）を使用し、その後に続く
ｍ命令毎の命令の実行にはキャッシュメモリ６から読み
込まれる場合の消費電力値（第１の消費電力値）を使用
し、他の命令の実行には前記第２の消費電力値を使用し
てマイクロプロセッサの消費電力を求めるようにしたこ
とにある。
に示すマイクロプロセッサの消費電力を評価する場合
に、ブランチ命令、ジャンプ命令、例外処理命令等の一
連の命令の実行順序を変更する変更命令の実行が開始さ
れた後、変更命令の次の命令以降に続く０又はｍ個未満
の命令の実行にはバッファ７から読み込まれる場合の消
費電力値（第２の消費電力値）を使用し、その後に続く
ｍ命令毎の命令の実行にはキャッシュメモリ６から読み
込まれる場合の消費電力値（第１の消費電力値）を使用
し、他の命令の実行には前記第２の消費電力値を使用し
てマイクロプロセッサの消費電力を求めるようにしたこ
とにある。
【００３２】例えば図１６（それぞれの数字は命令を表
し、ｊｕｍｐ３は命令３にジャンプする命令を表す）に
示すように、キャッシュメモリに格納された命令を実行
する場合に、請求項３記載の発明の一実施形態では図１
７に示す実行順序にしたがって命令が実行されるのに対
して、この実施形態では図１８に示すように、ｊｕｍｐ
３命令（変更命令）の実行後ｊｕｍｐ３命令の次の命令
（命令３）はキャッシュメモリ６から読み込まれ、この
命令（命令３）以降の１つの命令（命令４）はバッファ
７から読み込まれ、その後に続く４（＝ｍ）命令毎にキ
ャッシュメモリ６から読み込まれる。これは、図１６に
示すキャッシュメモリ６からバッファ７への読み込みが
キャッシュメモリ６の１行毎に行われるためである。
し、ｊｕｍｐ３は命令３にジャンプする命令を表す）に
示すように、キャッシュメモリに格納された命令を実行
する場合に、請求項３記載の発明の一実施形態では図１
７に示す実行順序にしたがって命令が実行されるのに対
して、この実施形態では図１８に示すように、ｊｕｍｐ
３命令（変更命令）の実行後ｊｕｍｐ３命令の次の命令
（命令３）はキャッシュメモリ６から読み込まれ、この
命令（命令３）以降の１つの命令（命令４）はバッファ
７から読み込まれ、その後に続く４（＝ｍ）命令毎にキ
ャッシュメモリ６から読み込まれる。これは、図１６に
示すキャッシュメモリ６からバッファ７への読み込みが
キャッシュメモリ６の１行毎に行われるためである。
【００３３】次に、請求項５記載の発明の一実施形態に
係るパワーエスティメータを説明する。
係るパワーエスティメータを説明する。
【００３４】この実施形態の特徴とするところは、図２
に示すマイクロプロセッサの消費電力を評価し、ブラン
チ命令、ジャンプ命令、例外処理命令等の一連の命令の
実行順序を変更する変更命令の実行が開始されて、変更
命令に続けて記述されている命令を１又は複数個実行し
た後命令順序が変更される場合に、変更命令に続けて記
述されている命令が複数個実行されてｍ命令毎の命令の
実行にはキャッシュメモリから読み込まれる場合の消費
電力値（第１の消費電力値）を使用し、他の命令の実行
にはバッファ７から読み込まれる場合の消費電力値（第
２の消費電力値）を使用してマイクロプロセッサの消費
電力を求めるようにしたことにある。
に示すマイクロプロセッサの消費電力を評価し、ブラン
チ命令、ジャンプ命令、例外処理命令等の一連の命令の
実行順序を変更する変更命令の実行が開始されて、変更
命令に続けて記述されている命令を１又は複数個実行し
た後命令順序が変更される場合に、変更命令に続けて記
述されている命令が複数個実行されてｍ命令毎の命令の
実行にはキャッシュメモリから読み込まれる場合の消費
電力値（第１の消費電力値）を使用し、他の命令の実行
にはバッファ７から読み込まれる場合の消費電力値（第
２の消費電力値）を使用してマイクロプロセッサの消費
電力を求めるようにしたことにある。
【００３５】例えば、図１６に示すようにキャッシュメ
モリに格納された命令を実行する場合に、図１９に示す
ように例えばｊｕｍｐ３命令が実行された後１つの命令
（命令８）が実行された後４（＝ｍ）命令毎にキャッシ
ュメモリ６から読み込まれる。
モリに格納された命令を実行する場合に、図１９に示す
ように例えばｊｕｍｐ３命令が実行された後１つの命令
（命令８）が実行された後４（＝ｍ）命令毎にキャッシ
ュメモリ６から読み込まれる。
【００３６】次に、請求項６記載の発明の一実施形態に
係るパワーエスティメータを説明する。
係るパワーエスティメータを説明する。
【００３７】この実施形態の特徴とするところは、請求
項４ならびに請求項５記載の発明の一実施形態の双方を
同時に実施するようにしたことにあり、図１６に示す命
令を実行する場合には、図２０に示すような順序にした
がって命令が実行される。
項４ならびに請求項５記載の発明の一実施形態の双方を
同時に実施するようにしたことにあり、図１６に示す命
令を実行する場合には、図２０に示すような順序にした
がって命令が実行される。
【００３８】次に、請求項７記載の発明の一実施形態に
係るパワーエスティメータを説明する。
係るパワーエスティメータを説明する。
【００３９】この実施形態のパワーエスティメータは、
ＣＰＵ５で実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令の数ならびにメモリの容量に基づいて、メモリ
から読み込まれる命令の回数をそれぞれのメモリに対し
て求め、メモリに対して求められた回数とこのメモリに
対応して求められた消費電力値との積を前記それぞれの
メモリに対して求め、それぞれのメモリに対して求めら
れた回数と消費電力との積の和を求めてマイクロプロセ
ッサの消費電力を求めるようにしたことを特徴とするも
のである。
ＣＰＵ５で実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令の数ならびにメモリの容量に基づいて、メモリ
から読み込まれる命令の回数をそれぞれのメモリに対し
て求め、メモリに対して求められた回数とこのメモリに
対応して求められた消費電力値との積を前記それぞれの
メモリに対して求め、それぞれのメモリに対して求めら
れた回数と消費電力との積の和を求めてマイクロプロセ
ッサの消費電力を求めるようにしたことを特徴とするも
のである。
【００４０】マイクロプロセッサにて、ある命令を実行
したときの消費電力は、図１０に示すように、ＣＰＵ部
９とメモリ部８の消費電力の和として求めることができ
る。すなわち、 （ある実行命令時の消費電力)(Ｘ）＝（ＣＰＵ部９の消
費電力)(Ｙ）＋（メモリ部８の消費電力)(Ｚ） となる。このうち消費電力（Ｙ）と消費電力（Ｚ）は、
独立して求めることができる。
したときの消費電力は、図１０に示すように、ＣＰＵ部
９とメモリ部８の消費電力の和として求めることができ
る。すなわち、 （ある実行命令時の消費電力)(Ｘ）＝（ＣＰＵ部９の消
費電力)(Ｙ）＋（メモリ部８の消費電力)(Ｚ） となる。このうち消費電力（Ｙ）と消費電力（Ｚ）は、
独立して求めることができる。
【００４１】例えば、図８に示す命令の１つ１つの消費
電力値は、メモリ部８とＣＰＵ部９を区別せずに求めて
いた場合、すなわち従来では、図１１に示すように基本
消費電力値を求める必要がある。そして、図１１を用い
て図８の消費電力を求めると、図１２に示すようにな
る。これに対して、メモリ部８とＣＰＵ部９を区別して
消費電力値を求めると、すなわちこの実施形態では、図
１３に示す基本消費電力値のみを用いればよい。この図
１３に示す基本消費電力値を用いて図８の消費電力を求
めると、図１４に示すようになり、図１２と図１４は等
しいことは明らかである。
電力値は、メモリ部８とＣＰＵ部９を区別せずに求めて
いた場合、すなわち従来では、図１１に示すように基本
消費電力値を求める必要がある。そして、図１１を用い
て図８の消費電力を求めると、図１２に示すようにな
る。これに対して、メモリ部８とＣＰＵ部９を区別して
消費電力値を求めると、すなわちこの実施形態では、図
１３に示す基本消費電力値のみを用いればよい。この図
１３に示す基本消費電力値を用いて図８の消費電力を求
めると、図１４に示すようになり、図１２と図１４は等
しいことは明らかである。
【００４２】これにより、対象命令数ａ個、使用メモリ
の種類がｂ個のＣＰＵの消費電力を求める際、従来では
（ａ×ｂ）個の基本消費電力値求める必要があった。し
かし、この実施形態では、（ａ＋ｂ）個の基本消費電力
値を求めればよく、予め求めておく消費電力値パターン
数を少なくすることができる。
の種類がｂ個のＣＰＵの消費電力を求める際、従来では
（ａ×ｂ）個の基本消費電力値求める必要があった。し
かし、この実施形態では、（ａ＋ｂ）個の基本消費電力
値を求めればよく、予め求めておく消費電力値パターン
数を少なくすることができる。
【００４３】次に、請求項８記載の発明の一実施形態に
係るパワーエスティメータを説明する。
係るパワーエスティメータを説明する。
【００４４】この実施形態のパワーエスティメータは、
ＣＰＵ１で実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令が発生する確率ならびにメモリの容量に基づい
て、メモリから読み込まれる命令の回数をそれぞれのメ
モリに対して求め、メモリに対して求められた回数とこ
のメモリに対応して求められた消費電力値との積をそれ
ぞれのメモリに対して求め、それぞれのメモリに対して
求められた回数と消費電力との積の和を求めてマイクロ
プロセッサの消費電力を求めるようにしたことを特徴と
するものである。
ＣＰＵ１で実行される命令の数、ブランチ命令、ジャン
プ命令、例外処理命令等の一連の命令の実行順序を変更
する命令が発生する確率ならびにメモリの容量に基づい
て、メモリから読み込まれる命令の回数をそれぞれのメ
モリに対して求め、メモリに対して求められた回数とこ
のメモリに対応して求められた消費電力値との積をそれ
ぞれのメモリに対して求め、それぞれのメモリに対して
求められた回数と消費電力との積の和を求めてマイクロ
プロセッサの消費電力を求めるようにしたことを特徴と
するものである。
【００４５】この実施形態は、外部からイレギュラーに
発生するキャッシュ６からの読み込み数の発生確率を与
えることにより、メモリからの命令読み込み回数を見積
もる方法である。
発生するキャッシュ６からの読み込み数の発生確率を与
えることにより、メモリからの命令読み込み回数を見積
もる方法である。
【００４６】例えば、図２に示すマイクロプロセッサに
おいて、記述された命令数が１０個、総実行命令数が２
３個の命令群を実行するとき、まず、メインメモリから
命令を読み込む回数が、総記述命令数から９個と判別さ
れ、残り１４個に対してブランチ等の発生確率が１４．
３％と与えられたならば、（１００／１４．３）＝７回
に１度、イレギュラーのキャッシュ６からの読み込みが
発生すると仮定できる。４命令毎にレギュラーのキャッ
シュ６からの読み込みが行われるため、７命令実行で２
回キャッシュ６から命令を読み込むと見積もることがで
きる。
おいて、記述された命令数が１０個、総実行命令数が２
３個の命令群を実行するとき、まず、メインメモリから
命令を読み込む回数が、総記述命令数から９個と判別さ
れ、残り１４個に対してブランチ等の発生確率が１４．
３％と与えられたならば、（１００／１４．３）＝７回
に１度、イレギュラーのキャッシュ６からの読み込みが
発生すると仮定できる。４命令毎にレギュラーのキャッ
シュ６からの読み込みが行われるため、７命令実行で２
回キャッシュ６から命令を読み込むと見積もることがで
きる。
【００４７】したがって、図１５に示すように、総実行
命令数が２３個なので、この命令群を実行すると、２×
２＝４回のキャッシュ６からの命令読み込みが行われる
と見積もられ、キャッシュ６から読み込まれる命令１１
とバッファ７から読み込まれる命令１２となる。
命令数が２３個なので、この命令群を実行すると、２×
２＝４回のキャッシュ６からの命令読み込みが行われる
と見積もられ、キャッシュ６から読み込まれる命令１１
とバッファ７から読み込まれる命令１２となる。
【００４８】このことを２次キャッシュメモリまで有す
る場合で一般化すると、１回にキャッシュからバッファ
へｐ個読み込むマイクロプロセッサで、総記述命令数ｔ
個、総実行命令数がｑ個の命令群を実行するとき、ブラ
ンチ等の発生確率がｒ％と与えられたならば、イレギュ
ラーのキャッシュからの命令読み込みサイクルｓは、ｓ
＝（１００／ｒ）となり、命令ｓ個に（［ｓ／ｐ］＋
１）回のキャッシュからの命令読み込みが行われる。こ
のサイクルは命令総数（ｑ−ｔ）から（ｑ−ｔ）／ｓ回
あることが分かる。
る場合で一般化すると、１回にキャッシュからバッファ
へｐ個読み込むマイクロプロセッサで、総記述命令数ｔ
個、総実行命令数がｑ個の命令群を実行するとき、ブラ
ンチ等の発生確率がｒ％と与えられたならば、イレギュ
ラーのキャッシュからの命令読み込みサイクルｓは、ｓ
＝（１００／ｒ）となり、命令ｓ個に（［ｓ／ｐ］＋
１）回のキャッシュからの命令読み込みが行われる。こ
のサイクルは命令総数（ｑ−ｔ）から（ｑ−ｔ）／ｓ回
あることが分かる。
【００４９】したがって、［（ｑ−ｔ）／ｓ］×（［ｓ
／ｐ］＋１）によって一般化できる。ただし、ここ
で［］で囲んだ中のわり算は小数点以下切り捨てを表す
（［５／２］＋［７／４］＝２＋１＝３となる）。
／ｐ］＋１）によって一般化できる。ただし、ここ
で［］で囲んだ中のわり算は小数点以下切り捨てを表す
（［５／２］＋［７／４］＝２＋１＝３となる）。
【００５０】あるマイクロプロセッサの例では、ａｄｄ
命令を実行する際の消費電力値は、キャッシュ６から読
み込んで実行する場合で５６０ｍＷ、バッファ７から読
み込んで実行する場合で４０４ｍＷというように、約４
０％の違いが発生する。これを補正することにより、命
令レベルの消費電力見積もりの精度を高めることができ
る。
命令を実行する際の消費電力値は、キャッシュ６から読
み込んで実行する場合で５６０ｍＷ、バッファ７から読
み込んで実行する場合で４０４ｍＷというように、約４
０％の違いが発生する。これを補正することにより、命
令レベルの消費電力見積もりの精度を高めることができ
る。
【００５１】
【発明の効果】以上説明したように、この発明によれ
ば、命令が読み込まれるそれぞれのメモリ毎に求めた消
費電力を使用して命令群がＣＰＵで実行された際の消費
電力を求めるようにしたので、複数のメモリを備えたマ
イクロプロセッサにおける消費電力評価の精度を向上さ
せることができる。
ば、命令が読み込まれるそれぞれのメモリ毎に求めた消
費電力を使用して命令群がＣＰＵで実行された際の消費
電力を求めるようにしたので、複数のメモリを備えたマ
イクロプロセッサにおける消費電力評価の精度を向上さ
せることができる。
【図１】請求項１記載の発明の一実施形態に係るパワー
エスティメータで評価されるマイクロプロセッサの一構
成を示す図である。
エスティメータで評価されるマイクロプロセッサの一構
成を示す図である。
【図２】請求項２記載の発明の一実施形態に係るパワー
エスティメータで評価されるマイクロプロセッサの一構
成を示す図である。
エスティメータで評価されるマイクロプロセッサの一構
成を示す図である。
【図３】図２に示すマイクロプロセッサにおける命令の
読み出しの流れを示す図である。
読み出しの流れを示す図である。
【図４】実行される命令の一例を示す図である。
【図５】図２に示す構成において、実行される命令にお
けるループ１巡目の命令読み込みの流れを示す図であ
る。
けるループ１巡目の命令読み込みの流れを示す図であ
る。
【図６】図２に示す構成において、実行される命令にお
けるループ１巡目終了時のキャッシュ内部の命令格納状
態を示す図である。
けるループ１巡目終了時のキャッシュ内部の命令格納状
態を示す図である。
【図７】図２に示す構成において、実行される命令にお
けるループ２巡目の命令読み込みの流れを示す図であ
る。
けるループ２巡目の命令読み込みの流れを示す図であ
る。
【図８】実行命令毎の命令読み込み先を示す図である。
【図９】ジャンプ命令後の実行命令毎の命令読み込み先
を示す図である。
を示す図である。
【図１０】マイクロプロセッサのメモリ部とＣＰＵ部の
区分けを示す図である。
区分けを示す図である。
【図１１】従来の方法による基本消費電力値の一例を示
す図である。
す図である。
【図１２】図１１に示す基本消費電力値を用いて図８の
消費電力を求めた一例を示す図である。
消費電力を求めた一例を示す図である。
【図１３】請求項７に記載の発明の一実施形態に係る基
本消費電力値の一例を示す図である。
本消費電力値の一例を示す図である。
【図１４】図１３に示す基本消費電力値を用いて図８の
消費電力を求めた一例を示す図である。
消費電力を求めた一例を示す図である。
【図１５】実行される命令列の一例を示す図である。
【図１６】キャッシュメモリに命令が格納された状態を
示す図である。
示す図である。
【図１７】請求項３記載の発明の一実施形態に係る命令
実行順序を示す図である。
実行順序を示す図である。
【図１８】請求項４記載の発明の一実施形態に係る命令
実行順序を示す図である。
実行順序を示す図である。
【図１９】請求項５記載の発明の一実施形態に係る命令
実行順序を示す図である。
実行順序を示す図である。
【図２０】請求項６記載の発明の一実施形態に係る命令
実行順序を示す図である。
実行順序を示す図である。
１ メインメモリ ２ ｎ次キャッシュメモリ ３ ２次キャッシュメモリ ４ １次キャッシュメモリ ５ ＣＰＵ ６ キャッシュメモリ ７ バッファ ８ メモリ部 ９ ＣＰＵ部 １０ キャッシュ６又はバッファ７から読み込まれる命
令群 １１ キャッシュ６から読み込まれる命令 １２ バッファ７から読み込まれる命令
令群 １１ キャッシュ６から読み込まれる命令 １２ バッファ７から読み込まれる命令
Claims (8)
- 【請求項１】 ＣＰＵ（演算ユニット）と、前記ＣＰＵ
に読み込まれて実行される命令が格納される複数のメモ
リを備えたマイクロプロセッサにおける命令実行時の消
費電力を、実行される命令のアセンブラ記述から求める
マイクロプロセッサのパワーエスティメータにおいて、 前記ＣＰＵで実行される命令が前記複数のメモリから読
み込まれる場合の消費電力値を前記メモリのそれぞれに
対して求める手段と、 前記ＣＰＵで実行される命令が前記複数のメモリのいず
れのメモリから読み込まれるかを判別する手段と、 読み込まれる命令が格納されたメモリの判別結果に前記
それぞれのメモリに対して求められた消費電力値を対応
させてマイクロプロセッサの消費電力を求める手段とを
有することを特徴とするマイクロプロセッサのパワーエ
スティメータ。 - 【請求項２】 前記ＣＰＵで実行される命令が第１のキ
ャッシュメモリから前記ＣＰＵに読み込まれると同時
に、前記第１のキャッシュメモリよりも高速で容量が少
なくｍ個の命令を格納できる第２のキャッシュメモリに
第１のキャッシュメモリから前記ＣＰＵに読み込まれた
命令を含んで以降に続く最大ｍ個の命令が格納され、前
記第２のキャッシュメモリに格納された命令がすべて実
行されるまで前記第２のキャッシュメモリから前記ＣＰ
Ｕに命令が読み込まれて命令が実行される動作が反復さ
れる場合に、 前記ＣＰＵで実行される命令が前記第１のキャッシュメ
モリから読み込まれる場合の第１の消費電力値を求め、 前記ＣＰＵで実行される命令が前記第２のキャッシュメ
モリから読み込まれる場合の第２の消費電力値を求め、 命令の読み込みが開始された後、ｍ命令毎の命令の実行
には前記第１の消費電力値を使用し、他の命令の実行に
は前記第２の消費電力値を使用してマイクロプロセッサ
の消費電力を求めることを特徴とする請求項１記載のマ
イクロプロセッサのパワーエスティメータ。 - 【請求項３】 ブランチ命令、ジャンプ命令、例外処理
命令等の一連の命令の実行順序を変更する命令が実行さ
れる場合に、前記命令の実行が開始された後、ｍ命令毎
の命令の実行には前記第１の消費電力値を使用し、他の
命令の実行には前記第２の消費電力値を使用してマイク
ロプロセッサの消費電力を求めることを特徴とする請求
項２記載のマイクロプロセッサのパワーエスティメー
タ。 - 【請求項４】 ブランチ命令、ジャンプ命令、例外処理
命令等の一連の命令の実行順序を変更する命令の実行が
開始された後、前記命令の次の命令以降に続く０又はｍ
個未満の命令の実行には前記第２の消費電力値を使用
し、その後に続くｍ命令毎の命令の実行には前記第１の
消費電力値を使用し、他の命令の実行には前記第２の消
費電力値を使用してマイクロプロセッサの消費電力を求
めることを特徴とする請求項２記載のマイクロプロセッ
サのパワーエスティメータ。 - 【請求項５】 ブランチ命令、ジャンプ命令、例外処理
命令等の一連の命令の実行順序を変更する命令の実行が
開始されて、前記命令に続けて記述されている命令を１
又は複数個実行した後命令順序が変更される場合に、前
記命令に続けて記述されている命令が複数個実行されて
ｍ命令毎の命令の実行には前記第１の消費電力値を使用
し、他の命令の実行には前記第２の消費電力値を使用し
てマイクロプロセッサの消費電力を求めることを特徴と
する請求項２記載のマイクロプロセッサのパワーエステ
ィメータ。 - 【請求項６】 ブランチ命令、ジャンプ命令、例外処理
命令等の一連の命令の実行順序を変更する命令の実行が
開始されて、前記命令に続けて記述されている命令を複
数個実行した後命令順序が変更される場合に、前記命令
に続けて記述されている命令が１又は複数個実行されて
次の命令以降に続く０又はｍ個未満の命令の実行には前
記第２の消費電力値を使用し、その後に続くｍ命令毎の
命令の実行には前記第１の消費電力値を使用し、他の命
令の実行には前記第２の消費電力値を使用してマイクロ
プロセッサの消費電力を求めることを特徴とする請求項
２記載のマイクロプロセッサのパワーエスティメータ。 - 【請求項７】 前記ＣＰＵで実行される命令の数、ブラ
ンチ命令、ジャンプ命令、例外処理命令等の一連の命令
の実行順序を変更する命令の数ならびに前記メモリの容
量に基づいて、前記メモリから読み込まれる命令の回数
を前記それぞれのメモリに対して求め、 前記メモリに対して求められた回数とこのメモリに対応
して求められた消費電力値との積を前記それぞれのメモ
リに対して求め、 前記それぞれのメモリに対して求められた回数と消費電
力との積の和を求めてマイクロプロセッサの消費電力を
求めることを特徴とする請求項１記載のマイクロプロセ
ッサのパワーエスティメータ。 - 【請求項８】 前記ＣＰＵで実行される命令の数、ブラ
ンチ命令、ジャンプ命令、例外処理命令等の一連の命令
の実行順序を変更する命令が発生する確率ならびに前記
メモリの容量に基づいて、前記メモリから読み込まれる
命令の回数を前記それぞれのメモリに対して求め、 前記メモリに対して求められた回数とこのメモリに対応
して求められた消費電力値との積を前記それぞれのメモ
リに対して求め、 前記それぞれのメモリに対して求められた回数と消費電
力との積の和を求めてマイクロプロセッサの消費電力を
求めることを特徴とする請求項１記載のマイクロプロセ
ッサのパワーエスティメータ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02281196A JP3618442B2 (ja) | 1996-02-08 | 1996-02-08 | マイクロプロセッサのパワーエスティメータ装置 |
| KR1019970003814A KR100254080B1 (ko) | 1996-02-08 | 1997-02-06 | 마이크로프로세서의 파워 에스티메이터 |
| DE69718084T DE69718084T2 (de) | 1996-02-08 | 1997-02-07 | Gerät zur Schätzung des Leistungsverbrauchs eines Mikroprozessors |
| US08/797,783 US6055640A (en) | 1996-02-08 | 1997-02-07 | Power estimation of a microprocessor based on power consumption of memory |
| EP97101966A EP0789292B1 (en) | 1996-02-08 | 1997-02-07 | Power consumption estimating apparatus for a microprocessor |
| CN97102630A CN1102770C (zh) | 1996-02-08 | 1997-02-12 | 微处理器的功率估算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02281196A JP3618442B2 (ja) | 1996-02-08 | 1996-02-08 | マイクロプロセッサのパワーエスティメータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09218731A true JPH09218731A (ja) | 1997-08-19 |
| JP3618442B2 JP3618442B2 (ja) | 2005-02-09 |
Family
ID=12093086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02281196A Expired - Fee Related JP3618442B2 (ja) | 1996-02-08 | 1996-02-08 | マイクロプロセッサのパワーエスティメータ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6055640A (ja) |
| EP (1) | EP0789292B1 (ja) |
| JP (1) | JP3618442B2 (ja) |
| KR (1) | KR100254080B1 (ja) |
| CN (1) | CN1102770C (ja) |
| DE (1) | DE69718084T2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205555B1 (en) | 1998-02-16 | 2001-03-20 | Kabushiki Kaisha Toshiba | Processor power consumption estimating system, processor power consumption estimating method, and storage medium storing program for executing the processor power consumption estimating method |
| JP2006085534A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 情報処理装置、情報処理装置のソフトウェア更新方法、プログラム |
| JP2009157909A (ja) * | 2007-12-05 | 2009-07-16 | Fujitsu Ltd | 消費電力見積プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、消費電力見積装置、および消費電力見積方法 |
| US7685446B2 (en) | 2006-02-03 | 2010-03-23 | Samsung Electronics Co., Ltd. | Dynamic voltage scaling method of CPU using workload estimator and computer readable medium storing the method |
| WO2013114745A1 (ja) * | 2012-01-31 | 2013-08-08 | 日本電気株式会社 | 情報処理装置、及び情報処理装置の使用電力算出方法 |
| JP2014194660A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu Ltd | 算出方法、算出プログラム、および算出装置 |
| JP2015035033A (ja) * | 2013-08-07 | 2015-02-19 | 富士通セミコンダクター株式会社 | 設計支援方法、設計支援プログラム、および設計支援装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6408393B1 (en) * | 1998-01-09 | 2002-06-18 | Hitachi, Ltd. | CPU power adjustment method |
| US6163830A (en) * | 1998-01-26 | 2000-12-19 | Intel Corporation | Method and apparatus to identify a storage device within a digital system |
| US6304621B1 (en) * | 1998-05-13 | 2001-10-16 | Broadcom Corporation | Multi-mode variable rate digital cable receiver |
| US6415388B1 (en) * | 1998-10-30 | 2002-07-02 | Intel Corporation | Method and apparatus for power throttling in a microprocessor using a closed loop feedback system |
| US7620832B2 (en) * | 2000-09-20 | 2009-11-17 | Mips Technologies, Inc. | Method and apparatus for masking a microprocessor execution signature |
| US6625737B1 (en) * | 2000-09-20 | 2003-09-23 | Mips Technologies Inc. | System for prediction and control of power consumption in digital system |
| US6715089B2 (en) * | 2001-01-22 | 2004-03-30 | Ati International Srl | Reducing power consumption by estimating engine load and reducing engine clock speed |
| US6775787B2 (en) * | 2002-01-02 | 2004-08-10 | Intel Corporation | Instruction scheduling based on power estimation |
| US7174472B2 (en) * | 2003-05-20 | 2007-02-06 | Arm Limited | Low overhead integrated circuit power down and restart |
| US20040236560A1 (en) * | 2003-05-23 | 2004-11-25 | Chen Thomas W. | Power estimation using functional verification |
| US7502022B2 (en) * | 2004-05-17 | 2009-03-10 | Panasonic Corporation | Synthesis mode, synthesis writing mode, and reading mode for power saving in a portable device |
| CN100370433C (zh) * | 2005-06-24 | 2008-02-20 | 鸿富锦精密工业（深圳）有限公司 | 中央处理器的功率估算方法 |
| US7869965B2 (en) * | 2005-08-17 | 2011-01-11 | Oracle America, Inc. | Inferential power monitor without voltage/current transducers |
| US8762744B2 (en) * | 2005-12-06 | 2014-06-24 | Arm Limited | Energy management system configured to generate energy management information indicative of an energy state of processing elements |
| US7673160B2 (en) * | 2006-10-19 | 2010-03-02 | International Business Machines Corporation | System and method of power management for computer processor systems |
| US10339227B1 (en) | 2007-06-08 | 2019-07-02 | Google Llc | Data center design |
| US9495272B2 (en) | 2009-06-11 | 2016-11-15 | Oracle America, Inc. | Method and system for generating a power consumption model of at least one server |
| US8178997B2 (en) | 2009-06-15 | 2012-05-15 | Google Inc. | Supplying grid ancillary services using controllable loads |
| US8510582B2 (en) * | 2010-07-21 | 2013-08-13 | Advanced Micro Devices, Inc. | Managing current and power in a computing system |
| US8904208B2 (en) * | 2011-11-04 | 2014-12-02 | International Business Machines Corporation | Run-time task-level dynamic energy management |
| CN102508637B (zh) * | 2011-11-22 | 2014-09-24 | 中国科学院软件研究所 | 一种指令级密码设备能量消耗信息生成方法 |
| US8862909B2 (en) | 2011-12-02 | 2014-10-14 | Advanced Micro Devices, Inc. | System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller |
| US8924758B2 (en) | 2011-12-13 | 2014-12-30 | Advanced Micro Devices, Inc. | Method for SOC performance and power optimization |
| US9009500B1 (en) | 2012-01-18 | 2015-04-14 | Google Inc. | Method of correlating power in a data center by fitting a function to a plurality of pairs of actual power draw values and estimated power draw values determined from monitored CPU utilization of a statistical sample of computers in the data center |
| US10101049B2 (en) | 2015-11-12 | 2018-10-16 | Oracle International Corporation | Determining parameters of air-cooling mechanisms |
| US10255462B2 (en) | 2016-06-17 | 2019-04-09 | Arm Limited | Apparatus and method for obfuscating power consumption of a processor |
| KR20180107351A (ko) | 2017-03-16 | 2018-10-02 | 에스케이하이닉스 주식회사 | 상변화메모리의 전력소모량 연산장치 및 이를 포함하는 상변화메모리 시스템과, 상변화메모리의 전력소모량 연산방법 |
| US11150718B2 (en) * | 2019-10-17 | 2021-10-19 | Dell Products L.P. | System and method for stepwise enablement of a cache memory in an information handling system |
| CN115309538B (zh) * | 2021-05-08 | 2025-12-05 | 戴尔产品有限公司 | 存储资源之间的基于多指标的工作负荷平衡 |
| CN120029851B (zh) * | 2025-01-23 | 2025-10-21 | 四川省算云科技有限责任公司 | 一种高精度进程内存访问能耗计算方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755935A (en) * | 1986-01-27 | 1988-07-05 | Schlumberger Technology Corporation | Prefetch memory system having next-instruction buffer which stores target tracks of jumps prior to CPU access of instruction |
| JPS6356731A (ja) * | 1986-08-27 | 1988-03-11 | Mitsubishi Electric Corp | デ−タ処理装置 |
| US4882673A (en) * | 1987-10-02 | 1989-11-21 | Advanced Micro Devices, Inc. | Method and apparatus for testing an integrated circuit including a microprocessor and an instruction cache |
| US5226138A (en) * | 1990-11-27 | 1993-07-06 | Sun Microsystems, Inc. | Method for selectively transferring data instructions to a cache memory |
| US5410711A (en) * | 1991-02-14 | 1995-04-25 | Dell Usa, L.P. | Portable computer with BIOS-independent power management |
| US5359723A (en) * | 1991-12-16 | 1994-10-25 | Intel Corporation | Cache memory hierarchy having a large write through first level that allocates for CPU read misses only and a small write back second level that allocates for CPU write misses only |
| JPH06242951A (ja) * | 1992-12-22 | 1994-09-02 | Toshiba Corp | キャッシュメモリシステム |
| US5493667A (en) * | 1993-02-09 | 1996-02-20 | Intel Corporation | Apparatus and method for an instruction cache locking scheme |
| JPH07160585A (ja) * | 1993-12-13 | 1995-06-23 | Hitachi Ltd | 低電力データ処理装置 |
| JP2752597B2 (ja) * | 1994-04-19 | 1998-05-18 | 松下電器産業株式会社 | 消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置 |
| US5537656A (en) * | 1994-06-17 | 1996-07-16 | Intel Corporation | Method and apparatus for a microprocessor to enter and exit a reduced power consumption state |
| US5666537A (en) * | 1994-08-12 | 1997-09-09 | Intel Corporation | Power down scheme for idle processor components |
| US5781780A (en) * | 1994-12-22 | 1998-07-14 | Texas Instruments Incorporated | Power management supply interface circuitry, systems and methods |
| US5758174A (en) * | 1995-06-07 | 1998-05-26 | International Business Machines Corporation | Computer system having a plurality of stored system capability states from which to resume |
| JP3494813B2 (ja) * | 1996-07-19 | 2004-02-09 | 株式会社東芝 | マイクロプロセッサの消費電力見積もり方法 |
-
1996
- 1996-02-08 JP JP02281196A patent/JP3618442B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-06 KR KR1019970003814A patent/KR100254080B1/ko not_active Expired - Fee Related
- 1997-02-07 DE DE69718084T patent/DE69718084T2/de not_active Expired - Lifetime
- 1997-02-07 US US08/797,783 patent/US6055640A/en not_active Expired - Fee Related
- 1997-02-07 EP EP97101966A patent/EP0789292B1/en not_active Expired - Lifetime
- 1997-02-12 CN CN97102630A patent/CN1102770C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205555B1 (en) | 1998-02-16 | 2001-03-20 | Kabushiki Kaisha Toshiba | Processor power consumption estimating system, processor power consumption estimating method, and storage medium storing program for executing the processor power consumption estimating method |
| JP2006085534A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 情報処理装置、情報処理装置のソフトウェア更新方法、プログラム |
| US7685446B2 (en) | 2006-02-03 | 2010-03-23 | Samsung Electronics Co., Ltd. | Dynamic voltage scaling method of CPU using workload estimator and computer readable medium storing the method |
| JP2009157909A (ja) * | 2007-12-05 | 2009-07-16 | Fujitsu Ltd | 消費電力見積プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、消費電力見積装置、および消費電力見積方法 |
| WO2013114745A1 (ja) * | 2012-01-31 | 2013-08-08 | 日本電気株式会社 | 情報処理装置、及び情報処理装置の使用電力算出方法 |
| US9600388B2 (en) | 2012-01-31 | 2017-03-21 | Nec Corporation | Information processing apparatus that computes power consumption for CPU command |
| JP2014194660A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu Ltd | 算出方法、算出プログラム、および算出装置 |
| JP2015035033A (ja) * | 2013-08-07 | 2015-02-19 | 富士通セミコンダクター株式会社 | 設計支援方法、設計支援プログラム、および設計支援装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100254080B1 (ko) | 2000-04-15 |
| EP0789292B1 (en) | 2003-01-02 |
| EP0789292A2 (en) | 1997-08-13 |
| US6055640A (en) | 2000-04-25 |
| JP3618442B2 (ja) | 2005-02-09 |
| CN1162148A (zh) | 1997-10-15 |
| KR970062948A (ko) | 1997-09-12 |
| DE69718084T2 (de) | 2003-10-09 |
| EP0789292A3 (en) | 2000-09-13 |
| DE69718084D1 (de) | 2003-02-06 |
| CN1102770C (zh) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09218731A (ja) | マイクロプロセッサのパワーエスティメータ | |
| Gordon-Ross et al. | Exploiting fixed programs in embedded systems: A loop cache example | |
| JPH1040144A (ja) | マイクロプロセッサの消費電力見積もり方法 | |
| KR101379556B1 (ko) | 바이-엔디언 컴파일러를 사용한 코드 최적화 | |
| CN115686639A (zh) | 一种应用于处理器的分支预测方法以及分支预测器 | |
| Burtscher et al. | Hybrid load-value predictors | |
| JP2000276381A (ja) | タスク実行時間の見積もり方法 | |
| US8171496B2 (en) | Program evaluation program, program evaluation device, and program evaluation method | |
| US20070245326A1 (en) | Software/hardware partitioning program and method | |
| US20060047495A1 (en) | Analyzer for spawning pairs in speculative multithreaded processor | |
| US20160196156A1 (en) | Simulation apparatus, simulation method, and computer product | |
| US6243806B1 (en) | Program execution method and apparatus employing data flags for branching determination | |
| US20040176941A1 (en) | Method of simulating computation instructions for an instruction set simulator | |
| CN116185940B (zh) | 一种原子计数器的操作方法、装置、设备及存储介质 | |
| US8271981B2 (en) | Detecting an extraordinary behavior | |
| JPH11161692A (ja) | 消費電力のシミュレーション方法 | |
| JP2008527559A (ja) | プロセッサ及びその命令発行方法 | |
| Wu et al. | Instruction buffering for nested loops in low-power design | |
| US20250021336A1 (en) | Polarity-based data prefetcher with underlying stride detection | |
| JP2002334128A (ja) | 半導体集積回路の消費電力シミュレーション方法 | |
| Steinke et al. | Moving program objects to scratch-pad memory for energy reduction | |
| Yiyu et al. | An instruction folding solution to a java processor | |
| Golden et al. | A comparison of two pipeline organizations | |
| JPH05158734A (ja) | マイクロプロセッサ | |
| JP3977961B2 (ja) | プロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |