JPH0921893A - 測定及びカウント用のタイマー - Google Patents
測定及びカウント用のタイマーInfo
- Publication number
- JPH0921893A JPH0921893A JP16983995A JP16983995A JPH0921893A JP H0921893 A JPH0921893 A JP H0921893A JP 16983995 A JP16983995 A JP 16983995A JP 16983995 A JP16983995 A JP 16983995A JP H0921893 A JPH0921893 A JP H0921893A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- latch circuit
- output
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【課題】 時間を測定し、及びエクスターナル・信号を
カウントする以外に、エクスターナル・信号の時間巾も
測定可能であり、従来のタイマー機能を損なわず、しか
も使用範囲を広げた測定及びカウント用のタイマーを提
供する。 【解決手段】 一つのカウンター、一つのマルチプレク
サー、一つのエッジ・トリガ・コントローラと一つのタ
イム・ベース・ラッチ回路、一つのパルス検出回路で構
成される測定及びカウント用のタイマー。
カウントする以外に、エクスターナル・信号の時間巾も
測定可能であり、従来のタイマー機能を損なわず、しか
も使用範囲を広げた測定及びカウント用のタイマーを提
供する。 【解決手段】 一つのカウンター、一つのマルチプレク
サー、一つのエッジ・トリガ・コントローラと一つのタ
イム・ベース・ラッチ回路、一つのパルス検出回路で構
成される測定及びカウント用のタイマー。
Description
【０００１】
【発明の属する技術分野】本発明は測定及びカウント用
のタイマーに関し、特に信号の選択によって有効的にエ
クスターナル・信号の時間幅が測れるタイマーに関す
る。
のタイマーに関し、特に信号の選択によって有効的にエ
クスターナル・信号の時間幅が測れるタイマーに関す
る。
【０００２】
【従来の技術】図１を参照するに、従来のタイマーの構
造はカウンター、マルチプレクサーとエッジ・トリガ・
コントローラ１０で構成され、その中、マルチプレクサ
ーはカウンターのクロック・信号の切り替えによってシ
ステム・クロックＳＹＳ或いはエクスターナル・信号Ｅ
ＸＴを選択する。エッジ・トリガ・コントローラ１０は
エクスターナル・信号のトリガ・エッジを選び、この時
点でカウンターは初めて内部の数をカウントする。前記
のシステムの中では、動作方式は下記の二つのタイプに
分かれる：（一）システム・クロックを選択し、設定さ
れた周波数によって周波数分割してから固定時間の長さ
を得る方法であり、時間を測る時によく使う。（二）エ
クスターナル・信号が入力された時点の信号・ソースを
選択して、それを使ってエクスターナル・信号の数をカ
ウントする。
造はカウンター、マルチプレクサーとエッジ・トリガ・
コントローラ１０で構成され、その中、マルチプレクサ
ーはカウンターのクロック・信号の切り替えによってシ
ステム・クロックＳＹＳ或いはエクスターナル・信号Ｅ
ＸＴを選択する。エッジ・トリガ・コントローラ１０は
エクスターナル・信号のトリガ・エッジを選び、この時
点でカウンターは初めて内部の数をカウントする。前記
のシステムの中では、動作方式は下記の二つのタイプに
分かれる：（一）システム・クロックを選択し、設定さ
れた周波数によって周波数分割してから固定時間の長さ
を得る方法であり、時間を測る時によく使う。（二）エ
クスターナル・信号が入力された時点の信号・ソースを
選択して、それを使ってエクスターナル・信号の数をカ
ウントする。
【０００３】しかしながら、上記のように、従来のタイ
マーの信号・ソースは処理システム・クロックとエクス
ターナル・信号の数に限定され、測りたい対象がトリガ
・信号の数ではなく、エクスターナル・信号の時間巾で
ある場合には、従来使ってきたシステムは使えなくな
る。故に、従来の測定とカウント用のタイマーは実用
上、幾つかの改良が必要である。
マーの信号・ソースは処理システム・クロックとエクス
ターナル・信号の数に限定され、測りたい対象がトリガ
・信号の数ではなく、エクスターナル・信号の時間巾で
ある場合には、従来使ってきたシステムは使えなくな
る。故に、従来の測定とカウント用のタイマーは実用
上、幾つかの改良が必要である。
【０００４】
【発明が解決しようとする課題】本発明の目的は従来使
用された既にあるシステム構造を利用して、信号を選択
することによって、従来使用されたシステムの欠点を解
消する。より詳細には、エッジ・トリガ・コントローラ
のコントロールによって、エクスターナル・信号・パル
スのポジィブ・サイクル或いはネガティブ・サイクルの
測定を選択することによりパルス検出回路はエクスター
ナル・信号の数の測定をコントロールする。
用された既にあるシステム構造を利用して、信号を選択
することによって、従来使用されたシステムの欠点を解
消する。より詳細には、エッジ・トリガ・コントローラ
のコントロールによって、エクスターナル・信号・パル
スのポジィブ・サイクル或いはネガティブ・サイクルの
測定を選択することによりパルス検出回路はエクスター
ナル・信号の数の測定をコントロールする。
【０００５】
【課題を解決するための手段】上記目的はカウンター、
マルチプレクサー、エッジ・トリガ・コントローラとタ
イム・ベース・ラッチ回路、パルス検出回路で構成さ
れ、マルチプレクサーの入力はシステム・クロックと、
マルチプレクサーに伝送されたエクスターナル・信号が
エッジ・トリガ・コントローラに入力して発生したエク
スターナル・トリガ・信号とであり、そのパルス検出回
路の入力はサンプル・信号とそのエクスターナル・トリ
ガ・信号であり、そのパルス検出回路の出力のイネーブ
ル・信号とそのマルチプレクサーの出力のクロック・信
号は共にタイム・ベース・ラッチ回路に入力され、タイ
ム・ベース・ラッチ回路の出力はカウンターに入力して
から必要な出力を得る測定及びカウント用のタイマーに
より達成される。
マルチプレクサー、エッジ・トリガ・コントローラとタ
イム・ベース・ラッチ回路、パルス検出回路で構成さ
れ、マルチプレクサーの入力はシステム・クロックと、
マルチプレクサーに伝送されたエクスターナル・信号が
エッジ・トリガ・コントローラに入力して発生したエク
スターナル・トリガ・信号とであり、そのパルス検出回
路の入力はサンプル・信号とそのエクスターナル・トリ
ガ・信号であり、そのパルス検出回路の出力のイネーブ
ル・信号とそのマルチプレクサーの出力のクロック・信
号は共にタイム・ベース・ラッチ回路に入力され、タイ
ム・ベース・ラッチ回路の出力はカウンターに入力して
から必要な出力を得る測定及びカウント用のタイマーに
より達成される。
【０００６】
【発明の実施の形態】本発明の内容、特徴と機能をより
良く理解するように、以下に添付の図面を参照してより
詳細に説明する。まず、図３を参照するに、マルチプレ
クサーのディジタル・ロジック回路図を示す。一組のセ
レクタ・信号はＭ１とＭ０であり、Ｍ１＝０，Ｍ０＝１
のときには、クロック・信号ＣＬＫはシステム・クロッ
クＳＹＳとなり、これはタイマー・モードである。Ｍ１
＝１，Ｍ０＝０のときには、クロック・信号ＣＬＫはエ
クスターナル・信号ＥＸＴとなり、これはカウンタ・モ
ードである。Ｍ１＝１，Ｍ０＝１のときには、クロック
・信号ＣＬＫはシステム・クロックＳＹＳとエクスター
ナル・信号ＥＸＴが論理ＡＮＤとなる。なぜならば、ク
ロック・信号ＣＬＫはエクスターナル・信号ＥＸＴ＝１
の時のみシステム・クロックＳＹＳを出力し、エクスタ
ーナル・信号ＥＸＴ＝０の時はシステム・クロックＳＹ
Ｓが出力されないからである。Ｍ１＝０，Ｍ０＝０はイ
ンヒビット、即ちこのような入力の組み合わせは避ける
べきものである。真理表は下記のようになる： Ｍ１＝０，Ｍ０＝１，ＣＬＫ＝ＳＹＳ タイマーモード Ｍ１＝１，Ｍ０＝０，ＣＬＫ＝ＥＸＴ カウンターモード Ｍ１＝１，Ｍ０＝１，ＣＬＫ＝ＳＹＳ ＡＮＤ ＥＸＴ パルス巾モード Ｍ１＝０，Ｍ０＝０，ＣＬＫ Ｉｎｈｉｂｉｔ 次に図６を参照するに、本発明のマルチプレクサーによ
るタイム・シーケンスであり、エクスターナル・信号Ｅ
ＸＴを反転するかどうかをコントロールすれば、測りた
い信号のＨＩＧＨ／ＬＯＷパルスのどちらを測るのかが
選択可能である。目的のために、図３のＤ２をエッジ・
トリガ・コントローラ１０に変える（図４を参照）。し
かもコントロール・信号ＣＴＬを加えることによってコ
ントロールする、即ち ＣＴＬ＝１ の時 ＥＸＴ１＝ＥＸＴ ＣＴＬ＝０ の時 ＥＸＴ１＝ＥＸＴ 例えば、クロック・信号ＣＬＫはその後に接続している
カウンタ１３に対しポジティブ・エッジ・トリガ反転を
使っていると、コントロール・信号ＣＴＬ＝１のとき、
エクスターナル・信号ＥＸＴはカウンタ１３に対しポジ
ティブ・エッジ・トリガになる。もし、コントロール・
信号ＣＴＬ＝０になったら、エクスターナル・信号ＥＸ
Ｔはネガティブ・エッジ・トリガになる（図６を参
照）。だから、図５の本発明のエッジ・トリガ・コント
ローラのディジタル・ロジック回路は一つの排他的ＯＲ
ゲートである。
良く理解するように、以下に添付の図面を参照してより
詳細に説明する。まず、図３を参照するに、マルチプレ
クサーのディジタル・ロジック回路図を示す。一組のセ
レクタ・信号はＭ１とＭ０であり、Ｍ１＝０，Ｍ０＝１
のときには、クロック・信号ＣＬＫはシステム・クロッ
クＳＹＳとなり、これはタイマー・モードである。Ｍ１
＝１，Ｍ０＝０のときには、クロック・信号ＣＬＫはエ
クスターナル・信号ＥＸＴとなり、これはカウンタ・モ
ードである。Ｍ１＝１，Ｍ０＝１のときには、クロック
・信号ＣＬＫはシステム・クロックＳＹＳとエクスター
ナル・信号ＥＸＴが論理ＡＮＤとなる。なぜならば、ク
ロック・信号ＣＬＫはエクスターナル・信号ＥＸＴ＝１
の時のみシステム・クロックＳＹＳを出力し、エクスタ
ーナル・信号ＥＸＴ＝０の時はシステム・クロックＳＹ
Ｓが出力されないからである。Ｍ１＝０，Ｍ０＝０はイ
ンヒビット、即ちこのような入力の組み合わせは避ける
べきものである。真理表は下記のようになる： Ｍ１＝０，Ｍ０＝１，ＣＬＫ＝ＳＹＳ タイマーモード Ｍ１＝１，Ｍ０＝０，ＣＬＫ＝ＥＸＴ カウンターモード Ｍ１＝１，Ｍ０＝１，ＣＬＫ＝ＳＹＳ ＡＮＤ ＥＸＴ パルス巾モード Ｍ１＝０，Ｍ０＝０，ＣＬＫ Ｉｎｈｉｂｉｔ 次に図６を参照するに、本発明のマルチプレクサーによ
るタイム・シーケンスであり、エクスターナル・信号Ｅ
ＸＴを反転するかどうかをコントロールすれば、測りた
い信号のＨＩＧＨ／ＬＯＷパルスのどちらを測るのかが
選択可能である。目的のために、図３のＤ２をエッジ・
トリガ・コントローラ１０に変える（図４を参照）。し
かもコントロール・信号ＣＴＬを加えることによってコ
ントロールする、即ち ＣＴＬ＝１ の時 ＥＸＴ１＝ＥＸＴ ＣＴＬ＝０ の時 ＥＸＴ１＝ＥＸＴ 例えば、クロック・信号ＣＬＫはその後に接続している
カウンタ１３に対しポジティブ・エッジ・トリガ反転を
使っていると、コントロール・信号ＣＴＬ＝１のとき、
エクスターナル・信号ＥＸＴはカウンタ１３に対しポジ
ティブ・エッジ・トリガになる。もし、コントロール・
信号ＣＴＬ＝０になったら、エクスターナル・信号ＥＸ
Ｔはネガティブ・エッジ・トリガになる（図６を参
照）。だから、図５の本発明のエッジ・トリガ・コント
ローラのディジタル・ロジック回路は一つの排他的ＯＲ
ゲートである。
【０００７】図２は本発明の回路のブロック図であり、
従来のタイマーとの違いはパルス検出回路１４とタイム
・ベース・ラッチ回路１２を加えたことである。図８を
参照するに、本発明のディジタル・ロジック回路の動作
を表わす図である。その中、パルス検出回路１４の入力
はエッジ・トリガ・コントローラ１０の出力と一つのサ
ンプル・信号ＳＡＭＰと接続し、出力（パルス検出回路
の）はタイム・ベース・ラッチ回路１２の一つの入力と
接続している。図９を参照するにポジティブ・エッジ検
出回路２０、ネガティブ・エッジ検出回路３０、スター
ト・レジスタ４０、と一つのＲＳ・ラッチ回路からなる
本発明のパルス検出回路１４のディジタル・ロジック回
路の内容を表わす図である。ポジティブ・エッジ検出回
路２０はエクスターナル・トリガ・信号ＥＸＴ１のポジ
ティブ・エッジ・信号を検出する。サンプル・信号ＳＡ
ＭＰを利用して、エクスターナル・トリガ・信号ＥＸＴ
１がポジティブ・エッジの時にタイム・ベース・ラッチ
回路１２をオープンし、ネガティブ・エッジ検出回路３
０はエクスターナル・トリガ・信号ＥＸＴ１のネガティ
ブ・エッジ・信号を検出する。同じようにサンプル・信
号ＳＡＭＰを利用して、エクスターナル・トリガ・信号
ＥＸＴ１がネガティブ・エッジの時にタイム・ベース・
ラッチ回路１２をクローズする。スタート・レジスタ４
０は測定のスタートとＡＮＤをコントロールする。その
入力は一つのスタート・信号ＳＴＡＲＴと一つのネガテ
ィブ・エッジ検出回路３０が出力したストップ・信号Ｓ
ＴＯＰから構成され、一つのオン・オフ・信号ＯＮ／Ｏ
ＦＦをＲＳ・ラッチ回路に伝える。ＲＳ・ラッチ回路は
信号をロークして一つのイネーブル・信号ＥＮを出力
し、それによりタイム・ベース・ラッチ回路１２がオー
プン又はクローズするのをコントロールする。それに関
するタイム・シーケンスの比較図は図１０に示す。また
図１１を参照するに、本発明の中のパルス検出回路１４
のディジタル・ロジック回路の動作を表わす図である。
ポジティブ・エッジ検出回路２０とネガティブ・エッジ
検出回路３０はＤ・フリップフロップとロジックＡＮＤ
ゲート及びＮＯＴゲートからなる。スタート・レジスタ
４０はもう一つのＲＳ・ラッチ回路から構成される。そ
の他にタイム・ベース・ラッチ回路１２は一つのＤタイ
プ・ラッチ回路であり、その入力は一つのクロック・信
号ＣＬＫと一つのイネーブル・信号ＥＮに接続され、出
力は一つのカウンタ・クロック・信号Ｑを出力し、カウ
ンター１３に伝える。図７は本発明のタイム・ベース・
ラッチ回路１２のディジタル・ロジック回路図である。
従来のタイマーとの違いはパルス検出回路１４とタイム
・ベース・ラッチ回路１２を加えたことである。図８を
参照するに、本発明のディジタル・ロジック回路の動作
を表わす図である。その中、パルス検出回路１４の入力
はエッジ・トリガ・コントローラ１０の出力と一つのサ
ンプル・信号ＳＡＭＰと接続し、出力（パルス検出回路
の）はタイム・ベース・ラッチ回路１２の一つの入力と
接続している。図９を参照するにポジティブ・エッジ検
出回路２０、ネガティブ・エッジ検出回路３０、スター
ト・レジスタ４０、と一つのＲＳ・ラッチ回路からなる
本発明のパルス検出回路１４のディジタル・ロジック回
路の内容を表わす図である。ポジティブ・エッジ検出回
路２０はエクスターナル・トリガ・信号ＥＸＴ１のポジ
ティブ・エッジ・信号を検出する。サンプル・信号ＳＡ
ＭＰを利用して、エクスターナル・トリガ・信号ＥＸＴ
１がポジティブ・エッジの時にタイム・ベース・ラッチ
回路１２をオープンし、ネガティブ・エッジ検出回路３
０はエクスターナル・トリガ・信号ＥＸＴ１のネガティ
ブ・エッジ・信号を検出する。同じようにサンプル・信
号ＳＡＭＰを利用して、エクスターナル・トリガ・信号
ＥＸＴ１がネガティブ・エッジの時にタイム・ベース・
ラッチ回路１２をクローズする。スタート・レジスタ４
０は測定のスタートとＡＮＤをコントロールする。その
入力は一つのスタート・信号ＳＴＡＲＴと一つのネガテ
ィブ・エッジ検出回路３０が出力したストップ・信号Ｓ
ＴＯＰから構成され、一つのオン・オフ・信号ＯＮ／Ｏ
ＦＦをＲＳ・ラッチ回路に伝える。ＲＳ・ラッチ回路は
信号をロークして一つのイネーブル・信号ＥＮを出力
し、それによりタイム・ベース・ラッチ回路１２がオー
プン又はクローズするのをコントロールする。それに関
するタイム・シーケンスの比較図は図１０に示す。また
図１１を参照するに、本発明の中のパルス検出回路１４
のディジタル・ロジック回路の動作を表わす図である。
ポジティブ・エッジ検出回路２０とネガティブ・エッジ
検出回路３０はＤ・フリップフロップとロジックＡＮＤ
ゲート及びＮＯＴゲートからなる。スタート・レジスタ
４０はもう一つのＲＳ・ラッチ回路から構成される。そ
の他にタイム・ベース・ラッチ回路１２は一つのＤタイ
プ・ラッチ回路であり、その入力は一つのクロック・信
号ＣＬＫと一つのイネーブル・信号ＥＮに接続され、出
力は一つのカウンタ・クロック・信号Ｑを出力し、カウ
ンター１３に伝える。図７は本発明のタイム・ベース・
ラッチ回路１２のディジタル・ロジック回路図である。
【０００８】以上のように構成されるので、本発明によ
ればエクスターナル・信号ＥＸＴのパルス巾の測定が可
能となった。即ち、エッジ・トリガ・コントローラ１０
のコントロールによってエクスターナル・信号ＥＸＴの
パルス巾が得られる。パルス検出回路１４を用いてエク
スターナル・信号ＥＸＴの数のカウントをコントロール
して計数する。従来のタイマーの二タイプ操作モードも
なお使用可能である。
ればエクスターナル・信号ＥＸＴのパルス巾の測定が可
能となった。即ち、エッジ・トリガ・コントローラ１０
のコントロールによってエクスターナル・信号ＥＸＴの
パルス巾が得られる。パルス検出回路１４を用いてエク
スターナル・信号ＥＸＴの数のカウントをコントロール
して計数する。従来のタイマーの二タイプ操作モードも
なお使用可能である。
【０００９】上記内容は本発明を利用した一つの例に過
ぎず、これにより本発明の範囲を限定することはでき
ず、本発明の特許請求の範囲の中の変化或いは修正は全
て本発明の特許請求の範囲のなかに入る。
ぎず、これにより本発明の範囲を限定することはでき
ず、本発明の特許請求の範囲の中の変化或いは修正は全
て本発明の特許請求の範囲のなかに入る。
【図１】従来のタイマーを示す図である。
【図２】本発明の回路ブロック図である。
【図３】本発明のマルチプレクサーのディジタル・ロジ
ック回路図である。
ック回路図である。
【図４】本発明のエッジ・トリガ・コントローラを使用
したマルチプレクサーのディジタル・ロジック回路動作
図である。
したマルチプレクサーのディジタル・ロジック回路動作
図である。
【図５】本発明のエッジ・トリガ・コントローラのディ
ジタル・ロジック回路図である。
ジタル・ロジック回路図である。
【図６】本発明の中のマルチプレクサーによるタイム・
シーケンスの比較図である。
シーケンスの比較図である。
【図７】本発明のタイム・ベース・ラッチ回路のディジ
タル・ロジック回路図である。
タル・ロジック回路図である。
【図８】本発明のディジタル・ロジック回路動作図であ
る。
る。
【図９】本発明のパルス検出回路のディジタル・ロジッ
ク回路図である。
ク回路図である。
【図１０】本発明のパルス検出回路のタイム・シーケン
スの比較図である。
スの比較図である。
【図１１】本発明のパルス検出回路のディジタル・ロジ
ック回路動作図である。
ック回路動作図である。
１０ エッジ・トリガ・コントローラ ２０ ポジティブ・エッジ検出回路 ３０ ネガティブ・エッジ検出回路 ４０ スタート・レジスタ ＳＹＳ システム・クロック ＥＸＴ エクスターナル・信号 ＥＸＴ１ エクスターナル・トリガ・信号 ＳＡＭＰ サンプル・信号 ＣＴＬ コントロール・信号 ＣＬＫ クロック・信号 ＳＴＡＲＴ スタート・信号 ＳＴＯＰ ストップ・信号 ＯＮ／ＯＦＦ オン・オフ・信号Ｍ１ ，Ｍ０ セレクト・信号 ＥＮ イネーブル・信号 Ｑ カウント・クロック・信号
Claims (5)
- 【請求項１】 カウンター、マルチプレクサー、エッジ
・トリガ・コントローラとタイム・ベース・ラッチ回
路、パルス検出回路で構成され、マルチプレクサーの入
力はシステム・クロックと、マルチプレクサーに伝送さ
れたエクスターナル・信号がエッジ・トリガ・コントロ
ーラに入力して発生したエクスターナル・トリガ・信号
とであり、 そのパルス検出回路の入力はサンプル・信号とそのエク
スターナル・トリガ・信号であり、そのパルス検出回路
の出力のイネーブル・信号とそのマルチプレクサーの出
力のクロック・信号は共にタイム・ベース・ラッチ回路
に入力され、タイム・ベース・ラッチ回路の出力はカウ
ンターに入力してから必要な出力を得る測定及びカウン
ト用のタイマー。 - 【請求項２】 パルス検出回路はポジティブ・エッジ検
出回路、ネガティブ・エッジ検出回路、スタート・レジ
スタ、とＲＳ・ラッチ回路から構成され、そのエクスタ
ーナル・トリガ・信号とそのサンプル・信号はポジティ
ブ・エッジ検出回路とネガティブ・エッジ検出回路に入
力され、それから出力した後にＲＳ・ラッチ回路に伝送
され、そのスタート・レジスタの入力はスタート・信号
とストップ・信号であり、出力はオン・オフ・信号であ
り、ストップ・信号はネガティブ・エッジ検出回路の出
力と接続され、オン・オフ・信号はイネーブル・信号を
発生するためにＲＳ・ラッチ回路と接続される請求項１
記載の測定及びカウント用のタイマー。 - 【請求項３】 そのポジティブ・エッジ検出回路とネガ
ティブ・エッジ検出回路はＤ・フリップ・フロップとロ
ジックＡＮＤゲート及びＮＯＴゲートから構成される請
求項２記載の測定及びカウント用タイマー。 - 【請求項４】 そのスタート・レジスタはＲＳ・ラッチ
回路からなる請求項２記載の測定及びカウント用のタイ
マー。 - 【請求項５】 そのタイム・ベース・ラッチ回路はＤタ
イプ・ラッチ回路からなる請求項１記載の測定及びカウ
ント用タイマー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16983995A JPH0921893A (ja) | 1995-07-05 | 1995-07-05 | 測定及びカウント用のタイマー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16983995A JPH0921893A (ja) | 1995-07-05 | 1995-07-05 | 測定及びカウント用のタイマー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0921893A true JPH0921893A (ja) | 1997-01-21 |
Family
ID=15893887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16983995A Pending JPH0921893A (ja) | 1995-07-05 | 1995-07-05 | 測定及びカウント用のタイマー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0921893A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446722B1 (ko) * | 1997-10-16 | 2004-11-09 | 엘지전자 주식회사 | 타이머회로 |
| CN114113981A (zh) * | 2021-11-23 | 2022-03-01 | 杭州长川科技股份有限公司 | 时间参数的测量方法、时间参数测量电路及系统 |
-
1995
- 1995-07-05 JP JP16983995A patent/JPH0921893A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446722B1 (ko) * | 1997-10-16 | 2004-11-09 | 엘지전자 주식회사 | 타이머회로 |
| CN114113981A (zh) * | 2021-11-23 | 2022-03-01 | 杭州长川科技股份有限公司 | 时间参数的测量方法、时间参数测量电路及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1111511A (en) | Pulse width measurement circuitry | |
| JPH0220173B2 (ja) | ||
| JP3699488B2 (ja) | 位相位置の測定法および測定装置 | |
| JPH0921893A (ja) | 測定及びカウント用のタイマー | |
| US6205192B1 (en) | Clock input control circuit | |
| KR0124692Y1 (ko) | 측정 및 계수용 타이머 | |
| JPS55110454A (en) | Jitter measuring unit | |
| JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
| JP3589527B2 (ja) | 変位測定装置 | |
| US5770952A (en) | Timer that provides both surveying and counting functions | |
| KR100271636B1 (ko) | 저전력용주파수검출기 | |
| JPH0812214B2 (ja) | 相関式時間差計 | |
| JPH1070456A (ja) | ディジタルｐｌｌ回路 | |
| JPH06138261A (ja) | 時間間隔測定装置 | |
| JPH0756579Y2 (ja) | 周波数継電器装置 | |
| JP3196183B2 (ja) | 時間測定装置 | |
| KR960016665B1 (ko) | 교환기 시스템의 전송효율 측정방법 및 그 장치 | |
| SU528560A1 (ru) | Устройство дл ввода информации | |
| JPH0317275Y2 (ja) | ||
| KR100280510B1 (ko) | 부지연회로 | |
| SU1443745A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
| JPH0479632A (ja) | ビット位相同期回路 | |
| KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
| JP2553350B2 (ja) | パルスカウント回路 | |
| SU656215A1 (ru) | Устройство контрол двоичного счетчика с ускоренным переносом |