JPH09219147A - 電子源の製造方法、該方法により製造される電子源及び画像表示装置 - Google Patents

電子源の製造方法、該方法により製造される電子源及び画像表示装置

Info

Publication number
JPH09219147A
JPH09219147A JP2446896A JP2446896A JPH09219147A JP H09219147 A JPH09219147 A JP H09219147A JP 2446896 A JP2446896 A JP 2446896A JP 2446896 A JP2446896 A JP 2446896A JP H09219147 A JPH09219147 A JP H09219147A
Authority
JP
Japan
Prior art keywords
electron
wiring
electron source
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2446896A
Other languages
English (en)
Inventor
Nobuaki Oguri
宣明 大栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2446896A priority Critical patent/JPH09219147A/ja
Publication of JPH09219147A publication Critical patent/JPH09219147A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成及び工程でマトリクス配線が形成
でき、配線としての膜質を高め、耐酸化性、耐腐食性を
向上させ、電気的信頼性の向上が図れると共に配線抵抗
の低抵抗化が実現され配線抵抗の増大による画素むらの
発生を防止できる高精細の画像形成装置を提供する。 【解決手段】 行方向配線及び列方向配線が第一層目の
配線材料に酸化鉛を主成分とするガラスバインダーに導
電性材料の微粒粉を混合したペーストを用い、第二層目
の配線材料に有機溶媒及び樹脂に有機金属化合物を混合
したペーストを用いて形成し、前記第一層目と第2層目
の配線材料が2層が二層構造であったり、合金または混
合状態であったりすることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子源の製造方
法、該方法により製造された電子源及びその応用である
表示装置等の画像形成装置に係わり、特に表面伝導型電
子放出素子を多数個、備える電子源及びその応用である
表示装置等の画像形成装置の新規な構成及び製造方法に
関する。
【0002】
【従来の技術】従来、電子放出素子としては熱電子源と
冷陰極電子源が知られている。冷陰極電子源には、電界
放出型(以下FEと記す。)、金属/絶縁層/金属型
(以下MIMと記す。)や表面伝導型電子放出素子等が
ある。
【0003】FE型の例としては、 W. P. Dyke & W.
W. Dolan,“Field Emission”, Advance in Electron P
hysicis, 8, 89 (1956)あるいはC. A. Spindt, “Physi
cal Properties of thin-film field emission cathode
s with molybdenium ”, J. Appl. Phys., 47, 5248 (1
976) 等が知られている。
【0004】MIM型の例としては、 C. A. Mead,“Th
e tunnel-emission amplifier ”,J. Appl. Phys., 32,
646 (1961)が知られている。
【0005】表面伝導型電子放出素子型の例としては、
M. I. Elinson, Radio Eng. Electron Phys., 10, (196
5)等がある。
【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記、Elinson 等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G. Dittmer: Thin Solis Films,”9, 317 (1972)]、I
23 /SnO2 薄膜によるもの[M. Hartwell and
C. G. Fonstad “ IEEE Trans. ED Conf. ”, 519 (197
5)] 、カーボン薄膜によるもの[荒木久 他:真空、第
26巻、第1号、22頁(1983)]等が報告されて
いる。
【0007】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM. Hartwell の素子構成を図7
に示す。同図において1は基板である。2は電子放出部
形成用薄膜で、スパッタリングで形成されたH型形状の
金属酸化物薄膜等からなり、後述の通電フォーミングと
呼ばれる通電処理により電子放出部3が形成される。な
お、図中の素子電極間隔L1は0.5〜1.0mm、
W’は0.1mmで設定されている。なお、電子放出部
3の位置及び形状については、不明であるので模式図と
して表わした。
【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成用薄膜2
を予めフォーミングと呼ばれる通電処理によって電子放
出部3を形成するのが一般的であった。すなわち、通電
フォーミングとは、前記電子放出部形成用薄膜2の両端
に直流電圧あるいは非常にゆっくりとした昇電圧、例え
ば1V/分程度印加通電し、導電性薄膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部3を形成することである。なお、電子放
出部3は電子放出部形成用薄膜2の一部に亀裂が発生
し、その亀裂付近から電子放出が行われる。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜4と呼ぶ。
【0009】前記フォーミング処理をした表面伝導型電
子放出素子は、上述の電子放出部を含む薄膜4に電圧を
印加し、素子表面に電流を流すことにより、上述の電子
放出部3より電子を放出せしめるものである。
【0010】さらに、通常はフォーミング工程の終了後
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加せしめることである。
【0011】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから大面積にわたり多数、素子を
配列形成できる利点がある。そこでこの特徴を生かせる
ようないろいろな応用が研究されている。例えば、荷電
ビーム源、画像表示装置等の表示装置等が挙げられる。
【0012】しかしながら、以上説明したような表面伝
導型電子放出素子を画像表示装置として大面積化するに
は以下のような問題点がある。前記表面伝導型電子放出
素子の製造工程において電極や配線パターンを加工する
場合、基板上に電極及び配線材料の金属薄膜を成膜し、
これを通常のフォトリソグラフィー、エッチング技術を
用いてパターン加工が行われ、電極や配線パターンが形
成される。しかしながら、例えば、40cm角以上の大
型基板上にフォトリソグラフィー、エッチング技術によ
り製造する場合、蒸着装置をはじめ、露光装置、エッチ
ング装置等を含む大型製造設備が必要となり莫大な費用
がかかるだけでなく、基板を大型化した場合、製造装置
自体の大型化が困難となり製造方法上、あるいはコスト
上の問題があった。また、大面積化することでで電極数
の増加、配線の増加及び複雑化により、工程数が増え、
断線や短絡等の欠陥が発生しやすくなり、歩留まりが低
下する等の問題があった。
【0013】
【発明が解決しようとする課題】本発明は、かかる従来
の問題を鑑みて、表面伝導型電子放出素子を複数設置し
た電子源及び画像表示装置の製造方法において、安価で
工程数が少なく、また電極と配線部分の構成を簡略化す
ることにより、相互の電気的接続部分の信頼性向上が図
れ、より高密度な画素配列による高品位な画像が実現可
能な表面伝導型電子放出素子を複数設置した電子源の製
造方法、電子源及び該電子源を具備した画像表示装置を
提供することを目的とする。
【0014】
【課題を解決するための手段】前記の目的は以下の手段
によって達成される。
【0015】すなわち、本発明は相対向する一対の素子
電極を含む表面伝導型電子放出素子を有する電子源が走
査側配線と信号側配線の直交する位置に配設され、かつ
該配線の一組または複数組を順次選択することにより、
前記電子源に通電されるようにした電子源を2次元平面
上に複数個、配設することによって構成される電子源の
製造方法において、素子電極を形成する工程と、第1層
目の配線を形成する工程と、絶縁層を形成する工程と第
2層目の配線を形成する工程とを含み、前記相対向する
一対の素子電極を形成するにあたり、いずれか一方の電
極が電極ギャップに平行な方向の左右、どちらか一方の
端部の位置が対向するもう一方の電極の電極ギャップに
平行な方向の長さの中心、もしくはそれに近い位置にく
るように形成し、それぞれの素子電極と第1層目、第2
層目の配線の接続方向が電極ギャップと直交する位置で
各々接続形成されることを特徴とする電子源の製造方法
を提供するものであり、前記第1層目、第2層目のそれ
ぞれの配線形成時に前記相対向する一対の素子電極への
接続を各々同時形成すること、前記第1層目の配線と前
記第2層目の配線との接続が前記表面伝導型電子放出素
子を介して行われること、各層の形成方法に印刷法を用
いることを含む。
【0016】また、本発明は前記の方法により製造され
たことを特徴とする電子源を提案するものである。
【0017】さらに本発明は前記の電子源を具備するこ
とを特徴とする画像表示装置を提案するものであり、前
記電子源が電子放出部形成用薄膜にフォーミングと称す
る通電処理を施すことにより電子放出部が形成される表
面伝導型電子放出素子であることを含む。
【0018】
【発明の実施の形態】以下に本発明に係わる表面伝導型
電子放出素子の基本的な構成と製造方法及びその特徴
(例えば特開平2−56822等を参考にして)につい
て概説する。
【0019】本発明に係わる表面伝導型電子放出素子の
構成、及び製法の特徴は、次のようなものが挙げられ
る。
【0020】1)フォーミングと呼ばれる通電処理前の
電子放出部形成用薄膜は、微粒子分散体を分散し形成さ
れた微粒子からなる薄膜、あるいは、有機金属等を加熱
焼成し形成された微粒子からなる薄膜等、基本的には、
微粒子より構成される。
【0021】2)フォーミングと呼ばれる通電処理後の
電子放出部を含む薄膜は、電子放出部、電子放出部を含
む薄膜とも基本的には微粒子より構成される。
【0022】図8(a),(b)は、それぞれ、本発明
に係わる基本的な表面伝導型電子放出素子の構成を示す
平面図及び断面図である。図8を用いて、本発明に係わ
る素子の基本的な構成を説明するが、本発明の電子源及
び画像表示装置では後述するように、この表面伝導型電
子放出素子を多数個、同一基板上に配線電極と共に形成
しているものである。
【0023】図8において1は絶縁性基板、5と6は素
子電極、4は電子放出部を含む薄膜、3は電子放出部で
ある。
【0024】絶縁性基板1の材料としては、石英ガラ
ス、Na等の不純物含有量を減少したガラス、青板ガラ
ス、青板ガラス上にスパッタ法等により形成したSiO
2 (絶縁体層)を積層したガラス基板等及びアルミナ等
のセラミック等が挙げられる。
【0025】対向する素子電極5,6の材料としては、
一般的な導電材料を用いられ、例えばNi,Cr,A
u,Mo,W,Pt,Ti,Al,Cu,Pd等の金属
あるいは合金及びPd,Ag,Au,RuO2 ,Pd−
Ag等の金属あるいは金属酸化物とガラス等から構成さ
れる印刷導体、In23 −SnO2 等の透明導電体及
びポリシリコン等の半導体材料が挙げられる。素子電極
間隔L1は、数オングストロームより数百マイクロメー
トルであり、素子電極の製法の基本となるフォトリソグ
ラフィー技術、すなわち、露光機の性能とエッチング方
法等、及び、素子電極間に印加する電圧と電子放出し得
る電界強度等により設定されるが、好ましくは、数マイ
クロメートルより数十マイクロメートルである。素子電
極長さW1、素子電極5,6の膜厚dは、電極の抵抗
値、後述するX,Y配線との結線、多数配置された電子
源の配置上の問題により適宜設計され、通常は、素子電
極長さW1は、数マイクロメートルより数百マイクロメ
ートルであり、素子電極5,6の膜厚dは、数百オング
ストロームより数千オングストロームである。
【0026】絶縁性基板1上に設けられた対向する素子
電極5と素子電極6間及び素子電極5,6上に設置され
た電子放出部を含む薄膜4は、電子放出部3を含むが、
図8(b)に示された場合だけでなく、素子電極5,6
上には設置されない場合もある。すなわち、絶縁性基板
1上に、先述した電子放出部形成用薄膜、対向する素子
電極5,6の電極順に積層構成した場合である。また、
対向する素子電極5と素子電極6間全てが、製法によっ
ては、電子放出部として機能する場合もある。この電子
放出部を含む薄膜4の膜厚は、数オングストロームより
数千オングストロームであり、素子電極5,6へのステ
ップカバレージ、電子放出部3と素子電極5,6間の抵
抗値及び電子放出部3の導電性微粒子の粒径、後述する
通電処理条件等によって、適宜設定される。その抵抗値
は、103 〜107 Ω/□のシート抵抗値を示す。電子
放出部を含む薄膜4を構成する材料の具体例を挙げるな
らば、Pd,Pt,Ru,Ag,Au,Ti,In,C
u,Cr,Fe,Zn,Sn,Ta,W,Pd等の金
属、PdO,SnO2 ,In23 ,PbO,Sb23
等の酸化物、HfB2 ,ZrB2 ,LaB6 ,CeB6
,YB4 ,GdB4等の硼化物、TiC,ZrC,Hf
C,TaC,SiC,WC等の炭化物、TiN,Zr
N,HfN等の窒化物、Si,Ge等の半導体、カーボ
ン等が挙げられる。
【0027】なお、ここで述べる微粒子膜とは複数の微
粒子が集合した膜であり、その微細構造は、微粒子が個
々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態(島状も含む)の膜を指
しており、微粒子の粒径は、数オングストロームから数
千オングストロームであり、好ましくは10オングスト
ロームより200オングストロームである。
【0028】電子放出部3は電子放出部を含む薄膜4の
一部に形成された高抵抗の亀裂であり、通電フォーミン
グより形成される。また、亀裂内には数オングストロー
ムから数百オングストロームの粒径の導電性微粒子を有
することもある。この導電性微粒子は電子放出部を含む
薄膜4を構成する物質の少なくとも一部の元素を含んで
いる。また、電子放出部3及びその近傍の電子放出部を
含む薄膜4は炭素及び炭素化合物を有することもある。
【0029】電子放出部3を有する電子放出素子の製造
方法としては様々な方法が考えられるが、その一例を図
9に示す。2は電子放出部形成用薄膜で例えば微粒子膜
が挙げられる。
【0030】以下、順を追って製造方法の説明を図8及
び図9に基づいて説明する。
【0031】1)絶縁性基板1を洗剤、純水及び有機溶
剤により十分に洗浄後、真空蒸着法、スパッタ法等によ
り素子電極材料を堆積後、例えばフォトリソグラフィー
技術により該絶縁性基板1の面上に素子電極5,6を形
成する(図9(a))。
【0032】2)絶縁性基板1上に設けられた素子電極
5と6間に、素子電極5と6を形成した絶縁性基板上に
有機金属溶液を塗布して放置することにより、有機金属
薄膜を形成する。なお、有機金属溶液とは、前記Pd,
Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Z
n,Sn,Ta,W,Pb等の金属を主元素とする有機
化合物の溶液である。この後、有機金属薄膜を加熱焼成
処理し、リフトオフ、エッチング等によりパターニング
し、電子放出部形成用薄膜2を形成する(図9
(b))。
【0033】なお、ここでは、有機金属溶液の塗布法に
より説明したが、これに限るものでなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピンナー法等によって形成される場合もあ
る。
【0034】3)続いて、フォーミングと呼ばれる通電
処理を行う。通電フォーミングは素子電極5,6間に、
不図示の電源により通電を行い、電子放出部形成用薄膜
2を局所的に破壊、変形もしくは変質せしめ、構造を変
化させた部位を形成させるものである。この局所的に構
造変化させた部位を電子放出部と呼ぶ。[図9(c)]
先に説明したように、電子放出部3は導電性微粒子で構
成されていることを発明者らは観察している。
【0035】次に上記フォーミング処理の電圧波形の一
例を図10に示す。
【0036】電圧波形は特にパルス波形が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
[図10(a)]とパルス波高値を増加させながら、電
圧パルスを印加する場合[図10(b)]とがある。ま
ず、パルス波高値を一定電圧とした場合[図10
(a)]について説明する。
【0037】図10(a)におけるT1及びT2は電圧
波形のパルス幅とパルス間隔であり、T1を1マイクロ
秒〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒
とし、三角波の波高値(通電フォーミング時のピーク電
圧)は表面伝導型電子放出素子の形態に応じて適宜選択
し、適当な真空度、例えば10-5torr程度の真空雰
囲気下で、数秒から数十分印加する。なお、素子の電極
間に印加する波形は三角波に限定することなく、矩形波
等所望の波形を用いてもよく、その波高値及びパルス幅
・パルス間隔等についても上述の値に限ることなく、電
子放出部が良好に形成されれば所望の値を選択すること
ができる。
【0038】図10(b)におけるT1及びT2は図1
0(b)と同様であり、三角波の波高値(通電フォーミ
ング時のピーク電圧)は、例えば0.1Vステップ程度
ずつ増加させ適当な真空雰囲気で印加する。なお、この
場合通電フォーミング処理はパルス間隔T2中に、電子
放出部形成用薄膜2を局所的に破壊、変形しない程度の
電圧、例えば0.1V程度の電圧で素子電流を測定し、
抵抗値を求め、例えば1MΩ以上の抵抗を示したときに
通電フォーミング終了とする。
【0039】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば10-4〜10-5torr程度の真空度で、
通電フォーミング同様、パルス波高値が一定の電圧パル
スを繰り返し印加する処理のことであり、真空中に存在
する有機物質に起因する炭素もしくは炭素化合物を電子
放出部形成用薄膜上に堆積させ素子電流If、放出電流
Ieを著しく変化させる処理である。活性化工程は素子
電流Ifと放出電流Ieを測定しながら、例えば放出電
流Ieが飽和した時点で終了する。また、印加する電圧
パルスは動作駆動電圧を行うことが好ましい。
【0040】なお、ここで炭素もしくは炭素化合物とは
グラファイト(単、多結晶双方を指す)、非晶質カーボ
ン(非晶質カーボン及び多結晶グラファイトとの混合物
を指す)であり、その膜厚は500オングストローム以
下が好ましく、より好ましくは300オングストローム
以下である。
【0041】こうして作成した電子放出素子をフォーミ
ング工程、活性化工程における真空度よりも高い真空度
の雰囲気下において動作駆動させるのがよい。また、さ
らに高い真空度の雰囲気下で80℃〜150℃の加熱後
動作駆動させることが望ましい。なお、フォーミング工
程、活性化処理した真空度より高い真空度とは、例えば
約10-6以上の真空度であり、より好ましくは超高真空
系であり、新たに炭素もしくは炭素化合物が電子放出部
形成用薄膜上にほとんど堆積しない真空度である。こう
することによって素子電流If、放出電流Ieを安定化
させることが可能になる。
【0042】次に上述のような素子構成と製造方法によ
って作成された本発明に係わる電子放出素子の基本特性
について図11及び図12を用いて説明する。
【0043】図11は図8で示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図11において1は絶縁性基板、5,6は素
子電極、4は電子放出部を含む薄膜、3は電子放出部を
示す。また、91は素子に素子電圧Vfを印加するため
の電源、90は素子電極5,6間の電子放出部を含む薄
膜4を流れる素子電流Ifを測定するための電流計、9
4は素子の電子放出部より放出される放出電流Ieを捕
捉するためのアノード電極、93はアノード電極94に
電圧を印加するための高圧電源、92は素子の電子放出
部3より放出される放出電流Ieを測定するための電流
計である。電子放出素子の上記素子電流If、放出電流
Ieの測定にあったては、素子電極5,6に電源91と
電流計90とを接続し、該電子放出素子の上方に電源9
3と電流計92とを接続したアノード電極94を配置し
ている。また、本電子放出素子及びアノード電極94は
真空装置内に配置され、その真空装置には排気ポンプ及
び真空計等の真空装置に必要な機器が具備されており、
所望の真空下にて本素子の測定評価を行えるようになっ
ている。なお、アノード電極の電圧は1〜10kV、ア
ノード電極と電子放出素子との距離Hは3〜8mmの範
囲で測定した。
【0044】図11に示した測定評価装置により測定さ
れた放置電流Ie及び素子電流Ifと素子電圧Vfの関
係の典型的な例を図12に示す。なお、図12は任意単
位で示されており、放出電流Ieは素子電流Iのおよそ
1000分の1程度である。図からも明らかなように、
本電子放出素子は放出電流Ieに対して3つの特性を有
する。
【0045】第一に、本素子はある電圧(閾値電圧と呼
ぶ、図12中のVTh)以上の素子電圧を印加すると、
急激に放出電流Ieが増加する。一方、閾値電圧以下で
は放出電流Ieがほとんど検出されない。すなわち、放
出電流Ieに対する明確な閾値電圧Vthをもった非線
形素子である。
【0046】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieが素子電圧Vfで制御でき
る。
【0047】第三に、アノード電極94に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
【0048】以上のような特性を有するため、本発明に
係る電子放出素子は、多方面への応用が期待される。ま
た、素子電流Ifは素子電圧Vfに対して単調に増加す
る(M1)特性の例を図12に示したが、この他にも、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵
抗(VCNR)特性を示す場合もある。この場合も電子
放出素子は上述した3つの特性を有する。なお、予め導
電性微粒子を分散して構成した表面伝導型電子放出素子
においては、前記本発明の基本的な素子構成の基本的な
製造方法の一部を変更しても構成できる。
【0049】次に、本発明の電子源及び画像形成装置に
ついて述べる。
【0050】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置置(以下梯子型配
置電子源基板と呼ぶ)や、表面導電型電子放出素子の一
対の素子電極にそれぞれX方向配線、Y方向配線を接続
した単純マトリクス配置(以下マトリクス型配置電子源
基板と呼ぶ)が挙げられる。なお、梯子型配置電子源基
板を有する画像形成装置には電子放出素子からの電子の
飛翔を制御する電極である制御電極(グリッド電極)を
必要とする。
【0051】以下この原理に基づき構成した電子源基板
の構成について図13を用いて説明する。111は絶縁
性基板、112はX方向配線、113はY方向配線、1
14は表面伝導型電子放出素子、115は結線である。
同図において、絶縁性基板111は、前述したガラス等
であり、その大きさ及びその厚みは、表面伝導型電子放
出素子の個数及び個々の素子の設計上の形状、及び電子
源の使用時に容器の一部を構成する場合には、その容器
を真空に保持するための条件等に依存して適宜設定され
る。m本のX方向配線112は、DX1,DX2,・・
・・,DXmからなり、絶縁性基板111上に、所望の
パターンニングされた導電性金属等からなり、多数の表
面伝導型電子放出素子にほぼ、均等な電圧が供給される
ように、材料、膜厚、配線幅等が設定される。Y方向配
線113は、DY1,DY2,・・・,DYnのn本の
配線よりなり、X方向配線112と同様に所望のパター
ニングされた導電性金属等からなり、多数の表面伝導型
電子放出素子にほぼ、均等な電圧が供給されるように、
材料、膜厚、配線幅等が設定される。これらm本のX方
向配線112とn本のY方向配線113間には、不図示
の層間絶縁層が設置され、電気的に分離されて、マトリ
クス配線を構成する。なお、このm,nは共に正の整数
である。不図示の層間絶縁層は、SiO2 等であり、X
方向配線112を形成した絶縁基板111の全面、ある
いは一部に所望の形状で形成され、特に、X方向配線1
12とY方向配線113の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。また、X方
向配線112とY方向配線113は、それぞれ外部端子
として引き出されている。なお、m本のX方向配線11
2の上にn本のY方向配線113、層間絶縁層を介して
配置した例で説明したが、n本のY方向配線113の上
にm本のX方向配線112を、層間絶縁層を介して設置
する場合もある。
【0052】さらに、前述と同様にして、表面伝導型電
子放出素子114の対向する素子電極(不図示)がDX
1,DX2,・・・,DXmのm本のX方向配線112
と、DY1,DY2,・・・,DYnのn本のY方向配
線113と結線115によって電気的に接続されている
ものである。
【0053】なお、m本のX方向配線112とn本のY
方向配線113と結線115と素子電極の導電性金属
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよく、Ni,Cr,Au,
Mo,W,Pt,Ti,Al,Cu,Pd等の金属ある
いは合金及びOPd,Ag,Au,RuO2 ,Pd−A
g等の金属あるいは金属酸化物とガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導体及びポ
リシリコン等の半導体材料等より適宜選択される。また
表面伝導型電子放出素子は、絶縁性基板111あるい
は、不図示の層間絶縁層上どちらに形成してもよい。
【0054】また、前記X方向配線112には、X方向
に配列する表面伝導型電子放出素子114の行を任意に
走査するための走査信号を印加するための不図示の走査
信号発生手段と電気的に接続されている。一方Y方向配
線113には、Y方向に配列する表面伝導型電子放出素
子114の列の各列を任意に変調するための変調信号を
印加するための不図示の変調信号発生手段と電気的に接
続されている。
【0055】さらに、各表面伝導型電子放出素子に印加
される駆動電圧は、当該素子に印加される走査信号と変
調信号の差電圧として供給されるものである。上記の構
成において単純なマトリクス配線だけで個別の素子を選
択して独立に駆動可能になる。
【0056】次に、以上のようにして作成した単純マト
リクス配置の電子源を用いた画像形成装置について、図
5、図6を用いて説明する。図5は画像形成装置の基本
構成図であり、図6は該画像形成装置に用いられる蛍光
膜のパターンである。
【0057】図5において31は上述のようにして電子
放出素子を基板上に作成した電子源基板、34は電子放
出素子に相当し、35,36は表面導電型電子放出素の
一対の素子電極と接続されたX方向配線及びY方向配線
である。32は電子源基板31を固定したリアプレー
ト、40はガラス基板37の内面の蛍光膜38とメタル
バック39等が形成されたフェースプレート、33は支
持枠であり、リアプレート32、支持枠33及びフェー
スプレート40にフリットガラス等を塗布し、大気中あ
るいは窒素中で400〜500度で10分以上焼成する
ことで封着して外囲器41を構成する。
【0058】外囲器41は、上述の如くフェースプレー
ト40、支持枠33、リアプレート32で構成したがリ
アプレート32は主に電子源基板31の強度を補強する
目的で設けられるため、電子源基板31自体で十分な強
度をもつ場合は別体のリアプレート40、支持枠33、
電子源基板31、外囲器41を構成してもよい。さらに
は、フェースプレートプレート40、リアプレート32
間にスペーサーと呼ばれる耐大気圧支持部材を設置する
ことで大気圧に対して十分な強度をもつ外囲器41にす
ることもできる。
【0059】図5中、38は蛍光膜である。蛍光膜38
はモノクロームの場合は蛍光体のみからなるが、カラー
の蛍光膜38の場合は、図6に示されるように蛍光体4
3の配列によりブラックストライプあるいはブラックマ
トリクス等と呼ばれる黒色部材42と蛍光体43とで構
成される。ブラックトライプ、ブラックマトリクスが設
けられる目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体43間の塗り分け部を黒くすることで
混色を目立たなくすることと、蛍光膜38における外光
反射によるコントラストの低下を抑制することである。
ブラックストライプの材料としては通常、よく用いられ
ている黒鉛を主成分とする材料だけでなく、光の透過及
び反射が少ない材料であればこれに限るものではない。
【0060】ガラス基板37に蛍光体43を塗布する方
法はモノクローム、カラーによらず沈澱法や印刷法が用
いられる。
【0061】また、蛍光膜38の内面側には通常メタル
バック39が設けられる。メタルバック39の目的は、
蛍光体43に照射された電子が帯電するのを防止するこ
と、蛍光体43の発光のうち内面側への光をフェースプ
レート40側へ鏡面反射することにより輝度を向上する
こと、電子ビーム加速電圧を印加するための電極として
作用すること、外囲器内で発生した負イオンの衝突によ
るダメージからの蛍光体43の保護等である。メタルバ
ック39は蛍光膜38作成後、蛍光膜38の内面側表面
の平滑化処理(通常フィルミングと呼ばれる)を行い、
その後、Alを真空蒸着等で堆積することで作成でき
る。フェースプレート40には、さらに蛍光膜38の導
電性を高めるため、蛍光膜38の外面側に透明電極(不
図示)を設けてもよい。
【0062】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行う必要がある。
【0063】外囲器41の不図示の排気管を通じ、10
-7torr程度の真空度にされ、封止が行われる。ま
た、外囲器41の封止後の真空度を維持するためにゲッ
ター処理を行う場合もある。これは外囲器41の封止を
行う直前、あるいは封止後に抵抗加熱、あるいは高周波
加熱等の加熱法により、外囲器41内の所定の位置(不
図示)に配置されたゲッターを加熱し、蒸着膜を形成す
る処理である。ゲッターは通常、Ba等が主成分であ
り、該蒸着膜の吸着作用により、例えば1×10-5乃至
は1×10-7torrの真空度を維持するものである。
なお、表面伝導型電子放出素子のフォーミング以降の工
程は適宜設定される。
【0064】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子DX1〜
DXm,DY1〜DYnを通じ、電圧を印加することに
より、電子放出させ高圧端子Hvを通じ、メタルバック
39、あるいは透明電極(不図示)に数kV以上の高圧
を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
【0065】以上述べた構成は、画像表示等に用いられ
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。
【0066】次に、前述の梯子型配置電子源基板及びそ
れを用いた画像表示装置について図14、図15を用い
て説明する。
【0067】図14において120は電子源基板、12
1は電子放出素子、122はDX1〜DX10は前記電
子放出素子に接続する共通配線である。電子放出素子1
21は基板120上に、X方向に並列に複数個配置され
る(これを素子行と呼ぶ)。この素子行を複数個基板上
に配置し、梯子型電子源基板となる。各素子行の共通配
線間に適宜駆動電圧を印加することで、各素子行を独立
に駆動することが可能になる。すなわち、電子ビームを
放出させる素子行には電子放出閾値以上の電圧を、電子
ビームを放出させない素子行には、電子放出閾値以下の
電圧を印加すればよい。また、各素子行間の共通配線D
X2〜DX9を、例えばDX2,DX3を同一配線とす
るようにしてもよい。
【0068】図15は梯子型配置の電子源を備えた画像
形成装置の構造を示すための図である。130はグリッ
ド電極、131は電子が通過するための空孔、132は
DoX1,DoX2,・・・DoXmよりなる容器外端
子、133がグリッド電極130と接続されたG1,G
2,・・・・,Gnからなる容器外端子、134は前述
のように各素子行間の共通配線を同一配線とした電子源
基板である。なお、図5、図15と同一の符号は同一の
部材を示す。前述の単純マトリクス配置の画像形成装置
(図5)との違いは、電子源基板134とフェースプレ
ート40の間にグリッド電極130を備えていることで
ある。
【0069】電子源基板134とフェースプレート40
の中間にはグリッド電極130が設けられている。グリ
ッド電極130は、表面伝導型電子放出素子から放出さ
れた電子ビームを変調することができるもので、梯子型
配置の素子行と直交して設けられたストライプ状の電極
に電子ビームを通過させるため、各素子に対応して一個
ずつ円形の開口131が設けられている。グリッドの形
状や設置位置は必ずしも図15のようなものでなくとも
よく、開口としてメッシュ状に多数の通過口を設けるこ
ともあり、また表面伝導型電子放出素子の周囲や近傍に
設けてもよい。容器外端子132及びグリッド容器外端
子133は、不図示の制御回路と電気的に接続されてい
る。
【0070】本画像形成装置では素子行を一列ずつ順次
駆動(走査)していくのと同期してグリッド電極列に画
像の1ライン分の変調信号を同時に印加することによ
り、各電子ビームの蛍光体への照射を制御し、画像を1
ラインずつ表示することができる。
【0071】また、本発明によればテレビジョン放送を
表示装置のみならずテレビ会議システム、コンピュータ
等の表示装置に適した画像形成装置を提供することがで
きる。さらには、感光性ドラム等で構成された光プリン
タとしての画像形成装置としても用いることもできる。
【0072】
【実施例】次に、実施例を示して電子源、特に表面伝導
型電子放出素子を用いた画像表示装置における、本発明
による新規な構成及び製造方法について説明する。
【0073】実施例1 第1の実施例を図1及び図2(a)〜(e)を参照しつ
つ説明する。図1は本発明の電子源(冷陰極電子ビーム
源)により構成された画像表示装置の代表的な素子構成
の上面図を示す。図2(a)〜(e)は本発明の製造工
程を表す上面図を示す。図2(a)〜(e)では不図示
の基板上に対して電子放出素子を3×3個、計9個のマ
トリクス状に配線と共に形成した例で示す。
【0074】まず、清浄されたガラス基板(ここではソ
ーダライムガラス基板を使用)に、一対の素子電極1
1,12を形成する。このとき、互いに向き合った一対
の素子電極のいずれか一方の電極が電極ギャップに平行
な方向のいずれか一方の端部の位置が対向するもう一方
の電極の電極ギャップに平行な方向の長さの中心になる
ようにずらして形成した。
【0075】本実施例では、膜の成膜方法として厚膜印
刷法を使用した。ここで使用した厚膜ペースト材料は、
MODペーストで、金属成分はAuである。印刷の方法
はスクリーン印刷法である。所望のパターンに印刷の
後、70℃で10分乾燥し、次に本焼成を実施する。焼
成温度は550℃で、ピーク保持時間は約8分である。
印刷、焼成の後のパターンは長さ350ミクロン、幅1
50ミクロン×2個の一対の素子電極11,12で両素
子電極のギャップに平行な方向の端部はずれており、素
子電極11の右端は対向する素子電極12のギャップに
平行な方向の中心である約175ミクロン付近に位置し
ている。なお、膜厚は〜0.3ミクロンであった(図2
(a))。
【0076】次に第1層目の配線13を形成する。この
とき第1層目の配線13形成と同時に一対の素子電極1
1,12の片方の素子電極11へ電極ギャップと直交す
る方向に接続形成される。本実施例では第1層目の配線
13の形成方法として厚膜スクリーン印刷法を用いた。
ペースト材料は一般に、酸化鉛を主成分とするガラスバ
インダーに導電性材料の微粒粉を混合したものである。
本実施例では、導電性材料がAgのペーストを使用し
た。所望のパターンでスクリーン印刷の後、110℃で
20分間の乾燥を行った後、550℃、ピーク保持時間
15分の焼成を行って幅100ミクロン、厚み12ミク
ロンの第1層目の配線13を得た(図2(b))。
【0077】続いて層間絶縁膜14を形成する。本実施
例では厚膜スクリーン印刷法を用いた。ペースト材料は
PbOを主成分としてガラスバインダーを混合したペー
ストである。所望のパターンでスクリーン印刷の後、1
10℃で20分の乾燥を行った。550℃、ピーク保持
時間15分の焼成を行った。焼成後のパターンは500
×500ミクロン、厚みは〜30ミクロンであった。本
実施例では層間絶縁膜14のパターンを第1層目の配線
13と第2層目の配線15の交差部分近傍のみとした
(図2(c))。
【0078】また、絶縁層は通常、上下層間の絶縁性を
確保するために、印刷、焼成を2回ずつ実施する。厚膜
ペーストにより形成される膜は通常、ポーラスな膜であ
るため、1回印刷、焼成後、再度印刷を行い、1回目の
膜のポーラス状態を埋め込むようにして2回目の膜を印
刷、焼成する。これにより絶縁性が確保されることにな
る。本実施例もこれにしたがった。
【0079】次に第2層目の配線15を形成する。この
とき第2層目の配線15形成と同時に一対の素子電極1
1,12の片方の素子電極12へ電極ギャップと直交す
る方向に接続形成される。形成方法は厚膜スクリーン印
刷法を用いた。使用した厚膜ペースト材料は第1層目の
配線13と同じくAgペーストで金属成分はAgであ
る。所望のパターンでスクリーン印刷の後、110℃で
20分の乾燥を行った後、550℃でピーク保持時間1
5分の焼成を行って、幅300ミクロン、厚み〜10ミ
クロンの第2層目の配線15を得た(図2(d))。
【0080】以上で、マトリクス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等はここに記し
たものに限るものではない。
【0081】マトリクス配線完成後、電子放出部を形成
する。まず、上記印刷方法で形成された、電子放出部へ
の通電用の一対の素子電極11,12の上層に有機パラ
ジウム(CCP4230、奥野製薬工業(株)をスピナ
ーにより回転塗布後、300℃で10分間の加熱処理を
行い、Pdからなる電子放出部形成用薄膜16を形成す
る。このようにして形成された電子放出部形成用薄膜1
6は、Pdを主元素とする微粒子から構成され、その膜
厚は10nm、シート抵抗値は5×10EΩ/□であっ
た。なお、ここで述べる微粒子膜は複数の微粒子が集合
した膜であり、その微細構造として微粒子が個々に分散
した状態のみならず、微粒子が互いに隣接、あるいは重
なり合った状態(島状を含む)の膜をも指し、その粒径
とは、前記状態で粒子形状が認識可能な微粒子について
の径をいう。このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることにより、フォーミン
前までの電子源基板の製造工程が完了する。(図2
(e))。次に、以上のようにして作成した電子源基板
を用いて画像形成装置を構成した例を、図5と図6を用
いて説明する。
【0082】多数の表面伝導型電子放出素子を作成した
電源基板31をリアプレート32上に固定した後、基板
31の5mm上方に、ェースプレート40(ガラス基板
37の内面に蛍光膜38とメタルバック39が形成され
て構成される)を支持枠33を介して配置し、フェース
プレート40、支持枠33、リアプレート32の接合部
にフリットガラスを塗布し、大気中あるいは窒素雰囲気
中で400℃乃至500℃で10分以上焼成することで
封着した(図5参照)。また、リアプレート32への基
板31の固定もフリットガラスで行った。
【0083】図5において、34は電子放出素子、3
5,36はそれぞれX方向及びY方向の配線である。
【0084】蛍光膜38は、モノクロームの場合は蛍光
体のみからなるが、本実施例では蛍光体はストライプ形
状(図6参照)を採用し、先にブラックストライプを形
成し、その間隙部に各蛍光体を塗布し、蛍光膜38を作
製した。ブラックストライプの材料は、通常よく用いら
れている黒鉛を主成分とする材料を用いた。
【0085】ガラス基板37に蛍光体を塗布する方法は
スラリー法を用いた。
【0086】また、蛍光膜38の内面側には通常、メタ
ルバック39が設けられる。メタルバックは、蛍光膜作
製後、蛍光膜の内面側表面の平滑化処理(通常、フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作製した。
【0087】フェースプレート40には、さらに蛍光膜
38の導電性を高めるため、蛍光膜38の外面側に透明
電極(不図示)が設けられる場合があるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
【0088】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。以上のようにして完成
したガラス容器内の雰囲気を排気管(図示せず)を通じ
て真空ポンプにて排気し、十分な真空度に達した後、容
器外端子DX1〜DXmとDY1〜DYnを通じ、電子
放出素子34の素子電極間に電圧を印加し、電子放出部
形成用薄膜2を通電処理(フォーミング処理)すること
により、電子放出部3を作成した。フォーミング処理の
電圧波形を図10に示す。
【0089】図10は、Ti及びT2は電圧波形のパル
ス幅とパルス間隔であり、本実施例ではT1を1ミリ
秒、T2を10ミリ秒とし、三角波の波高値(フォーミ
ング時のピーク電圧)は14Vとし、フォーミング処理
は約1×10-6torrの真空雰囲気下で60秒間行っ
た。
【0090】このように作成された電子放出部3はパラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30オングストローム
であった。
【0091】次に、10-6torr程度の真空度で、不
図示の排気管をガスバーナで熱することで溶着し外囲器
の封止を行った。
【0092】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは封止を行う直前、あるい
は封止後に抵抗加熱、あるいは高周波加熱等の加熱法に
より、画像形成装置内の所定の位置(不図示)に配置さ
れたゲッターを加熱し、蒸着膜を形成する処理である。
ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着
作用により、例えば1×10-5乃至1×10-7torr
の真空度を維持するものである。
【0093】以上のように完成した本発明の画像形成装
置において、各表面伝導型電子放出素子には、容器外端
子DX1〜DXm,DY1〜DYnを通じ、走査信号及
び変調信号を不図示の信号発生手段によりそれぞれ、印
加することにより、電子放出させ、高圧端子Hvを通じ
て、メタルバック39に数kV以上の高圧を印加し、電
子ビームを加速して、蛍光膜38に衝突させ、励起・発
光させることで画像を表示した。
【0094】以上説明したように本実施例による電子源
によれば、従来の構成と比べて簡単な構成で作成が容易
である。また、素子電極上で配線に支配される面積が低
減され、従来と比べてより高密度な配線が可能となる。
また、素子電極に配線を直接接続できるため素子電極と
配線部分の信頼性を向上させることができる。
【0095】さらには本実施例の構成によれば、容易に
X,Yマトリクス状に多数の表面伝導型電子放出素子を
配置することができ、大画面の画像形成装置の作成に適
している。
【0096】実施例2 本実施例は図3、図4に示すような構成を有する電子源
基板を作成し、これを用いて画像形成装置を作成したも
のである。
【0097】第2の実施例を図3、図4(a)〜(c)
を参照しつつ説明する。図3に本発明の電子源(冷陰極
電子ビーム源)により構成された画像表示装置の代表的
な素子構成の上面図を示す。図4(a)〜(c)には本
発明の製造工程を表す上面図を示す。図4(a)〜
(c)では不図示の基板上に対して3個の電子放出素子
を複数の短冊状配線と共に面状に配置した例を示してい
る。
【0098】まず、実施例1と同様にして、洗浄された
ガラス基板(ここでは、ソーダガラス基板を使用)に、
一対の素子電極21,22を形成する。このとき、実施
例1と同様に互いに向き合った一対の素子電極のいずれ
か一方の電極ギャップに平行な方向のいずれか一方の端
部の位置が対向するもう一方の電極ギャップに平行な長
さの中心になるようにずらして形成した。
【0099】本実施例では、膜の成膜方法として膜厚印
刷法を使用した。ここで使用した厚膜ペースト材料はM
ODペーストで金属成分はPtである。印刷の方法はス
クリーン印刷法である。所望のパターンに印刷の後、7
0℃で10分乾燥し、次に本焼成を実施する。焼成温度
は550℃で、ピーク保持時間は約8分である。印刷、
焼成後のパターンは長さ350ミクロン、幅150ミク
ロン×2個の一対の素子電極21,22で両素子電極の
ギャップに平行な方向の端部はずれており、素子電極2
1の右端は対向する素子電極22のギャップに平行な方
向の中心である約175ミクロン付近に位置している。
なお、膜厚は〜0.3ミクロンであった(図4
(a))。
【0100】次に短冊状ライン配線23を形成する。こ
のとき、ライン配線23形成と同時に一対の素子電極2
1,22へ電極ギャップと直交する方向へ各々接続形成
される。形成方法は膜厚スクリーン印刷法を用いた。使
用した厚膜ペースト材料はAgペーストで金属成分はA
gである。所望のパターンでスクリーン印刷の後、11
0℃で20分の乾燥を行った後、550℃、ピーク保持
時間15分の焼成を行って、幅300ミクロン、厚み1
0ミクロンの一対の素子電極21,22へ接続されたラ
イン配線23を得た(図4(b))。
【0101】以上で、ライン配線23の部分が完成す
る。もちろん、ペースト材料、印刷方法等は実施例1と
同様ここに記したものに限るものではない。
【0102】続いて、電子放出部24を形成する。形成
方法は実施例1と同様にして形成した(図4(c))。
【0103】次に、以上のようにして作成した電子源基
板に対して、実施例1と同様にしてフォーミング処理を
行った。
【0104】本構成の電子源において、電子放出部を複
数の短冊配線を面状に配置し、この配線と直交して、電
子放出部の上部に開口を有する複数の短冊状グリッド電
極を配置させ、電子放出素子配線とグリッド電極に印加
する駆動電圧を制御して、任意の電子放出素子より電子
放出させることができる。
【0105】さらに、実施例1と同様に、本実施例の電
子源を真空容器内に複数配置し、フェースプレートを対
向させて、電子放出素子より放出された電子線を蛍光体
に選択的に照射することによって蛍光体を発光させるこ
とにより画像形成装置とすることができた。
【0106】また、本実施例の構成によれば、容易にラ
イン状に多数の表面伝導型電子放出素子を配置すること
ができ、大画面の画像形成装置の作成に適している。
【0107】さらに、本発明の応用として、上記実施例
1及び実施例2の電子源の形成方法により、アレイ状発
光素子を作成し、感光性ドラム状に配置することによ
り、電子写真記録装置を構成することができた。
【0108】加えて、電子写真記録装置にアレイ状発光
素子を作成した場合においても同様の効果を得ることが
できる。
【0109】
【発明の効果】以上説明したように、本発明によれば、
本発明の構成及び製造方法の実現により従来の構成に比
べて、 1)簡単な構成で作成が容易である。
【0110】2)電極と配線の接続部分の信頼性が向上
する。
【0111】3)配線に支配される面積が低減され、従
来と比べてより高密度な配線が可能となるため、単位面
積当たりの画素数を増やすことが可能となり、高解像度
を有する画像形成装置を提供することができる。
【0112】4)導電性薄膜形成領域が拡大されるの
で、印刷配線に導電性薄膜が吸収されることが防止され
る。これにより画像形成装置の電子放出部の大きさのバ
ラツキが抑えられる。
【図面の簡単な説明】
【図1】本発明の実施例1において、XYマトリクス配
線して形成した電子源基板の素子構成を示す上面図であ
る。
【図2】図2(a)〜(e)は本発明の実施例1におけ
る製造工程を示す上面図である。
【図3】本発明の実施例2における画像表示装置の素子
構成の上面図である。
【図4】図4(a)〜(c)は本発明の実施例2におけ
る製造工程を示す上面図である。
【図5】本発明による画像形成装置の構成例を示す一部
切り欠き斜視図である。
【図6】本発明による画像形成装置における蛍光膜の構
成例を示す図である。
【図7】表面伝導型電子放出素子の一例を示す構成図で
ある。
【図8】本発明に係わる表面伝導型電子放出素子の実施
態様例を示す概略構成図である。
【図9】図9(a)〜(c)は本発明に係わる表面伝導
型電子放出素子の製造方法の一例を示す概略的な断面図
である。
【図10】図10(a),(b)は表面伝導型電子放出
素子の通電フォーミングの電圧波形の一例を示す図であ
る。
【図11】図8で示した構成を有する素子の電子放出特
性を測定するための測定評価装置の概略構成図である。
【図12】表面伝導型放出素子の電流−電圧特性を示す
図である。
【図13】多数の表面伝導型電子放出素子を単純マトリ
クス配線して構成した電子源基板の概略図である。
【図14】多数の表面伝導型電子放出素子をライン配線
して構成した電子源基板の概略図である。
【図15】本発明による画像形成装置の構成例を示す一
部切り欠き斜視図である。
【符号の説明】
1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5 素子電極 6 素子電極 11,12,21,22 素子電極 13 第1層目の配線 14 層間絶縁膜 15 第2層目の配線 16,24 電子放出部形成用薄膜 31 電子源基板 32 リアプレート 33 支持枠 34 電子放出素子 35 X方向配線 36 Y方向配線 37 ガラス基板 38 蛍光膜 39 メタルバック 40 フェースプレート 41 外囲器 42 黒色部材 43 蛍光体 90 電流計 91 電源 92 電流計 93 高圧電源 94 アノード電極 111 絶縁性基板 112 X方向配線 113 Y方向配線 114 表面伝導型電子放出素子 115 結線 120 電子源基板 121 表面伝導型電子放出素子 122 DX1〜DX10からなる表面伝導型電子放
出素子を配線するための共通配線 130 グリッド電極 131 電子が通過するための空孔 132 DoX,DoX2,・・・・DoXmよりな
る容器外端子 133 グリッド電極130と接続されたG1,G
2,・・・Gnからなる容器外端子 134 電源基板

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 相対向する一対の素子電極を含む表面伝
    導型電子放出素子を有する電子源が走査側配線と信号側
    配線の直交する位置に配設され、かつ該配線の一組また
    は複数組を順次選択することにより、前記電子源に通電
    されるようにした電子源を2次元平面上に複数個、配設
    することによって構成される電子源の製造方法におい
    て、素子電極を形成する工程と、第1層目の配線を形成
    する工程と、絶縁層を形成する工程と第2層目の配線を
    形成する工程とを含み、前記相対向する一対の素子電極
    を形成するにあたり、いずれか一方の電極が電極ギャッ
    プに平行な方向の左右、どちらか一方の端部の位置が対
    向するもう一方の電極の電極ギャップに平行な方向の長
    さの中心、もしくはそれに近い位置にくるように形成
    し、それぞれの素子電極と第1層目、第2層目の配線の
    接続方向が電極ギャップと直交する位置で各々接続形成
    されることを特徴とする電子源の製造方法。
  2. 【請求項2】 前記第1層目、第2層目のそれぞれの配
    線形成時に前記相対向する一対の素子電極への接続を各
    々同時形成する請求項1に記載の電子源の製造方法。
  3. 【請求項3】 前記第1層目の配線と前記第2層目の配
    線との接続が前記表面伝導型電子放出素子を介して行わ
    れる請求項1記載の電子源の製造方法。
  4. 【請求項4】 各層の形成方法に印刷法を用いる請求項
    1に記載の電子源の製造方法。
  5. 【請求項5】 請求項1乃至4のうちいずれか1項に記
    載の方法により製造されたことを特徴とする電子源。
  6. 【請求項6】 請求項5に記載の電子源を具備すること
    を特徴とする画像表示装置。
  7. 【請求項7】 前記電子源が電子放出部形成用薄膜に、
    フォーミングと称する通電処理を施すことにより電子放
    出部が形成される表面伝導型電子放出素子である請求項
    6に記載の画像表示装置。
JP2446896A 1996-02-09 1996-02-09 電子源の製造方法、該方法により製造される電子源及び画像表示装置 Pending JPH09219147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2446896A JPH09219147A (ja) 1996-02-09 1996-02-09 電子源の製造方法、該方法により製造される電子源及び画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2446896A JPH09219147A (ja) 1996-02-09 1996-02-09 電子源の製造方法、該方法により製造される電子源及び画像表示装置

Publications (1)

Publication Number Publication Date
JPH09219147A true JPH09219147A (ja) 1997-08-19

Family

ID=12139006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2446896A Pending JPH09219147A (ja) 1996-02-09 1996-02-09 電子源の製造方法、該方法により製造される電子源及び画像表示装置

Country Status (1)

Country Link
JP (1) JPH09219147A (ja)

Similar Documents

Publication Publication Date Title
JP3217629B2 (ja) 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法
JP3372720B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3226428B2 (ja) 画像形成装置
JP3200270B2 (ja) 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法
JP3332673B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3372732B2 (ja) 画像形成装置
JP3450533B2 (ja) 電子源基板および画像形成装置の製造方法
JP3507454B2 (ja) 平板型画像形成装置の製造方法
JP3372715B2 (ja) 画像形成装置
JP3450565B2 (ja) 電子源基板および画像形成装置の製造方法
JP3459705B2 (ja) 電子源基板の製造方法、及び画像形成装置の製造方法
JP3387710B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
JP3205176B2 (ja) 電子源とその制御方法並びに画像形成装置及び画像形成方法
JPH0950241A (ja) 画像形成装置
JP3450581B2 (ja) 配線基板および画像形成装置の製造方法
JPH09245690A (ja) マトリクス配線の製造方法、電子源の製造方法、電子源及び該電子源を具備した画像表示装置
JP3372731B2 (ja) 画像形成装置
JP3524278B2 (ja) 画像形成装置
JP3459720B2 (ja) 電子源の製造方法および画像形成装置の製造方法
JP3478807B2 (ja) 平板型画像形成装置及びその製造方法
JP3207990B2 (ja) 平板型画像形成装置
JPH09219142A (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置
JPH09219163A (ja) 配線形成方法、該方法により形成したマトリクス配線、電子源の製造方法、電子源及び画像表示装置
JPH08180800A (ja) 電子源及び画像表示装置の製造方法
JPH09283064A (ja) 画像形成装置およびその製造方法