JPH09219420A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09219420A JPH09219420A JP8026387A JP2638796A JPH09219420A JP H09219420 A JPH09219420 A JP H09219420A JP 8026387 A JP8026387 A JP 8026387A JP 2638796 A JP2638796 A JP 2638796A JP H09219420 A JPH09219420 A JP H09219420A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- substrate
- power supply
- planar
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 コンデンサを搭載する半導体装置において、
リードインダクタンスを低くして大きい静電容量が得ら
れ、広帯域でノイズを吸収することができる半導体装置
を提供することを目的とする。 【解決手段】 ＩＣダイ２６が実装された基板２５上に
面状導電体３０，３１で誘電体３２を挟んで形成したコ
ンデンサを構成し、このコンデンサの一方の面状導電体
を電源端子およびＩＣダイの電源用ボンディングパッド
に接続し、コンデンサの他方の面状導電体を接地端子お
よびＩＣダイの接地用ボンディングパッドに接続し、上
記面状導電体を電流パスとした。
リードインダクタンスを低くして大きい静電容量が得ら
れ、広帯域でノイズを吸収することができる半導体装置
を提供することを目的とする。 【解決手段】 ＩＣダイ２６が実装された基板２５上に
面状導電体３０，３１で誘電体３２を挟んで形成したコ
ンデンサを構成し、このコンデンサの一方の面状導電体
を電源端子およびＩＣダイの電源用ボンディングパッド
に接続し、コンデンサの他方の面状導電体を接地端子お
よびＩＣダイの接地用ボンディングパッドに接続し、上
記面状導電体を電流パスとした。
Description
【０００１】
【発明の属する技術分野】本発明は、高速動作をするマ
イクロプロセッサ等のコンデンサを内蔵した半導体装置
に関するものである。
イクロプロセッサ等のコンデンサを内蔵した半導体装置
に関するものである。
【０００２】
【従来の技術】図６は従来の高速マイクロプロセッサ用
ピングリッドアレイ形セラミックパッケージの斜視図で
ある。図６において、１は端子であり、２は端子１を格
子状に配したパッケージベースであり、３は面実装型の
積層セラミックコンデンサ（以降、チップコンデンサと
呼ぶ）であり、４は放熱器である。図６には図示されな
いが、マイクロプロセッサのダイはパッケージベース２
に内蔵され、格子状に配置された端子１に接続されてお
り、動作時の発熱を放熱器４によって冷却している。
ピングリッドアレイ形セラミックパッケージの斜視図で
ある。図６において、１は端子であり、２は端子１を格
子状に配したパッケージベースであり、３は面実装型の
積層セラミックコンデンサ（以降、チップコンデンサと
呼ぶ）であり、４は放熱器である。図６には図示されな
いが、マイクロプロセッサのダイはパッケージベース２
に内蔵され、格子状に配置された端子１に接続されてお
り、動作時の発熱を放熱器４によって冷却している。
【０００３】パッケージベース２に実装したチップコン
デンサ３の両極の端子はマイクロプロセッサの少なくと
も一つの電源端子と接地端子に夫々接続されるとともに
端子１にも接続されている。
デンサ３の両極の端子はマイクロプロセッサの少なくと
も一つの電源端子と接地端子に夫々接続されるとともに
端子１にも接続されている。
【０００４】図７は、特開昭６３−２３９９７０号公報
に記載のＩＣダイ上にコンデンサを形成した半導体装置
の断面図である。図７において、５はＩＣのダイであ
り、６はＩＣの回路形成面であり、７はダイ内部の電源
配線であり、８はダイ内部の接地配線である。９，１０
はポリイミド系樹脂膜であり、１１，１２，１３はスル
ーホールであり、１４，１５は電極金属層であり、１６
は金属層であり、１７，１８，１９は接続部である。電
極金属層１４，１５をポリイミド系樹脂膜１０を介して
対向させたコンデンサをポリイミド系樹脂膜９を介して
ＩＣの回路形成面６の上に形成したもので、電極金属層
１４は接続部１７を介して内部の電源配線７に、電極金
属層１５は接続部１８，１９を介してダイ内部の接地配
線８に夫々接続した集中定数形のコンデンサである。
に記載のＩＣダイ上にコンデンサを形成した半導体装置
の断面図である。図７において、５はＩＣのダイであ
り、６はＩＣの回路形成面であり、７はダイ内部の電源
配線であり、８はダイ内部の接地配線である。９，１０
はポリイミド系樹脂膜であり、１１，１２，１３はスル
ーホールであり、１４，１５は電極金属層であり、１６
は金属層であり、１７，１８，１９は接続部である。電
極金属層１４，１５をポリイミド系樹脂膜１０を介して
対向させたコンデンサをポリイミド系樹脂膜９を介して
ＩＣの回路形成面６の上に形成したもので、電極金属層
１４は接続部１７を介して内部の電源配線７に、電極金
属層１５は接続部１８，１９を介してダイ内部の接地配
線８に夫々接続した集中定数形のコンデンサである。
【０００５】
【発明が解決しようとする課題】コンピュータを高速化
するには、通常、バスクロックを高速化するとともにマ
イクロプロセッサの内部クロック周波数を高くする。こ
の場合、マイクロプロセッサの消費電力が増加し、マイ
クロプロセッサが過熱するだけでなく高速化したバスク
ロックと緩急動作による負荷変動により、高周波ノイズ
が電源電圧に重畳してマイクロプロセッサを誤動作させ
るという問題を有していた。
するには、通常、バスクロックを高速化するとともにマ
イクロプロセッサの内部クロック周波数を高くする。こ
の場合、マイクロプロセッサの消費電力が増加し、マイ
クロプロセッサが過熱するだけでなく高速化したバスク
ロックと緩急動作による負荷変動により、高周波ノイズ
が電源電圧に重畳してマイクロプロセッサを誤動作させ
るという問題を有していた。
【０００６】図６、図７に示す従来の集中定数形のバイ
パスコンデンサを使用した回路の場合、コンデンサは容
量が小さく、コンデンサの端子は面実装用の半田付け用
電極でリードインダクタンスは微少であり、また高周波
ノイズによる高周波リップルを吸収する微少振幅電流が
流れるだけである。したがって、緩急なマイクロプロセ
ッサの負荷変動に対しては、低い等価直列抵抗のコンデ
ンサを数種類用意し、電源端子、接地端子近傍に配置接
続し、その放電電流によって負荷変動を緩衝しなければ
ならない。
パスコンデンサを使用した回路の場合、コンデンサは容
量が小さく、コンデンサの端子は面実装用の半田付け用
電極でリードインダクタンスは微少であり、また高周波
ノイズによる高周波リップルを吸収する微少振幅電流が
流れるだけである。したがって、緩急なマイクロプロセ
ッサの負荷変動に対しては、低い等価直列抵抗のコンデ
ンサを数種類用意し、電源端子、接地端子近傍に配置接
続し、その放電電流によって負荷変動を緩衝しなければ
ならない。
【０００７】図６の従来の高速マイクロプロセッサ用ピ
ングリッドアレイ形セラミックパッケージの場合、多数
の集中定数形のバイパスコンデンサをダイに設けられた
多数の電極端子パッドと接地端子パッドに接続して高周
波ノイズによる高周波リップルを吸収する用途に供され
る。
ングリッドアレイ形セラミックパッケージの場合、多数
の集中定数形のバイパスコンデンサをダイに設けられた
多数の電極端子パッドと接地端子パッドに接続して高周
波ノイズによる高周波リップルを吸収する用途に供され
る。
【０００８】このように従来のコンデンサを構成した半
導体装置では、緩急なマイクロプロセッサの負荷変動に
対しては、更に多種類の集中定数形のバイパスコンデン
サを並列接続しなければならなく大面積のパッケージベ
ースを用意するか、パッケージの外に実装しなければな
らない。この場合、配線インピーダンスが増加し負荷変
動の緩衝効果が減ずるとともに煩雑な実装工数がかかる
問題があった。
導体装置では、緩急なマイクロプロセッサの負荷変動に
対しては、更に多種類の集中定数形のバイパスコンデン
サを並列接続しなければならなく大面積のパッケージベ
ースを用意するか、パッケージの外に実装しなければな
らない。この場合、配線インピーダンスが増加し負荷変
動の緩衝効果が減ずるとともに煩雑な実装工数がかかる
問題があった。
【０００９】本発明はこのような従来の問題を解決する
ものであり、リードインダクタンスを低くでき、大きい
静電容量が得られ、広帯域のノイズを吸収することがで
きる半導体装置を提供することを目的とする。
ものであり、リードインダクタンスを低くでき、大きい
静電容量が得られ、広帯域のノイズを吸収することがで
きる半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の半導体装置は、ＩＣダイが実装された基板
にコンデンサを設け、このコンデンサ電極の一方をダイ
の電源端子と接地端子の間を接続する配線とし、コンデ
ンサ電極の他方をダイの接地端子と接地端子の間を接続
する配線とし、電源電流は装置の電源端子からコンデン
サ電極の一方を経由してダイの電源端子へ流入させ、ダ
イの接地端子からコンデンサ電極の他方を経由して装置
の接地端子へ流出するようにしたものである。従って、
該コンデンサは幅広い電極を接続配線とするのでダイ迄
のリードインダクタンスを低くできるとともに幅広い電
極で大容量化でき、電流パスに対して分布容量を配した
構成にできる。
め、本発明の半導体装置は、ＩＣダイが実装された基板
にコンデンサを設け、このコンデンサ電極の一方をダイ
の電源端子と接地端子の間を接続する配線とし、コンデ
ンサ電極の他方をダイの接地端子と接地端子の間を接続
する配線とし、電源電流は装置の電源端子からコンデン
サ電極の一方を経由してダイの電源端子へ流入させ、ダ
イの接地端子からコンデンサ電極の他方を経由して装置
の接地端子へ流出するようにしたものである。従って、
該コンデンサは幅広い電極を接続配線とするのでダイ迄
のリードインダクタンスを低くできるとともに幅広い電
極で大容量化でき、電流パスに対して分布容量を配した
構成にできる。
【００１１】この構成により、分布した小容量領域から
積算した大容量領域で広帯域のノイズを吸収できるもの
である。
積算した大容量領域で広帯域のノイズを吸収できるもの
である。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数の信号入出力端子と少なくとも一つの電源端子
と少なくとも一つの接地端子とを有する基板と、この基
板に面実装され、上記基板に設けた配線パターンに夫々
接続された複数の信号入出力用ボンディングパッドと少
なくとも一つの電源用ボンディングパッドと少なくとも
一つの接地用ボンディングパッドを有する少なくとも一
つのＩＣダイと、第一と第二の面状導電体で誘電体を挟
んで形成され上記基板に配設されたコンデンサを備え、
前記第一と第二の面状導電体は面状の一端に少なくとも
一つの第一の端子と面状の他端に少なくとも一つの第二
の端子を設け、前記電源端子と前記第一の面状導電体の
第一の端子を接続し、この第一の面状導電体の第二の端
子と前記ＩＣダイの各電源用ボンディングパッドを接続
し、前記ＩＣダイの各接地用ボンディングパッドと前記
第二の面状導電体の第二の端子を接続し、この第二の面
状導電体の第一の端子と前記接地端子を接続した半導体
装置であり、誘電体を面状導電体で挟んで重ね合わせる
ことでコンデンサを構成し、電源電流を電源端子から第
一の面状導電体の第一の端子を経由して面状導電体に流
し、更に第一の面状導電体の第二の端子を経由してＩＣ
ダイの電源用ボンディングパッドへ流すとともに、リタ
ーン電流をＩＣダイの接地用ボンディングパッドから第
二の面状導電体の第二の端子を経由して面状導電体に流
し、更に第二の面状導電体の第一の端子を経由して接地
端子へ流すようにした電流パスに対して分布容量を配す
るコンデンサとして機能させることができる。もって、
電源電圧に重畳する広帯域ノイズの高周波成分は電源端
子付近の低容量域で、中低周波成分は電源端子からＩＣ
ダイ近傍迄の大容量域でバイパスさせるという作用を有
する。
は、複数の信号入出力端子と少なくとも一つの電源端子
と少なくとも一つの接地端子とを有する基板と、この基
板に面実装され、上記基板に設けた配線パターンに夫々
接続された複数の信号入出力用ボンディングパッドと少
なくとも一つの電源用ボンディングパッドと少なくとも
一つの接地用ボンディングパッドを有する少なくとも一
つのＩＣダイと、第一と第二の面状導電体で誘電体を挟
んで形成され上記基板に配設されたコンデンサを備え、
前記第一と第二の面状導電体は面状の一端に少なくとも
一つの第一の端子と面状の他端に少なくとも一つの第二
の端子を設け、前記電源端子と前記第一の面状導電体の
第一の端子を接続し、この第一の面状導電体の第二の端
子と前記ＩＣダイの各電源用ボンディングパッドを接続
し、前記ＩＣダイの各接地用ボンディングパッドと前記
第二の面状導電体の第二の端子を接続し、この第二の面
状導電体の第一の端子と前記接地端子を接続した半導体
装置であり、誘電体を面状導電体で挟んで重ね合わせる
ことでコンデンサを構成し、電源電流を電源端子から第
一の面状導電体の第一の端子を経由して面状導電体に流
し、更に第一の面状導電体の第二の端子を経由してＩＣ
ダイの電源用ボンディングパッドへ流すとともに、リタ
ーン電流をＩＣダイの接地用ボンディングパッドから第
二の面状導電体の第二の端子を経由して面状導電体に流
し、更に第二の面状導電体の第一の端子を経由して接地
端子へ流すようにした電流パスに対して分布容量を配す
るコンデンサとして機能させることができる。もって、
電源電圧に重畳する広帯域ノイズの高周波成分は電源端
子付近の低容量域で、中低周波成分は電源端子からＩＣ
ダイ近傍迄の大容量域でバイパスさせるという作用を有
する。
【００１３】本発明の請求項２に記載の発明は、基板両
面を導通する複数のスルーホールを備えた基板と、該基
板の一方の面に面実装され、上記基板に設けた配線パタ
ーンに夫々ボンディングパッドが接続された少なくとも
一つのＩＣダイと、該基板の他方の面に設けた複数の信
号入出力端子と少なくとも一つの電源端子と少なくとも
一つの接地端子と、該端子とスルーホールを除く上記基
板の空き領域に配設され、第一と第二の面状導電体で誘
電体を挟んで形成したコンデンサを備え、第一と第二の
面状導電体は面状の一端に少なくとも一つの第一の端子
と面状の他端に少なくとも一つの第二の端子を設け、該
基板に設けた電源端子は第一の面状導電体の第一の端子
と接続し、第一の面状導電体の第二の端子と前記基板に
設けたスルーホールを接続し、該スルーホールと前記Ｉ
Ｃダイの電源用ボンディングパッドに接続する配線パタ
ーンを接続し、該基板に設けた接地端子は第二の面状導
電体の第一の端子と接続し、第二の面状導電体の第二の
端子と前記基板に設けたスルーホールを接続し、該スル
ーホールと前記ＩＣダイの接地用ボンディングパッドに
接続する配線パターンを接続した半導体装置であり、請
求項１よりも広帯域でノイズ吸収させるという作用をす
る。
面を導通する複数のスルーホールを備えた基板と、該基
板の一方の面に面実装され、上記基板に設けた配線パタ
ーンに夫々ボンディングパッドが接続された少なくとも
一つのＩＣダイと、該基板の他方の面に設けた複数の信
号入出力端子と少なくとも一つの電源端子と少なくとも
一つの接地端子と、該端子とスルーホールを除く上記基
板の空き領域に配設され、第一と第二の面状導電体で誘
電体を挟んで形成したコンデンサを備え、第一と第二の
面状導電体は面状の一端に少なくとも一つの第一の端子
と面状の他端に少なくとも一つの第二の端子を設け、該
基板に設けた電源端子は第一の面状導電体の第一の端子
と接続し、第一の面状導電体の第二の端子と前記基板に
設けたスルーホールを接続し、該スルーホールと前記Ｉ
Ｃダイの電源用ボンディングパッドに接続する配線パタ
ーンを接続し、該基板に設けた接地端子は第二の面状導
電体の第一の端子と接続し、第二の面状導電体の第二の
端子と前記基板に設けたスルーホールを接続し、該スル
ーホールと前記ＩＣダイの接地用ボンディングパッドに
接続する配線パターンを接続した半導体装置であり、請
求項１よりも広帯域でノイズ吸収させるという作用をす
る。
【００１４】本発明の請求項３に記載の発明は、基板両
面を導通する複数のスルーホールを備えた基板と、該基
板の一方の面に前記スルーホールを除く空き領域に第一
と第二の面状導電体で誘電体を挟んで形成され、第一と
第二の面状導電体の面状の一端に少なくとも一つの第一
の端子と面状の他端に少なくとも一つの第二の端子を設
けたコンデンサと、該基板の他方の面に設けた複数の信
号入出力端子と少なくとも一つの電源端子と少なくとも
一つの接地端子と、上記基板の他方の面に実装され、上
記基板の他方の面に形成した配線パターンに接続された
少なくとも一つのＩＣダイを備え、該基板に設けた電源
端子は前記基板に設けたスルーホールを介して前記コン
デンサの第一の面状導電体の第一の端子と接続し、第一
の面状導電体の第二の端子は前記基板に設けた他のスル
ーホールを介して前記ＩＣダイの電源用ボンディングパ
ッドに接続する配線パターンと接続し、該基板に設けた
接地端子は前記基板に設けたスルーホールを介して前記
コンデンサの第二の面状導電体の第一の端子と接続し、
第二の面状導電体の第二の端子は前記基板に設けた他の
スルーホールを介して前記ＩＣダイの接地用ボンディン
グパッドに接続する配線パターンと接続した半導体装置
であり、請求項２よりも広帯域でノイズ吸収させるとい
う作用をする。
面を導通する複数のスルーホールを備えた基板と、該基
板の一方の面に前記スルーホールを除く空き領域に第一
と第二の面状導電体で誘電体を挟んで形成され、第一と
第二の面状導電体の面状の一端に少なくとも一つの第一
の端子と面状の他端に少なくとも一つの第二の端子を設
けたコンデンサと、該基板の他方の面に設けた複数の信
号入出力端子と少なくとも一つの電源端子と少なくとも
一つの接地端子と、上記基板の他方の面に実装され、上
記基板の他方の面に形成した配線パターンに接続された
少なくとも一つのＩＣダイを備え、該基板に設けた電源
端子は前記基板に設けたスルーホールを介して前記コン
デンサの第一の面状導電体の第一の端子と接続し、第一
の面状導電体の第二の端子は前記基板に設けた他のスル
ーホールを介して前記ＩＣダイの電源用ボンディングパ
ッドに接続する配線パターンと接続し、該基板に設けた
接地端子は前記基板に設けたスルーホールを介して前記
コンデンサの第二の面状導電体の第一の端子と接続し、
第二の面状導電体の第二の端子は前記基板に設けた他の
スルーホールを介して前記ＩＣダイの接地用ボンディン
グパッドに接続する配線パターンと接続した半導体装置
であり、請求項２よりも広帯域でノイズ吸収させるとい
う作用をする。
【００１５】本発明の請求項４に記載の発明は、請求項
１〜３のいずれかに記載の半導体装置において、基板に
設けた信号入出力端子と電源端子と接地端子は、夫々球
形状で、格子状に配置したものであり、面実装を可能に
するという作用を有する。
１〜３のいずれかに記載の半導体装置において、基板に
設けた信号入出力端子と電源端子と接地端子は、夫々球
形状で、格子状に配置したものであり、面実装を可能に
するという作用を有する。
【００１６】本発明の請求項５に記載の発明は、請求項
１〜３のいずれかに記載の半導体装置において、基板に
設けた信号入出力端子と電源端子と接地端子は、夫々ピ
ン形状で、格子状に配置したものであり、ソケット実装
を可能にするという作用を有する。
１〜３のいずれかに記載の半導体装置において、基板に
設けた信号入出力端子と電源端子と接地端子は、夫々ピ
ン形状で、格子状に配置したものであり、ソケット実装
を可能にするという作用を有する。
【００１７】本発明の請求項６に記載の発明は、請求項
１〜３のいずれかに記載の半導体装置において、コンデ
ンサは、基板に印刷で形成したものであり、生産効率に
優れるという作用を有する。
１〜３のいずれかに記載の半導体装置において、コンデ
ンサは、基板に印刷で形成したものであり、生産効率に
優れるという作用を有する。
【００１８】本発明の請求項７に記載の発明は、基板
と、この基板上に配設され、面状の一端に少なくとも一
つの第一の端子と面状の他端に少なくとも一つの第二の
端子を有する第一と第二の面状導電体で誘電体を挟んで
形成したコンデンサと、このコンデンサ上に重ねて配置
され、複数の第一の信号入出力端子と複数の第二の信号
入出力端子と少なくとも一つの第一の電源端子と少なく
とも一つの第一の接地端子と少なくとも一つの第二の電
源端子と少なくとも一つの第二の接地端子と少なくとも
一つの第三の電源端子と少なくとも一つの第三の接地端
子とを有し、複数の信号入出力用ボンディングパッドと
少なくとも一つの電源用ボンディングパッドと少なくと
も一つの接地用ボンディングパッドを有するＩＣダイを
少なくとも一つのキャリアフィルムに実装したＴＡＢパ
ッケージを備え、該キャリアフィルムに設けた第一の電
源端子は第二の電源端子と接続し、第二の電源端子は前
記第二の面状導電体の第一の端子と接続し、該第二の面
状導電体の第二の端子はキャリアフィルムの第三の電源
端子と接続し、第三の電源端子は前記ＩＣダイの電源用
ボンディングパッドに接続し、該キャリアフィルムに設
けた第一の接地端子は第二の接地端子と接続し、第二の
接地端子は前記第二の面状導電体の第一の端子と接続
し、該第二の面状導電体の第二の端子はキャリアフィル
ムの第三の接地端子と接続し、第三の接地端子は前記Ｉ
Ｃダイの接地用ボンディングパッドに接続し、該キャリ
アフィルムに設けた第一の信号入出力端子は第二の信号
入出力端子と接続し、第二の信号入出力端子は前記ＩＣ
ダイの信号入出力用ボンディングパッドに接続したもの
であり、信号配線の帯域が広いという作用を有する。
と、この基板上に配設され、面状の一端に少なくとも一
つの第一の端子と面状の他端に少なくとも一つの第二の
端子を有する第一と第二の面状導電体で誘電体を挟んで
形成したコンデンサと、このコンデンサ上に重ねて配置
され、複数の第一の信号入出力端子と複数の第二の信号
入出力端子と少なくとも一つの第一の電源端子と少なく
とも一つの第一の接地端子と少なくとも一つの第二の電
源端子と少なくとも一つの第二の接地端子と少なくとも
一つの第三の電源端子と少なくとも一つの第三の接地端
子とを有し、複数の信号入出力用ボンディングパッドと
少なくとも一つの電源用ボンディングパッドと少なくと
も一つの接地用ボンディングパッドを有するＩＣダイを
少なくとも一つのキャリアフィルムに実装したＴＡＢパ
ッケージを備え、該キャリアフィルムに設けた第一の電
源端子は第二の電源端子と接続し、第二の電源端子は前
記第二の面状導電体の第一の端子と接続し、該第二の面
状導電体の第二の端子はキャリアフィルムの第三の電源
端子と接続し、第三の電源端子は前記ＩＣダイの電源用
ボンディングパッドに接続し、該キャリアフィルムに設
けた第一の接地端子は第二の接地端子と接続し、第二の
接地端子は前記第二の面状導電体の第一の端子と接続
し、該第二の面状導電体の第二の端子はキャリアフィル
ムの第三の接地端子と接続し、第三の接地端子は前記Ｉ
Ｃダイの接地用ボンディングパッドに接続し、該キャリ
アフィルムに設けた第一の信号入出力端子は第二の信号
入出力端子と接続し、第二の信号入出力端子は前記ＩＣ
ダイの信号入出力用ボンディングパッドに接続したもの
であり、信号配線の帯域が広いという作用を有する。
【００１９】本発明の請求項８に記載の発明は、請求項
７記載の半導体装置において、第一の信号入出力端子と
第一の電源端子と第二の接地端子は、夫々板形状にした
ものであり、面実装を可能にするという作用を有する。
７記載の半導体装置において、第一の信号入出力端子と
第一の電源端子と第二の接地端子は、夫々板形状にした
ものであり、面実装を可能にするという作用を有する。
【００２０】本発明の請求項９に記載の発明は、請求項
７記載の半導体装置において、第一の信号入出力端子と
第一の電源端子と第一の接地端子は、夫々球形状で、格
子状に配置したものであり、小形面実装を可能にすると
いう作用を有する。
７記載の半導体装置において、第一の信号入出力端子と
第一の電源端子と第一の接地端子は、夫々球形状で、格
子状に配置したものであり、小形面実装を可能にすると
いう作用を有する。
【００２１】本発明の請求項１０に記載の発明は、請求
項７記載の半導体装置において、第一の信号入出力端子
と第一の電源端子と第一の接地端子は、夫々をピン形状
で、格子状に配置したものであり、ソケット実装を可能
にするという作用を有する。
項７記載の半導体装置において、第一の信号入出力端子
と第一の電源端子と第一の接地端子は、夫々をピン形状
で、格子状に配置したものであり、ソケット実装を可能
にするという作用を有する。
【００２２】本発明の請求項１１に記載の発明は、補強
板により補強された基板と、この基板上に配設され、面
状の一端に少なくとも一つの第一の端子と面状の他端に
少なくとも一つの第二の端子を有する第一と第二の面状
導電体で誘電体を挟んで形成したコンデンサと、このコ
ンデンサ上に重ねて配置され、複数の第一の信号入出力
端子と複数の第二の信号入出力端子と少なくとも一つの
第一の電源端子と少なくとも一つの第一の接地端子と少
なくとも一つの第二の電源端子と少なくとも一つの第二
の接地端子と少なくとも一つの第三の電源端子と少なく
とも一つの第三の接地端子とを有し、複数の信号入出力
用ボンディングパッドと少なくとも一つの電源用ボンデ
ィングパッドと少なくとも一つの接地用ボンディングパ
ッドを有するＩＣダイを少なくとも一つのキャリアフィ
ルムに実装したＴＡＢパッケージを備え、該キャリアフ
ィルムに設けた第一の電源端子は第二の電源端子と接続
し、第二の電源端子は前記第二の面状導電体の第一の端
子と接続し、該第二の面状導電体の第二の端子はキャリ
アフィルムの第三の電源端子と接続し、第三の電源端子
は前記ＩＣダイの電源用ボンディングパッドに接続し、
該キャリアフィルムに設けた第一の接地端子は第二の接
地端子と接続し、第二の接地端子は前記第二の面状導電
体の第一の端子と接続し、該第二の面状導電体の第二の
端子はキャリアフィルムの第三の接地端子と接続し、第
三の接地端子は前記ＩＣダイの接地用ボンディングパッ
ドに接続し、該キャリアフィルムに設けた第一の信号入
出力端子は第二の信号入出力端子と接続し、第二の信号
入出力端子は前記ＩＣダイの信号入出力用ボンディング
パッドに接続し、補強板と前記ＴＡＢパッケージで前記
コンデンサを挟んで配置したものであり、形状が安定化
するという作用を有する。
板により補強された基板と、この基板上に配設され、面
状の一端に少なくとも一つの第一の端子と面状の他端に
少なくとも一つの第二の端子を有する第一と第二の面状
導電体で誘電体を挟んで形成したコンデンサと、このコ
ンデンサ上に重ねて配置され、複数の第一の信号入出力
端子と複数の第二の信号入出力端子と少なくとも一つの
第一の電源端子と少なくとも一つの第一の接地端子と少
なくとも一つの第二の電源端子と少なくとも一つの第二
の接地端子と少なくとも一つの第三の電源端子と少なく
とも一つの第三の接地端子とを有し、複数の信号入出力
用ボンディングパッドと少なくとも一つの電源用ボンデ
ィングパッドと少なくとも一つの接地用ボンディングパ
ッドを有するＩＣダイを少なくとも一つのキャリアフィ
ルムに実装したＴＡＢパッケージを備え、該キャリアフ
ィルムに設けた第一の電源端子は第二の電源端子と接続
し、第二の電源端子は前記第二の面状導電体の第一の端
子と接続し、該第二の面状導電体の第二の端子はキャリ
アフィルムの第三の電源端子と接続し、第三の電源端子
は前記ＩＣダイの電源用ボンディングパッドに接続し、
該キャリアフィルムに設けた第一の接地端子は第二の接
地端子と接続し、第二の接地端子は前記第二の面状導電
体の第一の端子と接続し、該第二の面状導電体の第二の
端子はキャリアフィルムの第三の接地端子と接続し、第
三の接地端子は前記ＩＣダイの接地用ボンディングパッ
ドに接続し、該キャリアフィルムに設けた第一の信号入
出力端子は第二の信号入出力端子と接続し、第二の信号
入出力端子は前記ＩＣダイの信号入出力用ボンディング
パッドに接続し、補強板と前記ＴＡＢパッケージで前記
コンデンサを挟んで配置したものであり、形状が安定化
するという作用を有する。
【００２３】本発明の請求項１２に記載の発明は、請求
項１１に記載の半導体装置において、補強板を金属にし
たものであり、放熱性に優れるという作用を有する。
項１１に記載の半導体装置において、補強板を金属にし
たものであり、放熱性に優れるという作用を有する。
【００２４】本発明の請求項１３に記載の発明は、請求
項１１に記載の半導体装置において、補強板をアルミニ
ウムにするとともに、該アルミニウムの表面をアルマイ
ト処理したものであり、放熱性に優れるという作用を有
する。
項１１に記載の半導体装置において、補強板をアルミニ
ウムにするとともに、該アルミニウムの表面をアルマイ
ト処理したものであり、放熱性に優れるという作用を有
する。
【００２５】本発明の請求項１４に記載の発明は、請求
項１１に記載の半導体装置において、コンデンサを補強
板に印刷して形成したものであり、生産効率に優れると
いう作用を有する。
項１１に記載の半導体装置において、コンデンサを補強
板に印刷して形成したものであり、生産効率に優れると
いう作用を有する。
【００２６】図１は本発明の第１の実施形態によるピン
グリッドアレイ形パッケージの断面図である。図１にお
いて、２５は基板であり、２６はＩＣダイであり、２７
は信号入出力端子（本実施形態では便宜上、信号入力端
子、信号出力端子、信号入出力端子を含めて信号入出力
端子と呼ぶ）であり、２８は電源端子であり、２９は接
地端子であり、夫々端子２７，２８，２９はピン形状を
している。３０は第一の面状導電体であり、３１は第二
の面状導電体であり、３２は誘電体であり、コンデンサ
を構成している。３３はバンプであり、３４は絶縁層で
あり、３５は配線パターンである。ＩＣダイ２６は多数
の信号入出力用ボンディングパッド２６−１と、少なく
とも一つの電源用ボンディングパッド２６−２と、少な
くとも一つの接地用ボンディングパッド２６−３を備
え、図１では各ボンディングパッドにバンプ３３が形成
された上で基板２５にフェースダウンボンディングされ
ている。
グリッドアレイ形パッケージの断面図である。図１にお
いて、２５は基板であり、２６はＩＣダイであり、２７
は信号入出力端子（本実施形態では便宜上、信号入力端
子、信号出力端子、信号入出力端子を含めて信号入出力
端子と呼ぶ）であり、２８は電源端子であり、２９は接
地端子であり、夫々端子２７，２８，２９はピン形状を
している。３０は第一の面状導電体であり、３１は第二
の面状導電体であり、３２は誘電体であり、コンデンサ
を構成している。３３はバンプであり、３４は絶縁層で
あり、３５は配線パターンである。ＩＣダイ２６は多数
の信号入出力用ボンディングパッド２６−１と、少なく
とも一つの電源用ボンディングパッド２６−２と、少な
くとも一つの接地用ボンディングパッド２６−３を備
え、図１では各ボンディングパッドにバンプ３３が形成
された上で基板２５にフェースダウンボンディングされ
ている。
【００２７】第一の面状導電体３０と第二の面状導電体
３１で誘電体３２を挟んでコンデンサを形成しており、
基板２５のＩＣダイ２６の実装面に形成した配線パター
ン３５を覆って形成した絶縁層３４上に形成されてい
る。
３１で誘電体３２を挟んでコンデンサを形成しており、
基板２５のＩＣダイ２６の実装面に形成した配線パター
ン３５を覆って形成した絶縁層３４上に形成されてい
る。
【００２８】第一の面状導電体３０は面状の一端に少な
くとも一つの第一の端子３０−１と面状の他端に少なく
とも一つの第二の端子３０−２を備え、第二の面状導電
体３１は面状の一端に少なくとも一つの第一の端子３１
−１と面状の他端に少なくとも一つの第二の端子３１−
２を備えており、電源端子２８と第一の面状導電体３０
の第一の端子３０−１を、第一の面状導電体の第二の端
子３０−２と前記ＩＣダイ２６の各電源用ボンディング
パッド２６−２を、ＩＣダイ２６の各接地用ボンディン
グパッド２６−３と第二の面状導電体３１の第二の端子
３１−２を、第二の面状導電体３１の第一の端子３１−
１と前記接地端子２９を夫々配線パターン３５を介して
接続し、ＩＣダイ２６の信号入出力用ボンディングパッ
ド２６−１は信号入出力端子２７に基板２５に設けられ
た配線パターン３５により接続されている。
くとも一つの第一の端子３０−１と面状の他端に少なく
とも一つの第二の端子３０−２を備え、第二の面状導電
体３１は面状の一端に少なくとも一つの第一の端子３１
−１と面状の他端に少なくとも一つの第二の端子３１−
２を備えており、電源端子２８と第一の面状導電体３０
の第一の端子３０−１を、第一の面状導電体の第二の端
子３０−２と前記ＩＣダイ２６の各電源用ボンディング
パッド２６−２を、ＩＣダイ２６の各接地用ボンディン
グパッド２６−３と第二の面状導電体３１の第二の端子
３１−２を、第二の面状導電体３１の第一の端子３１−
１と前記接地端子２９を夫々配線パターン３５を介して
接続し、ＩＣダイ２６の信号入出力用ボンディングパッ
ド２６−１は信号入出力端子２７に基板２５に設けられ
た配線パターン３５により接続されている。
【００２９】このように誘電体３２を面状導電体３０，
３１で挟んで重ね合わせたコンデンサを構成するととも
に、電源電流は電源端子２８から第一の面状導電体の第
一の端子３０−１を経由して面状導電体３０を流れ、更
に第一の面状導電体の第二の端子３０−２を経由してＩ
Ｃダイの電源用ボンディングパッド２６−２へ流れる。
３１で挟んで重ね合わせたコンデンサを構成するととも
に、電源電流は電源端子２８から第一の面状導電体の第
一の端子３０−１を経由して面状導電体３０を流れ、更
に第一の面状導電体の第二の端子３０−２を経由してＩ
Ｃダイの電源用ボンディングパッド２６−２へ流れる。
【００３０】リターン電流はＩＣダイの接地用ボンディ
ングパッド２６−３から第二の面状導電体の第二の端子
３１−２を経由して面状導電体３１を流れ、更に第二の
面状導電体の第一の端子３１−１を経由して接地端子２
９へ流れるので、該コンデンサをは電流パスに対して分
布容量を配するものである。
ングパッド２６−３から第二の面状導電体の第二の端子
３１−２を経由して面状導電体３１を流れ、更に第二の
面状導電体の第一の端子３１−１を経由して接地端子２
９へ流れるので、該コンデンサをは電流パスに対して分
布容量を配するものである。
【００３１】従って、電源電圧に重畳する広帯域ノイズ
の高周波成分は電源端子近傍の低容量域で、中低周波成
分は電源端子からＩＣダイ近傍迄の大容量域でバイパス
させることができる。
の高周波成分は電源端子近傍の低容量域で、中低周波成
分は電源端子からＩＣダイ近傍迄の大容量域でバイパス
させることができる。
【００３２】図２は本発明の第２の実施形態によるピン
グリッドアレイ形パッケージの断面図である。図２にお
いて、２５は基板であり、２６はＩＣダイであり、２７
は信号入出力端子であり、２８は電源端子であり、２９
は接地端子であり、端子２７，２８，２９はピン形状を
している。３０は第一の面状導電体であり、３１は第二
の面状導電体であり、３２は誘電体であり、コンデンサ
を構成している。３３はバンプであり、３５は配線パタ
ーンであり、３６はスルーホールである。
グリッドアレイ形パッケージの断面図である。図２にお
いて、２５は基板であり、２６はＩＣダイであり、２７
は信号入出力端子であり、２８は電源端子であり、２９
は接地端子であり、端子２７，２８，２９はピン形状を
している。３０は第一の面状導電体であり、３１は第二
の面状導電体であり、３２は誘電体であり、コンデンサ
を構成している。３３はバンプであり、３５は配線パタ
ーンであり、３６はスルーホールである。
【００３３】ＩＣダイ２６は多数の信号入出力用ボンデ
ィングパッド２６−１と、少なくとも一つの電源用ボン
ディングパッド２６−２と、少なくとも一つの接地用ボ
ンディングパッド２６−３を備え、図２では各ボンディ
ングパッドにバンプ３３が形成された上で基板２５にフ
ェースダウンボンディングされている。
ィングパッド２６−１と、少なくとも一つの電源用ボン
ディングパッド２６−２と、少なくとも一つの接地用ボ
ンディングパッド２６−３を備え、図２では各ボンディ
ングパッドにバンプ３３が形成された上で基板２５にフ
ェースダウンボンディングされている。
【００３４】第一の面状導電体３０と第二の面状導電体
３１で誘電体３２を挟んでコンデンサを形成しており、
基板２５に形成した配線パターン３５とＩＣダイ２６を
実装した面の裏面に形成している。
３１で誘電体３２を挟んでコンデンサを形成しており、
基板２５に形成した配線パターン３５とＩＣダイ２６を
実装した面の裏面に形成している。
【００３５】第一の面状導電体３０は面状の一端に少な
くとも一つの第一の端子３０−１と面状の他端に少なく
とも一つの第二の端子３０−２を備え、第二の面状導電
体３１は面状の一端に少なくとも一つの第一の端子３１
−１と面状の他端に少なくとも一つの第二の端子３１−
２を備えており、電源端子２８と第一の面状導電体３０
の第一の端子３０−１はスルーホール３６−１と配線パ
ターン３５を介して接続し、第一の面状導電体の第二の
端子３０−２と前記ＩＣダイ２６の各電源用ボンディン
グパッド２６−２はスルーホール３６−２と配線パター
ン３５を介して接続し、ＩＣダイ２６の各接地用ボンデ
ィングパッド２６−３と第二の面状導電体３１の第二の
端子３１−２はスルーホール３６−４と配線パターン３
５を介して接続し、第二の面状導電体３１の第一の端子
３１−１と前記接地端子２９はスルーホール３６−３と
配線パターン３５を介して接続し、ＩＣダイ２６の信号
入出力用ボンディングパッド２６−１は信号入出力端子
２７に基板２５に設けられた配線パターン３５により接
続されている。
くとも一つの第一の端子３０−１と面状の他端に少なく
とも一つの第二の端子３０−２を備え、第二の面状導電
体３１は面状の一端に少なくとも一つの第一の端子３１
−１と面状の他端に少なくとも一つの第二の端子３１−
２を備えており、電源端子２８と第一の面状導電体３０
の第一の端子３０−１はスルーホール３６−１と配線パ
ターン３５を介して接続し、第一の面状導電体の第二の
端子３０−２と前記ＩＣダイ２６の各電源用ボンディン
グパッド２６−２はスルーホール３６−２と配線パター
ン３５を介して接続し、ＩＣダイ２６の各接地用ボンデ
ィングパッド２６−３と第二の面状導電体３１の第二の
端子３１−２はスルーホール３６−４と配線パターン３
５を介して接続し、第二の面状導電体３１の第一の端子
３１−１と前記接地端子２９はスルーホール３６−３と
配線パターン３５を介して接続し、ＩＣダイ２６の信号
入出力用ボンディングパッド２６−１は信号入出力端子
２７に基板２５に設けられた配線パターン３５により接
続されている。
【００３６】このように図１と同様に誘電体３２を面状
導電体３０，３１を挟んで重ね合わせたコンデンサを構
成するとともに、電源電流は電源端子２８から第一の面
状導電体の第一の端子３０−１を経由して面状導電体３
０を流れ、更に第一の面状導電体の第二の端子３０−２
を経由してＩＣダイの電源用ボンディングパッド２６−
２へ流れる。
導電体３０，３１を挟んで重ね合わせたコンデンサを構
成するとともに、電源電流は電源端子２８から第一の面
状導電体の第一の端子３０−１を経由して面状導電体３
０を流れ、更に第一の面状導電体の第二の端子３０−２
を経由してＩＣダイの電源用ボンディングパッド２６−
２へ流れる。
【００３７】第一の実施形態との差異は、ＩＣダイ２
６、端子取り付け面の基板の裏面に該コンデンサを形成
することで大きな静電容量が得られ、より広帯域のノイ
ズを吸収することが出来るものである。
６、端子取り付け面の基板の裏面に該コンデンサを形成
することで大きな静電容量が得られ、より広帯域のノイ
ズを吸収することが出来るものである。
【００３８】図３は本発明の第３の実施の形態によるボ
ールグリッドアレイ形パッケージの断面図である。図３
において、２５は基板であり、２６はＩＣダイであり、
２７は信号入出力端子であり、２８は電源端子であり、
２９は接地端子であり、夫々端子２７，２８，２９は球
形状をしている。３０は第一の面状誘電体であり、３１
は第二の面状導電体であり、３２は誘電体であり、コン
デンサを構成する。３３はバンプであり、３５は配線パ
ターンであり、３６はスルーホールである。
ールグリッドアレイ形パッケージの断面図である。図３
において、２５は基板であり、２６はＩＣダイであり、
２７は信号入出力端子であり、２８は電源端子であり、
２９は接地端子であり、夫々端子２７，２８，２９は球
形状をしている。３０は第一の面状誘電体であり、３１
は第二の面状導電体であり、３２は誘電体であり、コン
デンサを構成する。３３はバンプであり、３５は配線パ
ターンであり、３６はスルーホールである。
【００３９】ＩＣダイ２６は多数の信号入出力用ボンデ
ィングパッド２６−１と、少なくとも一つの電源用ボン
ディングパッド２６−２と、少なくとも一つの接地用ボ
ンディングパッド２６−３を備え、図３では各ボンディ
ングパッドにバンプ３３が形成された上で基板２５にフ
ェースダウンボンディングされている。
ィングパッド２６−１と、少なくとも一つの電源用ボン
ディングパッド２６−２と、少なくとも一つの接地用ボ
ンディングパッド２６−３を備え、図３では各ボンディ
ングパッドにバンプ３３が形成された上で基板２５にフ
ェースダウンボンディングされている。
【００４０】第一の面状導電体３０と第二の面状導電体
３１で誘電体３２を挟んでコンデンサを形成しており、
基板２５に形成した配線パターン３５とＩＣダイ２６を
実装した面の裏面に形成している。
３１で誘電体３２を挟んでコンデンサを形成しており、
基板２５に形成した配線パターン３５とＩＣダイ２６を
実装した面の裏面に形成している。
【００４１】第一の面状導電体３０は面状の一端に少な
くとも一つの第一の端子３０−１と面状の他端に少なく
とも一つの第二の端子３０−２を備え、第二の面状導電
体３１は面状の一端に少なくとも一つの第一の端子３１
−１と面状の他端に少なくとも一つの第二の端子３１−
２を備えており、電源端子２８と第一の面状導電体３０
の第一の端子３０−１を接続し、第一の面状導電体の第
二の端子３０−２と前記ＩＣダイ２６の各電源用ボンデ
ィングパッド２６−２はスルーホール３６−２と配線パ
ターン３５を介して接続し、ＩＣダイ２６の各接地用ボ
ンディングパッド２６−３と第二の面状導電体３１の第
二の端子３１−２はスルーホール３６−４と配線パター
ン３５を介して接続し、第二の面状導電体３１の第一の
端子３１−１と前記接地端子２９を接続し、ＩＣダイ２
６の信号入出力用ボンディングパッド２６−１は信号入
出力端子２７に基板２５に設けられた配線パターン３５
とスルーホール３６−５を介して接続されている。
くとも一つの第一の端子３０−１と面状の他端に少なく
とも一つの第二の端子３０−２を備え、第二の面状導電
体３１は面状の一端に少なくとも一つの第一の端子３１
−１と面状の他端に少なくとも一つの第二の端子３１−
２を備えており、電源端子２８と第一の面状導電体３０
の第一の端子３０−１を接続し、第一の面状導電体の第
二の端子３０−２と前記ＩＣダイ２６の各電源用ボンデ
ィングパッド２６−２はスルーホール３６−２と配線パ
ターン３５を介して接続し、ＩＣダイ２６の各接地用ボ
ンディングパッド２６−３と第二の面状導電体３１の第
二の端子３１−２はスルーホール３６−４と配線パター
ン３５を介して接続し、第二の面状導電体３１の第一の
端子３１−１と前記接地端子２９を接続し、ＩＣダイ２
６の信号入出力用ボンディングパッド２６−１は信号入
出力端子２７に基板２５に設けられた配線パターン３５
とスルーホール３６−５を介して接続されている。
【００４２】このように図１と同様に誘電体３２を面状
導電体３０，３１で挟んで重ね合わせたコンデンサを構
成するとともに、電源電流は電源端子２８から第一の面
状導電体の第一の端子３０−１を経由して面状導電体３
０を流れ、更に第一の面状導電体の第二の端子３０−２
を経由してＩＣダイの電源用ボンディングパッド２６−
２へ流れる。
導電体３０，３１で挟んで重ね合わせたコンデンサを構
成するとともに、電源電流は電源端子２８から第一の面
状導電体の第一の端子３０−１を経由して面状導電体３
０を流れ、更に第一の面状導電体の第二の端子３０−２
を経由してＩＣダイの電源用ボンディングパッド２６−
２へ流れる。
【００４３】第一の実施形態との差異は、ＩＣダイ２６
の基板の裏面に該コンデンサを形成することで大きな静
電容量が得られ、より広帯域のノイズを吸収することが
出来るとともに、球形状の端子を備えたパッケージによ
り面実装が実現できるものである。
の基板の裏面に該コンデンサを形成することで大きな静
電容量が得られ、より広帯域のノイズを吸収することが
出来るとともに、球形状の端子を備えたパッケージによ
り面実装が実現できるものである。
【００４４】図４は本発明の第４の実施形態によるボー
ルグリッドアレイ形パッケージの断面図である。図４に
おいて、基板２５と、この基板２５上に配設され、面状
の一端に少なくとも一つの第一の端子３０−１，３１−
１と面状の他端に少なくとも一つの第二の端子３０−
２，３１−２を備えた第一と第二の面状導電体３０，３
１で誘電体３２を挟んで形成したコンデンサとを有す
る。そして、複数の第一の信号入出力端子２７と複数の
第二の信号入出力端子４２と少なくとも一つの第一の電
源端子２８と少なくとも一つの第一の接地端子２９と少
なくとも一つの第二の電源端子３８と少なくとも一つの
第二の接地端子３９と少なくとも一つの第三の電源端子
４０と少なくとも一つの第三の接地端子４１と少なくと
も一つのＩＣダイ２６をキャリアフィルム３７に設けた
ＴＡＢパッケージをコンデンサの上に重ねて配置し、キ
ャリアフィルム３７に設けた第一の電源端子２８は第二
の電源端子３８と接続し、第二の電源端子３８は前記第
一の面状導電体３０の第一の端子３０−１と接続し、該
第一の面状導電体３０の第二の端子３０−２とキャリア
フィルム３７の第三の電源端子４０を経由して前記ＩＣ
ダイの電源用ボンディングパッド２６−２に接続し、キ
ャリアフィルム３７に設けた第一の接地端子２９は第二
の接地端子３９と接続し、第二の接地端子３９は前記第
二の面状導電体３１の第一の端子３１−１と接続し、該
第二の面状導電体３１の第二の端子３１−２とキャリア
フィルム３７の第三の接地端子４１を経由して前記ＩＣ
ダイ２６の接地用ボンディングパッド２６−３に接続
し、キャリアフィルム３７に設けた第一の信号入出力端
子２７と少なくとも一つの第二の信号入出力端子４２は
キャリアフィルム３７の配線パターン３５で接続し、第
二の信号入出力端子４２と前記ＩＣダイの信号入出力用
ボンディングパッド２６−１に接続している。
ルグリッドアレイ形パッケージの断面図である。図４に
おいて、基板２５と、この基板２５上に配設され、面状
の一端に少なくとも一つの第一の端子３０−１，３１−
１と面状の他端に少なくとも一つの第二の端子３０−
２，３１−２を備えた第一と第二の面状導電体３０，３
１で誘電体３２を挟んで形成したコンデンサとを有す
る。そして、複数の第一の信号入出力端子２７と複数の
第二の信号入出力端子４２と少なくとも一つの第一の電
源端子２８と少なくとも一つの第一の接地端子２９と少
なくとも一つの第二の電源端子３８と少なくとも一つの
第二の接地端子３９と少なくとも一つの第三の電源端子
４０と少なくとも一つの第三の接地端子４１と少なくと
も一つのＩＣダイ２６をキャリアフィルム３７に設けた
ＴＡＢパッケージをコンデンサの上に重ねて配置し、キ
ャリアフィルム３７に設けた第一の電源端子２８は第二
の電源端子３８と接続し、第二の電源端子３８は前記第
一の面状導電体３０の第一の端子３０−１と接続し、該
第一の面状導電体３０の第二の端子３０−２とキャリア
フィルム３７の第三の電源端子４０を経由して前記ＩＣ
ダイの電源用ボンディングパッド２６−２に接続し、キ
ャリアフィルム３７に設けた第一の接地端子２９は第二
の接地端子３９と接続し、第二の接地端子３９は前記第
二の面状導電体３１の第一の端子３１−１と接続し、該
第二の面状導電体３１の第二の端子３１−２とキャリア
フィルム３７の第三の接地端子４１を経由して前記ＩＣ
ダイ２６の接地用ボンディングパッド２６−３に接続
し、キャリアフィルム３７に設けた第一の信号入出力端
子２７と少なくとも一つの第二の信号入出力端子４２は
キャリアフィルム３７の配線パターン３５で接続し、第
二の信号入出力端子４２と前記ＩＣダイの信号入出力用
ボンディングパッド２６−１に接続している。
【００４５】図４ではキャリアフィルム３７に設けた複
数の第一の信号入出力端子２７と少なくとも一つの第一
の電源端子２８と少なくとも一つの第一の接地端子２９
は、夫々球形状でキャリアフィルム３７の該コンデンサ
を重ね合わせた面と反対の面に格子状に配置して、面実
装を可能にしているが、ピン形状にしてコネクタ実装が
出来るようにしてもよい。
数の第一の信号入出力端子２７と少なくとも一つの第一
の電源端子２８と少なくとも一つの第一の接地端子２９
は、夫々球形状でキャリアフィルム３７の該コンデンサ
を重ね合わせた面と反対の面に格子状に配置して、面実
装を可能にしているが、ピン形状にしてコネクタ実装が
出来るようにしてもよい。
【００４６】前記コンデンサの第一と第二の面状導電体
３０，３１の第二の端子３０−２，３１−２は、第一の
端子３０−１，３１−１より内側に位置し、キャリアフ
ィルム３７と第二の面状導電体３１と誘電体３２は第一
の面状導電体３０の第二の端子３０−２を露出する開口
部４３を備えるとともにキャリアフィルム３７は第二の
面状導電体３１の第二の端子３１−２を露出する開口部
４４を備え、第三の電源端子４０と第一の面状導電体３
０の第二の端子３０−２の接続と第三の接地端子４１と
第二の面状導電体３１の第二の端子３１−２の接続を可
能にしている。
３０，３１の第二の端子３０−２，３１−２は、第一の
端子３０−１，３１−１より内側に位置し、キャリアフ
ィルム３７と第二の面状導電体３１と誘電体３２は第一
の面状導電体３０の第二の端子３０−２を露出する開口
部４３を備えるとともにキャリアフィルム３７は第二の
面状導電体３１の第二の端子３１−２を露出する開口部
４４を備え、第三の電源端子４０と第一の面状導電体３
０の第二の端子３０−２の接続と第三の接地端子４１と
第二の面状導電体３１の第二の端子３１−２の接続を可
能にしている。
【００４７】前記コンデンサは基板２５の一方の面に第
一の面状導電体３０、誘電体３２、第二の面状導電体３
１の順に印刷、スパッタ、蒸着等の工法で形成し、基板
２５は材厚が数十ミクロン〜数ミリメータのポリイミ
ド、エポキシ、フェノール等の樹脂材料を用いた電気的
な絶縁性を持つものであり、略１ミリメータ以上の材厚
のものはＴＡＢパッケージを重畳接続した際の補強板の
機能を持つ。
一の面状導電体３０、誘電体３２、第二の面状導電体３
１の順に印刷、スパッタ、蒸着等の工法で形成し、基板
２５は材厚が数十ミクロン〜数ミリメータのポリイミ
ド、エポキシ、フェノール等の樹脂材料を用いた電気的
な絶縁性を持つものであり、略１ミリメータ以上の材厚
のものはＴＡＢパッケージを重畳接続した際の補強板の
機能を持つ。
【００４８】第二の面状導電体３１は、第一の接地端子
２９に接続しているので、第二の面状導電体３１と配線
パターン３５がキャリアフィルム３７を介して対向した
マイクロストリップ構造となり、配線パターン３５に流
す信号の帯域を高周波領域まで広げる事ができる。
２９に接続しているので、第二の面状導電体３１と配線
パターン３５がキャリアフィルム３７を介して対向した
マイクロストリップ構造となり、配線パターン３５に流
す信号の帯域を高周波領域まで広げる事ができる。
【００４９】図５は本発明の第５の実施形態によるボー
ルグリッドアレイ形パッケージの断面図である。図５に
おいて、補強板４５により補強された基板２５と、この
基板２５上に配設され、面状の一端に少なくとも一つの
第一の端子３０−１，３１−１と面状の他端に少なくと
も一つの第二の端子３０−２，３１−２を備えた第一と
第二の面状導電体３０，３１で誘電体３２を挟んで形成
したコンデンサとを有する。そして、複数の第一の信号
入出力端子２７と複数の第二の信号入出力端子４２と少
なくとも一つの第一の電源端子２８と少なくとも一つの
第一の接地端子２９と少なくとも一つの第二の電源端子
３８と少なくとも一つの第二の接地端子３９と少なくと
も一つの第三の電源端子４０と少なくとも一つの第三の
接地端子４１と少なくとも一つのＩＣダイ２６をキャリ
アフィルム３７に設けたＴＡＢパッケージをコンデンサ
の上に重ねて配置し、キャリアフィルム３７に設けた第
一の電源端子２８は第二の電源端子３８と接続し、第二
の電源端子３８は前記第一の面状導電体３０の第一の端
子３０−１と接続し、該第一の面状導電体３０の第二の
端子３０−２とキャリアフィルム３７の第三の電源端子
４０を経由して前記ＩＣダイの電源用ボンディングパッ
ド２６−２に接続し、キャリアフィルム３７に設けた第
一の接地端子２９は第二の接地端子３９と接続し、第二
の接地端子３９は前記第二の面状導電体３１の第一の端
子３１−１と接続し、該第二の面状導電体３１の第二の
端子３１−２とキャリアフィルム３７の第三の接地端子
４１を経由して前記ＩＣダイ２６の接地用ボンディング
パッド２６−３に接続し、キャリアフィルム３７に設け
た第一の信号入出力端子２７と少なくとも一つの第二の
信号入出力端子４２はキャリアフィルム３７の配線パタ
ーン３５で接続し、第二の信号入出力端子４２と前記Ｉ
Ｃダイの信号入出力用ボンディングパッド２６−１に接
続し、補強板４５と前記ＴＡＢパッケージで前記コンデ
ンサを挟んで配置したものである。
ルグリッドアレイ形パッケージの断面図である。図５に
おいて、補強板４５により補強された基板２５と、この
基板２５上に配設され、面状の一端に少なくとも一つの
第一の端子３０−１，３１−１と面状の他端に少なくと
も一つの第二の端子３０−２，３１−２を備えた第一と
第二の面状導電体３０，３１で誘電体３２を挟んで形成
したコンデンサとを有する。そして、複数の第一の信号
入出力端子２７と複数の第二の信号入出力端子４２と少
なくとも一つの第一の電源端子２８と少なくとも一つの
第一の接地端子２９と少なくとも一つの第二の電源端子
３８と少なくとも一つの第二の接地端子３９と少なくと
も一つの第三の電源端子４０と少なくとも一つの第三の
接地端子４１と少なくとも一つのＩＣダイ２６をキャリ
アフィルム３７に設けたＴＡＢパッケージをコンデンサ
の上に重ねて配置し、キャリアフィルム３７に設けた第
一の電源端子２８は第二の電源端子３８と接続し、第二
の電源端子３８は前記第一の面状導電体３０の第一の端
子３０−１と接続し、該第一の面状導電体３０の第二の
端子３０−２とキャリアフィルム３７の第三の電源端子
４０を経由して前記ＩＣダイの電源用ボンディングパッ
ド２６−２に接続し、キャリアフィルム３７に設けた第
一の接地端子２９は第二の接地端子３９と接続し、第二
の接地端子３９は前記第二の面状導電体３１の第一の端
子３１−１と接続し、該第二の面状導電体３１の第二の
端子３１−２とキャリアフィルム３７の第三の接地端子
４１を経由して前記ＩＣダイ２６の接地用ボンディング
パッド２６−３に接続し、キャリアフィルム３７に設け
た第一の信号入出力端子２７と少なくとも一つの第二の
信号入出力端子４２はキャリアフィルム３７の配線パタ
ーン３５で接続し、第二の信号入出力端子４２と前記Ｉ
Ｃダイの信号入出力用ボンディングパッド２６−１に接
続し、補強板４５と前記ＴＡＢパッケージで前記コンデ
ンサを挟んで配置したものである。
【００５０】本例では、基板２５に材厚が略数十ミクロ
ン〜数ミクロンのポリイミドフィルムを用い、補強板４
５はＡｌ，Ｃｕ等の金属板を用いて基板２５を絶縁層と
して介在させて、第一の面状導電体３０と第二の面状導
電体３１の第一の端子３１−１の金属板を用いた補強板
４５を介した電気的短絡を防ぐとともにＩＣダイ２６の
発熱を低い熱抵抗で放熱させるものである。
ン〜数ミクロンのポリイミドフィルムを用い、補強板４
５はＡｌ，Ｃｕ等の金属板を用いて基板２５を絶縁層と
して介在させて、第一の面状導電体３０と第二の面状導
電体３１の第一の端子３１−１の金属板を用いた補強板
４５を介した電気的短絡を防ぐとともにＩＣダイ２６の
発熱を低い熱抵抗で放熱させるものである。
【００５１】基板２５は補強板４５にポリイミド、エポ
キシ等の樹脂材料をスピンコート、フローコート、印刷
等の工法で形成してもよく、補強板４５がＡｌの場合は
アルマイト処理工法で絶縁層を実現する事も出来る。
キシ等の樹脂材料をスピンコート、フローコート、印刷
等の工法で形成してもよく、補強板４５がＡｌの場合は
アルマイト処理工法で絶縁層を実現する事も出来る。
【００５２】尚、前記した実施形態において、一層の誘
電体層を二枚の面状導電体で挟んだ単層構造のコンデン
サで説明したが、多層構造化することで、より広帯域の
ノイズ吸収が可能である。
電体層を二枚の面状導電体で挟んだ単層構造のコンデン
サで説明したが、多層構造化することで、より広帯域の
ノイズ吸収が可能である。
【００５３】また、ＩＣダイの実装は、フェースダウン
ボンディングの例で説明したが、フェースアップボンデ
ィングとワイヤーボンディングでも本特許の意図と効果
は同じである。
ボンディングの例で説明したが、フェースアップボンデ
ィングとワイヤーボンディングでも本特許の意図と効果
は同じである。
【００５４】
【発明の効果】以上のように本発明によれば、集中定数
形のコンデンサを多種多数実装することなく広帯域のノ
イズを吸収できるという有利な効果が得られる。
形のコンデンサを多種多数実装することなく広帯域のノ
イズを吸収できるという有利な効果が得られる。
【図１】本発明の第１の実施形態によるピングリッドア
レイ形パッケージの断面図
レイ形パッケージの断面図
【図２】本発明の第２の実施形態によるピングリッドア
レイ形パッケージの断面図
レイ形パッケージの断面図
【図３】本発明の第３の実施形態によるボールグリッド
アレイ形パッケージの断面図
アレイ形パッケージの断面図
【図４】本発明の第４の実施形態によるボールグリッド
アレイ形パッケージの断面図
アレイ形パッケージの断面図
【図５】本発明の第５の実施形態による基板に金属板を
用いたボールグリッドアレイ形パッケージの断面図
用いたボールグリッドアレイ形パッケージの断面図
【図６】従来の高速マイクロプロセッサ用ピングリッド
アレイ形セラミックパッケージの斜視図
アレイ形セラミックパッケージの斜視図
【図７】従来のコンデンサを搭載した半導体装置の断面
図
図
２５ 基板 ２６ ＩＣダイ ２６−１ 信号入出力用ボンディングパッド ２６−２ 電源用ボンディングパッド ２６−３ 接地用ボンディングパッド ２７，４２ 信号入出力端子 ２８，３８，４０ 電源端子 ２９，３９，４１ 接地端子 ３０，３１ 面状導電体 ３２ 誘電体 ３３ バンプ ３４ 絶縁層 ３５ 配線パターン ３６−１，３６−２，３６−３，３６−４，３６−５
スルーホール ３７ キャリアフィルム ４３，４４ 開口部 ４５ 補強板
スルーホール ３７ キャリアフィルム ４３，４４ 開口部 ４５ 補強板
Claims (14)
- 【請求項１】 複数の信号入出力端子と少なくとも一つ
の電源端子と少なくとも一つの接地端子とを有する基板
と、この基板に面実装され、上記基板に設けた配線パタ
ーンに夫々接続された複数の信号入出力用ボンディング
パッドと少なくとも一つの電源用ボンディングパッドと
少なくとも一つの接地用ボンディングパッドを有する少
なくとも一つのＩＣダイと、第一と第二の面状導電体で
誘電体を挟んで形成され上記基板に配設されたコンデン
サを備え、前記第一と第二の面状導電体は面状の一端に
少なくとも一つの第一の端子と面状の他端に少なくとも
一つの第二の端子を設け、前記電源端子と前記第一の面
状導電体の第一の端子を接続し、この第一の面状導電体
の第二の端子と前記ＩＣダイの各電源用ボンディングパ
ッドを接続し、前記ＩＣダイの各接地用ボンディングパ
ッドと前記第二の面状導電体の第二の端子を接続し、こ
の第二の面状導電体の第一の端子と前記接地端子を接続
した半導体装置。 - 【請求項２】 基板両面を導通する複数のスルーホール
を備えた基板と、該基板の一方の面に面実装され、上記
基板に設けた配設パターンに夫々ボンディングパッドが
接続された少なくとも一つのＩＣダイと、該基板の他方
の面に設けた複数の信号入出力端子と少なくとも一つの
電源端子と少なくとも一つの接地端子と、該端子とスル
ーホールを除く上記基板の空き領域に配設され、第一と
第二の面状導電体で誘電体を挟んで形成したコンデンサ
を備え、第一と第二の面状導電体は面状の一端に少なく
とも一つの第一の端子と面状の他端に少なくとも一つの
第二の端子を設け、該基板に設けた電源端子は第一の面
状導電体の第一の端子と接続し、第一の面状導電体の第
二の端子と前記基板に設けたスルーホールを接続し、該
スルーホールと前記ＩＣダイの電源用ボンディングパッ
ドに接続する配線パターンを接続し、該基板に設けた接
地端子は第二の面状導電体の第一の端子と接続し、第二
の面状導電体の第二の端子と前記基板に設けたスルーホ
ールを接続し、該スルーホールと前記ＩＣダイの接地用
ボンディングパッドに接続する配線パターンを接続した
半導体装置。 - 【請求項３】 基板両面を導通する複数のスルーホール
とを備えた基板と、該基板の一方の面に前記スルーホー
ルを除く空き領域に第一と第二の面状導電体で誘電体を
挟んで形成され、第一と第二の面状導電体の面状の一端
に少なくとも一つの第一の端子と面状の他端に少なくと
も一つの第二の端子を設けたコンデンサと、該基板の他
方の面に設けた複数の信号入出力端子と少なくとも一つ
の電源端子と少なくとも一つの接地端子と、上記基板の
他方の面に実装され、上記基板の他方の面に形成した配
線パターンに接続された少なくとも一つのＩＣダイを備
え、該基板に設けた電源端子は前記基板に設けたスルー
ホールを介して前記コンデンサの第一の面状導電体の第
一の端子と接続し、第一の面状導電体の第二の端子は前
記基板に設けた他のスルーホールを介して前記ＩＣダイ
の電源用ボンディングパッドに接続する配線パターンと
接続し、該基板に設けた接地端子は前記基板に設けたス
ルーホールを介して前記コンデンサの第二の面状導電体
の第一の端子と接続し、第二の面状導電体の第二の端子
は前記基板に設けた他のスルーホールを介して前記ＩＣ
ダイの接地用ボンディングパッドに接続する配線パター
ンと接続した半導体装置。 - 【請求項４】 基板に設けた信号入出力端子と電源端子
と接地端子の夫々を球形状で、格子状に配置したことを
特徴とする請求項１〜３のいずれかに記載の半導体装
置。 - 【請求項５】 基板に設けた信号入出力端子と電源端子
と接地端子の夫々をピン形状で、格子状に配置したこと
を特徴とする請求項１〜３のいずれかに記載の半導体装
置。 - 【請求項６】 コンデンサは、基板に印刷により形成し
たことを特徴とする請求項１〜３のいずれかに記載の半
導体装置。 - 【請求項７】 基板と、この基板上に配設され、面状の
一端に少なくとも一つの第一の端子と面状の他端に少な
くとも一つの第二の端子を有する第一と第二の面状導電
体で誘電体を挟んで形成したコンデンサと、このコンデ
ンサ上に重ねて配置され、複数の第一の信号入出力端子
と複数の第二の信号入出力端子と少なくとも一つの第一
の電源端子と少なくとも一つの第一の接地端子と少なく
とも一つの第二の電源端子と少なくとも一つの第二の接
地端子と少なくとも一つの第三の電源端子と少なくとも
一つの第三の接地端子とを有し、複数の信号入出力用ボ
ンディングパッドと少なくとも一つの電源用ボンディン
グパッドと少なくとも一つの接地用ボンディングパッド
を有するＩＣダイを少なくとも一つのキャリアフィルム
に実装したＴＡＢパッケージを備え、該キャリアフィル
ムに設けた第一の電源端子は第二の電源端子と接続し、
第二の電源端子は前記第二の面状導電体の第一の端子と
接続し、該第二の面状導電体の第二の端子はキャリアフ
ィルムの第三の電源端子と接続し、第三の電源端子は前
記ＩＣダイの電源用ボンディングパッドに接続し、該キ
ャリアフィルムに設けた第一の接地端子は第二の接地端
子と接続し、第二の接地端子は前記第二の面状導電体の
第一の端子と接続し、該第二の面状導電体の第二の端子
はキャリアフィルムの第三の接地端子と接続し、第三の
接地端子は前記ＩＣダイの接地用ボンディングパッドに
接続し、該キャリアフィルムに設けた第一の信号入出力
端子は第二の信号入出力端子と接続し、第二の信号入出
力端子は前記ＩＣダイの信号入出力用ボンディングパッ
ドに接続した半導体装置。 - 【請求項８】 第一の信号入出力端子と第一の電源端子
と第二の接地端子の夫々を板形状にした請求項７記載の
半導体装置。 - 【請求項９】 第一の信号入出力端子と第一の電源端子
と第一の接地端子の夫々を球形状で、格子状に配置した
請求項７記載の半導体装置。 - 【請求項１０】 第一の信号入出力端子と第一の電源端
子と第一の接地端子の夫々をピン形状で、格子状に配置
した請求項７記載の半導体装置。 - 【請求項１１】 補強板により補強された基板と、この
基板上に配設され、面状の一端に少なくとも一つの第一
の端子と面状の他端に少なくとも一つの第二の端子を有
する第一と第二の面状導電体で誘電体を挟んで形成した
コンデンサと、このコンデンサ上に重ねて配置され、複
数の第一の信号入出力端子と複数の第二の信号入出力端
子と少なくとも一つの第一の電源端子と少なくとも一つ
の第一の接地端子と少なくとも一つの第二の電源端子と
少なくとも一つの第二の接地端子と少なくとも一つの第
三の電源端子と少なくとも一つの第三の接地端子とを有
し、複数の信号入出力用ボンディングパッドと少なくと
も一つの電源用ボンディングパッドと少なくとも一つの
接地用ボンディングパッドを有するＩＣダイを少なくと
も一つのキャリアフィルムに実装したＴＡＢパッケージ
を備え、該キャリアフィルムに設けた第一の電源端子は
第二の電源端子と接続し、第二の電源端子は前記第二の
面状導電体の第一の端子と接続し、該第二の面状導電体
の第二の端子はキャリアフィルムの第三の電源端子と接
続し、第三の電源端子は前記ＩＣダイの電源用ボンディ
ングパッドに接続し、該キャリアフィルムに設けた第一
の接地端子は第二の接地端子と接続し、第二の接地端子
は前記第二の面状導電体の第一の端子と接続し、該第二
の面状導電体の第二の端子はキャリアフィルムの第三の
接地端子と接続し、第三の接地端子は前記ＩＣダイの接
地用ボンディングパッドに接続し、該キャリアフィルム
に設けた第一の信号入出力端子は第二の信号入出力端子
と接続し、第二の信号入出力端子は前記ＩＣダイの信号
入出力用ボンディングパッドに接続し、前記補強板と前
記ＴＡＢパッケージで前記コンデンサを挟んで配置した
半導体装置。 - 【請求項１２】 補強板を金属にした請求項１１に記載
の半導体装置。 - 【請求項１３】 補強板をアルミニウムにするととも
に、該アルミニウムの表面をアルマイト処理した請求項
１１に記載の半導体装置。 - 【請求項１４】 コンデンサを補強板に印刷により形成
した請求項１１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8026387A JPH09219420A (ja) | 1996-02-14 | 1996-02-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8026387A JPH09219420A (ja) | 1996-02-14 | 1996-02-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219420A true JPH09219420A (ja) | 1997-08-19 |
Family
ID=12192132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8026387A Pending JPH09219420A (ja) | 1996-02-14 | 1996-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09219420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847393B2 (en) | 1998-12-16 | 2010-12-07 | Ibiden Co., Ltd. | Conductive connecting pins for a package substrate |
-
1996
- 1996-02-14 JP JP8026387A patent/JPH09219420A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847393B2 (en) | 1998-12-16 | 2010-12-07 | Ibiden Co., Ltd. | Conductive connecting pins for a package substrate |
| US7902659B2 (en) | 1998-12-16 | 2011-03-08 | Ibiden Co., Ltd. | Conductive connecting pin and package substrate |
| US8035214B1 (en) | 1998-12-16 | 2011-10-11 | Ibiden Co., Ltd. | Conductive connecting pin for package substance |
| US8110917B2 (en) | 1998-12-16 | 2012-02-07 | Ibiden Co., Ltd. | Package substrate with a conductive connecting pin |
| US8536696B2 (en) | 1998-12-16 | 2013-09-17 | Ibiden Co., Ltd. | Conductive pin attached to package substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717249A (en) | RF power amplifying circuit device | |
| JP3890947B2 (ja) | 高周波半導体装置 | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| US7705450B2 (en) | Decoupling capacitor closely coupled with integrated circuit | |
| US6594136B2 (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| US5729433A (en) | Multiple chip module assembly for top of mother board | |
| US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
| US7046501B2 (en) | Capacitor-embedded substrate | |
| KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
| JP2004128219A (ja) | 付加機能を有する半導体装置及びその製造方法 | |
| JP4195883B2 (ja) | 多層モジュール | |
| US8298870B2 (en) | Method for connecting integrated circuit chip to power and ground circuits | |
| JP2012209527A (ja) | 部品内蔵基板及びその製造方法 | |
| JP2001127237A (ja) | 高周波モジュール | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US7576995B2 (en) | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area | |
| JPH07307412A (ja) | バイパス用コンデンサ搭載積層パッケージ | |
| JP2004071597A (ja) | 半導体モジュール | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH09219420A (ja) | 半導体装置 | |
| US7262508B2 (en) | Integrated circuit incorporating flip chip and wire bonding | |
| WO1999013509A1 (fr) | Dispositif a semi-conducteur | |
| JPH09223719A (ja) | 半導体装置 | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JPH11508409A (ja) | 向上したパッド設計による電子パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |