JPH09219640A - Phase synchronizing oscillation circuit - Google Patents
Phase synchronizing oscillation circuitInfo
- Publication number
- JPH09219640A JPH09219640A JP8255631A JP25563196A JPH09219640A JP H09219640 A JPH09219640 A JP H09219640A JP 8255631 A JP8255631 A JP 8255631A JP 25563196 A JP25563196 A JP 25563196A JP H09219640 A JPH09219640 A JP H09219640A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 54
- 238000012545 processing Methods 0.000 claims description 31
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基準信号との位相
比較により出力信号の周波数および位相を定める位相同
期発振回路に係わり、特に位相誤差から求めた所定ビッ
ト数のディジタル信号をアナログ電圧信号に変換した制
御電圧を電圧制御発振器に与える位相同期発振回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase-locked oscillator circuit that determines the frequency and phase of an output signal by comparing the phase with a reference signal, and in particular converts a digital signal of a predetermined number of bits obtained from a phase error into an analog voltage signal. The present invention relates to a phase-locked oscillator circuit that gives a converted control voltage to a voltage controlled oscillator.
【０００２】[0002]
【従来の技術】位相同期発振回路には、発振器の部分に
アナログ方式の電圧制御発振器を用いるものと、ディジ
タル回路で構成されたディジタル電圧制御発振器を用い
るものがある。このうちアナログの電圧制御発振器を用
いたものには、アナログ回路のみで構成されるのもと、
一部分をディジタル回路で構成したものがある。アナロ
グ回路のみで構成される位相同期発振回路は、通常、電
圧制御発振器と、その出力を分周する分周回路と、分周
回路の出力信号と基準信号との位相差を求める位相比較
器と、位相比較器の出力信号から低周波数成分を抽出す
るローパスフィルタを備えている。ローパスフィルタの
出力は発振周波数を定める電圧信号として電圧制御発振
回路に入力される。2. Description of the Related Art Phase-locked oscillator circuits include those using an analog type voltage controlled oscillator in the oscillator portion and those using a digital voltage controlled oscillator composed of a digital circuit. Among them, the one using the analog voltage controlled oscillator is composed of only analog circuits,
Some of them are composed of digital circuits. A phase-locked oscillator consisting of only analog circuits is usually a voltage-controlled oscillator, a frequency divider that divides its output, and a phase comparator that determines the phase difference between the output signal of the frequency divider and the reference signal. , A low pass filter for extracting low frequency components from the output signal of the phase comparator. The output of the low pass filter is input to the voltage controlled oscillator circuit as a voltage signal that determines the oscillation frequency.
【０００３】ディジタル回路を一部に含む位相同期発振
回路もその基本的な構成はアナログ回路のみで構成した
ものと同一であるが、ローパスフィルタの機能をディジ
タル信号処理回路で行う点が相違する。ディジタル信号
処理回路の出力はディジタル・アナログ変換器でアナロ
グ信号に変換された後、発振周波数を定める制御信号と
して電圧制御発振器に入力される。このような位相同期
発振回路については特開平５−１２９９５１号公報に開
示されている。A phase-locked oscillator circuit including a digital circuit as a part has the same basic configuration as that of an analog circuit only, but is different in that the function of a low-pass filter is performed by a digital signal processing circuit. The output of the digital signal processing circuit is converted into an analog signal by the digital-analog converter, and then input to the voltage controlled oscillator as a control signal that determines the oscillation frequency. Such a phase-locked oscillator circuit is disclosed in JP-A-5-129951.
【０００４】位相同期発振回路の発振周波数は、電圧制
御発振器の出力信号を分周する分周比を変えることで変
更することができるが、この場合には分周比を単位とし
た離散的な変更しかできない。これよりも小さい範囲で
周波数を変更するときは、通常、位相比較の対象にされ
る基準信号の周波数を変更する。これは発振周波数の異
なる複数の水晶発振器を用意しこれらを切り替えること
で行われる。特開平５−１２９９５１号公報に開示され
ている位相同期発振回路のようにディジタル信号処理回
路を用いる場合には、演算で用いる定数を変更すること
によって発振周波数を変更することができる。The oscillation frequency of the phase-locked oscillator circuit can be changed by changing the division ratio for dividing the output signal of the voltage controlled oscillator. In this case, the oscillation frequency is discrete in units of the division ratio. You can only change it. When changing the frequency in a range smaller than this, the frequency of the reference signal to be the target of phase comparison is usually changed. This is done by preparing a plurality of crystal oscillators with different oscillation frequencies and switching them. When a digital signal processing circuit such as the phase locked oscillator circuit disclosed in Japanese Patent Laid-Open No. 5-129951 is used, the oscillation frequency can be changed by changing the constant used in the calculation.
【０００５】特開平１−１２９６１５号公報には、ロー
パスフィルタの出力電圧を分圧して電圧制御発振器に与
えるか、分圧しないで与えるかを切り替えることのでき
る位相同期発振回路が開示されている。この回路では、
インピーダンス素子としてコンデンサを用いた分圧回路
によってローパスフィルタの出力電圧を分圧するか否か
を切り替えている。発振を開始してから引込みが完了す
るまでの間は、ローパスフィルタの出力電圧を分圧せず
に電圧制御発振器に入力する。引込みが終了して発振状
態が安定した後は、ローパスフィルタの出力電圧を分圧
したものを電圧制御発振器に与える。これにより、引込
時間の短縮と引込み後の発振周波数の安定化を図ってい
る。Japanese Unexamined Patent Publication No. 1-129615 discloses a phase-locked oscillator circuit capable of dividing the output voltage of a low-pass filter and applying it to a voltage controlled oscillator or without dividing it. In this circuit,
A voltage divider circuit using a capacitor as an impedance element switches whether to divide the output voltage of the low-pass filter. From the start of oscillation to the completion of pulling in, the output voltage of the low pass filter is input to the voltage controlled oscillator without being divided. After the pull-in is completed and the oscillation state is stabilized, the output voltage of the low-pass filter is divided and supplied to the voltage-controlled oscillator. As a result, the pull-in
We are trying to shorten the time and stabilize the oscillation frequency after pulling in.
【０００６】[0006]
【発明が解決しようとする課題】ディジタル電圧制御発
振器を用いた位相同期発振回路では、発振周波数を変化
させることのできる最小単位が定まっているので、発振
周波数の精度をこれ以上高くすることができない。ま
た、水晶発振器を切り替えて基準信号の周波数を変更す
るものでは、複数の固定周波数しか得られないので、任
意の周波数を発振させることができない。また、ディジ
タル・アナログ変換器で変換した後のアナログ電圧信号
を電圧制御発振器に与える位相同期発振回路では、ディ
ジタル・アナログ変換器の分解能が周波数を変更できる
最小単位になるので、所望の発振周波数を正確に得るこ
とができないという問題がある。発振周波数の精度を上
げるにはディジタル・アナログ変換器の分解能が有限で
あるので、電圧制御発振器の精度を向上させなければな
らない。電圧制御発振器の精度を上げるとコストの上昇
招くことに加えて、通常は精度を上げるに従って発振周
波数の可変範囲が狭くなり、引込み可能な周波数範囲が
狭くなるという問題がある。In the phase locked oscillator using the digital voltage controlled oscillator, the minimum unit that can change the oscillation frequency is set, so that the accuracy of the oscillation frequency cannot be further improved. . Further, in the case where the crystal oscillator is switched to change the frequency of the reference signal, only a plurality of fixed frequencies can be obtained, so that an arbitrary frequency cannot be oscillated. Also, in the phase-locked oscillator circuit that gives the voltage-controlled oscillator the analog voltage signal that has been converted by the digital-analog converter, the resolution of the digital-analog converter becomes the minimum unit for changing the frequency. There is a problem that it cannot be obtained accurately. Since the resolution of the digital-analog converter is limited in order to increase the accuracy of the oscillation frequency, the accuracy of the voltage controlled oscillator must be improved. Increasing the precision of the voltage-controlled oscillator leads to cost increase, and usually, there is a problem that as the precision increases, the variable range of the oscillation frequency becomes narrower and the pullable frequency range becomes narrower.
【０００７】また、特開平１−１２９６１５号公報に開
示されている技術では、分圧回路をコンデンサによって
構成しているので、これをローパスフィルタに接続する
か否かによって、ローパスフィルタの通過帯域特性が変
化してしまうという問題がある。さらに、発振周波数の
変動量を監視していないので、分圧回路を接続している
状態で発振周波数の変動量が大きくなったとき、周波数
の安定化を適切に図ることができないという問題があ
る。Further, in the technique disclosed in Japanese Unexamined Patent Publication No. 1-129615, since the voltage dividing circuit is composed of a capacitor, the pass band characteristic of the low pass filter depends on whether or not it is connected to the low pass filter. There is a problem that will change. Further, since the fluctuation amount of the oscillation frequency is not monitored, there is a problem that the frequency cannot be properly stabilized when the fluctuation amount of the oscillation frequency becomes large while the voltage dividing circuit is connected. .
【０００８】このほか、従来から使用されている位相同
期発振回路では、基準信号が断となったとき位相差を検
出できなくなり発振周波数の制御ができなくなるという
問題がある。また、複数の水晶発振器からの基準信号を
切り替える場合には、切り替え直後における基準信号の
急激な位相変動により、安定した発振を行うことができ
ないという問題がある。In addition, the conventional phase-locked oscillator circuit has a problem that when the reference signal is cut off, the phase difference cannot be detected and the oscillation frequency cannot be controlled. Further, when the reference signals from a plurality of crystal oscillators are switched, there is a problem that stable oscillation cannot be performed due to abrupt phase fluctuation of the reference signals immediately after switching.
【０００９】そこで本発明の第１の目的は、引込範囲が
広くかつ任意の周波数を安定して発振することのできる
位相同期発振回路を提供することにある。Therefore, it is a first object of the present invention to provide a phase locked oscillator circuit having a wide pull-in range and capable of stably oscillating an arbitrary frequency.
【００１０】本発明の第２の目的は、基準信号が断とな
った場合や基準信号が切り替わった場合でも安定した発
振を継続するこのできる位相同期発振回路を提供するこ
とにある。A second object of the present invention is to provide a phase-locked oscillator circuit capable of continuing stable oscillation even when the reference signal is disconnected or the reference signal is switched.
【００１１】[0011]
【課題を解決するための手段】請求項１記載の発明で
は、入力信号の電圧値に応じた周波数で発振する電圧制
御発振器と、この電圧制御発振器の出力信号を所定の分
周比で分周する分周手段と、この分周手段の出力信号と
所定の基準信号の位相差を表わした位相誤差信号を出力
する位相比較手段と、この位相比較手段の出力する位相
誤差信号の低周波数成分を抽出しこれに対応した所定ビ
ット数のディジタル信号を出力するディジタル信号処理
手段と、このディジタル信号処理手段の出力するディジ
タル信号をアナログ電圧信号に変換するディジタル・ア
ナログ変換手段と、このディジタル・アナログ変換手段
の出力するアナログ電圧信号を増幅しこれを入力信号と
して電圧制御発振手段に供給する増幅手段と、電圧制御
発振手段の出力信号の周波数変動の大きさを検出する周
波数変動検出手段と、この周波数変動検出手段によって
検出された周波数変動の大きさに応じて増幅手段の利得
を変更する増幅利得変更手段とを位相同期発振回路に具
備させている。According to a first aspect of the present invention, a voltage controlled oscillator that oscillates at a frequency corresponding to a voltage value of an input signal, and an output signal of the voltage controlled oscillator is divided by a predetermined division ratio. Frequency dividing means, a phase comparing means for outputting a phase error signal representing a phase difference between the output signal of the dividing means and a predetermined reference signal, and a low frequency component of the phase error signal output by the phase comparing means. Digital signal processing means for extracting and outputting a digital signal of a predetermined number of bits corresponding thereto, digital / analog conversion means for converting the digital signal output by this digital signal processing means into an analog voltage signal, and this digital / analog conversion Amplifying means for amplifying the analog voltage signal output from the means and supplying the amplified analog voltage signal to the voltage controlled oscillation means as an input signal; and output signal of the voltage controlled oscillation means The phase-locked oscillating circuit includes frequency fluctuation detecting means for detecting the magnitude of the frequency fluctuation and amplification gain changing means for changing the gain of the amplifying means according to the magnitude of the frequency fluctuation detected by the frequency fluctuation detecting means. I am letting you.
【００１２】すなわち請求項１記載の発明では、電圧制
御発振器の発振周波数の揺らぎの大きさを検出し、その
大きさに応じて電圧制御発振器に与える制御信号の増幅
利得を変更している。揺らぎが大きいときに利得を大き
くすれば、引込範囲を広くすることができる。また、揺
らぎが小さいときに利得を小さくすれば、ディジタル・
アナログ変換器の有する分解能よりも小さい単位で発振
周波数を変更でき、発振周波数の精度の向上を図ること
ができる。That is, in the invention described in claim 1, the magnitude of the fluctuation of the oscillation frequency of the voltage controlled oscillator is detected, and the amplification gain of the control signal given to the voltage controlled oscillator is changed according to the magnitude. When the fluctuation is large, the pull-in range can be widened by increasing the gain. If the gain is reduced when the fluctuation is small, the digital
The oscillation frequency can be changed in units smaller than the resolution of the analog converter, and the accuracy of the oscillation frequency can be improved.
【００１３】請求項２記載の発明では、入力信号の電圧
に応じた周波数で発振する電圧制御発振器と、この電圧
制御発振器の出力信号を所定の分周比で分周する分周手
段と、この分周手段の出力信号と所定の基準信号の位相
差を表わした位相誤差信号を出力する位相比較手段と、
この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、このディジタ
ル信号処理手段の出力するディジタル信号をアナログ電
圧信号に変換するディジタル・アナログ変換手段と、電
圧制御発振器の発振周波数を定める基準となる基準電圧
を出力する基準電圧出力手段と、この基準電圧出力手段
の出力する基準電圧とディジタル・アナログ変換手段の
出力するアナログ電圧信号の電圧の差を増幅しこれを入
力信号として電圧制御発振手段に供給する増幅手段と、
この増幅手段の出力電圧の一定時間内における平均電圧
を求める平均電圧取得手段と、この平均電圧取得手段に
よって求めた平均電圧と基準電圧の差が一定値以上のと
き基準電圧出力手段の出力する電圧値を平均電圧取得手
段で求めた平均電圧に変更する出力電圧変更手段と、電
圧制御発振手段の出力信号の周波数変動の大きさを検出
する周波数変動検出手段と、この周波数変動検出手段に
よって検出された周波数変動の大きさに応じて増幅手段
の利得を変更する増幅利得変更手段とを位相同期発振回
路に具備させている。According to another aspect of the invention, a voltage controlled oscillator that oscillates at a frequency corresponding to the voltage of the input signal, a frequency dividing means that divides the output signal of the voltage controlled oscillator by a predetermined frequency division ratio, and Phase comparing means for outputting a phase error signal representing the phase difference between the output signal of the frequency dividing means and the predetermined reference signal,
A digital signal processing means for extracting a low frequency component of the phase error signal output by the phase comparison means and outputting a digital signal of a predetermined number of bits corresponding thereto, and a digital signal output by the digital signal processing means for converting an analog voltage signal. Digital-analog conversion means for converting to a reference voltage, reference voltage output means for outputting a reference voltage serving as a reference for determining the oscillation frequency of the voltage controlled oscillator, reference voltage output by the reference voltage output means, and output of the digital-analog conversion means Amplifying means for amplifying the voltage difference of the analog voltage signal to be supplied to the voltage controlled oscillating means as an input signal,
An average voltage acquisition means for obtaining an average voltage of the output voltage of the amplification means within a fixed time, and a voltage output by the reference voltage output means when the difference between the average voltage calculated by the average voltage acquisition means and the reference voltage is a certain value or more. The output voltage changing means for changing the value to the average voltage obtained by the average voltage acquiring means, the frequency fluctuation detecting means for detecting the magnitude of the frequency fluctuation of the output signal of the voltage controlled oscillation means, and the frequency fluctuation detecting means for detecting the frequency fluctuation. The phase-locked oscillator circuit is provided with amplification gain changing means for changing the gain of the amplifying means according to the magnitude of the frequency fluctuation.
【００１４】すなわち請求項２記載の発明では、一定時
間内におけるディジタル・アナログ変換器の出力値と基
準電圧との差の平均をとり、平均値の差が一定以上のと
き基準電圧の値を今回求めた平均値に変更している。こ
れにより、利得を小さくした場合に問題となる、電圧制
御発振器のエージング劣化による動作電圧の変動に伴う
同期周波数範囲の低下を抑えることが可能となる。 That is, according to the second aspect of the present invention, the difference between the output value of the digital-analog converter and the reference voltage is averaged within a fixed time. It has been changed to the calculated average value. This causes voltage control, which is a problem when the gain is reduced.
Accompanying fluctuations in operating voltage due to aging deterioration of the oscillator
It is possible to suppress a decrease in the synchronous frequency range.
【００１５】請求項３記載の発明では、入力信号の電圧
に応じた周波数で発振する電圧制御発振器と、この電圧
制御発振器の出力信号を第１の分周比で分周する第１の
分周手段と、互いの周波数および位相に相関の無い複数
の基準信号の中のいずれか１つを選択する基準信号選択
手段と、この基準信号選択手段によって選択された基準
信号を第２の分周比で分周する第２の分周手段と、この
第２分周手段の出力信号と第１の分周手段の出力信号の
位相差を表わした位相誤差信号を出力する位相比較手段
と、この位相比較手段の出力する位相誤差信号の低周波
数成分を抽出しこれに対応した所定ビット数のディジタ
ル信号を出力するディジタル信号処理手段と、このディ
ジタル信号処理手段の出力するディジタル信号をアナロ
グ電圧信号に変換するディジタル・アナログ変換手段
と、電圧制御発振器の発振周波数を定める基準となる基
準電圧を出力する基準電圧出力手段と、この基準電圧出
力手段の出力する基準電圧とディジタル・アナログ変換
手段の出力するアナログ電圧信号の電圧の差を増幅しこ
れを入力信号として電圧制御発振手段に供給する増幅手
段と、この増幅手段の出力電圧の一定時間内における平
均電圧を求める平均電圧取得手段と、この平均電圧取得
手段によって求めた平均電圧と基準電圧の差が一定値以
上のとき基準電圧出力手段の出力する電圧値を平均電圧
取得手段で求めた平均電圧に変更する出力電圧変更手段
と、電圧制御発振手段の出力信号の周波数変動の大きさ
を検出する周波数変動検出手段と、この周波数変動検出
手段によって検出された周波数変動の大きさに応じて増
幅手段の利得を変更する増幅利得変更手段とを位相同期
発振回路に具備させている。According to a third aspect of the invention, a voltage controlled oscillator that oscillates at a frequency corresponding to the voltage of the input signal, and a first frequency divider that divides the output signal of this voltage controlled oscillator by a first frequency division ratio. Means, a reference signal selecting means for selecting any one of a plurality of reference signals having no correlation in frequency and phase with each other, and a second frequency division ratio for the reference signal selected by the reference signal selecting means. A second frequency dividing means for frequency division, a phase comparing means for outputting a phase error signal representing a phase difference between the output signal of the second frequency dividing means and the output signal of the first frequency dividing means, and this phase A digital signal processing means for extracting a low frequency component of the phase error signal output by the comparing means and outputting a digital signal of a predetermined number of bits corresponding to the low frequency component, and a digital signal output by the digital signal processing means is converted into an analog voltage signal. Digital-analog conversion means, reference voltage output means for outputting a reference voltage serving as a reference for determining the oscillation frequency of the voltage controlled oscillator, reference voltage output by the reference voltage output means and analog output by the digital-analog conversion means. Amplifying means for amplifying the voltage difference of the voltage signal and supplying it as an input signal to the voltage controlled oscillating means, average voltage obtaining means for obtaining an average voltage of the output voltage of the amplifying means within a fixed time, and this average voltage obtaining Of the output voltage changing means for changing the voltage value output by the reference voltage output means to the average voltage obtained by the average voltage acquisition means when the difference between the average voltage obtained by the means and the reference voltage is a certain value or more; Frequency fluctuation detecting means for detecting the magnitude of frequency fluctuation of the output signal, and the frequency fluctuation detected by the frequency fluctuation detecting means The amplification gain changing means for changing the gain of the amplifying means in response to of can have is provided to the phase locked oscillator.
【００１６】すなわち請求項３記載の発明では、複数の
基準信号の中から１つを選択し、選択した基準信号を分
周した後位相比較手段に与えている。これにより、基準
信号の切り替えの前後における位相差や周波数差が分周
比に応じて低減され、切り替えの前後での発振を安定化
するとができる。That is, in the invention described in claim 3, a plurality of
One of the reference signals is selected, the selected reference signal is frequency-divided, and then applied to the phase comparison means. Thereby, the phase difference and the frequency difference before and after the switching of the reference signal are reduced according to the frequency division ratio, and the oscillation before and after the switching can be stabilized.
【００１７】請求項４記載の発明では、入力信号の電圧
に応じた周波数で発振する電圧制御発振器と、この電圧
制御発振器の出力信号を所定の分周比で分周する分周手
段と、この分周手段の出力信号と所定の基準信号の位相
差を表わした位相誤差信号を出力する位相比較手段と、
この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、基準信号の断
を検出する断検出手段と、この断検出手段によって基準
信号の断が検出されたときのディジタル信号の値を保持
する保持手段と、断検出手段によって基準信号の断が検
出されているときこの保持手段の保持している値をアナ
ログ電圧信号に変換し、断検出手段によって基準信号の
断が検出されないときディジタル信号処理手段の出力す
るディジタル信号の値をアナログ電圧信号に変換するデ
ィジタル・アナログ変換手段と、電圧制御発振器の発振
周波数を定める基準となる基準電圧を出力する基準電圧
出力手段と、この基準電圧出力手段の出力する基準電圧
とディジタル・アナログ変換手段の出力するアナログ電
圧信号の電圧の差を増幅しこれを入力信号として電圧制
御発振手段に供給する増幅手段と、この増幅手段の出力
電圧の一定時間内における平均電圧を求める平均電圧取
得手段と、この平均電圧取得手段によって求めた平均電
圧と基準電圧の差が一定値以上のとき基準電圧出力手段
の出力する電圧値を平均電圧取得手段で求めた平均電圧
に変更する出力電圧変更手段と、電圧制御発振手段の出
力信号の周波数変動の大きさを検出する周波数変動検出
手段と、この周波数変動検出手段によって検出された周
波数変動の大きさに応じて増幅手段の利得を変更する増
幅利得変更手段とを位相同期発振回路に具備させてい
る。In a fourth aspect of the invention, a voltage controlled oscillator that oscillates at a frequency according to the voltage of the input signal, a frequency dividing means that divides the output signal of the voltage controlled oscillator by a predetermined frequency division ratio, and Phase comparing means for outputting a phase error signal representing the phase difference between the output signal of the frequency dividing means and the predetermined reference signal,
Digital signal processing means for extracting the low frequency component of the phase error signal output from the phase comparison means and outputting a digital signal of a predetermined number of bits corresponding thereto, disconnection detection means for detecting disconnection of the reference signal, and this disconnection A holding means for holding the value of the digital signal when the disconnection of the reference signal is detected by the detection means, and an analog voltage for the value held by the holding means when the disconnection of the reference signal is detected by the disconnection detection means. A digital / analog conversion means for converting the signal into a signal and converting the value of the digital signal output from the digital signal processing means into an analog voltage signal when the disconnection of the reference signal is not detected by the disconnection detection means, and the oscillation frequency of the voltage controlled oscillator is determined. A reference voltage output means for outputting a reference voltage serving as a reference, a reference voltage output by the reference voltage output means and a digital Amplifying means for amplifying the voltage difference of the analog voltage signal output from the log converting means and supplying this to the voltage controlled oscillating means as an input signal, and obtaining an average voltage for obtaining an average voltage of the output voltage of the amplifying means within a fixed time. And an output voltage changing means for changing the voltage value output by the reference voltage output means to the average voltage obtained by the average voltage obtaining means when the difference between the average voltage obtained by the average voltage obtaining means and the reference voltage is a certain value or more. A frequency variation detecting means for detecting the magnitude of the frequency variation of the output signal of the voltage controlled oscillation means, and an amplification gain for changing the gain of the amplifying means according to the magnitude of the frequency variation detected by the frequency variation detecting means. The changing means is provided in the phase-locked oscillator circuit.
【００１８】すなわち請求項４記載の発明では、基準信
号が断となったときにおけるディジタル信号処理手段の
出力値を保持している。これにより、基準信号が断とな
った後も、その直前の状態で発振を継続して行わせるこ
とができる。That is, according to the invention of claim 4, the output value of the digital signal processing means when the reference signal is disconnected is held. As a result, even after the reference signal is cut off, it is possible to continue oscillation in the state immediately before that.
【００１９】請求項５記載の発明では、増幅利得変更手
段は、周波数変動検出手段によって検出された周波数変
動が所定値以下のとき増幅手段の利得を“１”より小さ
い値に変更する。According to the invention of claim 5, the amplification gain changing means changes the gain of the amplifying means to a value smaller than "1" when the frequency fluctuation detected by the frequency fluctuation detecting means is equal to or less than a predetermined value.
【００２０】すなわち請求項５記載の発明では、揺らぎ
が小さいときに、利得を“１”以下にしたので、ディジ
タル信号で得られる分解能より小さい単位で発振周波数
を変更することができる。[0020] That is, in the invention of claim 5, wherein, when the fluctuation is small, since below the gain "1", changing the oscillation frequency in unit smaller than the resolution obtained by de I di <br/> Tal signal be able to.
【００２１】[0021]
【００２２】[0022]
【実施例】図１は、本発明の一実施例における位相同期
発振回路の構成の概要を表わしたものである。位相同期
発振回路１１は、入力電圧に応じた周波数の信号を発振
する電圧制御発振器１２と、電圧制御発振器１２の出力
信号１３を所定の分周比で分周する分周部１４と、分周
された信号１５とリファレンス信号（基準信号）１６と
の位相比較を行う位相比較部１７を備えている。位相比
較部１７の出力する位相誤差信号１８は、ディジタル回
路で構成され、かつローパスフィルタとしての機能を果
たすディジタル信号処理部１９に入力されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the outline of the configuration of a phase locked oscillator circuit according to an embodiment of the present invention. The phase-locked oscillator circuit 11 includes a voltage controlled oscillator 12 that oscillates a signal having a frequency according to an input voltage, a frequency divider 14 that divides an output signal 13 of the voltage controlled oscillator 12 at a predetermined frequency division ratio, and a frequency divider. A phase comparison unit 17 is provided for performing a phase comparison between the generated signal 15 and a reference signal (reference signal) 16. The phase error signal 18 output from the phase comparison unit 17 is input to a digital signal processing unit 19 which is composed of a digital circuit and functions as a low pass filter.
【００２３】ディジタル信号処理部１９は、位相誤差信
号１８の低周波数成分に対応した所定ビット数のディジ
タル位相誤差信号２１を出力する。ディジタル位相誤差
信号２１は、ディジタル・アナログ変換器２２に入力さ
れ、ここでアナログ電圧信号２３に変換される。アナロ
グ電圧信号２３は、その利得を複数段階に変更すること
のできる可変利得増幅部２４に入力されている。可変利
得制御部２４の出力は、発振周波数を定める制御信号２
５として電圧制御発振器１２に入力されている。The digital signal processing section 19 outputs a digital phase error signal 21 having a predetermined number of bits corresponding to the low frequency component of the phase error signal 18. The digital phase error signal 21 is input to a digital / analog converter 22 and converted into an analog voltage signal 23 therein. The analog voltage signal 23 is input to the variable gain amplifying section 24 capable of changing its gain in multiple stages. The output of the variable gain control section 24 is the control signal 2 that determines the oscillation frequency.
5 is input to the voltage controlled oscillator 12.
【００２４】基準電圧発生部２６は、発振周波数の基準
となる基準電圧信号２７を生成する回路部分である。基
準電圧信号２７は可変利得増幅部２４に入力されてい
る。可変利得増幅部２４は、ディジタル・アナログ変換
器２２の出力するアナログ電圧信号２３と基準電圧信号
２７との差の電圧を設定された利得で増幅するようにな
っている。電圧制御発振器１２の出力信号１３は、発振
周波数の揺らぎを検出し、揺らぎの大きさに応じて可変
利得増幅部２４の利得を変更する周波数検出部２８に入
力されている。また周波数検出部２８には、周波数の揺
らぎを検出する期間を定める測定期間信号２９がディジ
タル信号処理部１８から入力されている。The reference voltage generator 26 is a circuit portion for generating a reference voltage signal 27 which serves as a reference for the oscillation frequency. The reference voltage signal 27 is input to the variable gain amplifier 24. The variable gain amplifying section 24 amplifies the voltage of the difference between the analog voltage signal 23 output from the digital / analog converter 22 and the reference voltage signal 27 with a set gain. The output signal 13 of the voltage controlled oscillator 12 is input to a frequency detection unit 28 that detects fluctuations in the oscillation frequency and changes the gain of the variable gain amplification unit 24 according to the fluctuations. A measurement period signal 29 that determines a period for detecting the fluctuation of the frequency is input from the digital signal processing unit 18 to the frequency detection unit 28.
【００２５】可変利得増幅部２４は、増幅器３１と、入
力抵抗器３２と、帰還抵抗器３３1〜３３3 と、帰還抵
抗器３３1 〜３３3 をそれぞれ増幅器３１の入出力間に
接続するか否かを切り替えるスイッチ３４1 〜３４3 を
備えている。ディジタル・アナログ変換器２２の出力す
るアナログ電圧信号２３は、入力抵抗器３２を介して増
幅器３１の非反転入力に入力されている。また、基準電
圧信号２７は、増幅器３１の反転入力に入力されてい
る。The variable gain amplifier 24, an amplifier 31, an input resistor 32, a feedback resistor 33 to 333, or to connect the feedback resistor 33 to 333 between the respective input and output of the amplifier 31 It is provided with switches 34 1 to 34 3 for switching whether or not. The analog voltage signal 23 output from the digital-analog converter 22 is input to the non-inverting input of the amplifier 31 via the input resistor 32. Further, the reference voltage signal 27 is input to the inverting input of the amplifier 31.
【００２６】周波数検出部２８は、電圧制御発振器１２
の出力信号１３の周波数を測定する周波数カウント部４
１と、周波数カウント部４１で測定された周波数の時系
列の揺らぎを解析する時系列ゆらぎ解析部４２を備えて
いる。また、検出された周波数の揺らぎの大きさに応じ
てスイッチ３４1 〜３４3 の“オン”“オフ”を切り替
えて増幅器３１の利得を変更する増幅率設定部４３を有
している。The frequency detecting section 28 includes a voltage controlled oscillator 12
Frequency counting section 4 for measuring the frequency of the output signal 13 of
1 and a time series fluctuation analysis unit 42 that analyzes time series fluctuations of the frequency measured by the frequency counting unit 41. Further, it has an amplification factor setting unit 43 for changing the gain of the amplifier 31 by switching "ON" and "OFF" of the switches 34 1 to 34 3 according to the detected fluctuation of the frequency.
【００２７】基準電圧発生部２６は、可変利得増幅部２
４の出力する制御信号の電圧をディジタル信号に変換す
るアナログ・ディジタル変換器５１と、設定されている
回数だけ変換後のディジタル信号の値を所定時間間隔で
サンプリングし、その平均値を求める平均部５２を備え
ている。制御電圧保持回路５３は、平均部５２で求めた
平均値を保持する回路である。制御電圧保持回路５３で
保持されている平均値は第２のディジタル・アナアログ
変換器５４に入力され、基準電圧信号２７に変換され
る。比較制御部５５は、制御電圧保持回路５３に保持さ
れている平均値と、今回、平均部５２で求めた平均値と
を比較し、その差が一定値以上のとき制御電圧保持回路
５３の保持している値を平均部５２で求めた今回の平均
値に変更する回路である。The reference voltage generator 26 is a variable gain amplifier 2.
An analog-to-digital converter 51 for converting the voltage of the control signal output from 4 into a digital signal, and an averaging unit for sampling the value of the digital signal after conversion for a set number of times at predetermined time intervals and obtaining the average value. 52 is provided. The control voltage holding circuit 53 is a circuit that holds the average value obtained by the averaging unit 52. The average value held in the control voltage holding circuit 53 is input to the second digital-analog converter 54 and converted into the reference voltage signal 27. The comparison control unit 55 compares the average value held in the control voltage holding circuit 53 with the average value obtained by the averaging unit 52 this time, and holds the holding value of the control voltage holding circuit 53 when the difference is a certain value or more. This is a circuit for changing the current value to the current average value obtained by the averaging unit 52.
【００２８】電圧制御発振器１２の出力信号１３は、分
周部１４で分周された後、位相比較部１７によりリファ
レンス信号１６との間の位相誤差が検出される。ディジ
タル信号処理部１９は、位相同期ループのローパスフィ
ルタとして働き、位相誤差に対応した演算結果を所定ビ
ット数のディジタル信号として出力する。演算結果は、
ディジタル・アナログ変換器２２でアナログ電圧信号２
３に変換される。増幅器３１は、アナログ電圧信号２３
と基準電圧信号２７の電位差を設定されている利得で増
幅する。増幅後の信号は電圧制御発振器１２に入力さ
れ、発振周波数が制御される。The output signal 13 of the voltage controlled oscillator 12 is frequency-divided by the frequency divider 14, and then the phase comparator 17 detects a phase error with the reference signal 16. The digital signal processing unit 19 functions as a low-pass filter of the phase locked loop, and outputs the calculation result corresponding to the phase error as a digital signal having a predetermined number of bits. The operation result is
Digital-analog converter 22 converts analog voltage signal 2
Converted to 3. The amplifier 31 uses the analog voltage signal 23
Amplified by a gain that is set to the potential difference between the reference voltage signal 27 and. The amplified signal is input to the voltage controlled oscillator 12, and the oscillation frequency is controlled.
【００２９】抵抗器３３1 〜３３3 の抵抗値は互いに異
なっている。スイッチ３４1 によって抵抗器３３1 が増
幅器３１の入出力間に接続されたときには、利得が
“１”になるようになっている。また、スイッチ３４2
によって抵抗器３３2 が接続されたときは利得が１０分
の１に、スイッチ３４3 によって抵抗器３３3 が接続さ
れたときは利得が１００分の１になるようになってい
る。周波数検出部２８は、検出された周波数の揺らぎが
大きく第１のしきい値以上のときは、スイッチ３３1を
“オン”にして増幅器３１の利得を“１”にする。周波
数の揺らぎが第１のしきい値以下になるとスイッチ３３
2 を“オン”にして利得を１０分の１にする。また周波
数の揺らぎが第１のしきい値よりも小さい第２のしきい
値以下になると、スイッチ３３3 を“オン”にして利得
を１００分の１に設定する。The resistance values of the resistors 33 1 to 33 3 are different from each other. When the resistor 33 1 is connected between the input and output of the amplifier 31 by the switch 34 1 , the gain becomes “1”. Also, switch 34 2
The gain is 1/10 when the resistor 33 2 is connected, and the gain is 1/10 when the resistor 33 3 is connected by the switch 34 3 . When the fluctuation of the detected frequency is large and is equal to or more than the first threshold value, the frequency detection unit 28 turns on the switch 33 1 and sets the gain of the amplifier 31 to “1”. When the frequency fluctuation becomes less than the first threshold value, the switch 33
Turn 2 on to reduce gain by a factor of 10. When the frequency fluctuation becomes equal to or lower than the second threshold value which is smaller than the first threshold value, the switch 33 3 is turned on to set the gain to 1/100.
【００３０】図２は、周波数検出部の動作の流れを表わ
したものである。図示しない設定回路から周波数の取り
込み回数が周波数検出部４１に設定される（ステップＳ
１０１）。周波数カウント部４１は、測定期間信号２９
で指定されている時間の間、電圧制御発振器１２の出力
信号１３が何周期到来したかを計数し、時間平均の周波
数の検出を設定されている取り込み回数分だけ行う（ス
テップＳ１０２）。時系列ゆらぎ解析部４２は、測定し
た取り込み回数分の周波数のうち最大周波数の記憶（ス
テップＳ１０３）と最小周波数の記憶（ステップＳ１０
４）を行う。その後、最大周波数と最小周波数の差を基
に周波数の揺らぎの大きさを求める（ステップＳ１０
５）。FIG. 2 shows a flow of operations of the frequency detecting section. The number of times of frequency acquisition is set in the frequency detection unit 41 from a setting circuit (not shown) (step S
101). The frequency counting unit 41 uses the measurement period signal 29
During the time specified by, the number of cycles of the output signal 13 of the voltage controlled oscillator 12 is counted, and the time average frequency is detected for the set number of times of acquisition (step S102). The time-series fluctuation analysis unit 42 stores the maximum frequency (step S103) and the minimum frequency (step S10) among the measured frequencies of the number of acquisitions.
Perform 4). Then, the magnitude of the frequency fluctuation is obtained based on the difference between the maximum frequency and the minimum frequency (step S10).
5).
【００３１】増幅率設定部４３は、時系列ゆらぎ解析部
４２で求めた揺らぎの大きさを基に増幅部３１での利得
を求める（ステップＳ１０６）。動作開始時は最大利得
に設定している。求めた利得と、各抵抗器３３1 〜３３
3 を接続したときに得られる利得との差が最も小さくな
るものを選択し、そのスイッチを“オン”し、他のスイ
ッチを“オフ”して（ステップＳ１０７）処理を終了す
る（エンド）。この処理は、繰り返し行われ検出された
揺らぎの大きさに応じて増幅器３１の利得が逐次変更さ
れる。The amplification factor setting unit 43 obtains the gain of the amplification unit 31 based on the magnitude of the fluctuation obtained by the time series fluctuation analysis unit 42 (step S106). Maximum gain at the start of operation
Is set to A gain obtained, each resistor 33 to 333
A switch that has the smallest difference from the gain obtained when 3 is connected is selected, that switch is "turned on", and the other switches are turned "off" (step S107), and the process ends (end). This process is repeatedly performed and the gain of the amplifier 31 is sequentially changed according to the magnitude of the detected fluctuation.
【００３２】揺らぎが大きいときには増幅器３１の利得
が大きく設定されるので、制御信号２５の電圧の変化が
大きくなり、電圧制御発振器１２の周波数可変範囲も広
くなる。したがって、広い引込み範囲を得ることができ
る。逆に周波数の揺らぎが小さいときは利得が“１”以
下に下げられるので、ディジタル信号処理部１９の出力
するディジタル信号の１ビットに対応する制御電圧２５
の電圧が小さくなり、細かく発振周波数の制御が行われ
る。これにより、リファレンス信号１６に対応した発振
周波数を高い精度で得ることができる。When the fluctuation is large, the gain of the amplifier 31 is set to be large, so that the change in the voltage of the control signal 25 becomes large and the frequency variable range of the voltage controlled oscillator 12 becomes wide. Therefore, a wide pull-in range can be obtained. On the contrary, when the fluctuation of the frequency is small, the gain is lowered to "1" or less, so that the control voltage 25 corresponding to 1 bit of the digital signal output from the digital signal processing unit 19
Voltage becomes small, and the oscillation frequency is finely controlled. Thereby, the oscillation frequency corresponding to the reference signal 16 can be obtained with high accuracy.
【００３３】図３は、基準電圧発生部２６の動作の流れ
を表わしたものである。この処理は利得が最小に設定さ
れている時のみ実行する（ステップＳ２０１；Ｙ）。図
示しない設定回路から基準電圧信号２７の電圧値を取り
込む回数が設定される（ステップＳ２０２）。平均部５
２は、アナログ・ディジタル変換器５１でディジタル値
に変換された後の基準電圧信号２７の電圧値を所定時間
間隔ごとに設定された回数だけ取り込む（ステップＳ２
０３）。平均部５２は、設定された回数分だけ取り込ん
だディジタル値の平均値を求め、これと制御電圧保持回
路５３の保持している現在の基準電圧信号２７の値に相
当するディジタル値とを比較する（ステップＳ２０
４）。FIG. 3 shows the operation flow of the reference voltage generator 26. This process has the lowest gain setting.
Only when it is performed (step S201; Y). Number capturing the voltage value of the reference voltage signal 27 from the setting circuit (not shown) is set (step S20 2). Average part 5
2 captures the voltage value of the reference voltage signal 27, which has been converted into a digital value by the analog / digital converter 51, a predetermined number of times at predetermined time intervals (step S2).
0 3 ). The averaging unit 52 obtains the average value of the digital values fetched the set number of times, and compares this with the digital value corresponding to the current value of the reference voltage signal 27 held by the control voltage holding circuit 53. (Step S20
4 ).
【００３４】今回求めた平均値と制御電圧保持回路５３
の保持している値との差が所定のしきい値以上のときは
（ステップＳ２０４；Ｙ）、制御電圧保持回路５３の保
持している値を今回求めた平均値に置き換えて（ステッ
プＳ２０５）処理を終了する。今回求めた平均値と制御
電圧保持回路５３の保持している値との差が所定のしき
い値以下のときは（ステップＳ２０４；Ｎ）、制御電圧
保持回路５３の保持している値を置き換えることなく処
理を終了する（エンド）。この処理は、常時、繰り返し
行われる。これにより、基準電圧信号２７の値は、次第
にリファレンス信号１６の周波数に対応した値に近づ
く。The average value obtained this time and the control voltage holding circuit 53
The difference between the held value of the time equal to or greater than a predetermined threshold value (Step S20 4; Y), replace the the held value of the control voltage holding circuit 53 to the average value obtained this time (step S20 5 ) End the process. When the difference between the held value of the average value calculated this time and the control voltage holding circuit 53 is less than a predetermined threshold value; the value stored in (Step S20 4 N), the control voltage holding circuit 53 The process ends without replacement (end). This process is always repeated. As a result, the value of the reference voltage signal 27 gradually approaches the value corresponding to the frequency of the reference signal 16.
【００３５】すなわち、分周部１４でＮ分の１に分周さ
れるとすると、電圧制御発振器１２の発振周波数がリフ
ァレンス信号１６の周波数のＮ倍の周波数に一致すると
きの電圧値に基準電圧信号２７の値が近づく。このた
め、任意の周波数のリファレンス信号を与えた場合で
も、増幅利得を小さく保って、これに対応した周波数を
電圧制御発振器によって発振させることができる。That is, assuming that the frequency dividing unit 14 divides the frequency by 1 / N, the voltage value at which the oscillation frequency of the voltage controlled oscillator 12 matches the frequency N times the frequency of the reference signal 16 becomes the reference voltage. The value of signal 27 approaches. Therefore, even when a reference signal of an arbitrary frequency is given, the amplification gain can be kept small and a frequency corresponding to this can be oscillated by the voltage controlled oscillator.
【００３６】変形例 Modification
【００３７】変形例における位相同期発振回路では、複
数のリファレンス信号の中の１つを選択して位相比較を
行う。また、リファレンス信号を分周してから位相比較
部に入力するようになっている。In the phase-locked oscillator circuit in the modified example, one of the plurality of reference signals is selected and the phase comparison is performed. Further, the reference signal is frequency-divided and then input to the phase comparison unit.
【００３８】図４は、変形例における位相同期発振回路
の回路構成の概要を表わしたものである。図１に示した
位相同期発振回路と同一の部分には同一の符号を付して
あり、それらの説明を適宜省略する。第１〜第Ｎ（Ｎは
２以上の整数）のリファレンス信号６１1 〜６１N は、
これらのうちの１つを選択するセレクタ６２に入力され
ている。セレクタ６２の出力は、所定の分周比で分周す
る入力分周部６３に入力されている。第１〜第Ｎのリフ
ァレンス信号６１1 〜６１N は互いにその周波数および
位相に相関のない任意の信号である。ただし、周波数は
近似している。FIG. 4 shows an outline of the circuit configuration of the phase locked oscillator circuit in the modified example. The same parts as those of the phase-locked oscillator circuit shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be appropriately omitted. The first to N-th (N is an integer of 2 or more) reference signals 61 1 to 61 N are
It is input to the selector 62 that selects one of these. The output of the selector 62 is input to the input frequency divider 63 that divides the frequency at a predetermined frequency division ratio. The first to Nth reference signals 61 1 to 61 N are arbitrary signals having no correlation in frequency and phase with each other. However, the frequencies are similar.
【００３９】入力分周部６３によって分周された後のリ
ファレンス信号は、位相比較部１７に入力される。セレ
クタ６２には、いずれのリファレンス信号を選択すべき
かを表わした選択信号６４がディジタル信号処理部１９
から入力されている。入力分周部６３は、入力されてい
るリファレンス信号が断となっているかどうかを検出
し、これを表わした障害信号６５を出力する図示しない
断検出回路を備えている。断検出回路の出力する障害信
号６５はディジタル信号処理部１９に入力されている。The reference signal after being divided by the input dividing unit 63 is input to the phase comparing unit 17. A selection signal 64 representing which reference signal should be selected is sent to the selector 62.
Is entered from The input frequency dividing unit 63 includes a disconnection detection circuit (not shown) that detects whether or not the input reference signal is disconnected and outputs a failure signal 65 indicating this. The fault signal 65 output from the disconnection detection circuit is input to the digital signal processing unit 19.
【００４０】ディジタル信号処理部１９は、障害信号６
５によりリファレンス信号が断となったことを検知す
る。また、その直前に出力してたディジタル信号の値を
保持し、これをディジタル・アナログ変換回路２２に出
力するようになっている。これにより、リファレンス信
号が断となった後においても、その直前の発振周波数で
電圧制御発振器１２の動作を継続させて自走させること
ができる。The digital signal processing section 19 is provided with the fault signal 6
It is detected by 5 that the reference signal is disconnected. Further, the value of the digital signal output immediately before that is held and output to the digital / analog conversion circuit 22. As a result, even after the reference signal is cut off, the voltage controlled oscillator 12 can continue to operate at the oscillation frequency immediately before that and can be self-propelled.
【００４１】また、リファレンス信号は、入力分周部６
３によって分周されているので、セレクタ６２によりリ
ファレンス信号を切り替えた場合でも、位相比較部１７
に入力されるリファレンス信号の切り替え前後での位相
差は、ほぼ分周比分の１に低減される。リファレンス信
号の周波数の違いも、分周によって低減される。これに
より、リファレンス信号を切り替えたときの位相の不連
続性および周波数の不連続性を低減することができ、安
定した発振を行わせることができる。The reference signal is input to the input frequency divider 6
Since the frequency is divided by 3, even if the reference signal is switched by the selector 62, the phase comparison unit 17
The phase difference before and after the switching of the reference signal input to is reduced to about 1 / dividing ratio. The frequency difference of the reference signal is also reduced by the frequency division. Thereby, the phase discontinuity and the frequency discontinuity when the reference signal is switched can be reduced, and stable oscillation can be performed.
【００４２】以上説明した実施例および変形例では、デ
ィジタル信号処理部によってローパスフィルタとしての
演算を行ったが、高速動作を要しない場合には、ＣＰＵ
（中央処理装置）により演算処理を行わせることもでき
る。また、周波数検出部および基準電圧発生部での取り
込み回数は、スイッチなどの回路素子を切り替えて設定
しても良いし、信号線を通じてＣＰＵから設定するよう
にしてもよい。In the above-described embodiments and modifications, the digital signal processing unit performs the operation as the low-pass filter. However, when high speed operation is not required, the CPU
It is also possible to perform arithmetic processing by (central processing unit). Further, the number of times of acquisition in the frequency detection unit and the reference voltage generation unit may be set by switching circuit elements such as switches, or may be set from the CPU through a signal line.
【００４３】さらに、可変利得増幅部で切り替えること
のできる利得の数、および利得の値は、実施例で示した
ものに限られない。たとえば、周波数の揺らぎが大きい
ときに利得を“１”以上にしてもよい。しかし、揺らぎ
が小さいときには、変更できる周波数の最小単位をディ
ジタル信号での分解能よりも小さくするために利得を
“１”以下にする必要がある。Furthermore, the number of gains and the gain values that can be switched by the variable gain amplifying section are not limited to those shown in the embodiment. For example, the gain may be set to "1" or more when the frequency fluctuation is large. However, when the fluctuation is small, it is necessary to set the gain to "1" or less in order to make the minimum unit of the frequency that can be changed smaller than the resolution of the digital signal.
【００４４】[0044]
【発明の効果】このように請求項１記載の発明によれ
ば、周波数の揺らぎの大きさに応じて電圧制御発振器の
発振周波数を定める信号の増幅利得を変更したので、広
い範囲で引込め、かつ引込みにかかる時間を短くでき
る。さらにこれらと併せて発振周波数の精度の向上の図
ることができる。また、電圧制御発振器の精度を高くす
る必要がないので、コストの低減を図ることができる。As described above, according to the first aspect of the present invention, since the amplification gain of the signal that determines the oscillation frequency of the voltage controlled oscillator is changed according to the magnitude of the frequency fluctuation, it is possible to retract in a wide range. Moreover, the time required for retraction can be shortened. Further, together with these, the accuracy of the oscillation frequency can be improved. Further, since it is not necessary to increase the accuracy of the voltage controlled oscillator, the cost can be reduced.
【００４５】また請求項２記載の発明によれば、発振周
波数の基準となる基準電圧信号の電圧値をリファレンス
信号の周波数に対応した値に逐次近づけているので、リ
ファレンス信号の周波数に応じた任意の周波数を精度良
く発振させることができる。According to the second aspect of the present invention, the voltage value of the reference voltage signal, which serves as the reference of the oscillation frequency, is gradually brought closer to the value corresponding to the frequency of the reference signal. The frequency of can be oscillated with high accuracy.
【００４６】さらに請求項３記載の発明によれば、リフ
ァレンス信号を分周した後、位相比較を行っているの
で、リファレンス信号の切り替え前後においても発振周
波数を安定に保つことができる。Further, according to the invention described in claim 3, since the phase comparison is performed after dividing the reference signal , the oscillation frequency can be kept stable before and after the switching of the reference signal.
【００４７】また請求項４記載の発明によれば、リファ
レンス信号の断を検出したときディジタル信号処理手段
の出力値を保持させたので、リファレンス信号が断とな
った後も、それまでの周波数を継続して発振することが
できる。According to the invention described in claim 4, since the output value of the digital signal processing means is held when the disconnection of the reference signal is detected, even after the disconnection of the reference signal, the frequency up to that point is kept. It can oscillate continuously.
【００４８】さらに請求項５記載の発明によれば、揺ら
ぎが小さいときに、利得を“１”以下にしたので、デジ
タル信号で得られる分解能以上に小さい単位で発振周波
数を変更することができる。Further, according to the invention of claim 5, the gain is set to "1" or less when the fluctuation is small, so that the oscillation frequency can be changed in a unit smaller than the resolution obtained by the digital signal.
【図１】本発明の一実施例における位相同期発振回路の
構成の概要を表わしたブロック図である。FIG. 1 is a block diagram showing an outline of a configuration of a phase locked oscillator circuit according to an embodiment of the present invention.
【図２】周波数検出部の行う動作の流れを表わした流れ
図である。FIG. 2 is a flowchart showing a flow of operations performed by a frequency detection unit.
【図３】基準電圧発生部の行う動作の流れを表わした流
れ図である。FIG. 3 is a flow chart showing a flow of operations performed by a reference voltage generator.
【図４】変形例における位相同期発振回路の構成の概要
を表わしたブロック図である。FIG. 4 is a block diagram showing an outline of a configuration of a phase-locked oscillator circuit in a modified example.
１１ 位相同期発振回路 １２ 電圧制御発振器 １４ 分周部 １６、６１ リファレンス信号 １７ 位相比較部 １９ ディジタル信号処理部 ２２ ディジタル・アナログ変換器 ２４ 可変利得増幅部 ２８ 周波数検出部 ６２ セレクタ ６３ 入力分周部 11 Phase Synchronous Oscillator 12 Voltage Controlled Oscillator 14 Frequency Divider 16 and 61 Reference Signal 17 Phase Comparison Unit 19 Digital Signal Processor 22 Digital / Analog Converter 24 Variable Gain Amplifier 28 Frequency Detector 62 Selector 63 Input Divider
Claims (5)
する電圧制御発振器と、 この電圧制御発振器の出力信号を所定の分周比で分周す
る分周手段と、 この分周手段の出力信号と所定の基準信号の位相差を表
わした位相誤差信号を出力する位相比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、 このディジタル信号処理手段の出力するディジタル信号
をアナログ電圧信号に変換するディジタル・アナログ変
換手段と、 このディジタル・アナログ変換手段の出力するアナログ
電圧信号を増幅しこれを前記入力信号として前記電圧制
御発振手段に供給する増幅手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
の大きさに応じて前記増幅手段の利得を変更する増幅利
得変更手段とを具備することを特徴とする位相同期発振
回路。1. A voltage-controlled oscillator that oscillates at a frequency according to a voltage value of an input signal, a frequency-dividing unit that divides an output signal of the voltage-controlled oscillator by a predetermined frequency-dividing ratio, and an output of the frequency-dividing unit. Phase comparing means for outputting a phase error signal representing the phase difference between the signal and a predetermined reference signal, and a low frequency component of the phase error signal output by the phase comparing means for extracting a digital signal having a predetermined number of bits corresponding thereto. , Digital-analog conversion means for converting the digital signal output by the digital signal processing means into an analog voltage signal, and an analog voltage signal output by the digital-analog conversion means for amplification An amplifier that supplies the voltage-controlled oscillator as the input signal and a magnitude of the frequency fluctuation of the output signal of the voltage-controlled oscillator are detected. A phase-locked oscillator circuit comprising: an output frequency fluctuation detecting means; and an amplification gain changing means for changing the gain of the amplifying means according to the magnitude of the frequency fluctuation detected by the frequency fluctuation detecting means. .
る電圧制御発振器と、 この電圧制御発振器の出力信号を所定の分周比で分周す
る分周手段と、 この分周手段の出力信号と所定の基準信号の位相差を表
わした位相誤差信号を出力する位相比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、 このディジタル信号処理手段の出力するディジタル信号
をアナログ電圧信号に変換するディジタル・アナログ変
換手段と、 前記電圧制御発振器の発振周波数を定める基準となる基
準電圧を出力する基準電圧出力手段と、 この基準電圧出力手段の出力する基準電圧と前記ディジ
タル・アナログ変換手段の出力するアナログ電圧信号の
電圧の差を増幅しこれを前記入力信号として前記電圧制
御発振手段に供給する増幅手段と、 この増幅手段の出力電圧の一定時間内における平均電圧
を求める平均電圧取得手段と、 この平均電圧取得手段によって求めた平均電圧と前記基
準電圧の差が一定値以上のとき前記基準電圧出力手段の
出力する電圧値を前記平均電圧取得手段で求めた前記平
均電圧に変更する出力電圧変更手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
の大きさに応じて前記増幅手段の利得を変更する増幅利
得変更手段とを具備することを特徴とする位相同期発振
回路。2. A voltage-controlled oscillator that oscillates at a frequency according to the voltage of an input signal, a frequency-dividing means that divides the output signal of this voltage-controlled oscillator by a predetermined frequency division ratio, and an output signal of this frequency-dividing means. And a phase comparison means for outputting a phase error signal representing a phase difference between a predetermined reference signal and a low frequency component of the phase error signal output by the phase comparison means, and a digital signal having a predetermined number of bits corresponding to the extracted low frequency component. Digital signal processing means for outputting, digital / analog converting means for converting a digital signal output by the digital signal processing means into an analog voltage signal, and a reference for outputting a reference voltage serving as a reference for determining an oscillation frequency of the voltage controlled oscillator. Voltage output means, a reference voltage output by the reference voltage output means, and an analog voltage signal output by the digital-analog conversion means. Amplifying means for amplifying the pressure difference and supplying it as the input signal to the voltage controlled oscillating means, average voltage obtaining means for obtaining an average voltage of the output voltage of the amplifying means within a fixed time, and this average voltage obtaining means. Output voltage changing means for changing the voltage value output by the reference voltage output means to the average voltage obtained by the average voltage obtaining means when the difference between the average voltage obtained by the above and the reference voltage is a certain value or more; Frequency fluctuation detecting means for detecting the magnitude of frequency fluctuation of the output signal of the control oscillating means, and amplification gain changing means for changing the gain of the amplifying means according to the magnitude of frequency fluctuation detected by the frequency fluctuation detecting means. And a phase-locked oscillation circuit.
る電圧制御発振器と、 この電圧制御発振器の出力信号を第１の分周比で分周す
る第１の分周手段と、 互いの周波数および位相に相関の無い複数の基準信号の
中のいずれか１つを選択する基準信号選択手段と、 この基準信号選択手段によって選択された基準信号を第
２の分周比で分周する第２の分周手段と、 この第２分周手段の出力信号と前記第１の分周手段の出
力信号の位相差を表わした位相誤差信号を出力する位相
比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、 このディジタル信号処理手段の出力するディジタル信号
をアナログ電圧信号に変換するディジタル・アナログ変
換手段と、 前記電圧制御発振器の発振周波数を定める基準となる基
準電圧を出力する基準電圧出力手段と、 この基準電圧出力手段の出力する基準電圧と前記ディジ
タル・アナログ変換手段の出力するアナログ電圧信号の
電圧の差を増幅しこれを前記入力信号として前記電圧制
御発振手段に供給する増幅手段と、 この増幅手段の出力電圧の一定時間内における平均電圧
を求める平均電圧取得手段と、 この平均電圧取得手段によって求めた平均電圧と前記基
準電圧の差が一定値以上のとき前記基準電圧出力手段の
出力する電圧値を前記平均電圧取得手段で求めた前記平
均電圧に変更する出力電圧変更手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
の大きさに応じて前記増幅手段の利得を変更する増幅利
得変更手段とを具備することを特徴とする位相同期発振
回路。3. A voltage-controlled oscillator that oscillates at a frequency according to the voltage of an input signal, a first frequency-dividing means that divides the output signal of this voltage-controlled oscillator by a first frequency division ratio, and a mutual frequency. And a reference signal selecting means for selecting any one of a plurality of reference signals having no phase correlation, and a second frequency dividing means for dividing the reference signal selected by the reference signal selecting means by a second dividing ratio. Frequency division means, phase comparison means for outputting a phase error signal representing the phase difference between the output signal of the second frequency division means and the output signal of the first frequency division means, and the output of this phase comparison means. A digital signal processing means for extracting a low frequency component of the phase error signal and outputting a digital signal having a predetermined number of bits corresponding thereto, and a digital signal processing means for converting the digital signal output by the digital signal processing means into an analog voltage signal. Analog conversion means, reference voltage output means for outputting a reference voltage serving as a reference for determining the oscillation frequency of the voltage controlled oscillator, reference voltage output by the reference voltage output means and analog voltage output by the digital-analog conversion means Amplifying means for amplifying the voltage difference between the signals and supplying the amplified voltage to the voltage controlled oscillating means as the input signal, an average voltage acquiring means for obtaining an average voltage of the output voltage of the amplifying means within a fixed time, and the average voltage An output voltage changing unit that changes the voltage value output by the reference voltage output unit to the average voltage obtained by the average voltage obtaining unit when the difference between the average voltage obtained by the obtaining unit and the reference voltage is a certain value or more, Frequency fluctuation detecting means for detecting the magnitude of frequency fluctuation of the output signal of the voltage controlled oscillating means, and the frequency fluctuation detecting means Phase-locked oscillator circuit characterized by comprising an amplifier gain changing means for changing the gain of said amplifying means in accordance with the magnitude of the detected frequency variation.
る電圧制御発振器と、 この電圧制御発振器の出力信号を所定の分周比で分周す
る分周手段と、 この分周手段の出力信号と所定の基準信号の位相差を表
わした位相誤差信号を出力する位相比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、 前記基準信号の断を検出する断検出手段と、 この断検出手段によって前記基準信号の断が検出された
ときの前記ディジタル信号の値を保持する保持手段と、 前記断検出手段によって前記基準信号の断が検出されて
いるときこの保持手段の保持している値をアナログ電圧
信号に変換し、断検出手段によって基準信号の断が検出
されないとき前記ディジタル信号処理手段の出力するデ
ィジタル信号の値をアナログ電圧信号に変換するディジ
タル・アナログ変換手段と、 前記電圧制御発振器の発振周波数を定める基準となる基
準電圧を出力する基準電圧出力手段と、 この基準電圧出力手段の出力する基準電圧と前記ディジ
タル・アナログ変換手段の出力するアナログ電圧信号の
電圧の差を増幅しこれを前記入力信号として前記電圧制
御発振手段に供給する増幅手段と、 この増幅手段の出力電圧の一定時間内における平均電圧
を求める平均電圧取得手段と、 この平均電圧取得手段によって求めた平均電圧と前記基
準電圧の差が一定値以上のとき前記基準電圧出力手段の
出力する電圧値を前記平均電圧取得手段で求めた前記平
均電圧に変更する出力電圧変更手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
の大きさに応じて前記増幅手段の利得を変更する増幅利
得変更手段とを具備することを特徴とする位相同期発振
回路。4. A voltage-controlled oscillator that oscillates at a frequency according to the voltage of an input signal, a frequency-dividing unit that divides the output signal of the voltage-controlled oscillator with a predetermined frequency division ratio, and an output signal of the frequency-dividing unit. And a phase comparison means for outputting a phase error signal representing a phase difference between a predetermined reference signal and a low frequency component of the phase error signal output by the phase comparison means, and a digital signal having a predetermined number of bits corresponding to the extracted low frequency component. Digital signal processing means for outputting; disconnection detecting means for detecting disconnection of the reference signal; holding means for holding the value of the digital signal when the disconnection detecting means detects disconnection of the reference signal; When the disconnection detecting means detects the disconnection of the reference signal, the value held by the holding means is converted into an analog voltage signal, and the disconnection of the reference signal is not detected by the disconnection detecting means. At this time, digital-analog conversion means for converting the value of the digital signal output from the digital signal processing means into an analog voltage signal; reference voltage output means for outputting a reference voltage serving as a reference for determining the oscillation frequency of the voltage controlled oscillator; Amplifying means for amplifying the difference between the reference voltage output by the reference voltage output means and the voltage of the analog voltage signal output by the digital-analog converting means and supplying the amplified voltage as the input signal to the voltage controlled oscillating means. An average voltage obtaining means for obtaining an average voltage of the output voltage of the means within a constant time, and a voltage output by the reference voltage output means when the difference between the average voltage obtained by the average voltage obtaining means and the reference voltage is a certain value or more. Output voltage changing means for changing the value to the average voltage obtained by the average voltage acquiring means, and the voltage control Frequency fluctuation detecting means for detecting the magnitude of frequency fluctuation of the output signal of the vibrating means, and amplification gain changing means for changing the gain of the amplifying means according to the magnitude of frequency fluctuation detected by the frequency fluctuation detecting means. A phase-locked oscillator circuit comprising:
動検出手段によって検出された周波数変動が所定値以下
のとき前記増幅手段の利得を“１”より小さい値に変更
することを特徴とする請求項１ないし請求項４記載の位
相同期発振回路。5. The amplification gain changing means changes the gain of the amplifying means to a value smaller than “1” when the frequency fluctuation detected by the frequency fluctuation detecting means is a predetermined value or less. The phase-locked oscillator circuit according to any one of claims 1 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8255631A JP2907149B2 (en) | 1995-12-04 | 1996-09-27 | Phase-locked oscillation circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-315215 | 1995-12-04 | ||
| JP31521595 | 1995-12-04 | ||
| JP8255631A JP2907149B2 (en) | 1995-12-04 | 1996-09-27 | Phase-locked oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219640A true JPH09219640A (en) | 1997-08-19 |
| JP2907149B2 JP2907149B2 (en) | 1999-06-21 |
Family
ID=26542328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8255631A Expired - Lifetime JP2907149B2 (en) | 1995-12-04 | 1996-09-27 | Phase-locked oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907149B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072276A (en) * | 2006-09-13 | 2008-03-27 | Fujitsu Access Ltd | Phase synchronizing circuit |
-
1996
- 1996-09-27 JP JP8255631A patent/JP2907149B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072276A (en) * | 2006-09-13 | 2008-03-27 | Fujitsu Access Ltd | Phase synchronizing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2907149B2 (en) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772931B2 (en) | Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop | |
| US6380811B1 (en) | Signal generator, and method | |
| US5786733A (en) | Phase-locked oscillating circuit with a frequency fluctuation detecting circuit | |
| CN101394179B (en) | Signal generating device and signal generating method thereof | |
| US7310022B2 (en) | CPU-based oscillation frequency control circuit eliminating the need for a loop filter | |
| JP5732163B2 (en) | Phase-locked loop device with controlled transition to random noise mode of operation | |
| KR19980051635A (en) | Wideband Phase Locked Loop Circuit Using Narrowband Voltage Controlled Oscillator | |
| JP2907149B2 (en) | Phase-locked oscillation circuit | |
| JP4413307B2 (en) | PLL circuit | |
| US6107890A (en) | Digital phase comparator and frequency synthesizer | |
| JP2002509684A (en) | Phase frequency detector with instantaneous phase difference output | |
| US9784770B2 (en) | Devices and methods of measuring gain of a voltage-controlled oscillator | |
| JP2644890B2 (en) | Phase locked loop | |
| JP2003163593A (en) | Phase locked loop oscillating apparatus equipped with compensating function for loop gain | |
| KR101201116B1 (en) | Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth | |
| JP2514940B2 (en) | Video intermediate frequency signal processing circuit | |
| JP2007060669A (en) | Pulse generator, optical disk writer and tuner | |
| JP3216610B2 (en) | Programmable crystal oscillator | |
| JP2005150856A (en) | Sweep oscillation device, sweep oscillating method and sweep frequency control program | |
| JP2675571B2 (en) | Swept frequency signal generator | |
| JP2749584B2 (en) | Swept frequency signal generator | |
| KR100632673B1 (en) | Wireless communication terminal having lock time adjustment function of phase locked loop and its method | |
| TWI235554B (en) | Method of implementing multi-transfer curve phase lock loop | |
| JPH06148245A (en) | Apparatus of measuring constant of circuit element | |
| KR960008161Y1 (en) | Phase-locked loop |