JPH09222947A - 座標入力装置 - Google Patents

Abstract

(57)【要約】 【課題】 座標検出速度を低下させることなく、良好な
Ｓ／Ｎを持つ座標検出信号を得て高精度な座標検出を行
う。 【解決手段】 Ｍ系列発生回路２でＭ系列信号ｍを発生
させ、列電極駆動回路３または行電極駆動回路４により
順次Ｍ系列信号ｍを遅延させて、列電極群６または行電
極群７に印加する。相関演算器１１において、電子ペン
８の検出電極に誘起した静電誘導電圧を増幅して検出さ
れた検出信号と、上記Ｍ系列信号ｍとの相関をとること
によって、検出回路９から電子ペン８の指示位置を座標
信号として検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータやワ
ードプロセッサなどに使用される座標入力装置に関する
ものである。

【０００２】

【従来の技術】コンピュータやワードプロセッサなどに
所定の入力を行うための入力装置の一つとして、ペンや
指などの指示により図形や文字認識、コマンド実行が行
えるタブレットが良く知られている。また、タブレット
がさらに進化したものとして、液晶パネル等の電極構造
や駆動回路を共用化して安価な構成とした表示一体型タ
ブレット装置が特開平５−５３７２６号公報や特開平６
−３１４１６６号公報に開示されている。

【０００３】このような座標入力装置に要求されること
は、高速かつ高精度の座標検出である。最近では、表示
装置の画素が小さくなっている、すなわち、表示が細か
くなっているなどの理由から座標検出のさらなる高精度
化が望まれている。

【０００４】

【発明が解決しようとする課題】しかしながら、座標入
力装置の高速化と高精度化とは相反する効果であるた
め、従来の座標入力装置では高速な座標検出を維持した
まま座標検出精度をあげることができないという問題を
有している。すなわち、高速に座標検出を行う場合には
周波数帯域を広げないといけないので、精度が落ちてし
まう。

【０００５】このような座標入力装置のうち、表示一体
型の装置においてはさらに以下の理由によって座標検出
精度が悪くなっている。例えば、上記特開平５−５３７
２６号公報の構成は、表示期間と座標検出期間を時分割
で行うことにより、表示と座標検出機能の両立を図って
いる。このとき、座標検出動作が表示に影響を与えない
ように、座標検出期間を極力短く設定している。また検
出のための印加電圧は、表示の駆動ドライバーの耐圧で
制限されているため、あまり高い印加電圧は与えられな
い。さらに、デューティタイプの液晶の場合、片側の透
明電極群はもう一方の電極群のすきまを通じて、電子ペ
ンの先端電極との静電結合利用した方式であるので、微
小な検出電圧しか得られない。これらの結果、上記表示
一体型タブレット装置ではＳ／Ｎの悪い座標検出信号し
か得ることができない。

【０００６】また、上記特開平６−３１４１６６号公報
には、アドレッシング方式であるＴＦＴ液晶パネルにタ
ブレット機能を付加した構成が示されている。ＴＦＴ液
晶は、表示品位の改善を行うべく、ゲート電極やソース
電極幅を狭くして画素電極の面積を広げて開口率を向上
させる方向にある。この場合も座標検出信号は電子ペン
の先端電極とゲート電極またはソース電極との間の結合
容量に比例して検出されるので、開口率の向上とともに
結合容量が小さくなり、検出信号のＳ／Ｎが悪化する。
なお、ＴＦＴ液晶についても、表示に影響を与えないよ
うに、座標検出期間を極力短くしなければならないのは
言うまでもない。

【０００７】さらに、従来の座標入力装置では、電子ペ
ンに電源を供給して座標検出信号を出力するために、電
子ペンの接続線は必須である。したがって、操作者が電
子ペンを操作する際にこの接続線が邪魔になり操作性を
著しく低下させていた。

【０００８】なお、透明電極を２枚重ねて間に絶縁スペ
ーサを挿入し、ペン先や指で押圧することで、検出電極
間に流れる電流から指示した座標を知ることができる感
圧方式のタブレットも提案されている。しかしながら、
この構成では、透明電極の透過率や反射による視認性の
問題や、指とペンを同時に使用できないなどの問題があ
る。

【０００９】また、液晶の透明電極を交差させて、ペン
先や指との静電結合容量を測定することで、ペン入力機
能を実現する構成が米国特許ＵＳＰａｔ．４６３９７２
０に提案されている。しかしながら、この構成では、同
じ平面上に液晶電極を交差させるため構造や駆動方法が
複雑になるという欠点がある。

【００１０】本発明は、上記従来の問題点を解決するた
めになされたもので、その目的は、検出速度を低下させ
ることなく、検出精度の高い座標入力装置を提供するこ
とにある。

【００１１】また、他の目的は、指やコードレスペンで
の入力を可能とするとともに、指およびペンによる操作
入力を同時に行うことができる座標入力装置を提供する
ことにある。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１に記載の座標入力装置は、基板
上に所定間隔で配列された第１電極群（例えば、列電極
群）と、該第１電極群とは絶縁されると共に交差して所
定間隔で配列された第２電極群（例えば、行電極群）
と、自己相関関数がパルス的な疑似ランダム信号を発生
する疑似ランダム信号発生手段（例えば、Ｍ系列発生回
路）と、上記疑似ランダム信号に対応した電圧を第１電
極群の各電極に順次印加する第１順次駆動手段（例え
ば、列電極駆動回路）と、上記疑似ランダム信号に対応
した電圧を第２電極群の各電極に順次印加する第２順次
駆動手段（例えば、行電極駆動回路）と、上記第１ある
いは第２電極群と静電結合して、上記第１および第２電
極群上の座標位置を指示する指示手段（例えば、電子ペ
ン）と、該指示手段から出力される検出信号と上記疑似
ランダム信号発生手段で発生した疑似ランダム信号との
相関をとる相関検出手段（例えば、相関演算器）と、該
相関検出手段で検出された検出信号の極値となる時間差
を求め、該時間差に対応する座標値を指示座標として出
力する座標出力手段（例えば、座標検出回路および出力
回路）とを有することを特徴としている。

【００１３】上記構成によれば、疑似ランダム信号発生
手段で発生した疑似ランダム信号はまず第１順次駆動手
段に入力される。そして、第１順次駆動手段にて順次時
間遅延させられて、第１電極群に疑似ランダム信号に対
応した電圧変化が与えられる。つまり、第１電極群にお
ける隣合う電極には少しづつ時間遅延量の異なる電圧変
化が与えられることになる。第１および第２電極群の任
意の位置を指示手段によって指示すると、第１電極群と
指示手段とが静電結合して第１電極群の電位変化が指示
手段で検出される。この検出信号は相関検出手段に入力
されて、相関検出手段で疑似ランダム信号との相関がと
られる。その後、座標出力手段によって検出信号の極値
となる時間差が求められ、その時間差に対応する座標値
が第１電極方向の指示座標として出力される。

【００１４】次に、疑似ランダム信号発生手段は再度疑
似ランダム信号を発生し、第２順次駆動手段に入力され
る。そして、上記第１電極の場合と同様にして座標出力
手段から第２電極方向の指示座標が出力される。

【００１５】このように、本発明の座標入力装置は第１
電極群と第２電極群に常に電位が変化する疑似ランダム
信号を印加しているので、座標検出する際に相関演算を
行うことで、時間的に分散した信号エネルギーを圧縮し
て一点に集めることができる。これにより、他のランダ
ムノイズのような信号との抑圧比を飛躍的に高めること
ができ、高いＳ／Ｎを得ることができる。この結果、検
出速度を低下させることなく、検出精度の高い座標入力
が可能になる。

【００１６】また、座標信号の十分なＳ／Ｎが確保でき
るので、第１順次駆動手段および第２順次駆動手段とも
低い耐圧の駆動手段とすることが可能となる。これによ
り、座標入力装置の携帯化が進む中での低電圧化の要求
にも応じることが可能となる。

【００１７】請求項２に記載の座標入力装置は、基板上
に所定間隔で配列された第１電極群と、該第１電極群と
は絶縁されると共に交差して所定間隔で配列された第２
電極群と、自己相関関数がパルス的な疑似ランダム信号
を発生する疑似ランダム信号発生手段と、上記疑似ラン
ダム信号に対応した電圧を第１電極群の各電極に順次印
加する第１順次駆動手段と、上記疑似ランダム信号に対
応した電圧を第２電極群の各電極に順次印加する第２順
次駆動手段と、上記第１あるいは第２順次駆動手段によ
り駆動された電極群と静電結合することによって、駆動
されていない電極群とも静電結合して、上記第１および
第２電極群上の座標位置を指示する指示手段（例えば、
指）と、上記駆動されていない電極群で誘起された検出
信号と上記疑似ランダム信号発生手段で発生した疑似ラ
ンダム信号との相関をとる相関検出手段と、該相関検出
手段で検出された検出信号の極値となる時間差を求め、
該時間差に対応する座標値を指示座標として出力する座
標出力手段とを有することを特徴としている。

【００１８】上記構成によれば、疑似ランダム信号発生
手段で発生した疑似ランダム信号はまず第１順次駆動手
段に入力される。そして、第１順次駆動手段にて順次時
間遅延させられて、第１電極群に疑似ランダム信号に対
応した電圧変化が与えられる。つまり、第１電極群にお
ける隣合う電極には少しづつ時間遅延量の異なる電圧変
化が与えられることになる。第１および第２電極群のあ
る位置を指示手段によって指示すると、第１電極群と指
示手段とは静電結合し、第１電極群の電位変化が指示手
段に誘起される。同時に指示手段は第２電極群とも静電
結合するので、指示手段に誘起された電位変化は第２電
極群にも誘起される。第２電極群に誘起された検出信号
は相関検出手段に入力されて、相関検出手段で疑似ラン
ダム信号との相関がとられる。その後、座標出力手段に
よって検出信号の極値となる時間差が求められ、その時
間差に対応する座標値が第１電極方向の指示座標として
出力される。

【００１９】次に、疑似ランダム信号発生手段は再度疑
似ランダム信号を発生し、第２順次駆動手段に入力され
る。そして、上記第１電極の場合と同様にして座標出力
手段から第２電極方向の指示座標が出力される。

【００２０】このように、本発明の座標入力装置は第１
電極群と第２電極群に常に電位が変化する疑似ランダム
信号を印加しているので、座標検出する際に相関演算を
行うことで、時間的に分散した信号エネルギーを圧縮し
て一点に集めることができる。これにより、他のランダ
ムノイズのような信号との抑圧比を飛躍的に高めること
ができ、高いＳ／Ｎを得ることができる。

【００２１】したがって、座標入力装置と物理的に接続
されていない指やコードレスペンなどの指示手段を用い
た場合には、指示手段と第１電極群あるいは第２電極群
との結合が非常に小さいので検出できる電圧レベルも非
常に小さいが、このような場合でも高いＳ／Ｎを得るこ
とが可能となる。

【００２２】請求項３に記載の座標入力装置は、請求項
２に記載の構成に加えて、上記第１あるいは第２電極群
と静電結合して、上記第１および第２電極群上の座標位
置を指示する他の指示手段と、該他の指示手段から出力
される検出信号と上記疑似ランダム信号発生手段で発生
した疑似ランダム信号との相関をとる他の相関検出手段
と、該他の相関検出手段で検出された検出信号の極値と
なる時間差を求め、該時間差に対応する座標値を指示座
標として出力する他の座標出力手段とを有することを特
徴としている。

【００２３】上記構成によれば、電極群の任意の位置を
他の指示手段によって指示すると、第１または第２電極
群と他の指示手段とが静電結合して第１または第２電極
群の電位変化が他の指示手段で検出される。この検出信
号は他の相関検出手段に入力されて疑似ランダム信号と
の相関がとられ、他の座標出力手段によって第１または
第２電極方向の指示座標が出力される。

【００２４】このように、本発明の座標入力装置は、２
つの指示手段による指示位置を求める際に、第１・２電
極群、疑似ランダム信号発生手段、および第１・２順次
駆動手段を共通の構成要素として利用している。したが
って、簡単な構成で同時に２つの指示手段によって座標
を検出することができる。また、相関検出手段および座
標出力手段は各指示手段に対応して設けられているの
で、高速に座標検出を行うことが可能となる。

【００２５】請求項４に記載の座標入力装置は、請求項
２に記載の構成に加えて、上記第１あるいは第２電極群
と静電結合して、上記第１および第２電極群上の座標位
置を指示する他の指示手段と、該他の指示手段から出力
される検出信号と、上記駆動されていない電極群で誘起
された検出信号とを上記相関検出手段に選択的に入力す
るスイッチング手段とを有することを特徴としている。

【００２６】上記構成によれば、電極群の任意の位置を
他の指示手段によって指示すると、第１または第２電極
群と他の指示手段とが静電結合して第１または第２電極
群の電位変化が他の指示手段で検出される。この検出信
号はスイッチング手段によって相関検出手段に入力され
る。一方、電極群の任意の位置を指示手段によって指示
した場合には、駆動されていない電極群で誘起された検
出信号がスイッチング手段によって相関検出手段に入力
される。

【００２７】このように、本発明の座標入力装置は、２
つの指示手段による指示位置を求める際に、スイッチン
グ手段を切り替えることによって指示手段以外の構成を
共通の構成要素として利用している。したがって、簡単
な構成で２つの指示手段による座標検出を行うことがで
きる。

【００２８】請求項５に記載の座標入力装置は、請求項
４に記載の構成に加えて、上記スイッチング手段が２つ
の検出信号の選択を時分割で行うことを特徴としてい
る。

【００２９】上記構成によれば、２つの指示手段からの
検出信号を時分割で選択しているので、同時に２つの指
示手段による座標検出が可能となる。

【００３０】請求項６に記載の座標入力装置は、請求項
１ないし５のいずれかに記載の構成に加えて、上記座標
出力手段から出力された指示座標を受けてアプリケーシ
ョンプログラムを駆動して表示データを発生する情報処
理装置と、該情報処理装置から出力される表示データに
基づいて第１あるいは第２順次駆動手段を駆動する制御
信号を発生する表示制御手段と、該表示制御手段からの
制御信号と上記疑似ランダム信号発生手段からの疑似ラ
ンダム信号とを時分割で選択する切り替え手段と、上記
第１および第２電極群を用いて液晶表示を行う表示手段
とを備え、上記切り替え手段にて制御信号が選択された
表示期間には、第１あるいは第２順次駆動手段からの電
気信号によって、液晶の光透過率を制御して画像を表示
することを特徴としている。

【００３１】上記構成によれば、座標検出期間には切り
替え手段が疑似ランダム信号発生手段を選択することに
よって指示手段による指示座標が得られる。一方、表示
期間には切り替え手段は表示制御手段を選択する。この
とき、情報処理装置は上記指示座標に基づいて表示デー
タを発生して表示制御手段へ送出している。この表示デ
ータが表示制御回路を介して第１または第２順次駆動手
段を制御する。そして、表示手段は第１または第２順次
駆動手段からの電気信号によって光透過率を制御して画
像を表示する。

【００３２】したがって、従来の表示一体型の座標入力
装置では、座標検出動作が表示に影響を与えないように
座標検出期間を極力短く設定しているので、座標検出精
度が低下していたが、本発明の座標入力装置では検出信
号と疑似ランダム信号との相関演算を行っているので短
い座標検出期間でも良好な座標検出精度を得ることがで
きる。

【００３３】また、座標検出および画像表示を行うに際
して時分割で各構成要素を利用しても高精度の検出を行
うことができるので、座標入力装置を簡単な構成とする
ことができる。これにより、座標入力装置を小型化する
ことが可能となる。

【００３４】さらに、座標信号の十分なＳ／Ｎが確保で
きるので、第１順次駆動手段および第２順次駆動手段と
も低い耐圧の駆動手段とすることが可能となる。これに
より、座標入力装置の携帯化が進む中での低電圧化の要
求にも応じることが可能となる。

【００３５】請求項７に記載の座標入力装置は、請求項
６に記載の構成に加えて、上記表示手段が、第１および
第２電極群に接続される複数のスイッチング素子と、該
スイッチング素子が接続された複数の画素電極がマトリ
クス状に配置された透明画素電極と、該透明画素電極に
対向して設けられ、間に液晶が挟入された対向電極とを
備え、上記切り替え手段にて疑似ランダム信号が選択さ
れた座標検出期間には、上記スイッチング素子が導通状
態とならない電圧を第１電極群あるいは第２電極群に印
加することを特徴としている。

【００３６】上記構成によれば、切り替え手段にて表示
制御手段が選択された表示期間には、スイッチング素子
に第１電極によって１行分の表示輝度に対応する電圧が
印加される一方、第２電極方向に順次走査されて第２電
極に接続されたスイッチング素子がＯＮ状態となる。そ
して、第１電極の電圧が透明画素電極を介して液晶に充
電される。

【００３７】一方、切り替え手段にて疑似ランダム信号
が選択された座標検出期間には、第１・第２電極群にそ
れぞれ順次電圧を印加して座標検出を行う。このとき、
上記スイッチング素子が導通状態とならない電圧を第１
電極群あるいは第２電極群に印加するので、液晶に充電
した画像データが放電して失われることがない。

【００３８】通常、表示手段としてスイッチング素子と
液晶を使用した場合には、画像表示の開口率をあげるた
めに第１電極群および第２電極群の面積を極力狭くする
ので、第１電極群あるいは第２電極群と指示手段との電
気的結合が小さくなってしまい高精度の座標検出ができ
ないが、本発明の座標入力装置は、疑似ランダム信号に
よる相関検出によって表示の開口率をあげても精度の高
い検出信号を得ることができる。

【００３９】請求項８に記載の座標入力装置は、請求項
６に記載の構成に加えて、上記表示手段が、第１電極群
が配置された第１透明基板と、該第１透明基板に対向し
て設けられ第２電極群が配置された第２透明基板とを備
え、２つの透明基板の間に液晶を挟入して、第１電極群
と第２電極群の実効的印加電圧で液晶の光学的性質を制
御することを特徴としている。

【００４０】上記構成によれば、第１および第２電極群
の交差する領域で画素が形成される。そして、第２電極
群をアクティブにして画素マトリクスの行を選択する一
方、第１電極群に表示データに応じた信号を出力するこ
とによって、液晶表示が行われる。

【００４１】通常、表示の開口率をあげるため、第１電
極群と第２電極群が交差して液晶を挟入する面積をでき
るだけ大きくとるので、指示手段との電気的結合が、近
接する表側の電極群とは大きな結合となるが、反対側の
電極群は表側の電極群のすきまを通して結合するため非
常に小さい結合となっている。しかしながら、この場合
でも本発明の座標入力装置は、疑似ランダム信号の相関
検出により、低い電圧駆動でも精度の高い検出信号を得
ることができる。

【００４２】請求項９に記載の座標入力装置は、請求項
１ないし８のいずれかに記載の構成に加えて、上記相関
検出手段と座標出力手段との間に配置され、相関検出手
段からの出力の高域周波数成分を抑圧するローパスフィ
ルタ手段を備えることを特徴としている。

【００４３】上記構成によれば、相関検出手段から出力
される検出信号は低周波成分を多く含む一方、ランダム
ノイズ成分は高い周波数成分に分布している。これは以
下の性質による。つまり、第１電極群あるいは第２電極
群に印加された少しづつ遅延した疑似ランダム信号を電
気的に結合して指示手段で検出することは空間的ローパ
スフィルタと等価であり、ここで、疑似ランダム信号に
よる相関検出を行うと、検出信号のエネルギーは集めら
れてかつ低域周波数成分を多く含み、ランダムノイズ成
分は集められずに高い周波数成分に分布したままとな
る。

【００４４】したがって、相関検出手段により検出され
た検出信号の中から、ローパスフィルタ手段によって座
標検出信号成分である低周波成分のみを抽出すること
で、さらにＳ／Ｎの高い検出信号が得られ、高精度な座
標検出を行うことが可能となる。

【００４５】請求項１０に記載の座標入力装置は、請求
項９に記載の構成に加えて、上記ローパスフィルタ手段
が指示手段による結合容量に基づいた重みを加えたマッ
チドフィルタであることを特徴としている。

【００４６】上記構成によれば、マッチドフィルタは結
合容量による重み付けがなされているので、相関検出手
段からの出力のＳ／Ｎを最大にすることができる。ま
た、指示手段が座標入力装置の端を指示したときでも相
関検出手段からの出力を左右が対象な関数とすることが
できるので、座標決定する際にパルスとして検出し易
く、ノイズや検出出力の変動に対して安定な座標検出を
行うことができる。

【００４７】請求項１１に記載の座標入力装置は、請求
項１０に記載の構成に加えて、上記座標出力手段がマッ
チドフィルタからの出力信号に対して２次曲線補完を行
う補正手段を備える構成である。

【００４８】上記構成によれば、マッチドフィルタから
の出力信号に対して２次曲線補完を行って座標決定する
ので、ノイズや検出出力の変動に対して検出座標の変動
が少ない座標入力装置を構成することができる。

【００４９】請求項１２に記載の座標入力装置は、請求
項９に記載の構成に加えて、上記ローパスフィルタ手段
は、無限インパルス型フィルタであることを特徴として
いる。

【００５０】上記構成によれば、マッチドフィルタなど
の有限インパルス型のフィルタと比較して非常に簡単な
回路で構成できるので、携帯型の座標入力装置を構成す
る際などに有利である。

【００５１】請求項１３に記載の座標入力装置は、請求
項１ないし１２のいずれかに記載の構成に加えて、上記
疑似ランダム信号が２値レベルだけをとりうる２値系列
信号であり、上記相関検出手段が、相関検出手段に入力
されデジタル信号に変換された検出信号を順次遅延させ
て出力する遅延手段と、２値系列信号の高レベルの係数
に対応した遅延手段の各出力を加算する第１加算手段
と、２値系列信号の低レベルの係数に対応した遅延手段
の各出力を加算する第２加算手段と、２つの加算手段の
出力の差分を計算する減算手段とからなることを特徴と
している。

【００５２】上記構成によれば、疑似ランダム信号が２
値レベルだけをとりうる２値系列信号であるので、相関
検出手段を遅延手段および加減算器で構成できる。この
結果、高速で動作する消費電力の小さい携帯型の座標入
力装置を構成することができる。

【００５３】請求項１４に記載の座標入力装置は、請求
項１ないし１２のいずれかに記載の構成に加えて、上記
相関検出手段が、相関検出手段に入力されたアナログ信
号である検出信号を順次遅延させて出力するアナログ遅
延手段と、該アナログ遅延手段からの各出力が入力され
疑似ランダム信号の係数に対応した値を持つ複数のイン
ピーダンス素子と、該インピーダンス素子の値によって
積算が決定される増幅手段とからなることを特徴として
いる。

【００５４】上記構成によれば、相関演算をアナログ方
式で処理する相関検出手段を容易に実現することができ
る。相関検出手段を簡単な構成とすることができるの
で、結果として携帯型の座標入力装置を構成する際など
に有利である。

【００５５】請求項１５に記載の座標入力装置は、請求
項１４に記載の構成に加えて、上記インピーダンス素子
がコンデンサであり、上記増幅手段が相補型ＭＯＳ回路
であることを特徴としている。

【００５６】上記構成によれば、インピーダンス素子を
コンデンサに、増幅手段を相補型ＭＯＳ回路にしている
ので、消費電力が小さく高速に動作する相関検出手段を
構成することができる。この結果、高速で動作する消費
電力の小さい携帯型の座標入力装置を構成する際に有利
となる。

【００５７】請求項１６に記載の座標入力装置は、請求
項１ないし１５のいずれかに記載の構成に加えて、上記
疑似ランダム信号がＭ系列信号であることを特徴として
いる。

【００５８】上記構成によれば、疑似ランダム信号をＭ
系列信号としているので、回路規模の小さい疑似ランダ
ム信号発生手段を構成することができる。この結果、高
速で動作する消費電力の小さい携帯型の座標入力装置を
構成する際に有利となる。

【００５９】請求項１７に記載の座標入力装置は、請求
項１ないし１２、１４、または１５のいずれかに記載の
構成に加えて、上記疑似ランダム信号がアナログ信号で
あることを特徴としている。

【００６０】上記構成によれば、疑似ランダム信号をア
ナログ信号としているので、回路規模の小さい疑似ラン
ダム信号発生手段を構成することができる。この結果、
高速で動作する消費電力の小さい携帯型の座標入力装置
を構成する際に有利となる。

【００６１】

【発明の実施の形態】

〔実施の形態１〕本発明の実施の形態について図１ない
し図２４に基づいて説明すれば、以下の通りである。本
実施の形態にかかる座標入力装置は、スペクトラム拡散
技術を利用して座標検出を行うものである。

【００６２】図１に示すように、上記座標入力装置は、
タイミング発生回路１、Ｍ系列（Maximum Length Code)
発生回路２、列電極駆動回路３、行電極駆動回路４、座
標入力パネル基板５、列電極群６、行電極群７、電子ペ
ン８、検出回路９、およびコンピュータ１５により構成
される。

【００６３】座標入力パネル基板５は、ガラス、フェノ
ール樹脂、ポリエチレンテレフタレート、またはアクリ
ルなどの電気的絶縁体をベースとした平板である。上記
座標入力パネル基板５の片面あるいは両面に互いに直交
するように列電極群（第１電極群）６と行電極群（第２
電極群）７が配置され、両電極群間は電気的に絶縁して
いる。

【００６４】列電極群６はａ個の列電極からなり、各列
電極をＳ１ないしＳａで示す。行電極群７はｂ個の行電
極からなり、各行電極をＧ１ないしＧｂで示す。なお、
列電極と行電極との数は等しくてもよい。

【００６５】タイミング発生回路１はシステム全体を駆
動する制御信号を発生させており、その制御信号をＭ系
列発生回路２、列電極駆動回路３、行電極駆動回路４、
および検出回路９に供給している。このタイミング発生
回路１で発生したタイミングに基づいてシステム全体が
動作する。上記制御信号にはクロックｃｋ１・ｃｋ２、
後述の座標検出サイクル信号ｄ、列座標（Ｘ）検出期間
信号ｘｄ、行座標（Ｙ）検出期間信号ｙｄなどがある。

【００６６】Ｍ系列発生回路（疑似ランダム信号発生手
段）２は、上記制御信号に基づいて自己相関関数がパル
ス的なＭ系列信号ｍを発生させる回路である。Ｍ系列信
号ｍは白色性の強いノイズで、時間差が０の時のみ自己
相関が“１”で、時間差が０以外の時には“０”となる
関数である。

【００６７】列電極駆動回路（第１順次駆動手段）３お
よび行電極駆動回路（第２順次駆動手段）４は、上記Ｍ
系列信号ｍに対応した電圧を列電極群６および行電極群
７にそれぞれ印加する。

【００６８】電子ペン（指示手段）８は、上記列電極群
６および行電極群７と静電結合する後述の検出電極８１
を有し（図１４参照）、座標入力パネル基板５上の座標
位置を指示する。言い換えれば、電子ペン８は、行電極
駆動回路４および列電極駆動回路３による電位変化を受
けて検出電極８１に誘起された検出電圧ｖｄを増幅して
出力する。

【００６９】検出回路９は、上記検出電圧ｖｄに基づい
て電子ペン８が指示する座標値を出力する回路であり、
Ａ／Ｄ変換器１０、相関演算器１１、ＬＰＦ（ローパス
フィルタ）１２、座標検出回路１３、および出力回路１
４からなる。

【００７０】Ａ／Ｄ変換器１０は、上記検出電圧ｖｄを
ｊビットのデジタルデータａｄｏに変換して、後段の相
関演算器１１の一方の入力端子に供給する。相関演算器
１１のもう一方の入力端子には、タイミング発生回路１
から出力されているＭ系列初期化パルスｒｍが供給され
る。

【００７１】相関演算器（相関検出手段）１１は、上記
デジタルデータａｄｏとＭ系列発生回路２で発生させた
Ｍ系列と同じ次数のＭ系列とを、Ｍ系列初期化パルスｒ
ｍを基準にして相関演算を行う。そして、順次、出力ｄ
（τ）を出力し、ＬＰＦ１２に供給する。

【００７２】ＬＰＦ（ローパスフィルタ手段）１２は、
相関演算器１１の出力ｄ（τ）の高周波数成分を抑圧し
て出力ｄｓ（τ）を座標検出回路１３に供給する。

【００７３】座標検出回路１３は、出力ｄｓ（τ）が極
値となる時間差を求め、その時間差に対応する位置を求
め、Ｘ・Ｙ座標として出力回路１４に供給する。出力回
路１４は、上記Ｘ・Ｙ座標値を指示座標としてコンピュ
ータ１５に出力する。なお、請求項１に記載の座標出力
手段は、座標検出回路１３および出力回路１４に対応す
る。

【００７４】コンピュータ１５は、上記検出回路９で検
出された座標値に基づいて対応する位置のディスプレイ
上の画素の表示色を変更してあたかもペンで絵を描くよ
うな効果を得たり、座標値に基づいて対応するアプリケ
ーションプログラムを駆動したりする。

【００７５】図２は上記座標入力装置の動作タイミング
を示す。電子ペン８が指示する座標を検出する周期は座
標検出期間Ｔｄで示され、これはＸ座標検出期間Ｔｘと
Ｙ座標検出期間Ｔｙとからなる。

【００７６】Ｘ座標検出期間ＴｘとＹ座標検出期間Ｔｙ
の各々の最初のタイミングにはタイミング発生回路１か
らＭ系列初期化パルスｒｍが出力され、Ｍ系列発生回路
２、列電極駆動回路３、および行電極駆動回路４に供給
される。Ｍ系列発生回路２にＭ系列初期化パルスｒｍが
入力されると、Ｍ系列発生回路２は初期化され、引き続
いてタイミング発生回路１から供給されるクロックｃｋ
１に従って、Ｍ系列信号ｍを発生する。

【００７７】Ｍ系列発生回路２から出力されたＭ系列信
号ｍは、Ｘ座標検出期間Ｔｘには列電極駆動回路３に供
給され、列電極駆動回路３に内蔵されたシフトレジスタ
により、タイミング発生回路１から供給されるクロック
ｃｋ２に同期して遅延される。遅延したＭ系列信号ｍに
対応した列電極信号（電圧）ｓ１〜ｓａが順次列電極Ｓ
１ないしＳａに印加される。

【００７８】次に、Ｙ座標検出期間Ｔｙに入ると、再び
Ｍ系列初期化パルスｒｍが発生し、Ｍ系列発生回路２を
初期化して再びＭ系列信号ｍを発生させる。Ｍ系列信号
ｍは行電極駆動回路４に入力され、行電極駆動回路４に
内蔵されたシフトレジスタにより、タイミング発生回路
１から供給されるクロックｃｋ２に同期して遅延され
る。遅延したＭ系列信号ｍに対応した行電極信号（電
圧）ｇ１〜ｇｂが順次行電極Ｇ１ないしＧｂに印加され
る。なお、図２では、列電極信号ｓａ＝ｓ１４、行電極
信号ｇｂ＝ｇ１３としている。

【００７９】このように座標入力パネル基板５の上に形
成された列電極群６および行電極群７にＭ系列信号ｍの
電位パターンが現れ、時間とともにそのパターンが移動
していく。

【００８０】次に、上記電子ペン８に誘起される検出電
圧ｖｄおよび検出回路９内の各出力について詳細に説明
する。

【００８１】図１４に示すように、電子ペン８は、検出
電極８１、増幅器８２、入力容量８３、入力抵抗８４、
およびペンケース８５により構成される。電子ペン８の
先端に位置する検出電極８１は金属などの導電体であ
り、保護パネル８６、空気層８７、および座標入力パネ
ル基板５などの絶縁体を介して、列電極群６や行電極群
７と静電的に結合する。

【００８２】図３に検出電極８１と列電極群６および行
電極群７との結合状態を示す。図３では省略されている
が、検出電極８１はすべての行電極Ｇ１〜Ｇｂおよび列
電極Ｓ１〜Ｓａと同時に静電結合をしている。このと
き、電子ペン８の位置が図３のような状態では、検出電
極８１が列電極Ｓ３および行電極Ｇ１に最も近接してい
るので、これらの電極との結合容量が最も大きくなる。

【００８３】Ｘ座標検出期間Ｔｘには行電極群７の電位
変化は全くないので、等価回路は簡略化できる。図４に
検出電極８１と列電極Ｓ１〜Ｓ７との結合だけを抜き出
した等価回路を示す。上述のように、検出電極８１は列
電極Ｓ３に最も近接しているので列電極Ｓ３との結合容
量Ｃｓ３が最も大きく、検出電極８１と列電極との距離
が離れるにしたがって結合容量は小さくなっていく。し
たがって、横軸にＸ座標（列電極）をとり、縦軸に検出
電極８１と列電極との結合容量を示すと、図５のグラフ
のように単峰性の特性を示す。

【００８４】検出電極８１に誘起される検出電圧ｖｄ
は、入力抵抗８４が入力容量８３に比較して無視できる
周波数においては、下記の式で表される。 ｖｄ＝（Ｃｓ１×ｓ１＋Ｃｓ２×ｓ２＋・・・・＋Ｃｓｂ×ｓｂ） ／（ΣＣｓｉ＋ΣＣｇｉ＋Ｃｄ） ………………（１） ただし、ΣＣｓｉは検出電極８１と各列電極との結合容
量の和、ΣＣｇｉは各行電極との結合容量の和、Ｃｄは
電子ペン８の入力容量である。

【００８５】ここで、図２に示したように、Ｘ座標検出
期間ＴｘにはＸ座標位置に対応して遅延したＭ系列信号
ｍが列電極群６に印加されている。電圧（列電極信号）
ｓｉを任意の列電極Ｓｉに印加する電圧とし、クロック
ｃｋ２の周期をΔｔ₂ とすると、電圧ｓｉは以下の式で
表される。 ｓｉ（ｔ）＝ｍ（ｔ−Δｔ₂ ×ｉ） ………………（２） ただし、ｍ（ｔ）はＭ系列信号ｍを時間の関数として表
したもの、すなわち、Ｍ系列発生回路２の出力波形を示
す。

【００８６】図４の状態では、結合容量Ｃｓ３の値が最
も大きいので、検出電極８１に誘起される検出電圧ｖｄ
は、列電極Ｓ３に印加された電圧ｓ３の影響を最も強く
受けている。したがって、検出電圧ｖｄは電圧ｓ３の電
位変化であるｍ（ｔ−Δｔ₂×３）の成分が最も多くな
る。つまり、図４の場合では、検出電圧ｖｄはほぼ
（２）式で示す電圧ｓ３（ｔ）に等しく、遅延したＭ系
列信号ｍとなっている。

【００８７】次に、図５の関数をＣｓ（ｘ）＝ｈ（ｘ）
としてモデルを連続系で扱うと、（１）式より検出電圧
ｖｄ（ｔ）は以下のように表される。 ｖｄ（ｔ）＝∫ｈ（ｘ）ｍ（ｔ−ｘ）ｄｘ ………………（３） ただし、（３）式は実際には離散系なので∫はΣで表さ
れる。

【００８８】ここで、Ｍ系列について説明する。Ｍ系列
は２値系列信号であり、例えば図１０に示すように、シ
フトレジスタと排他的論理和とを用いて簡単に作ること
ができる。ただし、シフトレジスタの中間部分から取り
出されている帰還タップはレジスタのどの位置から取り
出してもよいわけでなく、特定の少数の組み合わせを使
った場合にのみ取り出されるデータ系列をＭ系列と呼
ぶ。

【００８９】Ｍ系列は主に以下の３つの性質を有してい
る。 １周期に含まれる“０”と“１”の数の割合が一定
で、ｋ段のシフトレジスタを使ったとすれば“１”の数
が２^k-1 個、“０”の数が（２^k-1 ）−１個になる。す
なわち、“０”の数が１つ少ない。 系列中に“０”または“１”が連続して現れるとき
の連続の長さをＬとすると、系列１周期中に長さＬの連
続が発生する頻度は、長さＬ＋１の頻度の２倍になる。 発生されたあるＭ系列と、レジスタの初期値だけが
違う同じＭ系列のデータを加算すると、もとのＭ系列を
時間的にずらせただけの同一の系列ができる。

【００９０】したがって、の性質より自分自身とそれ
を時間的にずらせたものの積は再びＭ系列になるので、
の性質より相関値がほぼ“０”になる。ただし、２つ
の波形の時間ずれがないときは同一の波形であるので相
関値は“１”である。言い換えれば、相関値が“１”の
ときには２つの波形は完全に一致し、“０”のときには
２つの波形の各時刻における瞬間値に類似性が見られな
いことを意味する。

【００９１】本実施の形態のＭ系列信号ｍは、ｎをシフ
トレジスタの段数、ａｉを係数、Ｘ_k-i を帰還タップか
らの出力とすると、Ｍ系列信号｛Ｘ_k ｝（＝ｍ）は次式
で表される（図１０参照）。 Ｘ_k ＝（ａ１×Ｘ_k-1 ）∧（ａ２×Ｘ_k-2 ）∧・・∧（ａｎ×Ｘ_k-n ) ………………（４） ただし、ａｉおよびＸ_k-i は０又は１、∧は排他的論理
和である。

【００９２】ここで、相関演算器１１の出力ｄ（τ）
は、 ｄ（τ）＝∫ｖｄ（ｔ）ｍ（ｔ−τ）ｄｔ ………………（５） で表され、（３）式より ｄ（τ）＝∫∫ｈ（ｘ）ｍ（ｔ−ｘ）ｍ（ｔ−τ）ｄｔｄｘ ……（６） となる。（６）式において、以下の（７）式を満足する
ｍ（ｔ）を用いると、 δ（τ）＝∫ｍ（ｔ）ｍ（ｔ−τ）ｄｔ ………………（７） （６）式のｄ（τ）は、 ｄ（τ）＝∫ｈ（ｘ）δ（τ−ｘ）ｄｘ ＝ｈ（τ） ………………（８） が得られる。

【００９３】（７）式は自己相関関数であり、これは比
較する２つの周期関数が同一である場合に自身の波形が
それを時間的にずらせたものとどの程度類似性を有する
かを示している。（８）式より、検出電圧ｖｄ（ｔ）と
Ｍ系列信号ｍ（ｔ）の相関をとると、検出電極８１と列
電極群６との静電結合分布関数である図５のｈ（τ）
（＝ｈ（ｘ））そのものが復元できることになる。
（８）式よりｄ（τ）＝ｈ（τ）なので、ＬＰＦ１２を
介して求められた出力ｄｓ（τ）の極大値をとる位置τ
を座標検出回路１３で検出すると、その位置τが電子ペ
ン８の指示した列電極方向の座標、すなわちＸ座標とな
る。

【００９４】一方、Ｙ座標検出期間Ｔｙには、図２に示
すように、列電極群６には電位変化が与えられない。し
たがって、電子ペン８の検出電極８１に誘起する検出電
圧ｖｄは、図９の等価回路から導かれ、（１）式と同様
に、 ｖｄ＝（Ｃｇ１×ｇ１＋Ｃｇ２×ｇ２＋・・・・＋Ｃｇｂ×ｇｂ） ／（ΣＣｓｉ＋ΣＣｇｉ＋Ｃｄ） ………………（９） となる。検出電圧ｖｄは、Ｘ座標検出期間Ｔｘの場合と
同様に、増幅器８２で増幅されてＡ／Ｄ変換器１０に入
力され、デジタル化される。そして、相関演算器１１で
Ｍ系列信号ｍと相関が取られ、ＬＰＦ１２でノイズが抑
圧され、座標検出回路１３で極大値をもつピーク位置τ
を検出して、電子ペン８が指示する行電極方向の座標、
すなわちＹ座標が検出される。

【００９５】ところで、実際には、電子ペン８における
増幅器８２の入力部では、熱雑音やショットノイズなど
によるランダムノイズが発生するので、検出結果に重大
な影響を与える。発生したランダムノイズをｎ（ｔ）と
すると、相関演算器１１の出力ｄ（τ）は、（８）式の
代わりに、 ｄ（τ）＝ｈ（τ）＋∫ｎ（ｔ）ｍ（ｔ−τ）ｄｔ ……………（１０） と表される。

【００９６】（１０）式の第２項はランダムノイズがＭ
系列信号ｍでコンボルーション変換されたものを意味
し、変換されたものはあらゆる周波数成分を有するラン
ダムノイズとなる。（１０）式の第１項はｈ（τ）であ
り、図６に示すように、低域周波数成分を多く含む信号
である。したがって、実際の相関演算器１１の出力ｄ
（τ）の周波数スペクトラムは図６に示す２つの成分の
和となる。この場合、出力ｄ（τ）に図７に示すような
高域周波数成分を抑圧するＬＰＦ１２を施すと、図８の
ように高域のノイズのみが多く抑圧され、Ｓ／Ｎの高い
検出信号が得られる。

【００９７】以下に、上記座標入力装置の構成する各回
路について詳細に説明する。

【００９８】（１）Ｍ系列発生回路 Ｍ系列発生回路２の動作を図１０の構成例と図１１のタ
イミングチャートとを用いて説明する。図１０の構成
は、次数が６のＭ系列で２⁶ −１＝６３の繰り返し周期
を持つＭ系列を発生する。

【００９９】Ｍ系列発生回路２は、同期型セット端子付
きフリップフロップ２１〜２６と、排他的論理和２７と
から構成される。フリップフロップ２１と２６の端子Ｑ
は排他的論理和２７の入力端子に接続される。排他的論
理和２７の出力端子はフリップフロップ２１の端子Ｄに
接続されているとともに、Ｍ系列発生回路２の出力端子
となっており、Ｍ系列信号ｍを出力する。各フリップフ
ロップの端子ＣＫにはタイミング発生回路１からクロッ
クｃｋ１が供給され、各フリップフロップの端子Ｓには
Ｍ系列初期化パルスｒｍが供給される。

【０１００】Ｍ系列初期化パルスｒｍが“０”から
“１”になるとクロックｃｋ１の立ち上がりで、フリッ
プフロップ２１〜２６の端子Ｄが“１”にセットされ
る。次のクロックｃｋ１の立ち上がりまでは、フリップ
フロップ２１の端子Ｄとフリップフロップ２６の端子Ｄ
が“１”なので、排他的論理和２７の出力は“０”とな
り、Ｍ系列信号ｍは“０”となる。クロックｃｋ１の次
の立ち上がりでは、フリップフロップ２１には直前の排
他的論理和２７の出力である“０”がセットされ、フリ
ップフロップ２２〜２６には直前にフリップフロップ２
１〜２５に保持されていたデータが右方向へシフトして
“１”がセットされる。フリップフロップ２１の端子Ｄ
は“０”でフリップフロップ２６の端子Ｄは“１”とな
っているので、排他的論理和２７の出力は“１”とな
り、このクロックサイクルではＭ系列信号ｍは“１”と
なる。なお、図１１の２１Ｄないし２６Ｄは、フリップ
フロップ２１〜２６の端子Ｄに入力される信号を示して
いる。

【０１０１】このように図１０のＭ系列発生回路２は、
図１１のように、“０１０１０１１００１１０１１１０
１１０１００１００１１１０００・・”で表されるＭ系
列信号ｍを列電極駆動回路３および行電極駆動回路４に
出力する。上記のパターンはクロックｃｋ１の６３クロ
ック周期で繰り返す。

【０１０２】なお、ここではＭ系列の次数を６とした例
で説明しているが、他の次数で構成するときは、表１に
基づいて図１０の構成を変えればよい。表１は他の次数
のＭ系列を発生させる場合のＭ系列発生回路２を構成す
る際の指標になる係数表である。

【０１０３】

【表１】

【０１０４】（２）列電極駆動回路および行電極駆動回
路 列電極駆動回路３は、図１２に示すように、ＡＮＤゲー
ト１００、ａ個のＤフリップフロップ１０１〜１０ａ、
およびａ個のアナログスイッチ１１１〜１１ａから構成
される。

【０１０５】ＡＮＤゲート１００には、タイミング発生
回路１からＸ検出期間信号ｘｄとＭ系列信号ｍが入力さ
れている。Ｘ検出期間信号ｘｄはＸ座標検出期間に
“１”になり、ＡＮＤゲート１００はＭ系列信号ｍを通
過させて、フリップフロップ１０１の入力端子Ｄに供給
する。フリップフロップ１０１〜１０ａはシフトレジス
タを構成しており、クロックｃｋ２に同期して入力され
たデータが右シフトしていく。各フリップフロップの出
力端子Ｑは次段のフリップフロップの入力端子Ｄと接続
されるとともにアナログスイッチ１１１〜１１ａの制御
端子Ｕにも接続されている。

【０１０６】アナログスイッチ１１１〜１１ａは制御端
子Ｕに“０”が入力されるとａ側に接続され、“１”が
入力されるとｂ側に接続される。したがって、フリップ
フロップ１０１〜１０ａの出力が“０”の時にはａ側に
接続されている電圧Ｖ０が、“１”の時にはｂ側に接続
されている電圧Ｖ１が列電極群６に印加される。シフト
レジスタには次々とＭ系列信号ｍがシフトされてくるの
で、Ｍ系列信号ｍに対応して電圧Ｖ０とＶ１の電位パタ
ーンが列電極群６に印加される。

【０１０７】行電極駆動回路４は、図１３に示すよう
に、ＡＮＤゲート１２０、ｂ個のＤフリップフロップ１
２１〜１２ｂ、およびｂ個のアナログスイッチ１３１〜
１３ｂから構成される。行電極駆動回路４の構成は列電
極駆動回路３とほとんど同一で、Ｘ検出期間信号ｘｄが
Ｙ検出期間信号ｙｄになっているのと、駆動する電極が
列電極群６から行電極群７に代わっているだけである。
Ｙ検出期間信号ｙｄはＹ座標検出期間に“１”になる信
号で、この期間だけ行電極駆動回路４が動作する。

【０１０８】（３）相関演算器 図１５に相関演算器１１の構成例を示す。相関演算器１
１は、ｊビットのｎ個のフリップフロップ（遅延手段）
３１〜３ｎ、各中間出力を加算する加算器（加算手段）
４０・４１、および２個の加算器出力の差分を計算する
減算器（減算手段）４２から構成される。ただし、上記
ｎはＭ系列の繰り返し周期以上の個数であり、本実施の
形態ではｎは６３である。

【０１０９】Ａ／Ｄ変換器１０からのデジタルデータａ
ｄｏはフリップフロップ３ｎの端子Ｄに入力され、クロ
ックｃｋ１によって順次後段のフリップフロップにｊビ
ットのデータがシフトされていく。相関演算器１１の入
力端子（フリップフロップ３ｎの端子Ｄ）に印加された
デジタルデータをａｄｏ（ｔ）とすると、ｉ番目のフリ
ップフロップの出力端子Ｑｉに現れるデジタルデータは
ａｄｏ（ｔ−ｉ）である。

【０１１０】一方、６次のＭ系列信号ｍは、前記（１）
Ｍ系列発生回路２の項目で示したように下記のように表
される。 ｛ｍ１，ｍ２，・・・・ｍ６３｝＝｛０，１，０，・・・１｝ …（１１） 各フリップフロップの出力端子Ｑは、（１１）式の
“１”に対応する端子が加算器４０の入力端子に接続さ
れ、“０”に対応する端子が加算器４１の入力端子に接
続される。

【０１１１】例えば、フリップフロップ３１はｍ１＝０
に対応しているので加算器４１の入力端子に、フリップ
フロップ３２はｍ２＝１に対応しているので加算器４０
の入力端子に接続される。このように接続すると、加算
器４０と加算器４１の出力Ｓ１およびＳ２は、以下の計
算結果から得られる。

【０１１２】

【数１】

【０１１３】上記で得られた加算器４０・４１の出力Ｓ
１・Ｓ２は減算器４２の入力端子に供給されており、減
算器４２では、 ｄ（τ）＝Ｓ１−Ｓ２ ＝Σａｄｏ｛ｔ−（２^k −ｉ）｝×（２×ｍｉ−１）…（１４） の計算を行い、ｄ（τ）として出力する。

【０１１４】図１５の構成例による理想的なタイミング
チャートを図１６に示す。クロックｃｋ１とＭ系列初期
化パルスｒｍはタイミング発生回路１から出力される制
御信号で、フリップフロップ３１〜３ｎに供給されてい
る。Ｍ系列初期化パルスｒｍはクロックｃｋ１の１周期
分だけ“１”となるパルスで、フリップフロップ３１〜
３ｎの同期リセット端子Ｒに入力され、クロックｃｋ１
の立ち上がりのタイミングで全フリップフロップの内容
が“０”になり、各フリップフロップのＱ端子出力ａｄ
ｏ（ｔ−ｉ）はすべて“０”になる（ただし、ｉ＝１〜
６３）。

【０１１５】電子ペン８の検出電極８１が列電極Ｓ３に
最も近接しているとすると、Ａ／Ｄ変換器１０を介した
電子ペン８からのデジタルデータａｄｏ（ｔ）は、図１
６の５段目のように列電極Ｓ３の電位変化によく似た波
形となる。フリップフロップ３ｎに入力されたデジタル
データａｄｏ（ｔ）はクロックｃｋ１に同期して右シフ
トしていく。

【０１１６】このときフリップフロップ３１〜３ｎの出
力はそれぞれ、図１６の６段目から８段目のように、ａ
ｄｏ（ｔ−１）、・・・、ａｄｏ（ｔ−６２）、ａｄｏ
（ｔ−６３）と遅延したデータが現れる。もともと列電
極Ｓ３に印加された電圧はＭ系列信号ｍ（ｔ）から３ク
ロック分遅れた信号であるから、減算器４２の出力には
Ｍ系列初期化パルスｒｍから１＋６３＋３＝６７クロッ
ク遅れた位置でのみ“１”となる。これはＭ系列の自己
相関が時間差が０の時のみ“１”になる性質からくる。

【０１１７】実際には電子ペン８の検出電極８１と各列
電極との結合容量は図５のようになっているので、図１
６の電子ペン８のデジタルデータａｄｏ（ｔ）の出力波
形は空間的ローパスフィルタと等価な効果を受け、図１
７のように滑らかな波形となる。したがって、各フリッ
プフロップの出力ａｄｏ（ｔ−ｉ）も滑らかな波形とな
る。この結果、減算器４２から得られる出力ｄ（τ）も
Ｍ系列初期化パルスｒｍから１＋６３＋３＝６７クロッ
ク遅延した位置をピークとする滑らかな波形となる。こ
こで得られる出力ｄ（τ）は（１０）式で与えられる。

【０１１８】（４）ＬＰＦ （１０）式で表現されるように、相関演算器１１の出力
ｄ（τ）には電子ペン８の増幅器８２で発生するランダ
ムノイズのＭ系列変換されたものが含まれており、出力
ｄ（τ）の成分はやはりあらゆる周波数成分を持つラン
ダムノイズになっている。出力ｄ（τ）のランダム成分
が大きいとき、座標検出回路１３でピークの位置τを見
つけるときに、検出誤差の劣化や誤検出につながってし
まう。

【０１１９】しかしながら、（１０）式の第１項のｈ
（τ）で表される座標信号成分は図６に掲げるように低
域周波数成分を多く持っており、第２項のランダムノイ
ズ成分は低域から高域周波数成分に広がった信号であ
る。したがって、ｈ（τ）を主に通過させるローパスフ
ィルタを使用することでＳ／Ｎを向上させることができ
る。

【０１２０】図１８はＬＰＦ１２の構成例である。ＬＰ
Ｆ１２は、ｍ−１個のｊビットのフリップフロップ５１
〜５ｍ−１、ｍ個の乗算器６１〜６ｍ、および加算器７
０を有する。

【０１２１】各フリップフロップの前段の出力端子Ｑは
後段の入力端子Ｄに接続され、フリップフロップ５ｍ−
１の入力端子Ｄには相関演算器１１の出力ｄ（τ）が供
給される。また、各フリップフロップには、タイミング
発生回路１からのクロックｃｋ１とＭ系列初期化パルス
ｒｍが供給される。

【０１２２】乗算器６１〜６ｍ−１の入力端子Ｄにはフ
リップフロップ５１〜５ｍ−１の出力端子Ｑが接続され
る。また、乗算器６ｍの入力端子Ｄには出力ｄ（τ）が
入力される。乗算器６１〜６ｍの入力端子Ｋにはあらか
じめ定められた定数ｋ₁ 〜ｋ_m が入力される。乗算器６
１〜６ｍは、それぞれ、 Ｓ＝Ｄ×Ｋ ……………（１５） で表される乗算結果を出力する。

【０１２３】乗算器６１〜６ｍの各々の出力端子Ｓは加
算器７０の入力端子と接続されているので、加算器７０
はそれらの和を計算しｄｓ（τ）として出力する。その
結果ｄｓ（τ）は、 ｄｓ（τ）＝Σｄ（τ−ｉ）×ｋ_m-i ……………（１６） で表される。ただし、ｉ＝０〜ｍ−１である。

【０１２４】ここで、ｊ番目の係数をｋｊとして次式に
掲げる係数を与えると、ＬＰＦ１２はマッチドフィルタ
となり、Ｓ／Ｎを最大にとることができる。だたし、ｊ
＝１〜ｍである。 ｋｊ＝Ｃｓｊ／（Ｃｓ１＋Ｃｓ２＋・・・＋Ｃｓａ） …………（１７） なお、回路規模を極力小さくするため、係数ｋｊが小さ
いところは無視して回路を構成してもよい。

【０１２５】乗算器の個数ｍを５個とした場合の乗算係
数の指標例を表２を示す。各係数ｋｊを0.1 、0.2 、0.
4 、0.2 、0.1 とすると、動作タイミングチャートは図
１９の最下段のようになる。すなわち、ＬＰＦ１２の出
力ｄｓ（τ）は、Ｍ系列初期化パルスｒｍから１＋６３
＋３＋２＝６９クロック遅れた位置にピークをもつ波形
となる。なお、図１９の６１Ｄないし６５Ｄは、乗算器
６１〜６５の入力端子Ｄに入力される信号を示してい
る。

【０１２６】

【表２】

【０１２７】このように、ＬＰＦ１２をマッチドフィル
タとすると、相関演算器１１からの出力ｄ（τ）のＳ／
Ｎを最大にすることができる。また、理想的なマッチド
フィルタを使用したとき、電子ペン８が座標入力パネル
基板５の端を指示したときでも出力ｄｓ（τ）はτに対
して対象な形となる関数になる。したがって、座標決定
する際にパルスとして検出し易く、ノイズや検出出力の
変動に対して安定な座標検出を行うことができる。

【０１２８】なお、（１７）式ではマッチドフィルタの
例を示したが、全体としてローパスフィルタの機能を果
たせば、回路規模を削減するため係数ｋｊを“１”や
“０”といった単純な係数にしてもよい。また、このＬ
ＰＦ１２の構成は上記ＦＩＲ（有限インパルス）型だけ
ではなく、ＩＩＲ（無限インパルス）型にすることもで
きる。この場合、さらに回路規模を削減し、なおかつＳ
／Ｎの改善効果を発揮することも可能である。

【０１２９】（５）座標検出回路 座標検出回路１３の具体的な動作を図２０の構成例およ
び図２１のタイミングチャートに基づいて説明する。座
標検出回路１３は、同期リセット端子Ｒ付ｊビットのフ
リップフロップ７１・７２、リセット端子Ｒおよびイネ
ーブル端子ＥＮ付のｎビットのフリップフロップ７３・
７４・７５、比較器７６、同期リセット端子Ｒ付ｋビッ
トアップカウンタ７７、イネーブル端子ＥＮ付のｋビッ
トフリップフロップ７８、および補正回路（補正手段）
７９を有する。

【０１３０】最初にタイミング発生回路１からのＭ系列
初期化パルスｒｍが供給されると、フリップフロップ７
１ないし７５とアップカウンタ７７とがリセットされ、
すべての出力端子Ｑからの出力は“０”となる。フリッ
プフロップ７４の出力端子Ｑは比較器７６の入力端子ａ
に、フリップフロップ７１の出力端子Ｑは比較器７６の
入力端子ｂに接続されているので、比較器７６の出力端
子ａ＜ｂからは“０”が出力される。したがって、フリ
ップフロップ７３・７４・７５・７８のイネーブル端子
ＥＮが“０”となり、イネーブル状態となる。

【０１３１】ＬＰＦ１２の出力ｄｓ（τ）はフリップフ
ロップ７１・７３の入力端子Ｄに供給されているので、
クロックｃｋ１に同期してフリップフロップ７１・７２
にデータがシフトしていく。フリップフロップ７１の出
力端子Ｑには出力ｄｓ（τ）の１クロック周期だけ遅延
したデータが出力され、比較器７６の入力端子ｂに入力
されている。フリップフロップ７４は“０”を出力して
おり、比較器７６の入力端子ａに入力しているので、フ
リップフロップ７１が“０”より大きくなるまで、比較
器７６の出力は“０”を保っている。

【０１３２】図２１の５段目のように、フリップフロッ
プ７１の出力７１Ｑ（ｂ）が“０”より大きくなると、
比較器７６の出力７６ａ＜ｂ（ＥＮ）は“１”になり、
クロックｃｋ１の次の立ち上がりのタイミングで、フリ
ップフロップ７３ないし７５をイネーブルにして、フリ
ップフロップ７３はｄｓ（τ）を、フリップフロップ７
４はｄｓ（τ−△ｔ₂ ）を、フリップフロップ７５はｄ
ｓ（τ−２×△ｔ₂ ）のデータをラッチする。

【０１３３】一方、アップカウンタ７７はＭ系列初期化
パルスｒｍでリセットされた後、クロックｃｋ１によっ
てカウントアップしており、比較器７６の出力７６ａ＜
ｂ（ＥＮ）が“１”になると、アップカウンタ７７の後
段に接続されたフリップフロップ７８のイネーブル端子
ＥＮも“１”になり、イネーブルとなってアップカウン
タ７７のデータをラッチしてデータＡＤＲとして補正回
路７９に出力する。

【０１３４】フリップフロップ７４に記憶されたデータ
よりフリップフロップ７１のデータｄｓ（τ−△ｔ₂ ）
が大きくなると、上述するように比較器７６の出力が
“１”になり、フリップフロップ７３ないし７５のデー
タとフリップフロップ７８のカウントデータが更新され
ていく。もし、フリップフロップ７４に記憶されている
データより、フリップフロップ７１のデータｄｓ（τ−
△ｔ₂ ）が小さくなると、比較器７６は再び“０”にな
り、フリップフロップ７３ないし７６はディセーブルと
なって、データを更新せず以前のデータを保持したまま
となる。

【０１３５】すなわち、これらの動作が完了すると、ｄ
ｓ（τ）の最大値Ｍ２＝ｄｓ（τ_{ma x} ）はフリップフロ
ップ７４に、その直前のデータＭ３＝ｄｓ（τ_max −△
ｔ₂）はフリップフロップ７５に、またその直後のデー
タＭ１＝ｄｓ（τ_max ＋△ｔ₂ ）はフリップフロップ７
３に保持され、補正回路７９に供給される。また、同時
に、最大値Ｍ２が取り込まれたタイミングとして、アッ
プカウンタ７７の値が座標値としてフリップフロップ７
８に保持され、データＡＤＲとして補正回路７９に供給
される。

【０１３６】補正回路７９では、次式にＭ１・Ｍ２・Ｍ
３のデータを代入することによって、入力されたデータ
ＡＤＲを補正して、さらに精度の高いｋ＋αビットの出
力ＰＡＤＲを出力する。すなわち、出力ＰＡＤＲは、 ＰＡＤＲ＝ＡＤＲ＋（Ｍ３−Ｍ１）／（２×Ｍ２−Ｍ１−Ｍ３）／２ ……………（１８） と補正される。

【０１３７】補正回路７９は、図２２に示すように、２
倍器９０、減算器９１・９２、加算器９３・９４、除算
器９５、１／２倍器９６により構成できる。なお、２倍
器９０および１／２倍器９６は結線によるビットシフト
で構成してもよい。

【０１３８】上述するように、補正回路７９を構成する
ことで、（１８）式に基づいて正確なピーク位置を検出
することができる。特に、ＬＰＦ１２にマッチドフィル
タを採用すると、ＬＰＦ１２の出力ｄｓ（τ）はτにつ
いて対象な関数となるので、（１８）式の２次曲線補完
による検出精度はさらに向上する。

【０１３９】（６）出力回路 次に、出力回路１４を図２３の構成例および図２４のタ
イミングチャートに基づいて説明する。出力回路１４
は、ｋ＋αビットのイネーブル端子ＥＮ付フリップフロ
ップ９７・９８、およびコンピュータ１５とのインター
フェース９９を有する。

【０１４０】フリップフロップ９７・９８の各イネーブ
ル端子ＥＮには、制御信号ｘｅｎおよび制御信号ｙｅｎ
がぞれぞれ入力される。制御信号ｘｅｎは、タイミング
発生回路１から供給され、座標検出期間Ｔｄと周期を同
じくしてＸ座標検出期間Ｔｘの最後に発生するパルスで
ある。制御信号ｙｅｎはタイミング発生回路１から供給
され、座標検出期間Ｔｄと周期を同じくしてＹ座標検出
期間Ｔｙの最後に発生するパルスである。

【０１４１】Ｘ座標検出期間Ｔｘでは、列電極がＭ系列
信号ｍで駆動され、電子ペン８に静電誘起した信号を相
関演算器１１で検出した後、ＬＰＦ１２を介し、信号の
ピーク位置を座標検出回路１３が計算をする。この一連
の動作が完了すると、座標検出回路１３の出力ＰＡＤＲ
には検出したＸ座標が確定している。出力ＰＡＤＲはフ
リップフロップ９７の入力端子Ｄに入力されており、制
御信号ｘｅｎは出力ＰＡＤＲが確定した後“１”とな
り、フリップフロップ９７にその値が記憶され、Ｘ座標
値ＸＡＤＲとしてインターフェース９９に出力される。

【０１４２】Ｙ座標検出期間Ｔｙでは、行電極がＭ系列
信号ｍで駆動され、電子ペン８に静電誘起した信号を相
関演算器１１で検出した後、ＬＰＦ１２を介し、信号の
ピーク位置を座標検出回路１３が計算をする。この一連
の動作が完了すると、座標検出回路１３の出力ＰＡＤＲ
には検出したＹ座標が確定している。出力ＰＡＤＲはフ
リップフロップ９８の入力端子Ｄに入力されており、制
御信号ｙｅｎは出力ＰＡＤＲが確定した後“１”とな
り、フリップフロップ９８にその値が記憶され、Ｙ座標
値ＹＡＤＲとしてインターフェース９９に出力される。

【０１４３】コンピュータ１５とのインターフェース９
９には、ＲＳ（Recommanded Standard) ２３２ＣやＧＰ
ＩＢ (汎用インターフェイスバス) などの各種規格に基
づく方法や、コンピュータ１５の入出力バスに直結する
方法がある。

【０１４４】以上のように、本実施の形態の座標入力装
置は、Ｍ系列発生回路２から発生させたＭ系列信号ｍを
行電極や列電極に順次印加することによって、電子ペン
８に電圧を誘起させ、その検出電圧とＭ系列信号ｍとの
相関を取る構成である。つまり、走査信号としてある周
期を持った信号、すなわち、常に電位が変化するＭ系列
信号ｍを利用して相関演算を行うことによって、座標検
出を行っている。

【０１４５】したがって、相関を取ることによって、時
間的に散らばっていた信号エネルギーを圧縮して一点に
集めることができる。言い換えれば、信号のエネルギー
密度が高くなる。このとき、必要な検出信号に対しては
時間的に分散した信号エネルギーを集め、ランダムノイ
ズのような他の妨害信号に対しては信号エネルギーを集
めないといった効果があるので、飛躍的に検出信号のＳ
／Ｎを向上させることが可能となる。

【０１４６】この結果、低い電源電圧で行電極あるいは
列電極をドライブすることができる。これにより、座標
入力装置の携帯化が進む中での低電圧化の要求にも応じ
ることが可能となる。また、光学的な高開口率を持つ細
い行電極や列電極を有する液晶パネル、プラズマディス
プレイ、およびＥＬに対してでも、実用に耐える座標検
出ができる座標入力装置を提供することが可能となる。
さらに、座標検出専用に行電極や列電極の電極幅を十分
にとると、平面的な座標だけでなく、検出電圧を大きさ
を評価することで高さ方向の座標も精度良く検出するこ
とが可能となる。

【０１４７】〔実施の形態２〕本発明の実施の形態２に
ついて図２５ないし図３１に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、前記の実施の形態
の図面に示した部材と同一の部材には同一の符号を付記
し、その説明を省略する。

【０１４８】本実施の形態にかかる座標入力装置は、電
子ペンで座標を検出する代わりに指や金属ケースを先端
に持つコードレスペンで指示した座標を検出する構成で
ある。

【０１４９】図２５に示すように、上記座標入力装置
は、実施の形態１の列電極駆動回路３、行電極駆動回路
４、および電子ペン８の代わりに列電極駆動回路１７、
行電極駆動回路１８、および指１６を備えるとともに、
アナログスイッチ２０と増幅回路１９を加えた構成であ
る。

【０１５０】列電極駆動回路１７および行電極駆動回路
１８は、前記列電極駆動回路３および行電極駆動回路４
に検出出力機能が付加されたものである。増幅回路１９
は、図２９に示すように、増幅器１９２、入力容量１９
３、および入力抵抗１９４からなる。これは、実施の形
態１の電子ペン８内の増幅器８２、入力容量８３、およ
び入力抵抗８４とそれぞれ同じものである。また、指１
６は、それ以外に金属片などの導電体としてもよい。

【０１５１】上記構成によれば、列電極駆動方法および
行電極駆動方法は実施の形態１と同じであるが、信号を
検出する電極として電子ペン８の検出電極８１の代わり
に、行電極群７または列電極群６を利用することにな
る。すなわち、列電極群６をＭ系列信号ｍで駆動してい
るＸ座標検出期間Ｔｘには、行電極群７が検出電極とし
て動作し、アナログスイッチ２０と増幅回路１９を介し
て、検出回路９に検出信号が供給される。逆に、行電極
群７をＭ系列信号ｍで駆動しているＹ座標検出期間Ｔｙ
には、列電極群６が検出電極として動作し、アナログス
イッチ２０と増幅回路１９を介して、検出回路９に検出
信号が供給される。

【０１５２】図２６に列電極駆動回路１７の構成例を、
図２７に行電極駆動回路１８の構成例を示す。また、こ
れらの動作を図２８のタイミングチャートを参照して説
明する。

【０１５３】列電極駆動回路１７は、前記図１２の列電
極駆動回路３のＤフリップフロップ１０１〜１０ａをリ
セット端子Ｒ付のフリップフロップ１０１’〜１０ａ’
とし、アナログスイッチ１１０を加えた構成である。ま
た、行電極駆動回路１８は図１３の行電極駆動回路４の
Ｄフリップフロップ１２１〜１２ｂをリセット端子Ｒ付
のフリップフロップ１２１’〜１２ｂ’とし、アナログ
スイッチ１３０を加えた構成である。

【０１５４】Ｘ座標検出期間Ｔｘには、Ｘ検出期間信号
ｘｄが“１”で、列電極駆動回路１７におけるアナログ
スイッチ１１０はｂ側に接続される。アナログスイッチ
１１１〜１１ａの端子ａには電圧Ｖ０が印加されるの
で、図１２の列電極駆動回路３と全く同等の機能を果た
す。

【０１５５】一方、Ｙ検出期間信号ｙｄが“０”なの
で、行電極駆動回路１８におけるアナログスイッチ１３
０はａ側と接続される。また、アナログスイッチ１３１
〜１３ｂはａ側に接続されており、結線を通じて行電極
群７は全てショートされ、アナログスイッチ１３０の端
子ｃに接続されている。

【０１５６】Ｘ座標検出期間ＴｘにＭ系列初期化パルス
ｒｍが入力されるとフリップフロップ１２１’〜１２
ｂ’はリセットされて全て“０”にセットされる。Ｙ検
出期間信号ｙｄはＸ座標検出期間Ｔｘの間は“０”であ
るからＡＮＤゲート１２０の出力は常に“０”を出力
し、フリップフロップ１２１’〜１２ｂ’はクロックｃ
ｋ２が入力されても“０”を保持したままとなる。

【０１５７】結局、Ｘ座標検出期間Ｔｘには行電極群７
は全てショートされ行電極群７に誘起された電圧は出力
ｘｓｉｇとして行電極駆動回路１８から前記アナログス
イッチ２０の端子ｂに供給される。アナログスイッチ２
０の制御端子ＵにはＸ検出期間信号ｘｄが印加されてお
り、Ｘ座標検出期間Ｔｘには“１”であるのでアナログ
スイッチ２０はｂ側に接続しており、行電極駆動回路１
８からの出力ｘｓｉｇは増幅回路１９の入力端子に供給
される。

【０１５８】Ｙ座標検出期間Ｔｙには列電極駆動回路１
７と行電極駆動回路１８とが上記と逆の動作を行う。こ
れにより、アナログスイッチ２０はａ側に接続され、列
電極駆動回路１７からの出力ｙｓｉｇは増幅回路１９の
入力端子に供給される。

【０１５９】図２９はＸ座標検出期間Ｔｘにおいて、す
べての行電極が行電極駆動回路１８とアナログスイッチ
２０を介して増幅回路１９に接続されている状態の等価
回路で、指を近づけて位置を指示したときの電気的結合
状態を示す。

【０１６０】列電極Ｓ１〜Ｓ７にはＭ系列信号ｍが印加
されており、列電極Ｓｉは行電極Ｇｊとの結合容量を介
して増幅器１９２の入力端子に接続されている。また、
指１６と列電極Ｓｉとは結合容量Ｃｓｙｉで、指１６と
全行電極とは結合容量Ｃｇｙで静電結合している。

【０１６１】図３０は図２９の等価回路である。指１６
を座標入力パネル基板５から遠ざけたときは、結合容量
ＣｓｙｉとＣｇｙとは非常に小さい値となる。したがっ
て、列電極と行電極との結合容量は、Ｃｓｇｉ＝ΣＣｓ
ｇｉｊ（Σはｊについて総和をとる）とすると、列電極
と行電極の交差構造が座標入力パネル基板全域にわたっ
て均一であれば、Ｃｓｇ１＝Ｃｓｇ２＝ … ＝Ｃｓｇ
７となる。この場合、結合分布関数ｈ（τ）は図３１
（ａ）に示すように平坦になる。

【０１６２】一方、指１６を座標入力パネル基板５に近
づけると、列電極から出ている電気力線はその一部が指
１６の方に吸い寄せられ、結果として指１６と列電極Ｓ
ｉとの結合容量Ｃｓｙｉは大きくなり、指１６の近くに
配置する結合容量Ｃｓｇｉは小さくなる。したがって、
このときは静電結合分布関数ｈ（τ）は、図３１（ｂ）
に示すように、指１６がある位置に対応する結合容量Ｃ
ｓｇｉが極小値を持つ。

【０１６３】このとき、増幅器１９２の入力端子に誘起
される検出電圧ｖｄは、増幅回路１９の入力容量Ｃｄの
効果により、 ｖｄ＝（Ｃｓｇ１×ｓ１＋Ｃｓｇ２×ｓ２＋・・＋Ｃｓｇａ×ｓａ） ／（Ｃｓｇ１＋Ｃｓｇ２＋・・＋Ｃｓｇａ＋Ｃｄ） ……（１９） と表される。

【０１６４】同様にＹ座標検出期間Ｔｙにおいては、Σ
Ｃｓｇｉｊ＝Ｃｓｇｊとすると、増幅器１９２の入力端
子に誘起する検出電圧ｖｄは、 ｖｄ＝（Ｃｇｓ１×ｇ１＋Ｃｇｓ２×ｇ２＋・・＋Ｃｇｓｂ×ｇｂ） ／（Ｃｇｓ１＋Ｃｇｓ２＋・・＋Ｃｇｓｂ＋Ｃｄ） ……（２０） となる。

【０１６５】上記２つの式は、実施の形態１の（１）式
及び（９）式と同様の形式であり、検出回路９の動作に
ついては、座標検出回路１３の機能が最大値Ｍ２を求め
る変わりに最小値Ｍ２’を求めるように構成を変更すれ
ばよいだけで、他の動作原理は実施の形態１と同じであ
る。

【０１６６】以上のように、本実施の形態の座標入力装
置は、自己相関関数がパルス的なＭ系列信号を用い相関
検出を行うことにより、指１６やコードレスペンによる
座標検出を行う構成である。この構成では、指１６など
をパネル基板に近接させるとその付近の行電極と列電極
との結合が小さくなるが、その変化が非常に小さいの
で、検出できる電圧のレベルが非常に小さい。本実施の
形態ではこのような小さい検出信号でもＭ系列信号ｍを
用い相関検出を行うことによって、従来の手法に比較し
て、高いＳ／Ｎ比を得ることができる。

【０１６７】この結果、実施の形態１と同様に、低い電
源電圧で行電極あるいは列電極をドライブすることがで
きる。また、光学的な高開口率を持つ細い行電極や列電
極を有する液晶パネル、プラズマディスプレイ、および
ＥＬに対してでも、実用に耐える座標検出ができる座標
入力装置を提供することができる。さらに、座標検出専
用に行電極や列電極の電極幅を十分にとると、平面的な
座標だけでなく、検出電圧を大きさを評価することで高
さ方向の座標も精度良く検出することが可能となる。

【０１６８】〔実施の形態３〕本発明の実施の形態３に
ついて図３２および図３３に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、前記の実施の形態
の図面に示した部材と同一の部材には同一の符号を付記
し、その説明を省略する。

【０１６９】本実施の形態にかかる座標入力装置は、指
入力とペン入力が同時に入力できるように構成されてい
る。上記座標入力装置は、実施の形態２の構成に、電子
ペン８と電子ペン８が指示する位置を検出する検出回路
９’とを付加している。検出回路９’は検出回路９と同
じ構成である。

【０１７０】図３３は図３２の動作を示すタイミングチ
ャートである。指入力については実施の形態２と同じ動
作をし、電子ペン８によるペン入力は実施の形態１と同
じ動作をする。このとき、電子ペン８による検出の際に
は、指１６による検出の際の列電極信号をＸ座標検出の
ために、行電極信号をＹ座標検出のために共用する。

【０１７１】以上のように、本実施の形態の座標入力装
置は、走査信号を共用化することで、指入力時とペン入
力時とで、行電極群７、列電極群６、Ｍ系列発生回路
２、行電極駆動回路１８、および列電極駆動回路１７を
共通の構成要素として利用しているので、簡単な構成と
することができる。また、検出回路９’を並列的に付加
することで高速に座標入力ができる。

【０１７２】〔実施の形態４〕本発明の実施の形態４に
ついて図３４ないし図３６に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、前記の実施の形態
の図面に示した部材と同一の部材には同一の符号を付記
し、その説明を省略する。

【０１７３】本実施の形態にかかる座標入力装置は、実
施の形態３をさらに進化させ、指入力の座標検出動作と
ペン入力の座標検出動作を時分割動作させることで、検
出回路をも共用化するものである。

【０１７４】上記座標入力装置は、図３４に示すよう
に、実施の形態２の構成にアナログスイッチ３０を加え
るとともに、出力回路１４を出力回路１４’に変更す
る。

【０１７５】アナログスイッチ（スイッチング手段）３
０は、指１６あるいは電子ペン８によって検出された検
出信号を選択的に検出回路９に入力させるためのもので
ある。

【０１７６】出力回路１４’の構成例を図３５に示す。
出力回路１４’は、ｋ＋αビットのイネーブル端子ＥＮ
付フリップフロップ１４０ないし１４３、およびコンピ
ュータ１５とのインターフェース９９を有する。ここで
は、検出座標として指の指示位置であるＸＡＤＲＹＢと
ＹＡＤＲＹＢ、電子ペン８の指示位置であるＸＡＤＲＰ
とＹＡＤＲＰをラッチする。

【０１７７】図３４の動作を図３６のタイミングチャー
トを用いて説明する。座標検出期間Ｔｄは検出サイクル
で、指座標検出期間Ｔｄｙｂとペン座標検出期間Ｔｄｐ
ｅｎから構成される。

【０１７８】指座標検出期間Ｔｄｙｂには、アナログス
イッチ３０の制御端子Ｕにタイミング発生回路１から供
給される指検出期間信号ｙｂが“１”となって入力さ
れ、アナログスイッチ３０はｂ側が接続されて指座標検
出動作モードになる。すなわち、増幅回路１９の出力が
検出回路９に入力される。指座標検出期間Ｔｄｙｂにお
ける検出回路９の動作は実施の形態２と同じである。た
だし、出力回路１４’は制御信号ｙｂｘｅｎとｙｂｙｅ
ｎとによって制御されて、それぞれ座標検出回路１３の
出力ＰＡＤＲから、所定のタイミングで指１６のＸ座標
ＸＡＤＲＹＢをフリップフロップ１４０に、Ｙ座標ＹＡ
ＤＲＹＢをフリップフロップ１４１にラッチする。

【０１７９】一方、ペン座標検出期間Ｔｄｐｅｎには指
検出期間信号ｙｂが“０”となりアナログスイッチ３０
はａ側に接続されて電子ペン座標検出動作モードにな
る。すなわち、電子ペン８の出力が検出回路９に供給さ
れる。ペン座標検出期間Ｔｄｐｅｎにおける検出回路９
の動作は実施の形態１と同じである。ただし、出力回路
１４’は制御信号ｐｅｎｘｅｎとｐｅｎｙｅｎとによっ
て制御されて、それぞれ座標検出回路１３の出力ＰＡＤ
Ｒから、所定のタイミングで電子ペン８のＸ座標ＸＡＤ
ＲＰをフリップフロップ１４２に、Ｙ座標ＹＡＤＲＰを
フリップフロップ１４３にラッチする。

【０１８０】以上のように、本実施の形態の座標入力装
置は、アナログスイッチ３０を設けることによって指入
力時とペン入力時とで検出回路９を共用化して、座標検
出を行う構成である。これにより、座標入力装置の回路
規模を大幅に削減することができる。また、座標検出期
間Ｔｄを指座標検出期間Ｔｄｙｂとペン座標検出期間Ｔ
ｄｐｅｎとに分けて時分割動作をさせて座標検出を行っ
ているので、指入力とペン入力とを同時に行うことが可
能となる。

【０１８１】〔実施の形態５〕本発明の実施の形態５に
ついて図３７ないし図４０に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、前記の実施の形態
の図面に示した部材と同一の部材には同一の符号を付記
し、その説明を省略する。

【０１８２】本実施の形態にかかる座標入力装置は、Ｔ
ＦＴ（薄膜トランジタ）液晶表示装置に実施の形態４の
指入力および電子ペン入力機能を付加したもので、ＴＦ
Ｔ液晶パネルの行電極群、列電極群、行電極駆動回路、
および列電極駆動回路を共用化している。

【０１８３】上記座標入力装置は、実施の形態４の座標
入力パネル基板５がＴＦＴ液晶表示パネル（表示手段）
５’に置き代わるとともに、表示制御回路（表示制御手
段）２０１および切り替え回路（切り替え手段）２０２
が付加されている。

【０１８４】ＴＦＴ液晶表示パネル５’は、透明なＴＦ
Ｔ基板２０３、対向基板２０５、および対向基板２０５
の上に形成された透明な対向電極２０４から構成され
る。ＴＦＴ基板２０３の対向電極２０４側には行電極群
７および列電極群６が互いに交差するように配置され、
その交点にはＴＦＴ（スイッチング素子）２０６が配置
される。ＴＦＴ２０６のゲートは行電極と接続され、ソ
ースは列電極と接続され、ドレインは画素電極２０７に
接続されている。列電極群６は列電極駆動回路１７に接
続され、行電極群７は行電極駆動回路１８に接続されて
いる。画素電極２０７と対向電極２０４との間には液晶
が封入されている。

【０１８５】表示制御回路２０１は、コンピュータ（情
報処理装置）１５から出力された画像データを、ＴＦＴ
液晶表示パネル５’を表示デバイスとして駆動する制御
信号および画像データに変換する。表示制御回路２０１
は切り替え回路２０２の一方の入力端子に接続されてお
り、後述する表示期間Ｔｄｓｐには表示制御回路２０１
の出力を行電極駆動回路１８と列電極駆動回路１７とに
供給する。また、Ｍ系列発生回路２は切り替え回路２０
２のもう一方の入力端子に接続されており、座標検出期
間ＴｄにはＭ系列発生回路２の出力を行電極駆動回路１
８と列電極駆動回路１７とに供給する。

【０１８６】図３８は、図３７の動作を示すタイミング
チャートである。なお、表示期間Ｔｄｓｐにおける、Ｔ
ＦＴ液晶の表示駆動方法についてはよく知られているの
で、表示についての動作は省略している。

【０１８７】システム全体の動作周期であるシステム動
作サイクルＴｃは、表示期間Ｔｄｓｐと座標検出期間Ｔ
ｄから構成される。システム動作サイクルＴｃは垂直同
期信号Ｖｄに、表示期間Ｔｄｓｐおよび座標検出期間Ｔ
ｄは検出期間信号ｄｅｔにそれぞれ制御される。表示期
間ＴｄｓｐにはＴＦＴ液晶表示パネル５’が表示動作モ
ードになり、座標検出期間ＴｄにはＴＦＴ液晶表示パネ
ル５’が指入力や電子ペン入力をする座標入力デバイス
として動作する。また、座標検出期間Ｔｄは実施の形態
４と同様に、指座標検出期間Ｔｄｙｂとペン座標検出期
間Ｔｄｐｅｎからなる。

【０１８８】ここで、ＴＦＴ液晶表示パネル５’で表示
機能と座標入力機能とを両立させるためには、以下に説
明するように、ＴＦＴ２０６に印加する電圧の工夫が必
要となる。

【０１８９】図４０に表示期間Ｔｄｓｐの時の動作波形
を示す。表示期間Ｔｄｓｐには、列電極Ｓ１によって１
行分の表示輝度に対応する電圧がＴＦＴ２０６に印加さ
れる。それと同時に水平クロック信号ｃｈと同期して、
行方向に順次行電極Ｇ１ないしＧｂが走査される。それ
によって、各行電極に接続されるＴＦＴ２０６がＯＮと
なって、列電極Ｓ１の表示データに対応する電圧が画素
電極２０７を介して液晶に充電される。なお、図４０で
は、画素電極Ｐ１ｂは１列ｂ行目の画素電極を意味す
る。このようにして、すべての画素に充電を完了する。

【０１９０】ここで、行電極に印加する電圧はＶｎと−
Ｖｆ０とする。これらの電圧は、図３９に示すＴＦＴ２
０６のドレイン電流対ゲート電圧特性により、ＴＦＴ２
０６のゲートにゲート電圧Ｖｎを印加すればＴＦＴ２０
６はＯＮ状態、またカットオフ電圧−Ｖｆ０を印加すれ
ばＯＦＦ状態となるものである。

【０１９１】一方、座標検出期間Ｔｄになると、指１６
や電子ペン８の座標を検出するためのＭ系列信号ｍを列
電極群６や行電極群７に印加するが、このときにＴＦＴ
２０６がＯＮしないように電位を決定しなければならな
い。これは、座標検出期間ＴｄにＴＦＴ２０６がＯＮす
ると、表示期間Ｔｄｓｐに液晶に充電した画像データが
放電して失われてしまうからである。

【０１９２】したがって、列電極群６を走査するＸ座標
検出期間Ｔｘには、列電極群６の電位（例えば、図２６
のＶ０およびＶ１）を０〔Ｖ〕とＶｓ１とし、行電極群
７はすべて−Ｖｆ０にする。また、行電極群７を走査す
るＹ座標検出期間Ｔｙには、すべての列電極群６を０
〔Ｖ〕にして、行電極群７の電位（例えば、図２７のＶ
０およびＶ１）を−Ｖｆ０と−Ｖｆ１に選ぶ。ここで、
Ｖｓ１、−Ｖｆ０、および−Ｖｆ１は、図３９に示すよ
うに、ＴＦＴ２０６がＯＮしない電位である。

【０１９３】これにより、ＴＦＴ２０６をＯＮさせずに
走査することが可能となる。このとき、Ｘ座標検出期間
Ｔｘには行電極群７に接続する増幅回路１９の入力バイ
アスは−Ｖｆ０に、またＹ座標検出期間Ｔｙには列電極
群６に接続する増幅回路１９の入力バイアスは０Ｖにす
るのは言うまでもない。

【０１９４】上記構成によれば、指１６を使用した場合
には行電極群７あるいは列電極群６に印加されたＭ系列
信号ｍに起因して列電極群６あるいは行電極群７に誘導
電圧が誘起され、電子ペン８を使用した場合にはその検
出電極に誘導電圧が誘起される。検出回路９はこれら検
出信号とＭ系列信号ｍとの相関をとり、適当なＬＰＦ１
２でノイズを除去し、指１６あるいは電子ペン８の指示
座標を検出する。

【０１９５】上記検出された座標は、コンピュータ１５
に入力され、これら座標値に基づいてＴＦＴ液晶表示パ
ネル５’上における指１６あるいは電子ペン８の先端位
置に点画像を表示するための表示データ信号が生成され
て表示制御回路２０１に入力される。その結果、タイミ
ング発生回路１の制御に基づいた切り替え回路２０２に
より表示制御回路２０１が選択され、その後列電極駆動
回路１７および行電極駆動回路１８の動作によってＴＦ
Ｔ液晶表示パネル５’上における指１６または電子ペン
８の先端位置に点画像が表示される。

【０１９６】以上のように、本実施の形態の座標入力装
置は、Ｍ系列信号による相関検出手法を適用して座標検
出を行うとともに、表示機能も備えた構成である。この
とき、相関演算を行うことにより高いＳ／Ｎを得ること
ができるので、電極を極端に狭くして開口率を大きくし
た表示デバイスの場合でも、検出精度が高くかつ検出ス
ピードも速くすることが可能となる。また、座標検出期
間を極力短く設定しても表示に影響を与えることもな
い。さらに、時分割で表示と座標検出とを行うことによ
って、表示デバイスの構造や駆動回路を座標検出のもの
と共通に利用しているので、構成を簡単にすることがで
きる。この結果、透過率が高く視認性がよく、軽量薄型
で安価な表示一体型の座標入力装置を提供することがで
きる。

【０１９７】なお、本実施の形態では液晶表示パネルを
ＴＦＴ液晶パネルの例で説明したが、他のＳＴＮ液晶パ
ネルやＭＩＭ型液晶パネル、ＥＬパネル、およびプラズ
マディスプレイなどの、表示をするために電圧を印加す
る電極群とその電極群を駆動するシフトレジスタとを、
表示と座標入力のために共用できる構成のものは、上記
同様にＭ系列信号による相関検出手法を適用することが
できる。

【０１９８】例えば、デューティタイプの液晶の場合
は、列電極群が配置された透明基板と、この透明基板に
対向して設けられ行電極群が配置された透明基板とを備
え、２つの透明基板の間に液晶を挟入して、列電極群と
行電極群の実効的印加電圧で液晶の光学的性質を制御す
る構成となる。この構成によれば、行および列電極群の
交差する領域で画素が形成される。そして、列電極群を
アクティブにして画素マトリクスの行を選択する一方、
行電極群に表示データに応じた信号を出力することによ
って、液晶表示が行われる。

【０１９９】このようなデューティタイプの液晶では、
通常、表示の開口率をあげるため、列電極群と行電極群
が交差して液晶を挟入する面積をできるだけ大きくとる
ので、ペンとの電気的結合が、近接する表側の電極群と
は大きな結合となるが、反対側の電極群は表側の電極群
のすきまを通して結合するため非常に小さい結合となっ
ている。しかしながら、この場合でも本実施の形態の座
標入力装置は、Ｍ系列信号による相関検出により、低い
電圧駆動でも精度の高い検出信号を得ることができる。

【０２００】なお、上記実施の形態１ないし５ではＭ系
列信号ｍを用いたが上記信号に限られることはなく、
（７）式を満足するような、自己相関関数がパルス的な
ＰＮ系列( Pseudo random noise ）であればなんでもよ
い。このＰＮ系列には２値関数とアナログ関数とがあ
る。

【０２０１】Ｍ系列以外の２値関数として、Ｇｏｌｄ系
列、バーカーコード、フランクコード、および相補系列
コードなどがあり、これらを使ってもよい。しかしなが
ら、Ｍ系列はτ＝０以外の特性がすなおでありＳ／Ｎが
よいので、Ｍ系列の方が望ましい。また、２つのＭ系列
を合成することによって形成されるＧｏｌｄ系列などに
比べて、Ｍ系列は図１０のように構成が単純で回路規模
が小さくなるというメリットがある。

【０２０２】また、アナログ関数としてはチャープ信号
およびホワイトノイズ信号を利用することができる。な
お、アナログ関数の場合は次の実施の形態６で詳細に説
明する。

【０２０３】上記のように、Ｍ系列信号ｍの代わりに
（７）式を満足する他の関数を採用したとき、検出回路
９における相関演算器１１も採用した関数に対応する回
路にしなければならない。しかし、相関演算器１１は積
和演算なので、図１８に基づいて容易に構成することが
できる。この場合もＭ系列のような２値系列を使用する
と、相関演算器１１の回路構成は、積の係数が±１の積
和であるため回路規模は小さく、また高速に演算するこ
とができる。

【０２０４】〔実施の形態６〕本発明の実施の形態６に
ついて図４１ないし図４６に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、前記の実施の形態
の図面に示した部材と同一の部材には同一の符号を付記
し、その説明を省略する。

【０２０５】本実施の形態にかかる座標入力装置は、ア
ナログ方式で相関演算を行うことによって座標検出を行
う構成である。

【０２０６】図４４に示すように、上記座標入力装置
は、実施の形態４のＭ系列発生回路２、行電極駆動回路
１７、および列電極駆動回路１８の代わりにホワイトノ
イズ発生回路２’、行電極駆動回路１７’、および列電
極駆動回路１８’を配置するとともに、検出回路９内に
Ａ／Ｄ変換器１０’を付加している。

【０２０７】ホワイトノイズ発生回路２’は、ホワイト
ノイズｎを発生させ、それを行電極駆動回路１７’ある
いは列電極駆動回路１８’と、Ａ／Ｄ変換器１０’とに
供給する。このとき、ホワイトノイズ発生回路２’に初
期化パルスを供給する必要はない。

【０２０８】また、行電極駆動回路１７’および列電極
駆動回路１８’はアナログ遅延方式となっており、、ホ
ワイトノイズｎを順次行電極および列電極にそれぞれ遅
延させる。

【０２０９】また、デジタル信号に変換されたアナログ
スイッチ３０の出力と、ホワイトノイズ発生回路２’と
のデジタル相関をとるために、ホワイトノイズｎはＡ／
Ｄ変換器１０’でデジタル信号に変換してから相関演算
器１１’に入力している。

【０２１０】図４５にホワイトノイズ発生回路２’の構
成例を示す。ホワイトノイズ発生回路２’は、ツェナー
ダイオード１７０、抵抗器１７１、コンデンサ１７２、
増幅器１７３、およびＬＰＦ１７４からなる。抵抗器１
７１はツェナーダイオード１７０に流れる電流を制限す
る抵抗である。ツェナーダイオード１７０で発生したノ
イズはコンデンサ１７２で直流成分が除去された後、増
幅器１７３で増幅され、ＬＰＦ１７４に入力されて、所
定の帯域幅のホワイトノイズｎとして出力される。

【０２１１】図４６に行電極駆動回路１７’あるいは列
電極駆動回路１８’の構成例を示す。これらの駆動回路
は、入力バッファアンプ１８０、ＣＣＤ１８１、ＣＣＤ
１８１各段の出力をバッファするＣＣＤ出力バッファア
ンプ１８２、およびスイッチング素子群１８３からな
る。

【０２１２】ＣＣＤ１８１はアナログ電圧をサンプルホ
ールドしてシフトしていく働きがあるので、図４６の回
路は全体として、中間タップ付きのアナログ遅延素子と
して動作する。

【０２１３】上記構成によれば、ペン入力時には、上記
スイッチング素子群１８３はタイミング発生回路１から
出力されるＸ検出期間信号ｘｄあるいはＹ検出期間信号
ｙｄに制御されて右側に切り替わり、列電極群６あるい
は行電極群７に接続される。

【０２１４】そして、Ｘ座標検出期間Ｔｘには列電極駆
動回路１８’を駆動し、ホワイトノイズ発生回路２’か
ら供給されたホワイトノイズｎが入力バッファアンプ１
８０を介してＣＣＤ１８１に入力され電荷量に変換され
る。一方、ＣＣＤ１８１にはタイミング発生回路１より
クロックｃｋ１が供給されており、このクロックｃｋ１
に同期して、変換された電荷がＣＣＤ１８１の中を転送
していく。ＣＣＤ１８１は各段に保持している電荷量を
電圧に変換して出力するタップがあり、このタップに接
続されているＣＣＤ出力バッファアンプ１８２でバッフ
ァされてスイッチング素子群１８３を介して列電極に出
力される。一方、Ｙ座標検出期間Ｔｙには行電極駆動回
路１７’を駆動して、上記同様に、遅延したホワイトノ
イズｎを順次行電極に出力する。

【０２１５】指入力時のＸ座標検出期間Ｔｘには、列電
極駆動回路１８’におけるスイッチング素子群１８３は
左側に切り替わりアナログスイッチ２０に接続され、行
電極駆動回路１７’におけるスイッチング素子群１８３
は右側に切り替わり行電極に接続される。一方、Ｙ座標
検出期間Ｔｙには、逆に列電極駆動回路１８’における
スイッチング素子群１８３は列電極に接続され、行電極
駆動回路１７’におけるスイッチング素子群１８３はア
ナログスイッチ２０に接続される。

【０２１６】以上のように、ホワイトノイズ発生回路
２’や駆動回路をアナログ素子で構成することで、座標
入力装置を簡単な構成とすることができる。これによ
り、回路規模を削減しかつ高精度な座標入力装置を構成
することが可能となる。

【０２１７】なお、上記実施の形態１ないし６の相関演
算器１１は加減算器で構成されているが、ＤＳＰ（Digi
tal Signal Processor) やＣＰＵ(Central Processing
Unit) で相関処理を行ってもよい。また、相関演算器は
デジタル方式だけでなく、図４１に示すように電子ペン
８（あるいは指など）からの出力をＡ／Ｄ変換をする前
にアナログ方式で処理する相関演算器１１’としてもよ
い。図４４の構成に相関演算器１１’を適用すると、さ
らに検出回路９の回路規模を簡単にすることができる。

【０２１８】相関演算器１１’は、例えば図４２に示す
ように、バッファアンプ１５０、ＣＣＤ１５１、バッフ
ァアンプ群１５２、各積係数に対応したインピーダンス
素子１５３、オペアンプ１５４・１５５・１５６、帰還
インピーダンス素子１５７・１５８とからなる。なお、
請求項１４に記載のアナログ遅延手段はバッファアンプ
１５０、ＣＣＤ１５１、およびバッファアンプ群１５２
に対応し、増幅手段はオペアンプ１５４・１５５・１５
６および帰還インピーダンス素子１５７・１５８に対応
する。

【０２１９】ＣＣＤ１５１はバッファアンプ１５０のア
ナログ出力をクロックｃｋ１に同期して右にシフトさせ
る。ＣＣＤ１５０の中間タップ出力はそれぞれバッファ
アンプ群１５２の各アンプに入力される。バッファアン
プ群１５２の各出力には、Ｚ１〜Ｚｎで表される入力抵
抗を持つインピーダンス素子１５３が接続されている。

【０２２０】ａｉ＝Ｚｉ／Ｚ０として、以下の（２１）
式のａｉの符号が正のときはオペアンプ１５５のマイナ
ス端子に入力し、負の時はオペアンプ１５４のマイナス
端子に接続する。すると、オペアンプ１５６の出力ｄ
（τ）は、 ｄ（τ）＝Σｖｄ（ｔ−△ｔ₂ ×ｉ）×ａｉ ……………（２１） で表される。なお、Ｚｉは任意の入力抵抗、Ｚ０は帰還
インピーダンス素子１５７・１５８の帰還抵抗である。

【０２２１】特に、オペアンプ１５４〜１５６をＣＭＯ
Ｓ構成とし、インピーダンス素子をコンデンサとする
と、常時不要な定常電流を消費しないのでよい。

【０２２２】オペアンプ１５４をＣＭＯＳ構成とした例
を図４３に示す。オペアンプ１５４はＰｃｈＭＯＳトラ
ンジスタＴＲ１〜ＴＲ３、ＮｃｈＭＯＳトランジスタＴ
Ｒ４〜ＴＲ６、ダンピング抵抗Ｒｃ１・Ｒｃ２、位相補
償抵抗Ｒｃ３、および位相補償コンデンサＣｃから構成
される。

【０２２３】オペアンプ１５４はＣＭＯＳインバータを
３ケ直列に接続した構成と等価で、オペアンプ１５４の
入力端子と出力端子は電源電圧Ｖｄｄの半分の電位Ｖｄ
ｄ／２付近でアナログアンプとして動作する。帰還抵抗
Ｚ０はコンデンサＣ２、入力抵抗Ｚ１はコンデンサＣ１
で形成され、スイッチＳＷ１がＯＮでスイッチＳＷ２と
スイッチＳＷ３がＯＦＦの時、伝達関数は Ｖｏｕｔ／Ｖｉｎ＝Ｃ１／Ｃ２ ……………（２２） となる。

【０２２４】しかし、コンデンサの初期蓄積電荷によっ
てはバイアスが決定されないので、最初にリフレッシュ
制御端子ＲＦＲにパルスを印加することでスイッチＳＷ
１及びＳＷ２をショートし、スイッチＳＷ３をオープン
にすることで、コンデンサＣ１およびＣ２の電荷を放電
する。放電後はＶｉｎ＝Ｖｏｕｔを初期値として動作す
るので、帰還抵抗Ｚ０にコンデンサＣ２を適用しても動
作バイアスが確定する。動作状態ではスイッチＳＷ３を
ショートにしスイッチＳＷ１およびＳＷ２はオープンに
制御する。

【０２２５】上記構成によると、デジタル方式に比較し
て、積算がインピーダンス素子の値で決定でき、構成が
簡単で高速に動作し、しかも消費電流が少ないので、座
標入力装置付携帯型情報機器を構成する際に有利であ
る。

【０２２６】なお、アナログ信号を処理する相関演算器
１１’の構成として、オペアンプによるアナログニュー
ロ構成以外に、ＳＡＷ（Surface Acoustic Wave)素子を
用いても同様の効果が得られる。

【０２２７】

【発明の効果】以上のように、本発明の請求項１に記載
の座標入力装置は、基板上に所定間隔で配列された第１
電極群と、該第１電極群とは絶縁されると共に交差して
所定間隔で配列された第２電極群と、自己相関関数がパ
ルス的な疑似ランダム信号を発生する疑似ランダム信号
発生手段と、上記疑似ランダム信号に対応した電圧を第
１電極群の各電極に順次印加する第１順次駆動手段と、
上記疑似ランダム信号に対応した電圧を第２電極群の各
電極に順次印加する第２順次駆動手段と、上記第１ある
いは第２電極群と静電結合して、上記第１および第２電
極群上の座標位置を指示する指示手段と、該指示手段か
ら出力される検出信号と上記疑似ランダム信号発生手段
で発生した疑似ランダム信号との相関をとる相関検出手
段と、該相関検出手段で検出された検出信号の極値とな
る時間差を求め、該時間差に対応する座標値を指示座標
として出力する座標出力手段とを有する構成である。

【０２２８】これにより、第１電極群あるいは第２電極
群の各々の電極が同時に電位変化をおこしており、相関
をとることで効率良くエネルギーを集めることと等価に
なるので、ノイズの少ない良好な座標信号が得られる。
その結果、指示手段とパネル基板との距離が離れていて
も、また、高速に走査しても良好な座標検出精度が得ら
れるという効果を奏する。

【０２２９】請求項２に記載の座標入力装置は、基板上
に所定間隔で配列された第１電極群と、該第１電極群と
は絶縁されると共に交差して所定間隔で配列された第２
電極群と、自己相関関数がパルス的な疑似ランダム信号
を発生する疑似ランダム信号発生手段と、上記疑似ラン
ダム信号に対応した電圧を第１電極群の各電極に順次印
加する第１順次駆動手段と、上記疑似ランダム信号に対
応した電圧を第２電極群の各電極に順次印加する第２順
次駆動手段と、上記第１あるいは第２順次駆動手段によ
り駆動された電極群と静電結合することによって、駆動
されていない電極群とも静電結合して、上記第１および
第２電極群上の座標位置を指示する指示手段と、上記駆
動されていない電極群で誘起された検出信号と上記疑似
ランダム信号発生手段で発生した疑似ランダム信号との
相関をとる相関検出手段と、該相関検出手段で検出され
た検出信号の極値となる時間差を求め、該時間差に対応
する座標値を指示座標として出力する座標出力手段とを
有する構成である。

【０２３０】これにより、電極群から指示手段を介して
もう一方の電極に誘起する電圧を検出するので、結合が
小さく検出信号も非常に小さいが、相関をとることで効
率良くエネルギーを集めることと等価になり、ノイズの
少ない良好な座標信号が得られる。その結果、指や操作
性を損なうコードがない電池レスのペンでの入力が可能
になる。また、これらの指示手段とパネル基板との距離
が離れていても良好な座標検出精度が得られるという効
果を奏する。

【０２３１】請求項３に記載の座標入力装置は、請求項
２に記載の構成に加えて、上記第１あるいは第２電極群
と静電結合して、上記第１および第２電極群上の座標位
置を指示する他の指示手段と、該他の指示手段から出力
される検出信号と上記疑似ランダム信号発生手段で発生
した疑似ランダム信号との相関をとる他の相関検出手段
と、該他の相関検出手段で検出された検出信号の極値と
なる時間差を求め、該時間差に対応する座標値を指示座
標として出力する他の座標出力手段とを有する構成であ
る。

【０２３２】これにより、簡単な構成で、かつ、同時に
高速に２つの指示手段による座標入力が可能となるとい
う効果を奏する。

【０２３３】請求項４に記載の座標入力装置は、請求項
２に記載の構成に加えて、上記第１あるいは第２電極群
と静電結合して、上記第１および第２電極群上の座標位
置を指示する他の指示手段と、該他の指示手段から出力
される検出信号と、上記駆動されていない電極群で誘起
された検出信号とを上記相関検出手段に選択的に入力す
るスイッチング手段とを有する構成である。

【０２３４】これにより、請求項３の構成と比較して、
さらに簡単な構成で２つの指示手段による高精度の座標
入力が可能となるという効果を奏する。

【０２３５】請求項５に記載の座標入力装置は、請求項
４に記載の構成に加えて、上記スイッチング手段が２つ
の検出信号の選択を時分割で行う構成である。

【０２３６】これにより、２つの指示手段からの検出信
号を時分割で選択しているので、同時に２つの指示手段
による座標検出が可能となるという効果を奏する。

【０２３７】請求項６に記載の座標入力装置は、請求項
１ないし５のいずれかに記載の構成に加えて、上記座標
出力手段から出力された指示座標を受けてアプリケーシ
ョンプログラムを駆動して表示データを発生する情報処
理装置と、該情報処理装置から出力される表示データに
基づいて第１あるいは第２順次駆動手段を駆動する制御
信号を発生する表示制御手段と、該表示制御手段からの
制御信号と、上記疑似ランダム信号発生手段からの疑似
ランダム信号とを時分割で選択する切り替え手段と、上
記第１および第２電極群を用いて液晶表示を行う表示手
段とを備え、上記切り替え手段にて制御信号が選択され
た表示期間には、第１あるいは第２順次駆動手段からの
電気信号によって、液晶の光透過率を制御して画像を表
示する構成である。

【０２３８】これにより、表示機能と座標検出機能との
各構成要素を時分割で共用しているので、簡単な構成で
表示機能と高精度な座標入力とが可能になるという効果
を奏する。

【０２３９】請求項７に記載の座標入力装置は、請求項
６に記載の構成に加えて、上記表示手段が、第１および
第２電極群に接続される複数のスイッチング素子と、該
スイッチング素子が接続された複数の画素電極がマトリ
クス状に配置された透明画素電極と、該透明画素電極に
対向して設けられ、間に液晶が挟入された対向電極とを
備え、上記切り替え手段にて疑似ランダム信号が選択さ
れた座標検出期間には、上記スイッチング素子が導通状
態とならない電圧を第１電極群あるいは第２電極群に印
加する構成である。

【０２４０】これにより、表示手段にスイッチング素子
と液晶を使用しているので、第１電極群と第２電極群の
面積を極力減らして表示の開口率をあげることができ
る。この場合、座標検出信号が非常に小さくなるが、疑
似ランダム信号の相関検出により、低い電圧駆動でも精
度の高い検出信号を得ることができるという効果を奏す
る。

【０２４１】請求項８に記載の座標入力装置は、請求項
６に記載の構成に加えて、上記表示手段が、第１電極群
が配置された第１透明基板と、該第１透明基板に対向し
て設けられ第２電極群が配置された第２透明基板とを備
え、２つの透明基板の間に液晶を挟入して、第１電極群
と第２電極群の実効的印加電圧で液晶の光学的性質を制
御する構成である。

【０２４２】これにより、表示の開口率をあげるため、
第１電極群と第２電極群の交差して液晶を挟入する面積
をできるだけ大きくとる場合でも、疑似ランダム信号の
相関検出により、精度の高い検出信号を得ることができ
るという効果を奏する。

【０２４３】請求項９に記載の座標入力装置は、請求項
１ないし８のいずれかに記載の構成に加えて、上記相関
検出手段と座標出力手段との間に配置され、相関検出手
段からの出力の高域周波数成分を抑圧するローパスフィ
ルタ手段を備える構成である。

【０２４４】これにより、検出信号に含まれるランダム
ノイズが効率よく除去され、高精度な座標入力が可能に
なるという効果を奏する。

【０２４５】請求項１０に記載の座標入力装置は、請求
項９に記載の構成に加えて、上記ローパスフィルタ手段
が指示手段による結合容量に基づいた重みを加えたマッ
チドフィルタである構成である。

【０２４６】これにより、結合容量による重み付けがな
されているので、検出信号が左右対称の関数となり、ノ
イズに対して安定な検出ができるという効果を奏する。

【０２４７】請求項１１に記載の座標入力装置は、請求
項１０に記載の構成に加えて、上記座標出力手段がマッ
チドフィルタからの出力信号に対して２次曲線補完を行
う補正手段を備える構成である。

【０２４８】これにより、マッチドフィルタからの出力
信号に対して２次曲線補完を行って座標決定するので、
ノイズや検出出力の変動に対して検出座標の変動が少な
い座標入力装置を構成することができるという効果を奏
する。

【０２４９】請求項１２に記載の座標入力装置は、請求
項９に記載の構成に加えて、上記ローパスフィルタ手段
が無限インパルス型フィルタである構成である。

【０２５０】これにより、マッチドフィルタなどの有限
インパルス型のフィルタと比較して非常に簡単な回路で
構成できるので、携帯型の座標入力装置を構成する際に
有利であるという効果を奏する。

【０２５１】請求項１３に記載の座標入力装置は、請求
項１ないし１２のいずれかに記載の構成に加えて、上記
疑似ランダム信号が２値レベルだけをとりうる２値系列
信号であり、上記相関検出手段が、相関検出手段に入力
されデジタル信号に変換された検出信号を順次遅延させ
て出力する遅延手段と、２値系列信号の高レベルの係数
に対応した遅延手段の各出力を加算する第１加算手段
と、２値系列信号の低レベルの係数に対応した遅延手段
の各出力を加算する第２加算手段と、２つの加算手段の
出力の差分を計算する減算手段とからなる構成である。

【０２５２】これにより、疑似ランダム信号を２値レベ
ルだけをとりうる２値系列信号であるので、相関検出手
段を加減算器のみで構成できる。この結果、高速で動作
する消費電力の小さい携帯型の座標入力装置を構成する
際に有利であるという効果を奏する。

【０２５３】請求項１４に記載の座標入力装置は、請求
項１ないし１２のいずれかに記載の構成に加えて、上記
相関検出手段が、相関検出手段に入力されたアナログ信
号である検出信号を順次遅延させて出力するアナログ遅
延手段と、該アナログ遅延手段からの各出力が入力され
疑似ランダム信号の係数に対応した値を持つ複数のイン
ピーダンス素子と、該インピーダンス素子の値によって
積算が決定される増幅手段とからなる構成である。

【０２５４】これにより、簡単な構成で高速に動作する
相関検出手段を実現することができるという効果を奏す
る。

【０２５５】請求項１５に記載の座標入力装置は、請求
項１４に記載の構成に加えて、上記インピーダンス素子
がコンデンサであり、上記増幅手段が相補型ＭＯＳ回路
である構成である。

【０２５６】これにより、消費電力が小さく高速に動作
する相関検出手段を構成することができるので、高速で
動作する消費電力の小さい携帯型の座標入力装置を構成
する際に有利であるという効果を奏する。

【０２５７】請求項１６に記載の座標入力装置は、請求
項１ないし１５のいずれかに記載の構成に加えて、上記
疑似ランダム信号がＭ系列信号である構成である。

【０２５８】これにより、Ｍ系列信号は回路規模の小さ
い発生手段で発生させることができるので、高速で動作
する消費電力の小さい携帯型の座標入力装置を構成する
際に有利となるという効果を奏する。

【０２５９】請求項１７に記載の座標入力装置は、請求
項１ないし１５のいずれかに記載の構成に加えて、上記
疑似ランダム信号がアナログ信号である構成である。

【０２６０】これにより、疑似ランダム信号をアナログ
信号としているので、回路規模の小さい疑似ランダム信
号発生手段を構成することができる。この結果、高速で
動作する消費電力の小さい携帯型の座標入力装置を構成
する際に有利になるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる座標入力装
置の構成を示すブロック図である。

【図２】上記座標入力装置の動作を示すタイミングチャ
ートである。

【図３】電子ペンの検出電極と行電極および列電極との
静電結合の状態を示す説明図である。

【図４】列電極に電圧が印加されたときの図３における
静電結合状態の等価回路を示す回路図である。

【図５】検出電極と各列電極との結合容量特性を示すグ
ラフである。

【図６】上記座標入力装置における相関演算器の出力の
周波数スペクトラムを示すグラフである。

【図７】上記座標入力装置におけるＬＰＦの信号伝達特
性を示すグラフである。

【図８】上記ＬＰＦの出力の周波数スペクトラムを示す
グラフである。

【図９】行電極に電圧が印加されたときの図３における
静電結合状態の等価回路を示す回路図である。

【図１０】上記座標入力装置におけるＭ系列発生回路の
構成を示す回路図である。

【図１１】上記Ｍ系列発生回路の動作を示すタイミング
チャートである。

【図１２】上記座標入力装置における列電極駆動回路の
構成を示す回路図である。

【図１３】上記座標入力装置における行電極駆動回路の
構成を示す回路図である。

【図１４】電子ペンの構成を示すとともに、電子ペンと
保護パネルおよび座標入力パネル基板との配置関係を示
す構成図である。

【図１５】上記座標入力装置における相関演算器の構成
を示す回路図である。

【図１６】理想的な検出波形の場合の上記相関演算器の
動作を示すタイミングチャートである。

【図１７】空間的ローパスフィルタの効果を含めた実際
の検出波形の場合の上記相関演算器の動作を示すタイミ
ングチャートである。

【図１８】ＬＰＦをＦＩＲ型ローパスフィルタとした場
合の構成を示す回路図である。

【図１９】上記ＦＩＲ型ローパスフィルタの動作を示す
タイミングチャートである。

【図２０】上記座標入力装置における座標検出回路の構
成を示す回路図である。

【図２１】上記座標検出回路の動作を示すタイミングチ
ャートである。

【図２２】上記座標検出回路における補正回路の構成を
示す回路図である。

【図２３】上記座標入力装置における出力回路の構成を
示す回路図である。

【図２４】上記出力回路の動作を示すタイミングチャー
トである。

【図２５】本発明の第２の実施の形態にかかる座標入力
装置の構成を示すブロック図である。

【図２６】上記座標入力装置における列電極駆動回路の
構成を示す回路図である。

【図２７】上記座標入力装置における行電極駆動回路の
構成を示す回路図である。

【図２８】上記座標入力装置の動作を示すタイミングチ
ャートである。

【図２９】指を座標入力パネル基板上に置き、列電極に
電圧が印加されたときの、指と列電極および行電極との
静電結合状態の等価回路を示す回路図である。

【図３０】図２９の等価回路を示す回路図である。

【図３１】行電極と各列電極との結合容量を示すグラフ
であり、（ａ）は座標入力パネル基板から指を遠ざけた
場合、（ｂ）は座標入力パネル基板に指を近づけた場合
である。

【図３２】本発明の第３の実施の形態にかかる座標入力
装置の構成を示すブロック図である。

【図３３】上記座標入力装置の動作を示すタイミングチ
ャートである。

【図３４】本発明の第４の実施の形態にかかる座標入力
装置の構成を示すブロック図である。

【図３５】上記座標入力装置における出力回路の構成を
示す回路図である。

【図３６】上記座標入力装置の動作を示すタイミングチ
ャートである。

【図３７】本発明の第５の実施の形態にかかる座標入力
装置の構成を示すブロック図である。

【図３８】上記座標入力装置の動作を示すタイミングチ
ャートである。

【図３９】上記座標入力装置におけるＴＦＴのドレイン
電流対ゲート電圧特性を示すグラフである。

【図４０】上記座標入力装置の表示期間における表示動
作を示すタイミングチャートである。

【図４１】検出回路の他の構成を示すブロック図であ
る。

【図４２】アナログ方式の相関演算器の構成を示す回路
図である。

【図４３】図４２の相関演算器におけるオペアンプをＣ
ＭＯＳトランジスタだけで構成した場合の回路図であ
る。

【図４４】本発明の第６の実施の形態にかかる座標入力
装置の構成を示すブロック図である。

【図４５】上記座標入力装置におけるホワイトノイズ発
生回路の構成を示す回路図である。

【図４６】上記座標入力装置における列電極駆動回路あ
るいは行電極駆動回路の構成を示す回路図である。

【符号の説明】

１ タイミング発生回路 ２ Ｍ系列発生回路（疑似ランダム信号発生手段） ３ 列電極駆動回路（第１順次駆動手段） ４ 行電極駆動回路（第２順次駆動手段） ５ 座標入力パネル基板 ６ 列電極群（第１電極群） ７ 行電極群（第２電極群） ８ 電子ペン（指示手段） ９ 検出回路 １１ 相関演算器（相関検出手段） １２ ローパスフィルタ（ローパスフィルタ手段） １３ 座標検出回路（座標出力手段） １４ 出力回路（座標出力手段） １５ コンピュータ（情報処理装置） １６ 指（指示手段） ３０ アナログスイッチ（スイッチング手段） ４０ 加算器（第１加算手段） ４１ 加算器（第２加算手段） ４２ 減算器（減算手段） ７９ 補正回路（補正手段） ２０１ 表示制御回路（表示制御手段） ２０２ 切り替え回路（切り替え手段）

Claims (17)

【特許請求の範囲】
1. 【請求項１】基板上に所定間隔で配列された第１電極群
   と、 該第１電極群とは絶縁されると共に交差して所定間隔で
   配列された第２電極群と、 自己相関関数がパルス的な疑似ランダム信号を発生する
   疑似ランダム信号発生手段と、 上記疑似ランダム信号に対応した電圧を第１電極群の各
   電極に順次印加する第１順次駆動手段と、 上記疑似ランダム信号に対応した電圧を第２電極群の各
   電極に順次印加する第２順次駆動手段と、 上記第１あるいは第２電極群と静電結合して、上記第１
   および第２電極群上の座標位置を指示する指示手段と、 該指示手段から出力される検出信号と上記疑似ランダム
   信号発生手段で発生した疑似ランダム信号との相関をと
   る相関検出手段と、 該相関検出手段で検出された検出信号の極値となる時間
   差を求め、該時間差に対応する座標値を指示座標として
   出力する座標出力手段とを有することを特徴とする座標
   入力装置。
2. 【請求項２】基板上に所定間隔で配列された第１電極群
   と、 該第１電極群とは絶縁されると共に交差して所定間隔で
   配列された第２電極群と、 自己相関関数がパルス的な疑似ランダム信号を発生する
   疑似ランダム信号発生手段と、 上記疑似ランダム信号に対応した電圧を第１電極群の各
   電極に順次印加する第１順次駆動手段と、 上記疑似ランダム信号に対応した電圧を第２電極群の各
   電極に順次印加する第２順次駆動手段と、 上記第１あるいは第２順次駆動手段により駆動された電
   極群と静電結合することによって、駆動されていない電
   極群とも静電結合して、上記第１および第２電極群上の
   座標位置を指示する指示手段と、 上記駆動されていない電極群で誘起された検出信号と上
   記疑似ランダム信号発生手段で発生した疑似ランダム信
   号との相関をとる相関検出手段と、 該相関検出手段で検出された検出信号の極値となる時間
   差を求め、該時間差に対応する座標値を指示座標として
   出力する座標出力手段とを有することを特徴とする座標
   入力装置。
3. 【請求項３】上記第１あるいは第２電極群と静電結合し
   て、上記第１および第２電極群上の座標位置を指示する
   他の指示手段と、 該他の指示手段から出力される検出信号と上記疑似ラン
   ダム信号発生手段で発生した疑似ランダム信号との相関
   をとる他の相関検出手段と、 該他の相関検出手段で検出された検出信号の極値となる
   時間差を求め、該時間差に対応する座標値を指示座標と
   して出力する他の座標出力手段とを有することを特徴と
   する請求項２に記載の座標入力装置。
4. 【請求項４】上記第１あるいは第２電極群と静電結合し
   て、上記第１および第２電極群上の座標位置を指示する
   他の指示手段と、 該他の指示手段から出力される検出信号と、上記駆動さ
   れていない電極群で誘起された検出信号とを上記相関検
   出手段に選択的に入力するスイッチング手段とを有する
   ことを特徴とする請求項２に記載の座標入力装置。
5. 【請求項５】上記スイッチング手段は、２つの検出信号
   の選択を時分割で行うことを特徴とする請求項４に記載
   の座標入力装置。
6. 【請求項６】上記座標出力手段から出力された指示座標
   を受けてアプリケーションプログラムを駆動して表示デ
   ータを発生する情報処理装置と、 該情報処理装置から出力される表示データに基づいて第
   １あるいは第２順次駆動手段を駆動する制御信号を発生
   する表示制御手段と、 該表示制御手段からの制御信号と、上記疑似ランダム信
   号発生手段からの疑似ランダム信号とを時分割で選択す
   る切り替え手段と、 上記第１および第２電極群を用いて液晶表示を行う表示
   手段とを備え、 上記切り替え手段にて制御信号が選択された表示期間に
   は、第１あるいは第２順次駆動手段からの電気信号によ
   って、液晶の光透過率を制御して画像を表示することを
   特徴とする請求項１ないし５のいずれかに記載の座標入
   力装置。
7. 【請求項７】上記表示手段は、第１および第２電極群に
   接続される複数のスイッチング素子と、該スイッチング
   素子が接続された複数の画素電極がマトリクス状に配置
   された透明画素電極と、該透明画素電極に対向して設け
   られ間に液晶が挟入された対向電極とを備え、 上記切り替え手段にて疑似ランダム信号が選択された座
   標検出期間には、上記スイッチング素子が導通状態とな
   らない電圧を第１電極群あるいは第２電極群に印加する
   ことを特徴とする請求項６に記載の座標入力装置。
8. 【請求項８】上記表示手段は、第１電極群が配置された
   第１透明基板と、該第１透明基板に対向して設けられ第
   ２電極群が配置された第２透明基板とを備え、 ２つの透明基板の間に液晶を挟入して、第１電極群と第
   ２電極群の実効的印加電圧で液晶の光学的性質を制御す
   ることを特徴とする請求項６に記載の座標入力装置。
9. 【請求項９】上記相関検出手段と座標出力手段との間に
   配置され、相関検出手段からの出力の高域周波数成分を
   抑圧するローパスフィルタ手段を備えることを特徴とす
   る請求項１ないし８のいずれかに記載の座標入力装置。
10. 【請求項１０】上記ローパスフィルタ手段は、指示手段
    による結合容量に基づいた重みを加えたマッチドフィル
    タであることを特徴とする請求項９に記載の座標入力装
    置。
11. 【請求項１１】上記座標出力手段は、マッチドフィルタ
    からの出力信号に対して２次曲線補完を行う補正手段を
    備えることを特徴とする請求項１０に記載の座標入力装
    置。
12. 【請求項１２】上記ローパスフィルタ手段は、無限イン
    パルス型フィルタであることを特徴とする請求項９に記
    載の座標入力装置。
13. 【請求項１３】上記疑似ランダム信号は２値レベルだけ
    をとりうる２値系列信号であり、 上記相関検出手段は、相関検出手段に入力されデジタル
    信号に変換された検出信号を順次遅延させて出力する遅
    延手段と、２値系列信号の高レベルの係数に対応した遅
    延手段の各出力を加算する第１加算手段と、２値系列信
    号の低レベルの係数に対応した遅延手段の各出力を加算
    する第２加算手段と、２つの加算手段の出力の差分を計
    算する減算手段とからなることを特徴とする請求項１な
    いし１２のいずれかに記載の座標入力装置。
14. 【請求項１４】上記相関検出手段は、相関検出手段に入
    力されたアナログ信号である検出信号を順次遅延させて
    出力するアナログ遅延手段と、該アナログ遅延手段から
    の各出力が入力され疑似ランダム信号の係数に対応した
    値を持つ複数のインピーダンス素子と、該インピーダン
    ス素子の値によって積算が決定される増幅手段とからな
    ることを特徴とする請求項１ないし１２のいずれかに記
    載の座標入力装置。
15. 【請求項１５】上記インピーダンス素子はコンデンサで
    あり、上記増幅手段は相補型ＭＯＳ回路であることを特
    徴とする請求項１４に記載の座標入力装置。
16. 【請求項１６】上記疑似ランダム信号は、Ｍ系列信号で
    あることを特徴とする請求項１ないし１５のいずれかに
    記載の座標入力装置。
17. 【請求項１７】上記疑似ランダム信号は、アナログ信号
    であることを特徴とする請求項１ないし１２、１４、ま
    たは１５のいずれかに記載の座標入力装置。