JPH09223855A - 実装構造及びその製造方法 - Google Patents

実装構造及びその製造方法

Info

Publication number
JPH09223855A
JPH09223855A JP2925496A JP2925496A JPH09223855A JP H09223855 A JPH09223855 A JP H09223855A JP 2925496 A JP2925496 A JP 2925496A JP 2925496 A JP2925496 A JP 2925496A JP H09223855 A JPH09223855 A JP H09223855A
Authority
JP
Japan
Prior art keywords
substrate
strip
mounting structure
substrates
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2925496A
Other languages
English (en)
Other versions
JP2800759B2 (ja
Inventor
Koji Soejima
康志 副島
Akinobu Shibuya
明信 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8029254A priority Critical patent/JP2800759B2/ja
Publication of JPH09223855A publication Critical patent/JPH09223855A/ja
Application granted granted Critical
Publication of JP2800759B2 publication Critical patent/JP2800759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 実装された基板を接続する箇所が基板の歪み
により破壊されるのを防止する。 【解決手段】 基板6の電極6aから短冊状導電体5を
伸ばし、短冊状導電体5を介して基板7の電極7aに半
田3をもって接続し、基板6,7の熱膨張率の差による
歪みを短冊導電体5の撓み変形により吸収する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品に関する
もので、例えばマザーボートと呼ばれる大型の基板にモ
ジュール基板等を実装する実装構造及びその製造方法に
関する。
【0002】
【従来の技術】従来の実装構造を図7に示す。図7に示
すように、マザーボートと呼ばれる大型の基板1にモジ
ュール基板2を実装するにあたっては、モジュール基板
2に組込まれた複数の部品と基板1に組込まれた部品の
相互間を電気的に導通させる必要がある。そのため、向
き合う基板1,2の端面に電極4a,4bを格子状に配
列して設け、対応する電極4a,4bを半田3により接
合させている。この実装方式は、BGA(Ball G
rid Array)技術といわれている。
【0003】
【発明が解決しようとする課題】基板同士を実装する場
合、基板同士が熱膨張率の同一のものである、例えば広
く用いられているガラスエポキシ基板同士を実装したと
きには、基板の温度が変化しても、これらを接続する半
田部分に応力が加わることはなく、半田部分が破壊され
ることはない。
【0004】ところが熱膨張率の異なる基板同士を実装
した場合には、各基板が熱履歴を受けると、半田部分に
歪が加わる。この歪は、実装される基板寸法が大きくな
るほどに大きくなり、半田部分が破壊されてしまうこと
となる。
【0005】これを避けるため、半田として高温半田な
どの柔らかい材料を用いて、歪を吸収する構造が提案さ
れているが、実装する基板のサイズが大きくなると、そ
れに比例して歪量も大きくなり、半田材料の特性だけで
は、歪を吸収するのに限界がある。
【0006】これまで、セラミック基板とガラスエポキ
シ基板をBGA技術で実装することは、以上の理由から
温度サイクルの信頼性の点に問題があると考えられてい
た。
【0007】本発明の目的は、従来が半田部分の塑性変
形により歪を吸収したことに代えて、その半田部分に撓
み変形による自由度をもたせて歪を吸収する実装構造及
びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る実装構造は、歪吸収部を有し、熱膨張
率の異なる基板の電極間を半田接続する実装構造であっ
て、前記基板同士の半田接続すべき電極は、基板同士の
実装方向に対して横方向にずれて配置され、一方の電極
は基板から隆起して設けられ、基板同士は、相互間に歪
吸収部を介在させるスペースを確保して実装されたもの
であり、歪吸収部は、短冊状をなし、実装された基板が
熱履歴を受ける際に発生する歪を撓み変形により吸収す
る導電体からなるものであり、短冊状導電体は、先端部
に位置させて他方の電極に半田付けされる接続部を基板
から隆起して設けており、該短冊状導電体は、両端が前
記電極及び接続部に支えられ、基板から離間して前記ス
ペース内に介在されたものである。
【0009】また前記短冊状導電体の接続部は、基板同
士を熱処理で実装した際に発生する基板の歪により基板
から剥離されるものである。
【0010】また前記短冊状導電体は複数備えられ、該
導電体の接続部は、格子状に配列されているものであ
る。
【0011】また前記短冊状導電体は、基板の歪方向に
対して斜めに配置されたものである。
【0012】また、本発明に係る実装構造の製造方法
は、ダミー層形成工程と、歪吸収部形成工程と、焼結工
程とを有する実装構造の製造方法であって、ダミー層形
成工程は、グリーンシート上に、グリーンシートの焼結
温度では焼結しないダミー層をパターン形成する処理で
あり、歪吸収部形成工程は、グリーンシート上に接続部
をダミー層を避けて隆起させて形成し、この隆起した接
続部とグリーンシートから隆起した電極とに渡って導電
体をダミー層上に敷設して短冊状にパターン形成する処
理であり、焼結工程は、グリーンシートを焼結させて基
板を作成し、かつダミー層を導電体とグリーンシートと
の間から除去する処理である。
【0013】
【作用】熱履歴によって起きる基板の歪を吸収するに
は、基板と半田部分が相対的に動く必要がある。
【0014】実装される基板同士の電極間を短冊状導電
体にて接合し、短冊状導電体の撓み変形により積極的に
基板の歪を吸収する。
【0015】このため、基板の電極同士の接続箇所に加
わる基板の歪が吸収され、基板の電極同士を接続する箇
所が破壊されることはない。
【0016】
【発明の実施の形態】以下、本発明を図により説明す
る。
【0017】図3に示すように本発明に係る実装構造
は、歪吸収部5を有し、熱膨張率の異なる基板6,7の
電極6a,7a間を半田接続して基板6,7同士を実装
したものである。
【0018】基板6,7同士の半田接続すべき電極6
a,7aは、基板同士の実装方向に対して横方向にずれ
て配置され、一方の電極6aは基板6から隆起して設け
られ、基板6,7同士は、相互間に歪吸収部5を介在さ
せるスペースSを確保して実装されている。
【0019】歪吸収部5は、短冊状をなし、実装された
基板6,7が熱履歴を受ける際に発生する歪を撓み変形
により吸収する導電体からなっている。短冊状導電体5
は、先端部に位置させて他方の電極に半田付けされる接
続部5aを基板6から隆起して設けており、短冊状導電
体5は、両端が基板6から立上った電極6aと接続部5
aとに支えられ、基板6から離間して基板6,7同士間
のスペースS内に介在されている。
【0020】また短冊状導電体5の接続部5aは、基板
6,7同士を熱処理で実装した際に発生する基板の歪に
より基板6の表面から剥離される。
【0021】次に本発明に係る実装構造の製造方法につ
いて説明する。
【0022】まずダミー層形成工程を行う。このダミー
層形成工程は、グリーンシート6b上に、グリーンシー
ト6bの焼結温度では焼結しないダミー層8をパターン
形成する処理である。
【0023】具体的には図1に(b)に示すように、ア
ルミナ粉末,ガラス粉末,有機バインダの混合物からな
るグリーンシート6bにパンチなどにより孔明けし、そ
の開口部に、銀,銅等と有機バインダからなる導体ペー
ストを充填してスルーホール9を形成し、スルーホール
9の一部をグリーンシート6bより隆起して電極6aと
して形成する。
【0024】次にグリーンシート6b上に所定のパター
ンのスクリーンを用いて、アルミナと有機バインダから
なるペースト8を印刷する。このペースト8のパターン
は、グリーンシート6b上の電極6aと接続部5aの形
成領域を除いて歪吸収部の短冊状導電体5よりも大きい
寸法に形成してある。このペースト8がダミー層8とし
て機能する。
【0025】次に歪吸収部形成工程を行う。この歪吸収
部形成工程は、グリーンシート6b上に接続部5aをダ
ミー層8を避けて隆起させて形成し、この隆起した接続
部5aとグリーンシート6bから隆起した電極6aとに
渡って導電体5をダミー層8上に敷設して短冊状にパタ
ーン形成する処理を行う。
【0026】具体的には図1(c)に示すように、ダミ
ー層8が除かれたグリーンシート6b上に導体ペースト
を盛りつけて隆起させ、これを接続部5aとして形成
し、接続部5aと電極6aとの間に導体ペーストをダミ
ー層8上に敷設して短冊状に形成し、これを導電体5と
して用いる。またガラスやアルミナ等と有機バインダか
らなるペーストにより接続部5a上にソルダーレジスト
10を印刷する。このソルダーレジスト10を使って接
続部5aを相手方となる基板7の電極7aに半田3をも
って接続する(図3参照)。
【0027】次に焼結工程を行なう。焼結工程は、グリ
ーンシート6b,6cを焼結させて基板6を作成し、か
つダミー層8を導電体5とグリーンシート6bとの間か
ら除去する処理である。
【0028】具体的には図2(a)に示すように、上述
したグリーンシート6bと他の通常の印刷配線グリーン
シート6cを積層し、これらを1100℃〜800℃で
焼結し2枚のグリーンシート6b,6cを張り合わせて
基板6を作成する。尚、グリーンシート6cにはビア6
d及び平面パターン6eの各配線が施してある。
【0029】ここで,グリーンシート6b,6c及び導
電体5をなす導体ペーストは1100℃以下で焼結し、
アルミナペーストのダミー層8は焼結しない。その結
果、導電体5とセラミック基板6の間には、粉末状のア
ルミナペーストのダミー層8があるため、導電体5は基
板6から離間して基板6に密着しない。また接続部5a
の真下にはアルミナペーストがないが、セラミック基板
6の表面の凹凸等により接続部5aは基板に接着してい
る。
【0030】次に図2(b)に示す基板6を超音波洗浄
等で洗浄すると、粉末状アルミナペーストは短冊状導電
体5と基板6との間から除去され、図2(c)に示すよ
うに導電体5は、一端が基板6から隆起した電極6aに
固着され、その接続部5aが基板6に接着し、その中間
部分が基板から離間した状態になる。
【0031】図3に示すように上述した基板6を他の基
板7と実装するまでの作業、例えば半田ペースト印刷等
を行なう過程では、接続部5aが基板6に接着してい
る。
【0032】図3は、本発明の電極構造を持つ基板6と
他の基板7を半田3で接続して実装した様子を示す。高
温雰囲気中で基板6,7同士を半田3を用いて実装した
後、基板6,7が常温まで冷却する間に、セラミック基
板6と、材料の異なるガラスエポキシなどの基板7との
熱膨張率が違うため、常温まで冷却する際の基板6,7
の歪が短冊状導電体5の接続部5aに応力として加わ
る。この応力によって、短冊状導電体5の接続部5aが
基板6と接着していた部分が剥がれ、これにより接続部
5aに加わる基板の歪みが吸収する。
【0033】さらに本発明に係る実装構造おいては、実
装された基板6,7の熱履歴を受ける際に発生する歪み
は、すべて短冊状導電体5が撓み変形することにより吸
収し、一方接続部5aは基板6,7が常温まで冷却する
際の歪みによって基板6から剥離されており、実装され
た基板6,7の熱履歴を受ける際に発生する歪みは接続
部5aに加わることがなく、接続部5aが破壊されるこ
とはなく、信頼性の高い接続となる。
【0034】図4及び図5に示すように本発明に係る実
装構造は、短冊状導電体5を基板6上に複数備えてお
り、導電体5の接続部5aを格子状に配列している。ま
た基板6の中心方向に加わる歪みを吸収するため、短冊
状導電体5を基板6の歪方向に対して斜めに配置してい
る。
【0035】図4では、短冊状導電体5の接続部5aを
基板6の外周領域に配置し、歪みの小さい内側の電極1
1を使って基板同士6,7の電極を直接半田付けする。
この電極11の部分は基板6,7の熱履歴による歪を受
けにくいためである。基板6,7の熱履歴による歪を受
けやすい基板の外周領域では、基板6,7同士の電極6
a,7aは短冊状導電体5を使って半田3により接続し
ている。または図5では、基板6,7の熱履歴による歪
を受けやすい基板の外周領域では、基板6,7同士の電
極6a,7aは短冊状導電体5を使って半田3により接
続しており、基板6,7の熱履歴による歪を受けにくい
基板の中心部では、基板6,7同士を接着剤12などで
固定して基板6,7同士を実装している。
【0036】従来の接続を用いた場合と、図4及び図5
に示すような本発明の実装構造を用いた場合との熱履歴
に対する接続信頼性を、図6に示したようにBGA接続
して温度サイクル試験した結果を以下に示す。図6にお
いて基板6,7同士間は、従来の場合には直接半田3に
より接続され、本発明の場合には短冊状導電体5及び半
田3により接続される。
【0037】
【表1】 温度サイクル条件 −40℃30分保持,125℃30
分保持の繰り返し ○:断線などの不良無し ×:接続部断線
【0038】
【発明の効果】以上説明したように本発明によれば、高
温雰囲気中で基板同士を半田を用いて実装した後、基板
が常温まで冷却する間に基板同士の熱膨張率が違う場
合、常温まで冷却する際の基板の歪が短冊状導電体の接
続部に応力として加わるが、この応力によって短冊状導
電体の接続部が基板と接着していた部分が剥がれ、これ
により接続部に加わる基板の歪みを吸収することができ
る。
【0039】さらに本発明に係る実装構造おいては、実
装された基板の熱履歴を受ける際に発生する歪みは、す
べて短冊状導電体が撓み変形することにより吸収し、一
方接続部は基板が常温まで冷却する際の歪みによって基
板から剥離されており、実装された基板の熱履歴を受け
る際に発生する歪みは接続部に加わることがなく、信頼
性の高い接続を得ることができる。
【図面の簡単な説明】
【図1】(a)は,本発明に係る実装構造の製造方法に
おけるグリーンシートを示す斜視図、(b)は、本発明
に係る実装構造の製造方法におけるグリーンシートを示
す断面図、(c)は、本発明に係る実装構造の製造方法
におけるグリーンシートを示す平面図である。
【図2】(a),(b),(c)は、本発明に係る実装
構造の製造方法を工程順に示す断面図である。
【図3】本発明に係る実装構造を示す断面図である。
【図4】本発明に係る実装構造において短冊状導電体の
配置を示す平面図である。
【図5】本発明に係る実装構造において短冊状導電体の
配置を示す平面図である。
【図6】信頼性試験を行った試料を示す断面図である。
【図7】従来例におけるBGA接続を示す断面図であ
る。
【符号の説明】
3 半田 5 短冊状導電体(歪吸収部) 6 基板 7 基板 8 ダミー層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 歪吸収部を有し、熱膨張率の異なる基板
    の電極間を半田接続する実装構造であって、 前記基板同士の半田接続すべき電極は、基板同士の実装
    方向に対して横方向にずれて配置され、一方の電極は基
    板から隆起して設けられ、基板同士は、相互間に歪吸収
    部を介在させるスペースを確保して実装されたものであ
    り、 歪吸収部は、短冊状をなし、実装された基板が熱履歴を
    受ける際に発生する歪を撓み変形により吸収する導電体
    からなるものであり、 短冊状導電体は、先端部に位置させて他方の電極に半田
    付けされる接続部を基板から隆起して設けており、該短
    冊状導電体は、両端が前記電極及び接続部に支えられ、
    基板から離間して前記スペース内に介在されたものであ
    ることを特徴とする実装構造。
  2. 【請求項2】 前記短冊状導電体の接続部は、基板同士
    を熱処理で実装した際に発生する基板の歪により基板か
    ら剥離されるものであることを特徴とする請求項1に記
    載の実装構造。
  3. 【請求項3】 前記短冊状導電体は複数備えられ、該導
    電体の接続部は、格子状に配列されていることを特徴と
    する請求項1に記載の実装構造。
  4. 【請求項4】 前記短冊状導電体は、基板の歪方向に対
    して斜めに配置されたものであることを特徴とする請求
    項1に記載の実装構造。
  5. 【請求項5】 ダミー層形成工程と、歪吸収部形成工程
    と、焼結工程とを有する実装構造の製造方法であって、 ダミー層形成工程は、グリーンシート上に、グリーンシ
    ートの焼結温度では焼結しないダミー層をパターン形成
    する処理であり、 歪吸収部形成工程は、グリーンシート上に接続部をダミ
    ー層を避けて隆起させて形成し、この隆起した接続部と
    グリーンシートから隆起した電極とに渡って導電体をダ
    ミー層上に敷設して短冊状にパターン形成する処理であ
    り、 焼結工程は、グリーンシートを焼結させて基板を作成
    し、かつダミー層を導電体とグリーンシートとの間から
    除去する処理であることを特徴とする実装構造の製造方
    法。
JP8029254A 1996-02-16 1996-02-16 実装構造及びその製造方法 Expired - Fee Related JP2800759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8029254A JP2800759B2 (ja) 1996-02-16 1996-02-16 実装構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8029254A JP2800759B2 (ja) 1996-02-16 1996-02-16 実装構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09223855A true JPH09223855A (ja) 1997-08-26
JP2800759B2 JP2800759B2 (ja) 1998-09-21

Family

ID=12271149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8029254A Expired - Fee Related JP2800759B2 (ja) 1996-02-16 1996-02-16 実装構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP2800759B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110067U (ja) * 1987-01-08 1988-07-15

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110067U (ja) * 1987-01-08 1988-07-15

Also Published As

Publication number Publication date
JP2800759B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
EP2222149A1 (en) Electronic component mounting structure and electronic component mounting method
JPS6390890A (ja) プリント基板
JPH10256425A (ja) パッケージ基板およびその製造方法
JP2000165007A (ja) プリント配線板、電子部品及び電子部品の実装方法
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP2004172211A (ja) パワーモジュール
CN210670836U (zh) 印刷电路板焊接系统
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JP2800759B2 (ja) 実装構造及びその製造方法
CN112004309A (zh) 移动终端、软硬结合板及其制造方法
JP3984107B2 (ja) 高周波用半導体素子収納用パッケージの製造方法
JPH06342966A (ja) 電子回路モジュール
JPH11340350A (ja) 電子装置用容器およびその封止方法
JPH0574943B2 (ja)
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2000252603A (ja) 回路基板の接続構造
JP2004119909A (ja) 配線基板
JP2812806B2 (ja) テストパット付集積回路用パッケージ
JP2000164757A (ja) 半導体素子収納用パッケージおよびその実装構造
JPH06164096A (ja) 回路基板
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JPH09129769A (ja) セラミックパッケージ
JP3893687B2 (ja) 表面実装型部品の実装構造および実装方法
JP2003318503A (ja) 多層電子回路基板及びこれを搭載した電子機器
JP2003258393A (ja) 多連配線基板及び電子部品実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070710

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees