JPH0922395A - Ｓｃｓｉバス中継装置 - Google Patents
Ｓｃｓｉバス中継装置Info
- Publication number
- JPH0922395A JPH0922395A JP16943195A JP16943195A JPH0922395A JP H0922395 A JPH0922395 A JP H0922395A JP 16943195 A JP16943195 A JP 16943195A JP 16943195 A JP16943195 A JP 16943195A JP H0922395 A JPH0922395 A JP H0922395A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission line
- scsi bus
- synchronization
- relay transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】この発明は、中継伝送路からの信号受信経路に
ノイズがのった場合それがＳＣＳＩバス側へ出力され、
また、高価で消費電力の大きな素子を使用しなければな
らないという課題を解決することを目的とする。 【解決手段】 この発明は、ＳＣＳＩバスと中継伝送路
との間で信号伝送を制御するＳＣＳＩバス中継装置にお
いて、中継伝送路からのＲＳＴ信号の信号幅を検出する
手段２２と、この手段２２で検出した信号幅が所定幅よ
り短かった場合に中継伝送路からのＲＳＴ信号が正規の
信号ではないと判断して中継伝送路からのＲＳＴ信号の
ＳＣＳＩバスへの伝送を遮断する手段ＤＲとを備えたも
のである。
ノイズがのった場合それがＳＣＳＩバス側へ出力され、
また、高価で消費電力の大きな素子を使用しなければな
らないという課題を解決することを目的とする。 【解決手段】 この発明は、ＳＣＳＩバスと中継伝送路
との間で信号伝送を制御するＳＣＳＩバス中継装置にお
いて、中継伝送路からのＲＳＴ信号の信号幅を検出する
手段２２と、この手段２２で検出した信号幅が所定幅よ
り短かった場合に中継伝送路からのＲＳＴ信号が正規の
信号ではないと判断して中継伝送路からのＲＳＴ信号の
ＳＣＳＩバスへの伝送を遮断する手段ＤＲとを備えたも
のである。
Description
【０００１】
【発明の属する技術分野】本発明はＳＣＳＩバスと中継
伝送路との間に設けられるＳＣＳＩバス中継装置に関す
る。
伝送路との間に設けられるＳＣＳＩバス中継装置に関す
る。
【０００２】
【従来の技術】異なるＳＣＳＩバスに接続された複数の
デバイスの間で通信を行うための中継装置としては、特
開平４ー１０１５０号公報乃至特開平４ー１０１５２号
公報に記載されているものがあり、これらの中継装置は
一方のＳＣＳＩバスからの信号を他方のＳＣＳＩバスに
伝送するための技術である。特開平４ー１０１５０号公
報記載の中継装置は、各バスのレベルを判断し、駆動さ
れていない側のバスを駆動することにより信号を伝達し
ようとするものである。
デバイスの間で通信を行うための中継装置としては、特
開平４ー１０１５０号公報乃至特開平４ー１０１５２号
公報に記載されているものがあり、これらの中継装置は
一方のＳＣＳＩバスからの信号を他方のＳＣＳＩバスに
伝送するための技術である。特開平４ー１０１５０号公
報記載の中継装置は、各バスのレベルを判断し、駆動さ
れていない側のバスを駆動することにより信号を伝達し
ようとするものである。
【０００３】特開平４ー１０１５１号公報記載の中継装
置は、複数のデバイスによって途切れることなく切り換
わって駆動される信号、すなわち、ＢＳＹ信号について
の伝送技術であり、バスのレベルを判断しながら信号を
伝送する。特開平４ー１０１５２号公報記載の中継装置
は、情報伝送フェーズについてはＩ／Ｏ信号をみれば転
送方向がわかるので、この場合はバスのレベル判断等を
行わずに、その分高速にデータ転送を行うものである。
置は、複数のデバイスによって途切れることなく切り換
わって駆動される信号、すなわち、ＢＳＹ信号について
の伝送技術であり、バスのレベルを判断しながら信号を
伝送する。特開平４ー１０１５２号公報記載の中継装置
は、情報伝送フェーズについてはＩ／Ｏ信号をみれば転
送方向がわかるので、この場合はバスのレベル判断等を
行わずに、その分高速にデータ転送を行うものである。
【０００４】また、中継伝送路を介して遠隔のＳＣＳＩ
バス同士を接続するための中継装置において、ＲＳＴ信
号が中継伝送路から受信された場合これをそのままＳＣ
ＳＩバスに伝送するようにしたものが提案されてい
る。また、中継伝送路を介して遠隔のＳＣＳＩバス同士
を接続するためのＳＣＳＩバス中継装置において、中継
伝送路を通して伝送される過程で生じたデータ信号と同
期信号との間のスキューを補正するために、データ信号
は同期信号で一度同期を取り直して出力し、同期信号は
所定時間Ｔｄだけ遅らせるようにしたものが提案され
ている。
バス同士を接続するための中継装置において、ＲＳＴ信
号が中継伝送路から受信された場合これをそのままＳＣ
ＳＩバスに伝送するようにしたものが提案されてい
る。また、中継伝送路を介して遠隔のＳＣＳＩバス同士
を接続するためのＳＣＳＩバス中継装置において、中継
伝送路を通して伝送される過程で生じたデータ信号と同
期信号との間のスキューを補正するために、データ信号
は同期信号で一度同期を取り直して出力し、同期信号は
所定時間Ｔｄだけ遅らせるようにしたものが提案され
ている。
【０００５】この中継装置において、Ｔｄの設定につ
いては、中継伝送路から連続して受信される同期信号に
対して最初の信号については周波数精度の保証された第
１のクロックを用いて測定した時間を、同期信号の受信
に同期して発振を開始する第２のクロックで認識するこ
とによりＴｄを設定し、そのタイミングを記憶し、２番
目以降の信号に対しては第２のクロックを用いて上記記
憶したタイミングを再生してＴｄを設定する。
いては、中継伝送路から連続して受信される同期信号に
対して最初の信号については周波数精度の保証された第
１のクロックを用いて測定した時間を、同期信号の受信
に同期して発振を開始する第２のクロックで認識するこ
とによりＴｄを設定し、そのタイミングを記憶し、２番
目以降の信号に対しては第２のクロックを用いて上記記
憶したタイミングを再生してＴｄを設定する。
【０００６】
【発明が解決しようとする課題】上記中継装置では、
ＲＳＴ信号が中継伝送路から受信された場合これをその
ままＳＣＳＩバスに伝送するので、中継伝送路からの信
号受信経路にノイズがのった場合、それがＳＣＳＩバス
側へ出力されてデバイス間の通信が誤ってリセットされ
ることがある。
ＲＳＴ信号が中継伝送路から受信された場合これをその
ままＳＣＳＩバスに伝送するので、中継伝送路からの信
号受信経路にノイズがのった場合、それがＳＣＳＩバス
側へ出力されてデバイス間の通信が誤ってリセットされ
ることがある。
【０００７】また、上記中継装置では、所望のＴｄと
実際に設定されるＴｄとの間には、まず第１のクロック
により時間を測定する際に第１のクロックの１周期分の
誤差を生じ、さらに第１のクロックによる測定結果を第
２のクロックで認識する際にも第１のクロックの１周期
分の誤差を生ずる可能性がある。しかるに、Ｔｄは５５
ｎｓ以上、７０ｎｓ以下という高精度な値に設定しなけ
ればならない。これを達成するためには、例えば所望の
Ｔｄの値を５５ｎｓとして第１のクロックと第２のクロ
ックのどちらか一方のクロックが１周期７．５ｎｓ以下
（周波数１３３ＭＨｚ以上）である必要がある。ただ
し、これは最も簡素化して考えた場合であり、使用する
素子の温度特性等を考慮すると、実際にはさらに高周波
のクロックが要求される。したがって、回路を構成する
素子としては、それに見合った高速動作の可能なものを
使用しなければならなくなるが、一般にはこのような素
子は、高価であり、かつ、消費電力が大きい。
実際に設定されるＴｄとの間には、まず第１のクロック
により時間を測定する際に第１のクロックの１周期分の
誤差を生じ、さらに第１のクロックによる測定結果を第
２のクロックで認識する際にも第１のクロックの１周期
分の誤差を生ずる可能性がある。しかるに、Ｔｄは５５
ｎｓ以上、７０ｎｓ以下という高精度な値に設定しなけ
ればならない。これを達成するためには、例えば所望の
Ｔｄの値を５５ｎｓとして第１のクロックと第２のクロ
ックのどちらか一方のクロックが１周期７．５ｎｓ以下
（周波数１３３ＭＨｚ以上）である必要がある。ただ
し、これは最も簡素化して考えた場合であり、使用する
素子の温度特性等を考慮すると、実際にはさらに高周波
のクロックが要求される。したがって、回路を構成する
素子としては、それに見合った高速動作の可能なものを
使用しなければならなくなるが、一般にはこのような素
子は、高価であり、かつ、消費電力が大きい。
【０００８】本発明は、中継伝送路からの信号受信経路
にノイズがのった場合でもそれがＳＣＳＩバス側へ出力
されてデバイス間の通信が誤ってリセットされることを
防止でき、コストを抑えて信頼性を向上させることがで
きるＳＣＳＩバス中継装置を提供することを目的とす
る。
にノイズがのった場合でもそれがＳＣＳＩバス側へ出力
されてデバイス間の通信が誤ってリセットされることを
防止でき、コストを抑えて信頼性を向上させることがで
きるＳＣＳＩバス中継装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、ＳＣＳＩバスと中継伝送路
との間で信号伝送を制御するＳＣＳＩバス中継装置にお
いて、前記中継伝送路から受信したＲＳＴ信号の信号幅
を検出する信号幅検出手段と、この信号幅検出手段で検
出した信号幅が所定幅より短かった場合には前記中継伝
送路から受信したＲＳＴ信号が正規の信号ではないと判
断して前記中継伝送路から受信したＲＳＴ信号の前記Ｓ
ＣＳＩバスへの伝送を遮断する信号伝送制御手段とを備
えたものである。
め、請求項１記載の発明は、ＳＣＳＩバスと中継伝送路
との間で信号伝送を制御するＳＣＳＩバス中継装置にお
いて、前記中継伝送路から受信したＲＳＴ信号の信号幅
を検出する信号幅検出手段と、この信号幅検出手段で検
出した信号幅が所定幅より短かった場合には前記中継伝
送路から受信したＲＳＴ信号が正規の信号ではないと判
断して前記中継伝送路から受信したＲＳＴ信号の前記Ｓ
ＣＳＩバスへの伝送を遮断する信号伝送制御手段とを備
えたものである。
【００１０】請求項２記載の発明は、請求項１記載のＳ
ＣＳＩバス中継装置において、前記信号幅検出手段で検
出した信号幅が前記所定幅以上であった場合には前記中
継伝送路から受信したＲＳＴ信号を前記信号幅検出手段
による信号幅検出の間に遮断された分補償して前記ＳＣ
ＳＩバスへ出力させる信号幅補償手段を備えたものであ
る。
ＣＳＩバス中継装置において、前記信号幅検出手段で検
出した信号幅が前記所定幅以上であった場合には前記中
継伝送路から受信したＲＳＴ信号を前記信号幅検出手段
による信号幅検出の間に遮断された分補償して前記ＳＣ
ＳＩバスへ出力させる信号幅補償手段を備えたものであ
る。
【００１１】請求項３記載の発明は、ＳＣＳＩバスと中
継伝送路との間に設けられ、前記中継伝送路を通して伝
送される過程で生じたデータ信号と同期信号との間のス
キューを補正するべくデータ信号は同期信号で一度同期
を取り直して同期信号は所定時間だけ遅らせ、前記中継
伝送路から連続して受信される同期信号に対して最初の
同期信号については周波数精度の保証された第１のクロ
ックを用いて計測した時間を、同期信号の受信に同期し
て発振を開始する第２のクロックで認識することにより
前記所定時間を設定し、該所定時間を記憶し、２番目以
降の同期信号については前記記憶した時間を前記第２の
クロックを用いて再生して前記所定時間として設定する
ＳＣＳＩバス中継装置において、前記第１のクロックと
して位相の異なる複数のクロックを各々用いて前記中継
伝送路からの同期信号の前記ＳＣＳＩバス側への出力開
始のためのタイミング計測を独立に行ってこれらのタイ
ミング計測結果の論理和をとり、この論理和を前記第２
のクロックにより認識することによって前記中継伝送路
からの同期信号の前記ＳＣＳＩバス側への出力開始のタ
イミングを設定する設定手段を備えたものである。
継伝送路との間に設けられ、前記中継伝送路を通して伝
送される過程で生じたデータ信号と同期信号との間のス
キューを補正するべくデータ信号は同期信号で一度同期
を取り直して同期信号は所定時間だけ遅らせ、前記中継
伝送路から連続して受信される同期信号に対して最初の
同期信号については周波数精度の保証された第１のクロ
ックを用いて計測した時間を、同期信号の受信に同期し
て発振を開始する第２のクロックで認識することにより
前記所定時間を設定し、該所定時間を記憶し、２番目以
降の同期信号については前記記憶した時間を前記第２の
クロックを用いて再生して前記所定時間として設定する
ＳＣＳＩバス中継装置において、前記第１のクロックと
して位相の異なる複数のクロックを各々用いて前記中継
伝送路からの同期信号の前記ＳＣＳＩバス側への出力開
始のためのタイミング計測を独立に行ってこれらのタイ
ミング計測結果の論理和をとり、この論理和を前記第２
のクロックにより認識することによって前記中継伝送路
からの同期信号の前記ＳＣＳＩバス側への出力開始のタ
イミングを設定する設定手段を備えたものである。
【００１２】請求項４記載の発明は、ＳＣＳＩバスと中
継伝送路との間に設けられ、前記中継伝送路を通して伝
送される過程で生じたデータ信号と同期信号との間のス
キューを補正するべくデータ信号は同期信号で一度同期
を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩ
バス中継装置において、前記中継伝送路から連続して受
信される同期信号を前記ＳＣＳＩバス側へ出力するタイ
ミングとして、最初の同期信号については周波数精度の
保証された第１のクロックを用いて計測してこのタイミ
ング計測結果を、同期信号の受信に同期して発振を開始
する第２のクロックとしての位相の異なる複数のクロッ
クによりそれぞれ認識し、これらの認識したタイミング
計測結果のうち最も早いタイミングを設定し、このタイ
ミングを記憶し、２番目以降の同期信号については前記
記憶したタイミングを再生して設定する設定手段を備え
たものである。
継伝送路との間に設けられ、前記中継伝送路を通して伝
送される過程で生じたデータ信号と同期信号との間のス
キューを補正するべくデータ信号は同期信号で一度同期
を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩ
バス中継装置において、前記中継伝送路から連続して受
信される同期信号を前記ＳＣＳＩバス側へ出力するタイ
ミングとして、最初の同期信号については周波数精度の
保証された第１のクロックを用いて計測してこのタイミ
ング計測結果を、同期信号の受信に同期して発振を開始
する第２のクロックとしての位相の異なる複数のクロッ
クによりそれぞれ認識し、これらの認識したタイミング
計測結果のうち最も早いタイミングを設定し、このタイ
ミングを記憶し、２番目以降の同期信号については前記
記憶したタイミングを再生して設定する設定手段を備え
たものである。
【００１３】請求項５記載の発明は、ＳＣＳＩバスと中
継伝送路との間に設けられ、前記中継伝送路を通して伝
送される過程で生じたデータ信号と同期信号との間のス
キューを補正するべくデータ信号は同期信号で一度同期
を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩ
バス中継装置において、前記中継伝送路から連続して受
信される同期信号を前記ＳＣＳＩバス側へ出力するタイ
ミングとして、最初の同期信号については周波数精度の
保証された第１のクロックとして位相の異なる複数のク
ロックを各々用いて独立に計測してこれらのタイミング
計測結果の論理和をとり、この論理和を、同期信号の受
信に同期して発振を開始する第２のクロックとしての位
相の異なる複数のクロックによりそれぞれ認識し、これ
らの認識したタイミング計測結果のうち最も早いタイミ
ングを設定し、このタイミングを記憶し、２番目以降の
同期信号については前記記憶したタイミングを再生して
設定する設定手段を備えたものである。
継伝送路との間に設けられ、前記中継伝送路を通して伝
送される過程で生じたデータ信号と同期信号との間のス
キューを補正するべくデータ信号は同期信号で一度同期
を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩ
バス中継装置において、前記中継伝送路から連続して受
信される同期信号を前記ＳＣＳＩバス側へ出力するタイ
ミングとして、最初の同期信号については周波数精度の
保証された第１のクロックとして位相の異なる複数のク
ロックを各々用いて独立に計測してこれらのタイミング
計測結果の論理和をとり、この論理和を、同期信号の受
信に同期して発振を開始する第２のクロックとしての位
相の異なる複数のクロックによりそれぞれ認識し、これ
らの認識したタイミング計測結果のうち最も早いタイミ
ングを設定し、このタイミングを記憶し、２番目以降の
同期信号については前記記憶したタイミングを再生して
設定する設定手段を備えたものである。
【００１４】
【発明の実施の形態】図１は請求項１、２記載の発明の
一実施形態例の制御回路を示す。この実施形態例は、中
継伝送路を介して遠隔のＳＣＳＩバス同士を接続するた
めのＳＣＳＩ中継装置であってＳＣＳＩバスと中継伝送
路との間に設けられ、ＳＣＳＩバスと中継伝送路との間
で信号伝送を制御する。ここに、中継伝送路は例えば全
二重方式の並列光ファイバ（光バス）が用いられ、本実
施形態例のＳＣＳＩバス中継装置は互いに接続するべき
２つの半二重方式のＳＣＳＩバスと中継伝送路との各間
に設けられる。ＳＣＳＩバスにはそれぞれデバイスが接
続される。
一実施形態例の制御回路を示す。この実施形態例は、中
継伝送路を介して遠隔のＳＣＳＩバス同士を接続するた
めのＳＣＳＩ中継装置であってＳＣＳＩバスと中継伝送
路との間に設けられ、ＳＣＳＩバスと中継伝送路との間
で信号伝送を制御する。ここに、中継伝送路は例えば全
二重方式の並列光ファイバ（光バス）が用いられ、本実
施形態例のＳＣＳＩバス中継装置は互いに接続するべき
２つの半二重方式のＳＣＳＩバスと中継伝送路との各間
に設けられる。ＳＣＳＩバスにはそれぞれデバイスが接
続される。
【００１５】本実施形態例は、ＳＣＳＩバスを構成する
各信号線毎に図１に示すような制御回路２０を設けたも
のであり、図１において１〜１０は各部の信号を表わ
す。なお、以後の説明において、信号はすべて特にこと
わりがない限り正論理（高レベル“Ｈ”のときの論理を
真、すなわち“１”）とする。中継伝送路からの光信号
からなるＲＳＴ信号１は、光／電気変換器（Ｏ／Ｅ変換
器）２１により受信されて電気信号２に変換され、信号
幅検出回路２２及びオアゲートＯＲ１、ＯＲ２に入力さ
れる。
各信号線毎に図１に示すような制御回路２０を設けたも
のであり、図１において１〜１０は各部の信号を表わ
す。なお、以後の説明において、信号はすべて特にこと
わりがない限り正論理（高レベル“Ｈ”のときの論理を
真、すなわち“１”）とする。中継伝送路からの光信号
からなるＲＳＴ信号１は、光／電気変換器（Ｏ／Ｅ変換
器）２１により受信されて電気信号２に変換され、信号
幅検出回路２２及びオアゲートＯＲ１、ＯＲ２に入力さ
れる。
【００１６】信号幅検出回路２２は、信号幅検出手段を
構成していて光／電気変換器２１の出力信号２の信号幅
（“Ｈ”の時間）を計測し、この信号２の信号幅が所定
の幅以上であることを検出すると、出力信号１０を肯定
する（“Ｈ”とする）。また、信号幅検出回路２２は、
信号幅補償手段を兼ねており、出力信号１０を肯定する
と、ＲＳＴ信号１の受信を終了して信号２が低レベル
“Ｌ”になってから一定の時間Ｔｒｓｄだけ遅れて出力
信号１０を“Ｌ”とする。ここに、Ｔｒｓｄは、信号２
が“Ｈ”になってから出力信号１０が“Ｈ”になるまで
の時間とする。
構成していて光／電気変換器２１の出力信号２の信号幅
（“Ｈ”の時間）を計測し、この信号２の信号幅が所定
の幅以上であることを検出すると、出力信号１０を肯定
する（“Ｈ”とする）。また、信号幅検出回路２２は、
信号幅補償手段を兼ねており、出力信号１０を肯定する
と、ＲＳＴ信号１の受信を終了して信号２が低レベル
“Ｌ”になってから一定の時間Ｔｒｓｄだけ遅れて出力
信号１０を“Ｌ”とする。ここに、Ｔｒｓｄは、信号２
が“Ｈ”になってから出力信号１０が“Ｈ”になるまで
の時間とする。
【００１７】信号幅検出回路２２の出力信号１０は信号
伝送制御手段を兼ねたアンド型のバスドライバＤＲに入
力され、バスドライバＤＲの出力信号がＳＣＳＩバス上
に出力される。したがって、信号幅検出回路２２の出力
信号１０が“Ｈ”になることにより、信号２がバスドラ
イバＤＲを通してＳＣＳＩバス上に出力される。
伝送制御手段を兼ねたアンド型のバスドライバＤＲに入
力され、バスドライバＤＲの出力信号がＳＣＳＩバス上
に出力される。したがって、信号幅検出回路２２の出力
信号１０が“Ｈ”になることにより、信号２がバスドラ
イバＤＲを通してＳＣＳＩバス上に出力される。
【００１８】また、信号幅検出回路２２の出力信号１０
がオアゲートＯＲ２にも入力され、オア回路ＯＲ２の出
力信号がバスドライバＤＲに入力される。したがって、
信号２が“Ｌ”になってもＳＣＳＩバスへの信号出力は
すぐには終了せず、信号２が“Ｌ”になってからＴｒｓ
ｄだけ遅れてＳＣＳＩバスへの信号出力が終了する。こ
れにより、信号２のＳＣＳＩバスへ伝送されなかった先
頭部分が補償される。また、信号２が上記所定の幅以下
である場合には、信号幅検出回路２２が出力信号１０を
“Ｌ”のままとし、信号２がバスドライバＤＲで遮断さ
れてＳＣＳＩバス上には出力されない。
がオアゲートＯＲ２にも入力され、オア回路ＯＲ２の出
力信号がバスドライバＤＲに入力される。したがって、
信号２が“Ｌ”になってもＳＣＳＩバスへの信号出力は
すぐには終了せず、信号２が“Ｌ”になってからＴｒｓ
ｄだけ遅れてＳＣＳＩバスへの信号出力が終了する。こ
れにより、信号２のＳＣＳＩバスへ伝送されなかった先
頭部分が補償される。また、信号２が上記所定の幅以下
である場合には、信号幅検出回路２２が出力信号１０を
“Ｌ”のままとし、信号２がバスドライバＤＲで遮断さ
れてＳＣＳＩバス上には出力されない。
【００１９】また、オアゲートＯＲ１の出力信号７はＤ
フリップフロップＤＦＦ１に入力され、Ｄフリップフロ
ップＤＦＦ１は高周波クロック９によりオアゲートＯＲ
１の出力信号７をラッチする。ＤフリップフロップＤＦ
Ｆ１の出力信号８はノットゲートＮＯＴ１により反転さ
れてアンドゲートＡＮＤ１に入力される。また、ＳＣＳ
Ｉバスからの信号はバスレシーバＲＣにより受信され、
このバスレシーバＲＣの出力信号４はアンドゲートＡＮ
Ｄ１に入力される。
フリップフロップＤＦＦ１に入力され、Ｄフリップフロ
ップＤＦＦ１は高周波クロック９によりオアゲートＯＲ
１の出力信号７をラッチする。ＤフリップフロップＤＦ
Ｆ１の出力信号８はノットゲートＮＯＴ１により反転さ
れてアンドゲートＡＮＤ１に入力される。また、ＳＣＳ
Ｉバスからの信号はバスレシーバＲＣにより受信され、
このバスレシーバＲＣの出力信号４はアンドゲートＡＮ
Ｄ１に入力される。
【００２０】また、ＤフリップフロップＤＦＦ１の出力
信号８及びバスレシーバＲＣの出力信号４はアンドゲー
トＡＮＤ２に入力され、このアンドゲートＡＮＤ２の出
力信号はオアゲートＯＲ１に入力される。したがって、
ＤフリップフロップＤＦＦ１は、光／電気変換器２１の
出力信号２が“Ｈ”になっているとき、Ｄフリップフロ
ップＤＦＦ１の出力信号８及びバスレシーバＲＣの出力
信号４の両方が同時に“Ｈ”になっているときに出力信
号８が“Ｈ”となる。バスレシーバＲＣの出力信号４
は、ＤフリップフロップＤＦＦ１の出力信号８が“Ｌ”
になっているときにノットゲートＮＯＴ１の出力信号に
よりアンドゲートＡＮＤ１を通過し、電気／光変換器
（Ｅ／Ｏ変換器）２３により光信号に変換されて中継伝
送路へ出力される。
信号８及びバスレシーバＲＣの出力信号４はアンドゲー
トＡＮＤ２に入力され、このアンドゲートＡＮＤ２の出
力信号はオアゲートＯＲ１に入力される。したがって、
ＤフリップフロップＤＦＦ１は、光／電気変換器２１の
出力信号２が“Ｈ”になっているとき、Ｄフリップフロ
ップＤＦＦ１の出力信号８及びバスレシーバＲＣの出力
信号４の両方が同時に“Ｈ”になっているときに出力信
号８が“Ｈ”となる。バスレシーバＲＣの出力信号４
は、ＤフリップフロップＤＦＦ１の出力信号８が“Ｌ”
になっているときにノットゲートＮＯＴ１の出力信号に
よりアンドゲートＡＮＤ１を通過し、電気／光変換器
（Ｅ／Ｏ変換器）２３により光信号に変換されて中継伝
送路へ出力される。
【００２１】図２は上記信号幅検出回路２２の構成を示
す。信号幅検出回路２２は遅延回路２４、アンドゲート
ＡＮＤ３、ＡＮＤ４、オアゲートＯＲ３及びＤフリップ
フロップＤＦＦ２により構成され、遅延回路２４は光／
電気変換器２１の出力信号２をＴｒｓｄだけ遅延させて
出力信号１１としてアンドゲートＡＮＤ３、ＡＮＤ４に
出力する。中継伝送路からＲＳＴ信号を受信していなく
て光／電気変換器２１の出力信号２が“Ｌ”になってい
る状態においては、ＤフリップフロップＤＦＦ２の非反
転出力端子ＱからアンドゲートＡＮＤ３への出力信号が
“Ｌ”になり、ＤフリップフロップＤＦＦ２の反転出力
端子ＱＢからアンドゲートＡＮＤ４への出力信号が
“Ｈ”になっている。
す。信号幅検出回路２２は遅延回路２４、アンドゲート
ＡＮＤ３、ＡＮＤ４、オアゲートＯＲ３及びＤフリップ
フロップＤＦＦ２により構成され、遅延回路２４は光／
電気変換器２１の出力信号２をＴｒｓｄだけ遅延させて
出力信号１１としてアンドゲートＡＮＤ３、ＡＮＤ４に
出力する。中継伝送路からＲＳＴ信号を受信していなく
て光／電気変換器２１の出力信号２が“Ｌ”になってい
る状態においては、ＤフリップフロップＤＦＦ２の非反
転出力端子ＱからアンドゲートＡＮＤ３への出力信号が
“Ｌ”になり、ＤフリップフロップＤＦＦ２の反転出力
端子ＱＢからアンドゲートＡＮＤ４への出力信号が
“Ｈ”になっている。
【００２２】中継伝送路からＲＳＴ信号を受信して光／
電気変換器２１の出力信号２が“Ｈ”になると、それよ
りＴｒｓｄだけ遅れて遅延回路２４の出力信号１１が
“Ｈ”になる。そうすると、アンドゲートＡＮＤ４の出
力信号が“Ｈ”になり、このアンドゲートＡＮＤ４の出
力信号はオアゲートＯＲ３を通してＤフリップフロップ
ＤＦＦ２に入力される。ただし、光／電気変換器２１の
出力信号２の信号幅がＴｒｓｄ以下であると、遅延回路
２４の出力信号１１とＤフリップフロップＤＦＦ２の反
転出力端子ＱＢからの出力信号とが同時に“Ｈ”になる
ことはないから、アンドゲートＡＮＤ４の出力信号が
“Ｈ”になることはない。
電気変換器２１の出力信号２が“Ｈ”になると、それよ
りＴｒｓｄだけ遅れて遅延回路２４の出力信号１１が
“Ｈ”になる。そうすると、アンドゲートＡＮＤ４の出
力信号が“Ｈ”になり、このアンドゲートＡＮＤ４の出
力信号はオアゲートＯＲ３を通してＤフリップフロップ
ＤＦＦ２に入力される。ただし、光／電気変換器２１の
出力信号２の信号幅がＴｒｓｄ以下であると、遅延回路
２４の出力信号１１とＤフリップフロップＤＦＦ２の反
転出力端子ＱＢからの出力信号とが同時に“Ｈ”になる
ことはないから、アンドゲートＡＮＤ４の出力信号が
“Ｈ”になることはない。
【００２３】ＤフリップフロップＤＦＦ２はオアゲート
ＯＲ３からの入力信号を高周波クロック９によりラッチ
する。ＤフリップフロップＤＦＦ２は、オアゲートＯＲ
３からの入力信号が“Ｈ”になると、非反転出力端子Ｑ
からアンドゲートＡＮＤ３への出力信号が“Ｈ”に遷移
し、反転出力端子ＱＢからアンドゲートＡＮＤ４への出
力信号が“Ｌ”に遷移する。
ＯＲ３からの入力信号を高周波クロック９によりラッチ
する。ＤフリップフロップＤＦＦ２は、オアゲートＯＲ
３からの入力信号が“Ｈ”になると、非反転出力端子Ｑ
からアンドゲートＡＮＤ３への出力信号が“Ｈ”に遷移
し、反転出力端子ＱＢからアンドゲートＡＮＤ４への出
力信号が“Ｌ”に遷移する。
【００２４】したがって、光／電気変換器２１の出力信
号２が“Ｌ”になってもＤフリップフロップＤＦＦ２の
出力信号はすぐには遷移せず、光／電気変換器２１の出
力信号２が“Ｌ”になってからＴｒｓｄだけ遅延してＤ
フリップフロップＤＦＦ２の非反転出力端子Ｑからの出
力信号が“Ｌ”に遷移し、ＤフリップフロップＤＦＦ２
の反転出力端子ＱＢからの出力信号が“Ｈ”に遷移す
る。フリップフロップＤＦＦ２の非反転出力端子Ｑから
の出力信号は信号幅検出回路２２の出力信号１０として
出力される。
号２が“Ｌ”になってもＤフリップフロップＤＦＦ２の
出力信号はすぐには遷移せず、光／電気変換器２１の出
力信号２が“Ｌ”になってからＴｒｓｄだけ遅延してＤ
フリップフロップＤＦＦ２の非反転出力端子Ｑからの出
力信号が“Ｌ”に遷移し、ＤフリップフロップＤＦＦ２
の反転出力端子ＱＢからの出力信号が“Ｈ”に遷移す
る。フリップフロップＤＦＦ２の非反転出力端子Ｑから
の出力信号は信号幅検出回路２２の出力信号１０として
出力される。
【００２５】このように本実施形態例は、請求項１記載
の発明の実施形態例であって、ＳＣＳＩバスと中継伝送
路との間で信号伝送を制御するＳＣＳＩバス中継装置に
おいて、中継伝送路から受信したＲＳＴ信号の信号幅を
検出する信号幅検出手段としての信号幅検出回路２２
と、この信号幅検出手段２２で検出した信号幅が所定幅
より短かった場合には中継伝送路から受信したＲＳＴ信
号が正規の信号ではないと判断して中継伝送路から受信
したＲＳＴ信号のＳＣＳＩバスへの伝送を遮断する信号
伝送制御手段としてのアンド型のバスドライバＤＲとを
備えたので、中継伝送路からの信号受信経路にノイズが
のった場合でもそれがＳＣＳＩバス側へ出力されてデバ
イス間の通信が誤ってリセットされることを防止でき、
ノイズ発生を防止するための設計や労力が不要になって
開発期間の短縮等の効果が得られ、コストダウンを図る
ことができる。
の発明の実施形態例であって、ＳＣＳＩバスと中継伝送
路との間で信号伝送を制御するＳＣＳＩバス中継装置に
おいて、中継伝送路から受信したＲＳＴ信号の信号幅を
検出する信号幅検出手段としての信号幅検出回路２２
と、この信号幅検出手段２２で検出した信号幅が所定幅
より短かった場合には中継伝送路から受信したＲＳＴ信
号が正規の信号ではないと判断して中継伝送路から受信
したＲＳＴ信号のＳＣＳＩバスへの伝送を遮断する信号
伝送制御手段としてのアンド型のバスドライバＤＲとを
備えたので、中継伝送路からの信号受信経路にノイズが
のった場合でもそれがＳＣＳＩバス側へ出力されてデバ
イス間の通信が誤ってリセットされることを防止でき、
ノイズ発生を防止するための設計や労力が不要になって
開発期間の短縮等の効果が得られ、コストダウンを図る
ことができる。
【００２６】また、本実施形態例は、請求項２記載の発
明の実施形態例であって、請求項１記載のＳＣＳＩバス
中継装置において、信号幅検出手段２２で検出した信号
幅が所定幅以上であった場合には中継伝送路から受信し
たＲＳＴ信号を信号幅検出手段２２による信号幅検出の
間に遮断された分補償してＳＣＳＩバスへ出力させる信
号幅補償手段としての信号幅検出回路２２を備えたの
で、中継伝送路から受信したＲＳＴ信号の信号幅を信号
幅検出手段により検出してもＲＳＴ信号の信号幅を損な
うことなくＲＳＴ信号をＳＣＳＩバスへ伝送することが
でき、あらゆるシステムに適用することが可能になって
市場における拡販性を増すことができる。
明の実施形態例であって、請求項１記載のＳＣＳＩバス
中継装置において、信号幅検出手段２２で検出した信号
幅が所定幅以上であった場合には中継伝送路から受信し
たＲＳＴ信号を信号幅検出手段２２による信号幅検出の
間に遮断された分補償してＳＣＳＩバスへ出力させる信
号幅補償手段としての信号幅検出回路２２を備えたの
で、中継伝送路から受信したＲＳＴ信号の信号幅を信号
幅検出手段により検出してもＲＳＴ信号の信号幅を損な
うことなくＲＳＴ信号をＳＣＳＩバスへ伝送することが
でき、あらゆるシステムに適用することが可能になって
市場における拡販性を増すことができる。
【００２７】図３は請求項３記載の発明の一実施形態例
の一部を示す。この実施形態例は、中継伝送路を介して
遠隔のＳＣＳＩバス同士を接続するためのＳＣＳＩバス
中継装置であってＳＣＳＩバスと中継伝送路との間に設
けられ、ＳＣＳＩバスと中継伝送路との間で信号伝送を
制御する。ここに、中継伝送路は例えば全二重方式の並
列光ファイバ（光バス）が用いられ、本実施形態例のＳ
ＣＳＩバス中継装置は互いに接続するべき２つの半二重
方式のＳＣＳＩバスと中継伝送路との各間に設けられ
る。ＳＣＳＩバスにはそれぞれデバイスが接続される。
本実施形態例は、中継伝送路を通して伝送される過程で
生じたデータ信号と同期信号との間のスキューを補正す
るために、中継伝送路からのデータ信号をパルス幅歪補
正回路にて同期信号で一度同期を取り直すとともに、中
継伝送路からの同期信号を図３に示すようなリタイミン
グ回路にて所定時間だけ遅らせるものである。
の一部を示す。この実施形態例は、中継伝送路を介して
遠隔のＳＣＳＩバス同士を接続するためのＳＣＳＩバス
中継装置であってＳＣＳＩバスと中継伝送路との間に設
けられ、ＳＣＳＩバスと中継伝送路との間で信号伝送を
制御する。ここに、中継伝送路は例えば全二重方式の並
列光ファイバ（光バス）が用いられ、本実施形態例のＳ
ＣＳＩバス中継装置は互いに接続するべき２つの半二重
方式のＳＣＳＩバスと中継伝送路との各間に設けられ
る。ＳＣＳＩバスにはそれぞれデバイスが接続される。
本実施形態例は、中継伝送路を通して伝送される過程で
生じたデータ信号と同期信号との間のスキューを補正す
るために、中継伝送路からのデータ信号をパルス幅歪補
正回路にて同期信号で一度同期を取り直すとともに、中
継伝送路からの同期信号を図３に示すようなリタイミン
グ回路にて所定時間だけ遅らせるものである。
【００２８】このリタイミング回路においては、中継伝
送路からの同期信号ＳＴＢは、ＳＣＳＩバス上のＩ／Ｏ
信号が肯定されている場合には転送要求信号としてのＲ
ＥＱ信号であり、ＳＣＳＩバス上のＩ／Ｏ信号が否定さ
れている場合には応答信号としてのＡＣＫ信号である。
タイマー回路３１は、中継伝送路からの同期信号ＳＴＢ
が入力されると、周波数精度の保証された第１のクロッ
クＳＣＬＫを用いて時間計測を開始し、第１のクロック
ＳＣＬＫをカウントすることによって時間を計測する。
送路からの同期信号ＳＴＢは、ＳＣＳＩバス上のＩ／Ｏ
信号が肯定されている場合には転送要求信号としてのＲ
ＥＱ信号であり、ＳＣＳＩバス上のＩ／Ｏ信号が否定さ
れている場合には応答信号としてのＡＣＫ信号である。
タイマー回路３１は、中継伝送路からの同期信号ＳＴＢ
が入力されると、周波数精度の保証された第１のクロッ
クＳＣＬＫを用いて時間計測を開始し、第１のクロック
ＳＣＬＫをカウントすることによって時間を計測する。
【００２９】そして、タイマー回路３１は、まず、計測
時間が６０ｎｓになると出力信号Ｔ６を肯定し、計測時
間が１５０ｎｓになると出力信号Ｔ１５を肯定し、さら
に計測時間がＴＥｎｓ（ＴＥ＞１５０ｎｓ）になると出
力信号ＴＥを肯定する。なお、タイマー回路３１は、出
力信号Ｔ６、Ｔ１５、ＴＥをすべて肯定すると、初期化
されるまでその状態を保持する。
時間が６０ｎｓになると出力信号Ｔ６を肯定し、計測時
間が１５０ｎｓになると出力信号Ｔ１５を肯定し、さら
に計測時間がＴＥｎｓ（ＴＥ＞１５０ｎｓ）になると出
力信号ＴＥを肯定する。なお、タイマー回路３１は、出
力信号Ｔ６、Ｔ１５、ＴＥをすべて肯定すると、初期化
されるまでその状態を保持する。
【００３０】コントロール回路３２は、中継伝送路から
の同期信号ＳＴＢが入力されると、出力信号ＯＳＣＥＮ
を肯定する。ここで、コントロール回路３２の出力信号
ＣＴＥＮはすでに肯定されている。発振回路３３は、コ
ントロール回路３２の出力信号ＯＳＣＥＮが入力され、
この信号ＯＳＣＥＮが肯定されると起動して発振するこ
とにより、中継伝送路からの同期信号ＳＴＢの受信に同
期して発振を開始する。発振回路３３は、起動すると、
すぐに発振して第２のクロックＣＬＫを出力しはじめ
る。
の同期信号ＳＴＢが入力されると、出力信号ＯＳＣＥＮ
を肯定する。ここで、コントロール回路３２の出力信号
ＣＴＥＮはすでに肯定されている。発振回路３３は、コ
ントロール回路３２の出力信号ＯＳＣＥＮが入力され、
この信号ＯＳＣＥＮが肯定されると起動して発振するこ
とにより、中継伝送路からの同期信号ＳＴＢの受信に同
期して発振を開始する。発振回路３３は、起動すると、
すぐに発振して第２のクロックＣＬＫを出力しはじめ
る。
【００３１】カウンタ３４は、コントロール回路３２の
出力信号ＣＴＥＮが肯定されて発振回路３３から第２の
クロックＣＬＫが入力されるとその第２のクロックＣＬ
Ｋをカウントし、そのカウント値ＣＤ（ｎ）を並列に出
力する。このカウンタ３４のカウント値ＣＤ（ｎ）は発
振回路３３からの第２のクロックＣＬＫによりメモリ３
５に書き込まれる。メモリ３５は、出力回路３６の出力
信号ＳＴＢＤが入力され、この信号ＳＴＢＤが肯定され
るまで発振回路３３からの第２のクロックＣＬＫが入力
される度毎にカウンタ３４のカウント値ＣＤ（ｎ）が上
書きされる。メモリ３５は、出力回路３６の出力信号Ｓ
ＴＢＤが肯定されると、その時点の値を保持する。
出力信号ＣＴＥＮが肯定されて発振回路３３から第２の
クロックＣＬＫが入力されるとその第２のクロックＣＬ
Ｋをカウントし、そのカウント値ＣＤ（ｎ）を並列に出
力する。このカウンタ３４のカウント値ＣＤ（ｎ）は発
振回路３３からの第２のクロックＣＬＫによりメモリ３
５に書き込まれる。メモリ３５は、出力回路３６の出力
信号ＳＴＢＤが入力され、この信号ＳＴＢＤが肯定され
るまで発振回路３３からの第２のクロックＣＬＫが入力
される度毎にカウンタ３４のカウント値ＣＤ（ｎ）が上
書きされる。メモリ３５は、出力回路３６の出力信号Ｓ
ＴＢＤが肯定されると、その時点の値を保持する。
【００３２】メモリ３５に書き込まれた値は比較回路３
７にてカウンタ３４のカウント値ＣＤ（ｎ）と常時比較
され、メモリ３５に書き込まれた値とカウンタ３４のカ
ウント値ＣＤ（ｎ）とが一致すると、その一致した期間
だけ比較回路３７の出力信号ＭＴＣＨが肯定される。こ
こに、出力回路３６の出力信号ＳＴＢＤが肯定される
と、コントロール回路３２が出力信号ＯＳＣＥＮを否定
した後に、カウンタ３４のカウント値ＣＤ（ｎ）が発振
回路３３からの第２のクロックＣＬＫによりメモリ３５
に上書きされ、メモリ３５に書き込まれた値とカウンタ
３４のカウント値ＣＤ（ｎ）とが一致する。
７にてカウンタ３４のカウント値ＣＤ（ｎ）と常時比較
され、メモリ３５に書き込まれた値とカウンタ３４のカ
ウント値ＣＤ（ｎ）とが一致すると、その一致した期間
だけ比較回路３７の出力信号ＭＴＣＨが肯定される。こ
こに、出力回路３６の出力信号ＳＴＢＤが肯定される
と、コントロール回路３２が出力信号ＯＳＣＥＮを否定
した後に、カウンタ３４のカウント値ＣＤ（ｎ）が発振
回路３３からの第２のクロックＣＬＫによりメモリ３５
に上書きされ、メモリ３５に書き込まれた値とカウンタ
３４のカウント値ＣＤ（ｎ）とが一致する。
【００３３】出力回路３６は、中継伝送路からの同期信
号ＳＴＢが入力され、この同期信号ＳＴＢが最初の同期
信号であるときにはタイマー回路３１の出力信号Ｔ６を
発振回路３３からの第２のクロックＣＬＫにより認識し
て上記所定時間を設定し出力信号ＳＴＢＤを肯定し、中
継伝送路からの同期信号ＳＴＢが２番目以降の同期信号
であるときには比較回路３７の出力信号ＭＴＣＨを発振
回路３３からの第２のクロックＣＬＫにより認識して出
力信号ＳＴＢＤを肯定する。
号ＳＴＢが入力され、この同期信号ＳＴＢが最初の同期
信号であるときにはタイマー回路３１の出力信号Ｔ６を
発振回路３３からの第２のクロックＣＬＫにより認識し
て上記所定時間を設定し出力信号ＳＴＢＤを肯定し、中
継伝送路からの同期信号ＳＴＢが２番目以降の同期信号
であるときには比較回路３７の出力信号ＭＴＣＨを発振
回路３３からの第２のクロックＣＬＫにより認識して出
力信号ＳＴＢＤを肯定する。
【００３４】コントロール回路３２は、出力回路３６の
出力信号ＳＴＢＤが肯定されると、出力信号ＯＳＣＥ
Ｎ、ＣＴＥＮをともに否定する。ただし、コントロール
回路３２は、出力信号ＯＳＣＥＮ、ＣＴＥＮを初期化し
てからカウンタ３４を初期化するのに十分な時間が経過
した後に出力信号ＣＴＥＮを肯定状態に戻す。また、コ
ントロール回路３２は、出力信号ＯＳＣＥＮについては
次の同期信号ＳＴＢが入力されるまで肯定しない。
出力信号ＳＴＢＤが肯定されると、出力信号ＯＳＣＥ
Ｎ、ＣＴＥＮをともに否定する。ただし、コントロール
回路３２は、出力信号ＯＳＣＥＮ、ＣＴＥＮを初期化し
てからカウンタ３４を初期化するのに十分な時間が経過
した後に出力信号ＣＴＥＮを肯定状態に戻す。また、コ
ントロール回路３２は、出力信号ＯＳＣＥＮについては
次の同期信号ＳＴＢが入力されるまで肯定しない。
【００３５】出力回路３６は、次のいずれかの場合
（１）、（２）が発生すると、出力信号ＳＴＢＤを否定
する。 （１）タイマー回路３１の出力信号Ｔ１５が肯定される
前に次の同期信号ＳＴＢが入力された場合 （２）タイマー回路３１の出力信号Ｔ１５が肯定され、
かつ、中継伝送路からの同期信号ＳＴＢが否定された場
合 また、出力回路３６は、タイマー回路３１の出力信号Ｔ
Ｅが肯定されると、次に入力される同期信号ＳＴＢを最
初の同期信号として発振回路３３からの第２のクロック
ＣＬＫにより認識して出力信号ＳＴＢＤを肯定する。メ
モリ３５は、タイマー回路３１の出力信号ＴＥが肯定さ
れると、新たにカウンタ３４のカウント値ＣＤ（ｎ）の
上書きが可能となる。また、タイマー回路３１は、出力
信号ＴＥにより自身をリセットする。
（１）、（２）が発生すると、出力信号ＳＴＢＤを否定
する。 （１）タイマー回路３１の出力信号Ｔ１５が肯定される
前に次の同期信号ＳＴＢが入力された場合 （２）タイマー回路３１の出力信号Ｔ１５が肯定され、
かつ、中継伝送路からの同期信号ＳＴＢが否定された場
合 また、出力回路３６は、タイマー回路３１の出力信号Ｔ
Ｅが肯定されると、次に入力される同期信号ＳＴＢを最
初の同期信号として発振回路３３からの第２のクロック
ＣＬＫにより認識して出力信号ＳＴＢＤを肯定する。メ
モリ３５は、タイマー回路３１の出力信号ＴＥが肯定さ
れると、新たにカウンタ３４のカウント値ＣＤ（ｎ）の
上書きが可能となる。また、タイマー回路３１は、出力
信号ＴＥにより自身をリセットする。
【００３６】この結果、中継伝送路から連続して受信さ
れる同期信号ＳＴＢに対して最初の同期信号については
タイマー回路３１にて周波数精度の保証された第１のク
ロックＳＣＬＫを用いて計測した時間（出力信号Ｔ６）
を出力回路３６にて発振回路３３からの第２のクロック
ＣＬＫで認識することにより上記所定時間を設定し、そ
の所定時間はメモリ３５に記憶することになる。また、
２番目以降の同期信号についてはメモリ３５に書き込ま
れた値とカウンタ３４のカウント値ＣＤ（ｎ）とを比較
回路３７で比較してその出力信号ＭＴＣＨを出力回路３
６にて発振回路３３からの第２のクロックＣＬＫで認識
して上記所定時間を設定することにより、メモリ３５に
記憶した時間を第２のクロックＣＬＫを用いて再生して
上記所定時間として設定することになる。したがって、
タイマー回路３１、コントロール回路３２、発振回路３
３、カウンタ３４、メモリ３５、出力回路３６、比較回
路３７は上記所定時間を設定する設定手段を構成する。
れる同期信号ＳＴＢに対して最初の同期信号については
タイマー回路３１にて周波数精度の保証された第１のク
ロックＳＣＬＫを用いて計測した時間（出力信号Ｔ６）
を出力回路３６にて発振回路３３からの第２のクロック
ＣＬＫで認識することにより上記所定時間を設定し、そ
の所定時間はメモリ３５に記憶することになる。また、
２番目以降の同期信号についてはメモリ３５に書き込ま
れた値とカウンタ３４のカウント値ＣＤ（ｎ）とを比較
回路３７で比較してその出力信号ＭＴＣＨを出力回路３
６にて発振回路３３からの第２のクロックＣＬＫで認識
して上記所定時間を設定することにより、メモリ３５に
記憶した時間を第２のクロックＣＬＫを用いて再生して
上記所定時間として設定することになる。したがって、
タイマー回路３１、コントロール回路３２、発振回路３
３、カウンタ３４、メモリ３５、出力回路３６、比較回
路３７は上記所定時間を設定する設定手段を構成する。
【００３７】図４は、上記タイマー回路３１の構成を示
す。タイマー回路３１は複数のタイマー回路３１１、３
１２と、オアゲートＯＲ４〜ＯＲ６により構成される。
タイマー回路３１１は、中継伝送路からの同期信号ＳＴ
Ｂが入力されると、周波数精度の保証された第１のクロ
ックＳＣＬＫを用いて時間計測を開始し、第１のクロッ
クＳＣＬＫをカウントすることによって時間を計測す
る。
す。タイマー回路３１は複数のタイマー回路３１１、３
１２と、オアゲートＯＲ４〜ＯＲ６により構成される。
タイマー回路３１１は、中継伝送路からの同期信号ＳＴ
Ｂが入力されると、周波数精度の保証された第１のクロ
ックＳＣＬＫを用いて時間計測を開始し、第１のクロッ
クＳＣＬＫをカウントすることによって時間を計測す
る。
【００３８】そして、タイマー回路３１１は、まず、計
測時間が６０ｎｓになると出力信号Ｔ６１を肯定し、計
測時間が１５０ｎｓになると出力信号Ｔ１５１を肯定
し、さらに計測時間がＴＥｎｓ（ＴＥ１＞１５０ｎｓ）
になると出力信号ＴＥ１を肯定する。なお、タイマー回
路３１１は、出力信号Ｔ６１、Ｔ１５１、ＴＥ１をすべ
て肯定すると、初期化されるまでその状態を保持する。
測時間が６０ｎｓになると出力信号Ｔ６１を肯定し、計
測時間が１５０ｎｓになると出力信号Ｔ１５１を肯定
し、さらに計測時間がＴＥｎｓ（ＴＥ１＞１５０ｎｓ）
になると出力信号ＴＥ１を肯定する。なお、タイマー回
路３１１は、出力信号Ｔ６１、Ｔ１５１、ＴＥ１をすべ
て肯定すると、初期化されるまでその状態を保持する。
【００３９】また、タイマー回路３１２は、中継伝送路
からの同期信号ＳＴＢが入力されると、周波数精度の保
証された第１のクロックＳＣＬＫ２（第１のクロックＳ
ＣＬＫに対して位相が１８０度異なる同一周波数のクロ
ック）を用いて時間計測を開始し、第１のクロックＳＣ
ＬＫ２をカウントすることによって時間を計測する。そ
して、タイマー回路３１２は、まず、計測時間が６０ｎ
ｓになると出力信号Ｔ６２を肯定し、計測時間が１５０
ｎｓになると出力信号Ｔ１５２を肯定し、さらに計測時
間がＴＥｎｓ（ＴＥ２＞１５０ｎｓ）になると出力信号
ＴＥ２を肯定する。なお、タイマー回路３１２は、出力
信号Ｔ６２、Ｔ１５２、ＴＥ２をすべて肯定すると、初
期化されるまでその状態を保持する。
からの同期信号ＳＴＢが入力されると、周波数精度の保
証された第１のクロックＳＣＬＫ２（第１のクロックＳ
ＣＬＫに対して位相が１８０度異なる同一周波数のクロ
ック）を用いて時間計測を開始し、第１のクロックＳＣ
ＬＫ２をカウントすることによって時間を計測する。そ
して、タイマー回路３１２は、まず、計測時間が６０ｎ
ｓになると出力信号Ｔ６２を肯定し、計測時間が１５０
ｎｓになると出力信号Ｔ１５２を肯定し、さらに計測時
間がＴＥｎｓ（ＴＥ２＞１５０ｎｓ）になると出力信号
ＴＥ２を肯定する。なお、タイマー回路３１２は、出力
信号Ｔ６２、Ｔ１５２、ＴＥ２をすべて肯定すると、初
期化されるまでその状態を保持する。
【００４０】タイマー回路３１１、３１２の出力信号Ｔ
６１、Ｔ６２はオアゲートＯＲ４を通して出力信号Ｔ６
として出力され、タイマー回路３１１、３１２の出力信
号Ｔ１５１、Ｔ１５２はオアゲートＯＲ５を通して出力
信号Ｔ１５として出力され、タイマー回路３１１、３１
２の出力信号ＴＥ１、ＴＥ２はオアゲートＯＲ６を通し
て出力信号ＴＥとして出力される。
６１、Ｔ６２はオアゲートＯＲ４を通して出力信号Ｔ６
として出力され、タイマー回路３１１、３１２の出力信
号Ｔ１５１、Ｔ１５２はオアゲートＯＲ５を通して出力
信号Ｔ１５として出力され、タイマー回路３１１、３１
２の出力信号ＴＥ１、ＴＥ２はオアゲートＯＲ６を通し
て出力信号ＴＥとして出力される。
【００４１】したがって、タイマー回路３１１、３１２
にて第１のクロックとして位相の異なる複数のクロック
ＳＣＬＫ、ＳＣＬＫ２を各々用いて中継伝送路からの同
期信号ＳＴＢのＳＣＳＩバス側への出力開始のためのタ
イミング計測を独立に行ってこれらのタイミング計測結
果の論理和をオアゲートＯＲ４〜ＯＲ６でとり、この論
理和を出力回路３６で第２のクロックＣＬＫにより認識
することによって中継伝送路からの同期信号のＳＣＳＩ
バス側への出力開始のタイミングを設定することにな
る。
にて第１のクロックとして位相の異なる複数のクロック
ＳＣＬＫ、ＳＣＬＫ２を各々用いて中継伝送路からの同
期信号ＳＴＢのＳＣＳＩバス側への出力開始のためのタ
イミング計測を独立に行ってこれらのタイミング計測結
果の論理和をオアゲートＯＲ４〜ＯＲ６でとり、この論
理和を出力回路３６で第２のクロックＣＬＫにより認識
することによって中継伝送路からの同期信号のＳＣＳＩ
バス側への出力開始のタイミングを設定することにな
る。
【００４２】このように、本実施形態例は、請求項３記
載の発明であって、ＳＣＳＩバスと中継伝送路との間に
設けられ、中継伝送路を通して伝送される過程で生じた
データ信号と同期信号との間のスキューを補正するべく
データ信号はパルス幅歪補正回路で同期信号で一度同期
を取り直して同期信号はリタイミング回路で所定時間だ
け遅らせ、中継伝送路から連続して受信される同期信号
に対して最初の同期信号についてはタイマー回路３１で
周波数精度の保証された第１のクロックＳＣＬＫを用い
て計測した時間を、出力回路３６にて同期信号の受信に
同期して発振を開始する発振回路３３からの第２のクロ
ックで認識することにより前記所定時間を設定し、該所
定時間をメモリ３５で記憶し、２番目以降の同期信号に
ついては前記記憶した時間を前記第２のクロックを用い
て再生して前記所定時間として設定するＳＣＳＩバス中
継装置において、タイマー回路３１で第１のクロックと
して位相の異なる複数のクロックを各々用いて中継伝送
路からの同期信号のＳＣＳＩバス側への出力開始のため
のタイミング計測を独立に行ってこれらのタイミング計
測結果の論理和をオアゲートＯＲ４〜ＯＲ６でとり、出
力回路３６でその論理和を第２のクロックにより認識す
ることによって中継伝送路からの同期信号のＳＣＳＩバ
ス側への出力開始のタイミングを設定する設定手段とし
てのタイマー回路３１、コントロール回路３２、発振回
路３３、カウンタ３４、メモリ３５、出力回路３６、比
較回路３７を備えたので、最初の同期信号について前記
所定時間だけ遅延させるための手段３１１，３１２を並
列に設けたことにより、構成が簡単で比較的安価で消費
電力の少ない素子を使って容易に前記所定時間の精度を
上げることができ、コストを抑えることができる。
載の発明であって、ＳＣＳＩバスと中継伝送路との間に
設けられ、中継伝送路を通して伝送される過程で生じた
データ信号と同期信号との間のスキューを補正するべく
データ信号はパルス幅歪補正回路で同期信号で一度同期
を取り直して同期信号はリタイミング回路で所定時間だ
け遅らせ、中継伝送路から連続して受信される同期信号
に対して最初の同期信号についてはタイマー回路３１で
周波数精度の保証された第１のクロックＳＣＬＫを用い
て計測した時間を、出力回路３６にて同期信号の受信に
同期して発振を開始する発振回路３３からの第２のクロ
ックで認識することにより前記所定時間を設定し、該所
定時間をメモリ３５で記憶し、２番目以降の同期信号に
ついては前記記憶した時間を前記第２のクロックを用い
て再生して前記所定時間として設定するＳＣＳＩバス中
継装置において、タイマー回路３１で第１のクロックと
して位相の異なる複数のクロックを各々用いて中継伝送
路からの同期信号のＳＣＳＩバス側への出力開始のため
のタイミング計測を独立に行ってこれらのタイミング計
測結果の論理和をオアゲートＯＲ４〜ＯＲ６でとり、出
力回路３６でその論理和を第２のクロックにより認識す
ることによって中継伝送路からの同期信号のＳＣＳＩバ
ス側への出力開始のタイミングを設定する設定手段とし
てのタイマー回路３１、コントロール回路３２、発振回
路３３、カウンタ３４、メモリ３５、出力回路３６、比
較回路３７を備えたので、最初の同期信号について前記
所定時間だけ遅延させるための手段３１１，３１２を並
列に設けたことにより、構成が簡単で比較的安価で消費
電力の少ない素子を使って容易に前記所定時間の精度を
上げることができ、コストを抑えることができる。
【００４３】図５は請求項３、４、５記載の発明の一実
施形態例の一部を示す。この実施形態例では、上述した
請求項３記載の発明の実施形態例において、カウンタ３
４、メモリ３５、出力回路３６、比較回路３７からなる
回路と同じ構成の同期回路３８、３９と、オアゲート４
０が設けられ、コントロール回路３２は中継伝送路から
の同期信号ＳＴＢが“Ｈ”になると出力信号ＯＳＣＥＮ
を肯定する。
施形態例の一部を示す。この実施形態例では、上述した
請求項３記載の発明の実施形態例において、カウンタ３
４、メモリ３５、出力回路３６、比較回路３７からなる
回路と同じ構成の同期回路３８、３９と、オアゲート４
０が設けられ、コントロール回路３２は中継伝送路から
の同期信号ＳＴＢが“Ｈ”になると出力信号ＯＳＣＥＮ
を肯定する。
【００４４】発振回路３３は、コントロール回路３２の
出力信号ＯＳＣＥＮが肯定されることにより起動してす
ぐに第２のクロックＣＬＫとして２つのクロックＣＬＫ
１、ＣＬＫ２の出力を開始する。このクロックＣＬＫ
１、ＣＬＫ２は同一周波数で位相が互いに１８０度異な
るものである。各同期回路３８、３９は、それぞれ発振
回路３３からの第２のクロックＣＬＫ１、ＣＬＫ２によ
り上述した請求項３記載の発明の実施形態例におけるカ
ウンタ３４、メモリ３５、出力回路３６、比較回路３７
からなる回路と同様に動作して出力信号ＳＴＢＤ１、Ｓ
ＴＢＤ２を肯定する。
出力信号ＯＳＣＥＮが肯定されることにより起動してす
ぐに第２のクロックＣＬＫとして２つのクロックＣＬＫ
１、ＣＬＫ２の出力を開始する。このクロックＣＬＫ
１、ＣＬＫ２は同一周波数で位相が互いに１８０度異な
るものである。各同期回路３８、３９は、それぞれ発振
回路３３からの第２のクロックＣＬＫ１、ＣＬＫ２によ
り上述した請求項３記載の発明の実施形態例におけるカ
ウンタ３４、メモリ３５、出力回路３６、比較回路３７
からなる回路と同様に動作して出力信号ＳＴＢＤ１、Ｓ
ＴＢＤ２を肯定する。
【００４５】同期回路３８、３９の出力信号ＳＴＢＤ
１、ＳＴＢＤ２はオアゲート４０により論理和がとられ
て出力信号ＳＴＢＤとして出力される。これにより、出
力信号ＳＴＢＤは同期回路３８、３９の出力信号ＳＴＢ
Ｄ１、ＳＴＢＤ２のうち早く肯定された方の出力信号の
タイミングで肯定される。なお、コントロール回路３２
は同期回路３８、３９の出力信号ＳＴＢＤ１、ＳＴＢＤ
２がともに肯定された時点で出力信号ＯＳＣＥＮ、ＣＴ
ＥＮをともに否定する。本実施形態例のその他の点は上
述した請求項３記載の発明の実施形態例と同様である。
１、ＳＴＢＤ２はオアゲート４０により論理和がとられ
て出力信号ＳＴＢＤとして出力される。これにより、出
力信号ＳＴＢＤは同期回路３８、３９の出力信号ＳＴＢ
Ｄ１、ＳＴＢＤ２のうち早く肯定された方の出力信号の
タイミングで肯定される。なお、コントロール回路３２
は同期回路３８、３９の出力信号ＳＴＢＤ１、ＳＴＢＤ
２がともに肯定された時点で出力信号ＯＳＣＥＮ、ＣＴ
ＥＮをともに否定する。本実施形態例のその他の点は上
述した請求項３記載の発明の実施形態例と同様である。
【００４６】したがって、同期回路３８、３９がそれぞ
れ発振回路３３からの第２のクロックＣＬＫ１、ＣＬＫ
２により動作して出力信号ＳＴＢＤ１、ＳＴＢＤ２を肯
定することにより、素子の温度特性やロットばらつきな
どで周波数変動が比較的大きい第２のクロックＣＬＫと
して位相の異なる複数のクロックＣＬＫ１、ＣＬＫ２を
用いて信頼性の高い回路を実現することができ、第２の
クロックＣＬＫ１、ＣＬＫ２の周波数の変動やばらつき
を互いに補間することができて動作環境温度範囲を拡げ
て信頼性を向上させることができ、さらに、使用できる
素子が増えてコストダウンを図ることができる。
れ発振回路３３からの第２のクロックＣＬＫ１、ＣＬＫ
２により動作して出力信号ＳＴＢＤ１、ＳＴＢＤ２を肯
定することにより、素子の温度特性やロットばらつきな
どで周波数変動が比較的大きい第２のクロックＣＬＫと
して位相の異なる複数のクロックＣＬＫ１、ＣＬＫ２を
用いて信頼性の高い回路を実現することができ、第２の
クロックＣＬＫ１、ＣＬＫ２の周波数の変動やばらつき
を互いに補間することができて動作環境温度範囲を拡げ
て信頼性を向上させることができ、さらに、使用できる
素子が増えてコストダウンを図ることができる。
【００４７】このように、本実施形態例は、請求項４記
載の発明の実施形態例であって、ＳＣＳＩバスと中継伝
送路との間に設けられ、中継伝送路を通して伝送される
過程で生じたデータ信号と同期信号との間のスキューを
補正するべくデータ信号はパルス幅歪補正回路にて同期
信号で一度同期を取り直して同期信号はリタイミング回
路で所定時間だけ遅らせるＳＣＳＩバス中継装置におい
て、中継伝送路から連続して受信される同期信号をＳＣ
ＳＩバス側へ出力するタイミングとして、最初の同期信
号についてはタイマー回路３１で周波数精度の保証され
た第１のクロックを用いて計測して同期回路３８、３９
にてそのタイミング計測結果を、同期信号の受信に同期
して発振を開始する第２のクロックとしての位相の異な
る複数のクロックＣＬＫ１、ＣＬＫ２によりそれぞれ認
識し、これらの認識したタイミング計測結果のうち最も
早いタイミングを設定し、このタイミングを記憶し、２
番目以降の同期信号については前記記憶したタイミング
を再生して設定する設定手段としてのタイマー回路３
１、コントロール回路３２、発振回路３３、同期回路３
８、３９を備えたので、第２のクロックＣＬＫ１、ＣＬ
Ｋ２の周波数の変動やばらつきを互いに補間することが
できて動作環境温度範囲を拡げて信頼性を向上させるこ
とができ、さらに、使用できる素子が増えてコストダウ
ンを図ることができる。
載の発明の実施形態例であって、ＳＣＳＩバスと中継伝
送路との間に設けられ、中継伝送路を通して伝送される
過程で生じたデータ信号と同期信号との間のスキューを
補正するべくデータ信号はパルス幅歪補正回路にて同期
信号で一度同期を取り直して同期信号はリタイミング回
路で所定時間だけ遅らせるＳＣＳＩバス中継装置におい
て、中継伝送路から連続して受信される同期信号をＳＣ
ＳＩバス側へ出力するタイミングとして、最初の同期信
号についてはタイマー回路３１で周波数精度の保証され
た第１のクロックを用いて計測して同期回路３８、３９
にてそのタイミング計測結果を、同期信号の受信に同期
して発振を開始する第２のクロックとしての位相の異な
る複数のクロックＣＬＫ１、ＣＬＫ２によりそれぞれ認
識し、これらの認識したタイミング計測結果のうち最も
早いタイミングを設定し、このタイミングを記憶し、２
番目以降の同期信号については前記記憶したタイミング
を再生して設定する設定手段としてのタイマー回路３
１、コントロール回路３２、発振回路３３、同期回路３
８、３９を備えたので、第２のクロックＣＬＫ１、ＣＬ
Ｋ２の周波数の変動やばらつきを互いに補間することが
できて動作環境温度範囲を拡げて信頼性を向上させるこ
とができ、さらに、使用できる素子が増えてコストダウ
ンを図ることができる。
【００４８】また、本実施形態例は、請求項５記載の発
明の実施形態例であって、ＳＣＳＩバスと中継伝送路と
の間に設けられ、中継伝送路を通して伝送される過程で
生じたデータ信号と同期信号との間のスキューを補正す
るべくデータ信号はパルス幅歪補正回路にて同期信号で
一度同期を取り直して同期信号はリタイミング回路で所
定時間だけ遅らせるＳＣＳＩバス中継装置において、中
継伝送路から連続して受信される同期信号をＳＣＳＩバ
ス側へ出力するタイミングとして、最初の同期信号につ
いてはタイマー回路３１で周波数精度の保証された第１
のクロックとして位相の異なる複数のクロックＳＣＬ
Ｋ、ＳＣＬＫ２を各々用いて独立に計測してこれらのタ
イミング計測結果の論理和をとり、同期回路３８、３９
でその論理和を、同期信号の受信に同期して発振を開始
する第２のクロックとしての位相の異なる複数のクロッ
クＣＬＫ１、ＣＬＫ２によりそれぞれ認識し、これらの
認識したタイミング計測結果のうち最も早いタイミング
を設定し、このタイミングを記憶し、２番目以降の同期
信号については前記記憶したタイミングを再生して設定
する設定手段としてのタイマー回路３１、コントロール
回路３２、発振回路３３、同期回路３８、３９を備えた
ので、請求項３記載の発明と請求項４記載の発明の機能
を設けたことになって、より高精度で信頼性が高く前記
所定時間を実現することができる。このため、所望の所
定時間と実際の所定時間との誤差を大幅に縮小すること
ができ、所定時間を例えば５５ｎｓに設定するとデータ
転送速度が最高の１０Ｍｂｐｓ／ｃｈ．のときでも同期
信号の信号幅を４５ｎｓに極力近い値にすることができ
る。すなわち、可能な限り大きい信号幅の同期信号を安
定に出力することができ、伝送系全体に要求されるパル
ス応答速度を軽減することができる。これによって、伝
送系全体の設計が容易になり、コストダウンに大きく寄
与できる。
明の実施形態例であって、ＳＣＳＩバスと中継伝送路と
の間に設けられ、中継伝送路を通して伝送される過程で
生じたデータ信号と同期信号との間のスキューを補正す
るべくデータ信号はパルス幅歪補正回路にて同期信号で
一度同期を取り直して同期信号はリタイミング回路で所
定時間だけ遅らせるＳＣＳＩバス中継装置において、中
継伝送路から連続して受信される同期信号をＳＣＳＩバ
ス側へ出力するタイミングとして、最初の同期信号につ
いてはタイマー回路３１で周波数精度の保証された第１
のクロックとして位相の異なる複数のクロックＳＣＬ
Ｋ、ＳＣＬＫ２を各々用いて独立に計測してこれらのタ
イミング計測結果の論理和をとり、同期回路３８、３９
でその論理和を、同期信号の受信に同期して発振を開始
する第２のクロックとしての位相の異なる複数のクロッ
クＣＬＫ１、ＣＬＫ２によりそれぞれ認識し、これらの
認識したタイミング計測結果のうち最も早いタイミング
を設定し、このタイミングを記憶し、２番目以降の同期
信号については前記記憶したタイミングを再生して設定
する設定手段としてのタイマー回路３１、コントロール
回路３２、発振回路３３、同期回路３８、３９を備えた
ので、請求項３記載の発明と請求項４記載の発明の機能
を設けたことになって、より高精度で信頼性が高く前記
所定時間を実現することができる。このため、所望の所
定時間と実際の所定時間との誤差を大幅に縮小すること
ができ、所定時間を例えば５５ｎｓに設定するとデータ
転送速度が最高の１０Ｍｂｐｓ／ｃｈ．のときでも同期
信号の信号幅を４５ｎｓに極力近い値にすることができ
る。すなわち、可能な限り大きい信号幅の同期信号を安
定に出力することができ、伝送系全体に要求されるパル
ス応答速度を軽減することができる。これによって、伝
送系全体の設計が容易になり、コストダウンに大きく寄
与できる。
【００４９】
【発明の効果】以上のように請求項１記載の発明によれ
ば、ＳＣＳＩバスと中継伝送路との間で信号伝送を制御
するＳＣＳＩバス中継装置において、前記中継伝送路か
ら受信したＲＳＴ信号の信号幅を検出する信号幅検出手
段と、この信号幅検出手段で検出した信号幅が所定幅よ
り短かった場合には前記中継伝送路から受信したＲＳＴ
信号が正規の信号ではないと判断して前記中継伝送路か
ら受信したＲＳＴ信号の前記ＳＣＳＩバスへの伝送を遮
断する信号伝送制御手段とを備えたので、中継伝送路か
らの信号受信経路にノイズがのった場合でもそれがＳＣ
ＳＩバス側へ出力されてデバイス間の通信が誤ってリセ
ットされることを防止でき、ノイズ発生を防止するため
の設計や労力が不要になって開発期間の短縮等の効果が
得られ、コストダウンを図ることができる。
ば、ＳＣＳＩバスと中継伝送路との間で信号伝送を制御
するＳＣＳＩバス中継装置において、前記中継伝送路か
ら受信したＲＳＴ信号の信号幅を検出する信号幅検出手
段と、この信号幅検出手段で検出した信号幅が所定幅よ
り短かった場合には前記中継伝送路から受信したＲＳＴ
信号が正規の信号ではないと判断して前記中継伝送路か
ら受信したＲＳＴ信号の前記ＳＣＳＩバスへの伝送を遮
断する信号伝送制御手段とを備えたので、中継伝送路か
らの信号受信経路にノイズがのった場合でもそれがＳＣ
ＳＩバス側へ出力されてデバイス間の通信が誤ってリセ
ットされることを防止でき、ノイズ発生を防止するため
の設計や労力が不要になって開発期間の短縮等の効果が
得られ、コストダウンを図ることができる。
【００５０】請求項２記載の発明によれば、請求項１記
載のＳＣＳＩバス中継装置において、前記信号幅検出手
段で検出した信号幅が前記所定幅以上であった場合には
前記中継伝送路から受信したＲＳＴ信号を前記信号幅検
出手段による信号幅検出の間に遮断された分補償して前
記ＳＣＳＩバスへ出力させる信号幅補償手段を備えたの
で、中継伝送路から受信したＲＳＴ信号の信号幅を信号
幅検出手段により検出してもＲＳＴ信号の信号幅を損な
うことなくＲＳＴ信号をＳＣＳＩバスへ伝送することが
でき、あらゆるシステムに適用することが可能になって
市場における拡販性を増すことができる。
載のＳＣＳＩバス中継装置において、前記信号幅検出手
段で検出した信号幅が前記所定幅以上であった場合には
前記中継伝送路から受信したＲＳＴ信号を前記信号幅検
出手段による信号幅検出の間に遮断された分補償して前
記ＳＣＳＩバスへ出力させる信号幅補償手段を備えたの
で、中継伝送路から受信したＲＳＴ信号の信号幅を信号
幅検出手段により検出してもＲＳＴ信号の信号幅を損な
うことなくＲＳＴ信号をＳＣＳＩバスへ伝送することが
でき、あらゆるシステムに適用することが可能になって
市場における拡販性を増すことができる。
【００５１】請求項３記載の発明によれば、ＳＣＳＩバ
スと中継伝送路との間に設けられ、前記中継伝送路を通
して伝送される過程で生じたデータ信号と同期信号との
間のスキューを補正するべくデータ信号は同期信号で一
度同期を取り直して同期信号は所定時間だけ遅らせ、前
記中継伝送路から連続して受信される同期信号に対して
最初の同期信号については周波数精度の保証された第１
のクロックを用いて計測した時間を、同期信号の受信に
同期して発振を開始する第２のクロックで認識すること
により前記所定時間を設定し、該所定時間を記憶し、２
番目以降の同期信号については前記記憶した時間を前記
第２のクロックを用いて再生して前記所定時間として設
定するＳＣＳＩバス中継装置において、前記第１のクロ
ックとして位相の異なる複数のクロックを各々用いて前
記中継伝送路からの同期信号の前記ＳＣＳＩバス側への
出力開始のためのタイミング計測を独立に行ってこれら
のタイミング計測結果の論理和をとり、この論理和を前
記第２のクロックにより認識することによって前記中継
伝送路からの同期信号の前記ＳＣＳＩバス側への出力開
始のタイミングを設定する設定手段を備えたので、最初
の同期信号について前記所定時間だけ遅延させるための
手段を並列に設けたことにより、構成が簡単で比較的安
価で消費電力の少ない素子を使って容易に前記所定時間
の精度を上げることができ、コストを抑えることができ
る。
スと中継伝送路との間に設けられ、前記中継伝送路を通
して伝送される過程で生じたデータ信号と同期信号との
間のスキューを補正するべくデータ信号は同期信号で一
度同期を取り直して同期信号は所定時間だけ遅らせ、前
記中継伝送路から連続して受信される同期信号に対して
最初の同期信号については周波数精度の保証された第１
のクロックを用いて計測した時間を、同期信号の受信に
同期して発振を開始する第２のクロックで認識すること
により前記所定時間を設定し、該所定時間を記憶し、２
番目以降の同期信号については前記記憶した時間を前記
第２のクロックを用いて再生して前記所定時間として設
定するＳＣＳＩバス中継装置において、前記第１のクロ
ックとして位相の異なる複数のクロックを各々用いて前
記中継伝送路からの同期信号の前記ＳＣＳＩバス側への
出力開始のためのタイミング計測を独立に行ってこれら
のタイミング計測結果の論理和をとり、この論理和を前
記第２のクロックにより認識することによって前記中継
伝送路からの同期信号の前記ＳＣＳＩバス側への出力開
始のタイミングを設定する設定手段を備えたので、最初
の同期信号について前記所定時間だけ遅延させるための
手段を並列に設けたことにより、構成が簡単で比較的安
価で消費電力の少ない素子を使って容易に前記所定時間
の精度を上げることができ、コストを抑えることができ
る。
【００５２】請求項４記載の発明によれば、ＳＣＳＩバ
スと中継伝送路との間に設けられ、前記中継伝送路を通
して伝送される過程で生じたデータ信号と同期信号との
間のスキューを補正するべくデータ信号は同期信号で一
度同期を取り直して同期信号は所定時間だけ遅らせるＳ
ＣＳＩバス中継装置において、前記中継伝送路から連続
して受信される同期信号を前記ＳＣＳＩバス側へ出力す
るタイミングとして、最初の同期信号については周波数
精度の保証された第１のクロックを用いて計測してこの
タイミング計測結果を、同期信号の受信に同期して発振
を開始する第２のクロックとしての位相の異なる複数の
クロックによりそれぞれ認識し、これらの認識したタイ
ミング計測結果のうち最も早いタイミングを設定し、こ
のタイミングを記憶し、２番目以降の同期信号について
は前記記憶したタイミングを再生して設定する設定手段
を備えたので、第２のクロックの周波数の変動やばらつ
きを互いに補間することができて動作環境温度範囲を拡
げて信頼性を向上させることができ、さらに、使用でき
る素子が増えてコストダウンを図ることができる。
スと中継伝送路との間に設けられ、前記中継伝送路を通
して伝送される過程で生じたデータ信号と同期信号との
間のスキューを補正するべくデータ信号は同期信号で一
度同期を取り直して同期信号は所定時間だけ遅らせるＳ
ＣＳＩバス中継装置において、前記中継伝送路から連続
して受信される同期信号を前記ＳＣＳＩバス側へ出力す
るタイミングとして、最初の同期信号については周波数
精度の保証された第１のクロックを用いて計測してこの
タイミング計測結果を、同期信号の受信に同期して発振
を開始する第２のクロックとしての位相の異なる複数の
クロックによりそれぞれ認識し、これらの認識したタイ
ミング計測結果のうち最も早いタイミングを設定し、こ
のタイミングを記憶し、２番目以降の同期信号について
は前記記憶したタイミングを再生して設定する設定手段
を備えたので、第２のクロックの周波数の変動やばらつ
きを互いに補間することができて動作環境温度範囲を拡
げて信頼性を向上させることができ、さらに、使用でき
る素子が増えてコストダウンを図ることができる。
【００５３】請求項５記載の発明によれば、ＳＣＳＩバ
スと中継伝送路との間に設けられ、前記中継伝送路を通
して伝送される過程で生じたデータ信号と同期信号との
間のスキューを補正するべくデータ信号は同期信号で一
度同期を取り直して同期信号は所定時間だけ遅らせるＳ
ＣＳＩバス中継装置において、前記中継伝送路から連続
して受信される同期信号を前記ＳＣＳＩバス側へ出力す
るタイミングとして、最初の同期信号については周波数
精度の保証された第１のクロックとして位相の異なる複
数のクロックを各々用いて独立に計測してこれらのタイ
ミング計測結果の論理和をとり、この論理和を、同期信
号の受信に同期して発振を開始する第２のクロックとし
ての位相の異なる複数のクロックによりそれぞれ認識
し、これらの認識したタイミング計測結果のうち最も早
いタイミングを設定し、このタイミングを記憶し、２番
目以降の同期信号については前記記憶したタイミングを
再生して設定する設定手段を備えたので、より高精度で
信頼性が高く前記所定時間を実現することができ、所望
の所定時間と実際の所定時間との誤差を大幅に縮小する
ことができ、可能な限り大きい信号幅の同期信号を安定
に出力することができ、伝送系全体に要求されるパルス
応答速度を軽減することができる。これによって、伝送
系全体の設計が容易になり、コストダウンに大きく寄与
できる。
スと中継伝送路との間に設けられ、前記中継伝送路を通
して伝送される過程で生じたデータ信号と同期信号との
間のスキューを補正するべくデータ信号は同期信号で一
度同期を取り直して同期信号は所定時間だけ遅らせるＳ
ＣＳＩバス中継装置において、前記中継伝送路から連続
して受信される同期信号を前記ＳＣＳＩバス側へ出力す
るタイミングとして、最初の同期信号については周波数
精度の保証された第１のクロックとして位相の異なる複
数のクロックを各々用いて独立に計測してこれらのタイ
ミング計測結果の論理和をとり、この論理和を、同期信
号の受信に同期して発振を開始する第２のクロックとし
ての位相の異なる複数のクロックによりそれぞれ認識
し、これらの認識したタイミング計測結果のうち最も早
いタイミングを設定し、このタイミングを記憶し、２番
目以降の同期信号については前記記憶したタイミングを
再生して設定する設定手段を備えたので、より高精度で
信頼性が高く前記所定時間を実現することができ、所望
の所定時間と実際の所定時間との誤差を大幅に縮小する
ことができ、可能な限り大きい信号幅の同期信号を安定
に出力することができ、伝送系全体に要求されるパルス
応答速度を軽減することができる。これによって、伝送
系全体の設計が容易になり、コストダウンに大きく寄与
できる。
【図１】請求項１、２記載の発明の一実施形態例の制御
回路を示すブロック図である。
回路を示すブロック図である。
【図２】同実施形態例における信号幅検出回路の構成を
示す図である。
示す図である。
【図３】請求項３記載の発明の一実施形態例の一部を示
すブロック図である。
すブロック図である。
【図４】同実施形態例におけるタイマー回路の構成を示
すブロック図である。
すブロック図である。
【図５】請求項３、４、５記載の発明の一実施形態例の
一部を示すブロック図である。
一部を示すブロック図である。
２２ 信号幅検出回路 ＤＲ バスドライバ ＯＲ２、ＯＲ４〜ＯＲ６、４０ オアゲート ３１、３１１、３１２ タイマー回路 ３２ コントロール回路 ３３ 発振回路 ３４ カウンタ ３５ メモリ ３６ 出力回路 ３７ 比較回路 ３８、３９ 同期回路
Claims (5)
- 【請求項１】ＳＣＳＩバスと中継伝送路との間で信号伝
送を制御するＳＣＳＩバス中継装置において、前記中継
伝送路から受信したＲＳＴ信号の信号幅を検出する信号
幅検出手段と、この信号幅検出手段で検出した信号幅が
所定幅より短かった場合には前記中継伝送路から受信し
たＲＳＴ信号が正規の信号ではないと判断して前記中継
伝送路から受信したＲＳＴ信号の前記ＳＣＳＩバスへの
伝送を遮断する信号伝送制御手段とを備えたことを特徴
とするＳＣＳＩバス中継装置。 - 【請求項２】請求項１記載のＳＣＳＩバス中継装置にお
いて、前記信号幅検出手段で検出した信号幅が前記所定
幅以上であった場合には前記中継伝送路から受信したＲ
ＳＴ信号を前記信号幅検出手段による信号幅検出の間に
遮断された分補償して前記ＳＣＳＩバスへ出力させる信
号幅補償手段を備えたことを特徴とするＳＣＳＩバス中
継装置。 - 【請求項３】ＳＣＳＩバスと中継伝送路との間に設けら
れ、前記中継伝送路を通して伝送される過程で生じたデ
ータ信号と同期信号との間のスキューを補正するべくデ
ータ信号は同期信号で一度同期を取り直して同期信号は
所定時間だけ遅らせ、前記中継伝送路から連続して受信
される同期信号に対して最初の同期信号については周波
数精度の保証された第１のクロックを用いて計測した時
間を、同期信号の受信に同期して発振を開始する第２の
クロックで認識することにより前記所定時間を設定し、
該所定時間を記憶し、２番目以降の同期信号については
前記記憶した時間を前記第２のクロックを用いて再生し
て前記所定時間として設定するＳＣＳＩバス中継装置に
おいて、前記第１のクロックとして位相の異なる複数の
クロックを各々用いて前記中継伝送路からの同期信号の
前記ＳＣＳＩバス側への出力開始のためのタイミング計
測を独立に行ってこれらのタイミング計測結果の論理和
をとり、この論理和を前記第２のクロックにより認識す
ることによって前記中継伝送路からの同期信号の前記Ｓ
ＣＳＩバス側への出力開始のタイミングを設定する設定
手段を備えたことを特徴とするＳＣＳＩバス中継装置。 - 【請求項４】ＳＣＳＩバスと中継伝送路との間に設けら
れ、前記中継伝送路を通して伝送される過程で生じたデ
ータ信号と同期信号との間のスキューを補正するべくデ
ータ信号は同期信号で一度同期を取り直して同期信号は
所定時間だけ遅らせるＳＣＳＩバス中継装置において、
前記中継伝送路から連続して受信される同期信号を前記
ＳＣＳＩバス側へ出力するタイミングとして、最初の同
期信号については周波数精度の保証された第１のクロッ
クを用いて計測してこのタイミング計測結果を、同期信
号の受信に同期して発振を開始する第２のクロックとし
ての位相の異なる複数のクロックによりそれぞれ認識
し、これらの認識したタイミング計測結果のうち最も早
いタイミングを設定し、このタイミングを記憶し、２番
目以降の同期信号については前記記憶したタイミングを
再生して設定する設定手段を備えたことを特徴とするＳ
ＣＳＩバス中継装置。 - 【請求項５】ＳＣＳＩバスと中継伝送路との間に設けら
れ、前記中継伝送路を通して伝送される過程で生じたデ
ータ信号と同期信号との間のスキューを補正するべくデ
ータ信号は同期信号で一度同期を取り直して同期信号は
所定時間だけ遅らせるＳＣＳＩバス中継装置において、
前記中継伝送路から連続して受信される同期信号を前記
ＳＣＳＩバス側へ出力するタイミングとして、最初の同
期信号については周波数精度の保証された第１のクロッ
クとして位相の異なる複数のクロックを各々用いて独立
に計測してこれらのタイミング計測結果の論理和をと
り、この論理和を、同期信号の受信に同期して発振を開
始する第２のクロックとしての位相の異なる複数のクロ
ックによりそれぞれ認識し、これらの認識したタイミン
グ計測結果のうち最も早いタイミングを設定し、このタ
イミングを記憶し、２番目以降の同期信号については前
記記憶したタイミングを再生して設定する設定手段を備
えたことを特徴とするＳＣＳＩバス中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16943195A JPH0922395A (ja) | 1995-07-05 | 1995-07-05 | Ｓｃｓｉバス中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16943195A JPH0922395A (ja) | 1995-07-05 | 1995-07-05 | Ｓｃｓｉバス中継装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004025813A Division JP2004199707A (ja) | 2004-02-02 | 2004-02-02 | Ｓｃｓｉバス中継装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0922395A true JPH0922395A (ja) | 1997-01-21 |
Family
ID=15886476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16943195A Pending JPH0922395A (ja) | 1995-07-05 | 1995-07-05 | Ｓｃｓｉバス中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0922395A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6862642B1 (en) * | 2001-05-15 | 2005-03-01 | Adaptec, Inc. | Expander device and method for resetting bus segments in I/O subsystem segmented with expanders |
| JP2014170261A (ja) * | 2013-03-01 | 2014-09-18 | Nohmi Bosai Ltd | 警報システムおよび警報装置 |
-
1995
- 1995-07-05 JP JP16943195A patent/JPH0922395A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6862642B1 (en) * | 2001-05-15 | 2005-03-01 | Adaptec, Inc. | Expander device and method for resetting bus segments in I/O subsystem segmented with expanders |
| JP2014170261A (ja) * | 2013-03-01 | 2014-09-18 | Nohmi Bosai Ltd | 警報システムおよび警報装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5509038A (en) | Multi-path data synchronizer system and method | |
| US20020199124A1 (en) | System and method for synchronizing data transfer across a clock domain boundary | |
| US20040068682A1 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
| JP2000216800A (ja) | デ―タ中継装置および方法、並びに提供媒体 | |
| JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
| US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
| JP2848800B2 (ja) | シリアルデジタル信号の標本化方法 | |
| JP2005020471A (ja) | 調歩同期式通信回路 | |
| US20080183948A1 (en) | Flash memory system with higher data transmission rate and method thereof | |
| JP2000196570A (ja) | データ伝送装置 | |
| JP2004199707A (ja) | Ｓｃｓｉバス中継装置 | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| EP1188108B1 (en) | Two clock domain pulse to pulse synchronizer | |
| JPH11168365A (ja) | スキュー補正装置 | |
| JP3330545B2 (ja) | 複数伝送線路間の遅延時間の調整装置 | |
| US6621883B1 (en) | Method and means for data detection in SCSI ultra-3 disc interface | |
| JPH0250665B2 (ja) | ||
| JP3688137B2 (ja) | マイクロコンピュータ | |
| JP2000029563A (ja) | 動作タイミング制御機能を有するシステム | |
| JP2748875B2 (ja) | クロック抽出回路 | |
| JPH08329000A (ja) | 情報処理装置 | |
| JP2003174484A (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| JPH10187275A (ja) | バス回路のクロック供給方式 | |
| JP3484660B2 (ja) | バッファメモリ容量不足検出回路 | |
| JP3483159B2 (ja) | Ｓｃｓｉバス中継装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040202 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20040420 Free format text: JAPANESE INTERMEDIATE CODE: A02 |