JPH0922829A - 誘電体キャパシタおよびその製造方法 - Google Patents

誘電体キャパシタおよびその製造方法

Info

Publication number
JPH0922829A
JPH0922829A JP7172142A JP17214295A JPH0922829A JP H0922829 A JPH0922829 A JP H0922829A JP 7172142 A JP7172142 A JP 7172142A JP 17214295 A JP17214295 A JP 17214295A JP H0922829 A JPH0922829 A JP H0922829A
Authority
JP
Japan
Prior art keywords
layer
dielectric
lower electrode
forming
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7172142A
Other languages
English (en)
Other versions
JP3929513B2 (ja
Inventor
Takashi Nakamura
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP17214295A priority Critical patent/JP3929513B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to DE69633554T priority patent/DE69633554T2/de
Priority to KR1019960706383A priority patent/KR100385446B1/ko
Priority to PCT/JP1996/001883 priority patent/WO1997003468A1/ja
Priority to CN96190228A priority patent/CN1085411C/zh
Priority to CA002197491A priority patent/CA2197491C/en
Priority to EP96922252A priority patent/EP0785579B1/en
Priority to EP04076904A priority patent/EP1467400A3/en
Publication of JPH0922829A publication Critical patent/JPH0922829A/ja
Priority to US08/812,059 priority patent/US6454914B1/en
Priority to US10/215,844 priority patent/US6693791B2/en
Priority to US10/651,435 priority patent/US6873517B2/en
Priority to US11/015,082 priority patent/US7057874B2/en
Priority to US11/279,495 priority patent/US7443649B2/en
Application granted granted Critical
Publication of JP3929513B2 publication Critical patent/JP3929513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/412—Deposition of metallic or metal-silicide materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 優れた誘電特性を示す誘電体キャパシタを提
供することを目的とする。 【構成】 シリコン基板２の上に、酸化シリコン層４、
下部電極１２、強誘電体層８、上部電極１５が設けられ
ている。下部電極１２は、酸化パラジウムによって形成
されている。また、上部電極１５も、酸化パラジウムに
よって形成されている。酸化パラジウムは、強誘電体膜
８中の酸素の透過を防止する。これにより、優れた誘電
特性を示す誘電体キャパシタを得ることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は誘電体キャパシタに関
するものであり、特にその強誘電性等の向上に関するも
のである。
【０００２】
【従来の技術】従来の強誘電体キャパシタを、図１０に
示す。シリコン基板２の上に、酸化シリコン層４が形成
されている。その上に、白金からなる下部電極６が設け
られている。下部電極６の上には、強誘電体層であるＰ
ＺＴ(PbZrXTi1-XO3)膜８が設けられ、さらにその上に
は、白金からなる上部電極１０が設けられている。この
ようにして、下部電極６、ＰＺＴ膜８、上部電極１０に
より、強誘電体キャパシタが形成される。
【０００３】なお、ここで、下部電極６として白金を用
いているのは、次のような理由によるものである。ＰＺ
Ｔ膜８は、配向膜の上に形成しなければならない。アモ
ルファス膜の上に形成すると、配向しないため強誘電性
が損なわれてしまうからである。一方、下部電極６は、
シリコン基板２から絶縁した状態で形成しなければなら
ない。このため、シリコン基板２上に酸化シリコン層４
を形成している。この酸化シリコン層４はアモルファス
である。一般に、アモルファスの上に形成した膜は無配
向膜となるが、白金はアモルファスの上においても、配
向膜となる性質を有している。このような理由から、下
部電極として白金が用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の強誘電体キャパシタには、次のような問題
点があった。
【０００５】白金は酸素やPbを透過しやすいため、強誘
電体（ＰＺＴ）内の酸素の抜け出し、経年変化および分
極反転の繰り返しによって強誘電性が低下するという問
題があった。つまり、図１１に示すように、白金の柱状
結晶の間から、強誘電体中の酸素やPbが抜け出すおそれ
があった。
【０００６】また、このような問題は高誘電率を有する
誘電体を用いたキャパシタにおいても同様に生じてい
た。
【０００７】この発明は、上記の問題点を解決して、経
年劣化および分極反転の繰り返しによる劣化の少ない強
誘電体キャパシタまたは高誘電率を有する誘電体キャパ
シタを提供することを目的とする。
【０００８】
【課題を解決するための手段】なお、この発明におい
て、「キャパシタ」とは絶縁体の両側に電極が設けられ
た構造を指すものであり、電気の蓄積に用いられると否
とにかかわらず、この構造を有するものを含む概念であ
る。
【０００９】請求項１の誘電体キャパシタは、少なくと
もWOx層、TiOx層、TaOx層、IrO2層、PtO2層、RuOx層、R
eOx層、PdOx層、OsOx層のいずれか１つの酸化層を有す
る下部電極、下部電極の上に形成され、強誘電体または
高誘電率を有する誘電体によって構成される誘電体層、
誘電体層の上に形成された上部電極、を備えている。
【００１０】請求項２の誘電体キャパシタは、酸化層の
上に、W層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd
層、Os層のいずれか１つの導電体層が形成されて下部電
極が構成されており、当該導電体層の上に強誘電体層が
形成されていることを特徴としている。
【００１１】請求項３の誘電体キャパシタは、前記下部
電極は、基板の上に形成された酸化シリコン層の上に形
成されており、前記下部電極は、前記酸化シリコン層に
接する接合層を有していることを特徴としている。
【００１２】請求項４の誘電体キャパシタは、下部電
極、下部電極の上に形成され、強誘電体または高誘電率
を有する誘電体によって構成される誘電体層、誘電体層
の上に形成され、少なくともWOx層、TiOx層、TaOx層、I
rO2層、PtO2層、RuOx層、ReOx層、PdOx層、OsOx層のい
ずれか１つの酸化層を有する上部電極、を備えている。
【００１３】請求項５の誘電体キャパシタは、前記下部
電極は、基板の上に形成された酸化シリコン層の上に形
成されており、前記下部電極は、前記酸化シリコン層に
接する接合層を有していることを特徴としている。
【００１４】請求項６の誘電体キャパシタは、少なくと
もWOx層、TiOx層、TaOx層、IrO2層、PtO2層、RuOx層、R
eOx層、PdOx層、OsOx層のいずれか１つの酸化層を有す
る下部電極、下部電極の上に形成され、強誘電体または
高誘電率を有する誘電体によって構成される誘電体層、
誘電体層の上に形成され、少なくともWOx層、TiOx層、T
aOx層、IrO2層、PtO2層、RuOx層、ReOx層、PdOx層、OsO
x層のいずれか１つの酸化層を有する上部電極、を備え
ている。
【００１５】請求項７の誘電体キャパシタは、前記酸化
層の上に、W層、Ti層、Ta層、Ir層、Pt層、Ru層、Re
層、Pd層、Os層のいずれか１つの導電体層が形成されて
下部電極が構成されており、当該導電体層の上に強誘電
体層が形成されていることを特徴としている。
【００１６】請求項８の誘電体キャパシタは、前記下部
電極は、基板の上に形成された酸化シリコン層の上に形
成されており、前記下部電極は、前記酸化シリコン層に
接する接合層を有していることを特徴としている。
【００１７】請求項９の誘電体キャパシタの製造方法
は、基板上に、スパッタリングによって、WOx層、TiOx
層、TaOx層、IrO2層、PtO2層、RuOx層、ReOx層、PdOx
層、OsOx層のいずれか１つの酸化層を下部電極として形
成するステップ、下部電極の上に強誘電体膜または高誘
電率を有する誘電体膜を誘電体層として形成するステッ
プ、誘電体層の上に上部電極を形成するステップ、を備
えている。
【００１８】請求項１０の誘電体キャパシタの製造方法
は、基板上にスパッタリングによってW層、Ti層、Ta
層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１
つのベース層を形成するステップ、前記ベース層の表面
を酸化するステップ、表面が酸化されたベース層の上に
強誘電体膜または高誘電率を有する誘電体膜を誘電体層
として形成するステップ、誘電体層の上に上部電極を形
成するステップ、を備えている。
【００１９】請求項１１の誘電体キャパシタの製造方法
は、基板上に下部電極を形成するステップ、下部電極の
上に強誘電体膜または高誘電率を有する誘電体膜を誘電
体層として形成するステップ、誘電体層の上に、スパッ
タリングによって、WOx層、TiOx層、TaOx層、IrO2層、P
tO2層、RuOx層、ReOx層、PdOx層、OsOx層のいずれか１
つの酸化層を上部電極として形成するステップ、を備え
ている。
【００２０】請求項１２の誘電体キャパシタの製造方法
は、基板上に下部電極を形成するステップ、下部電極の
上に強誘電体膜または高誘電率を有する誘電体膜を誘電
体層として形成するステップ、誘電体層の上にスパッタ
リングによってをW層、Ti層、Ta層、Ir層、Pt層、Ru
層、Re層、Pd層、Os層のいずれか１つのベース層を形成
するステップ、前記ベース層の表面を酸化するステッ
プ、を備えている。
【００２１】請求項１３の誘電体キャパシタの製造方法
は、基板上にスパッタリングによってW層、Ti層、Ta
層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１
つのベース層を層を形成するステップ、前記ベース層の
表面に、W層、Ti層、Ta層、、Ir層、Pt層、Ru層、Re
層、Pd層、Os層のいずれか１つの導電体層を形成するス
テップ、表面に薄膜導電体が形成された導電体層を酸化
するステップ、酸化処理された導電体層の上に強誘電体
膜または高誘電率を有する誘電体膜を誘電体層として形
成するステップ、誘電体層の上に上部電極を形成するス
テップ、を備えている。
【００２２】請求項１４の誘電体キャパシタの製造方法
は、酸化処理を、誘電体層を形成する際の熱処理と併用
したことを特徴としている。
【００２３】
【作用および発明の効果】請求項１の誘電体キャパシタ
は、少なくともWOx層、TiOx層、TaOx層、IrO2層、PtO2
層、RuOx層、ReOx層、PdOx層、OsOx層のいずれか１つの
酸化層を下部電極に有している。したがって、誘電体層
からの酸素の抜け出しを防止することができ、誘電特性
の経年変化を抑えることができる。
【００２４】請求項２の誘電体キャパシタは、酸化層の
上にW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd
層、Os層のいずれか１つの導電層を設け、この導電層の
上に誘電体層を設けている。したがって、リーク電流の
減少をはかることができる。
【００２５】請求項４の誘電体キャパシタは、少なくと
もWOx層、TiOx層、TaOx層、IrO2層、PtO2層、RuOx層、R
eOx層、PdOx層、OsOx層のいずれか１つの酸化層を上部
電極に有している。したがって、誘電体層からの酸素の
抜け出しを防止することができ、誘電特性の経年変化を
抑えるとができる。
【００２６】請求項６の誘電体キャパシタは、少なくと
もWOx層、TiOx層、TaOx層、IrO2層、PtO2層、RuOx層、R
eOx層、PdOx層、OsOx層のいずれか１つの酸化層を上部
電極および下部電極に有している。したがって、誘電体
層からの酸素の抜け出しを防止することができ、誘電特
性の経年変化を抑えることができる。
【００２７】請求項７の誘電体キャパシタは、酸化層の
上にW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd
層、Os層のいずれか１つの導電層を設け、この導電層の
上に誘電体層を設けている。したがって、リーク電流の
減少をはかることができる。
【００２８】すなわち、強誘電性、高誘電性の良好な誘
電体キャパシタを提供することができる。
【００２９】
【実施例】図１に、この発明の一実施例による強誘電体
キャパシタの構造を示す。シリコン基板２の上に、酸化
シリコン層４、下部電極１２、強誘電体膜（強誘電体
層）８、上部電極１５が設けられている。下部電極１２
は酸化パラジウム(PdOx)によって形成されており、上部
電極１５も酸化パラジウム(PdOx)によって形成されてい
る。
【００３０】従来例の図１１に示すように、白金は柱状
の結晶であるため、強誘電体膜８中の酸素を透過してし
まう。この実施例では、酸化パラジウムを下部電極１２
として用いている。この酸化パラジウム層１２は、柱状
結晶でないため酸素を透過しにくい。したがって、強誘
電体膜８の酸素の欠乏を防ぐことができる。上部電極１
５についても同様である。これにより、強誘電体膜８の
強誘電性が向上した。つまり、上部電極１５または下部
電極１２のいずれかを酸化パラジウムで構成すると、白
金で構成した場合に比べて残留分極Ｐｒの使用による劣
化がかなり改善されたなお、上記実施例では、下部電極
１２、上部電極１５の双方を酸化パラジウムによって形
成しているので、酸素やPbの透過を確実に防止すること
ができる。しかし、何れか一方だけでも、ある程度の効
果を得ることができる。
【００３１】上記のような強誘電体キャパシタは、たと
えば、図２に示すように、トランジスタ２４と組み合わ
せて、不揮発性メモリとして用いることができる。
【００３２】図３に、この発明の一実施例による強誘電
体キャパシタの製造工程を示す。シリコン基板２の表面
を熱酸化し、酸化シリコン層４を形成する（図３Ａ）。
ここでは、酸化シリコン層４の厚さを６００ｎｍとし
た。次に、パラジウムをターゲットとして用いて、反応
性スパッタリングにより酸化パラジウムを、酸化シリコ
ン層４の上に形成し、これを下部電極１２とする（図３
Ｂ）。ここでは、２００ｎｍの厚さに形成した。
【００３３】次に、この下部電極１２の上に、ゾルゲル
法によって、強誘電体層８としてＰＺＴ膜を形成する
（図３Ｃ）。出発原料として、Pb(CH3COO)2 3H2O,Zr(tー
OC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混合溶
液をスピンコートした後、１５０度（摂氏、以下同じ）
で乾燥させ、ドライエアー雰囲気において４００度で３
０秒の仮焼成を行った。これを５回繰り返した後、Ｏ2
雰囲気中で、７００度以上の熱処理を施した。このよう
にして、２５０ｎｍの強誘電体層８を形成した。なお、
ここでは、PbZrxTi1-xO3において、ｘを０．５２として
（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ膜を形
成している。
【００３４】さらに、強誘電体層８の上に、反応性スパ
ッタリングにより酸化パラジウムを形成し、上部電極１
５とする（図３Ｄ）。ここでは、２００ｎｍの厚さに形
成した。このようにして、強誘電体キャパシタを得るこ
とができる。
【００３５】なお、酸化パラジウムに代えて、WOx,TiO
x,TaOx,IrO2,PtO2,ReOx,RuOx,OsOxを用いてもよい。
【００３６】また、これら酸化層の上に強誘電体を形成
すると、強誘電体の配向性が損なわれる。そこで、酸化
層の上にW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、P
d層、Os層等の導電体層を設け、その上に強誘電体を形
成してもよい。さらに、このような導電体層を設けるこ
とにより、強誘電体のリークを減少させることができ
た、図４に、この発明の他の実施例による強誘電体キャ
パシタの構造を示す。この実施例では、下部電極１２と
酸化シリコン層４との間に、チタン層（５ｎｍ）を接合
層３０として設けている。一般に、酸化パラジウムと酸
化シリコンとの密着性はあまり良くない。このため、部
分的に合金層がはがれ、強誘電特性を劣化させるおそれ
がある。そこで、この実施例では、酸化シリコン層４と
密着性のよいチタン層を接合層３０として設けている。
これにより、強誘電特性を改善している。なお、チタン
層は、スパッタリングによって形成すればよい。
【００３７】なお、上記実施例では、接合層３０として
チタン層を用いたが、接合性を改善する材料であれば、
どのようなものでもよい。例えば、白金層を用いてもよ
い。
【００３８】上記各実施例では、強誘電体膜８としてＰ
ＺＴを用いているが、酸化物強誘電体であれば、どのよ
うなものを用いてもよい。たとえば、Ba4Ti3O12を用い
てもよい。
【００３９】この発明の他の実施例によるキャパシタを
図５に示す。この実施例では、強誘電体層８に代えて、
高誘電率を有する誘電体層９０を用いている。酸化シリ
コン層４の上に、酸化パラジウムの下部電極１２を設
け、その上にSrTiO3,(Sr,Ba)TiO3のペロブスカイト構造
を有する高誘電率薄膜を誘電体層９０として形成した。
この場合も、強誘電体の場合と同様、誘電性の改善が図
られた。つまり、強誘電体層について述べたことが、高
誘電率を有する誘電体層にも適用できることが明らかと
なった。
【００４０】図６に、この発明の他の実施例による強誘
電体キャパシタの構造を示す。シリコン基板２の上に、
酸化シリコン層４、下部電極１２、強誘電体膜（強誘電
体層）８、上部電極１５が設けられている。下部電極１
２は、パラジウム層１１とその上に形成された酸化パラ
ジウム層によって形成されている。また、上部電極１５
は、パラジウム層７とその上に形成された酸化パラジウ
ム層９によって形成されている。
【００４１】下部電極１２近傍の拡大図を、図７に示
す。パラジウム層１１は、柱状の結晶であるため、強誘
電体膜８中の酸素を透過してしまう。この実施例では、
パラジウム層１１の上部表面に酸化パラジウム層１３を
形成している。前述のように、この酸化パラジウム層１
３によって強誘電体膜８の酸素の欠乏を防ぐことができ
る。上部電極１５についても同様である。
【００４２】上記実施例では、下部電極１２、上部電極
１５の双方に酸化パラジウム層を形成しているので、経
年変化の少ない優れた特性の強誘電体キャパシタを得る
ことができる。なお、下部電極１２、上部電極１５の何
れか一方を、上記の構造にしても、ある程度の効果は得
られる。
【００４３】図８に、この強誘電体キャパシタの製造工
程を示す。シリコン基板２の表面を熱酸化し、酸化シリ
コン層４を形成する（図８Ａ）。ここでは、酸化シリコ
ン層４の厚さを６００ｎｍとした。次に、パラジウムを
ターゲットとして用いて、パラジウム層１１を、酸化シ
リコン層４の上に形成する（図８Ｂ）。次に、Ｏ2雰囲
気中で８００度、１分の熱処理を行い、パラジウム層１
１の表面に酸化パラジウム層１３を形成する。このパラ
ジウム層１１と酸化パラジウム層１３を、下部電極１２
とする。ここでは、下部電極を、２００ｎｍの厚さに形
成した。
【００４４】次に、この下部電極１２の上に、ゾルゲル
法によって、強誘電体層８としてＰＺＴ膜を形成する
（図８Ｃ）。出発原料として、Pb(CH3COO)2 3H2O,Zr(tー
OC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混合溶
液をスピンコートした後、１５０度（摂氏、以下同じ）
で乾燥させ、ドライエアー雰囲気において４００度で３
０秒の仮焼成を行った。これを５回繰り返した後、Ｏ2
雰囲気中で、７００度以上の熱処理を施した。このよう
にして、２５０ｎｍの強誘電体層８を形成した。なお、
ここでは、PbZrXTi1-XO3において、ｘを０．５２として
（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ膜を形
成している。
【００４５】さらに、強誘電体層８の上に、スパッタリ
ングによりパラジウム層７を形成する。次に、Ｏ2雰囲
気中で８００度、１分の熱処理を行い、パラジウム層７
の表面に酸化パラジウム層９を形成する（図８Ｄ）。こ
のパラジウム層７と酸化パラジウム層９を、上部電極１
５とする。ここでは、上部電極１５を、２００ｎｍの厚
さに形成した。このようにして、強誘電体キャパシタを
得ることができる。
【００４６】なお、この実施例についても、図４で説明
したような接合層３０を設けることが好ましい。
【００４７】また、ここで説明したパラジウムの表面を
酸化するという実施例は、強誘電体膜だけでなく前述の
高誘電率を有する誘電体膜にも適用でき、同様の効果を
得ることができる。
【００４８】上記のように、パラジウム層の表面を酸化
することにより強誘電体膜の酸素の抜け出しを防止でき
るが、表面に酸化パラジウムが形成されて、強誘電体膜
の配向性が悪くなる。これは、既に述べたように、酸化
パラジウム層１３の上に、W層、Ti層、Ta層、Ir層、Pt
層、Ru層、Re層、Pd層、Os層等の導電体層を設けること
により解決できる。しかし、次のようにして、下部電極
を形成しても解決できる。
【００４９】まず、図９に示すように、パラジウム層１
１の上に白金層８０（薄膜導電体）をごく薄く設ける。
ここでは、３０ｎｍとした。次に、この状態で熱処理を
行う。表面の白金層８０は酸素と反応しないので、酸化
されない。また、白金層８０は、薄く形成されているの
で、その下のパラジウム層１１の結晶間が酸化され、酸
化パラジウムが形成されて酸素の透過を防ぐ。したがっ
て、表面は配向性に優れたままでありながら、酸素の透
過を防ぐことのできる下部電極１２を形成することがで
きる。
【００５０】なお、このような薄膜白金層８０を形成し
たのち酸化したパラジウム層１１は、単独で下部電極１
２として使用できる。しかし、スパッタリングで形成し
た酸化パラジウム層の上に配向性の良い導電層（パラジ
ウム層、白金層等）を設けて配向性を改善した実施例に
おいての、配向性の良い導電層として用いることもでき
る。
【００５１】また、ここで説明した実施例は、強誘電体
膜だけでなく前述の高誘電率を有する誘電体膜にも適用
でき、同様の効果を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例による強誘電体キャパシタ
の構図を示す図である。
【図２】強誘電体キャパシタ２２を用いた不揮発性メモ
リを示す図である。
【図３】強誘電体キャパシタの製造工程を示す図であ
る。
【図４】接合層３０を設けた実施例を示す図である。
【図５】高誘電率を有する誘電体９０を用いた場合の実
施例を示す図である。
【図６】他の実施例による強誘電体キャパシタの構造を
示す図である。
【図７】酸化パラジウム層が酸素の抜け出しを防止する
メカニズムを示す図である。
【図８】図２２の強誘電体キャパシタの製造工程を示す
図である。
【図９】パラジウムの表面に薄膜白金を設けて酸化を行
う実施例を示す図である。
【図１０】従来の強誘電体キャパシタの構造を示す図で
ある。
【図１１】白金による下部電極６から酸素が抜け出す状
態を示す図である。
【符号の説明】
２．．．シリコン基板 ４．．．酸化シリコン層 ８．．．強誘電体層 １２．．．下部電極 １５．．．上部電極 ９０．．．高誘電率を有する誘電体層

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】少なくともWOx層、TiOx層、TaOx層、Ir
    O2、PtO2層、RuOx層、ReOx層、PdOx層、OsOx層のいずれ
    か１つの酸化層を有する下部電極、 下部電極の上に形成され、強誘電体または高誘電率を有
    する誘電体によって構成される誘電体層、 誘電体層の上に形成された上部電極、 を備えた誘電体キャパシタ。
  2. 【請求項２】請求項１の誘電体キャパシタにおいて、 前記酸化層の上に、W層、Ti層、Ta層、Ir層、Pt層、Ru
    層、Re層、Pd層、Os層のいずれか１つの導電体層が形成
    されて下部電極が構成されており、当該導電体層の上に
    強誘電体層が形成されていることを特徴とするもの。
  3. 【請求項３】請求項１または２の誘電体キャパシタにお
    いて、 前記下部電極は、基板の上に形成された酸化シリコン層
    の上に形成されており、 前記下部電極は、前記酸化シリコン層に接する接合層を
    有していることを特徴とするもの。
  4. 【請求項４】下部電極、 下部電極の上に形成され、強誘電体または高誘電率を有
    する誘電体によって構成される誘電体層、 誘電体層の上に形成され、少なくともWOx層、TiOx層、T
    aOx層、IrO2層、PtO2層、RuOx層、ReOx層、PdOx層、OsO
    x層のいずれか１つの酸化層を有する上部電極、 を備えた誘電体キャパシタ。
  5. 【請求項５】請求項４の誘電体キャパシタにおいて、 前記下部電極は、基板の上に形成された酸化シリコン層
    の上に形成されており、 前記下部電極は、前記酸化シリコン層に接する接合層を
    有していることを特徴とするもの。
  6. 【請求項６】少なくともWOx層、TiOx層、TaOx層、IrO2
    層、PtO2層、RuOx層、ReOx層、PdOx層、OsOx層のいずれ
    か１つの酸化層を有する下部電極、 下部電極の上に形成され、強誘電体または高誘電率を有
    する誘電体によって構成される誘電体層、 誘電体層の上に形成され、少なくともWOx層、TiOx層、T
    aOx層、IrO2層、PtO2層、RuOx層、ReOx層、PdOx層、OsO
    x層のいずれか１つの酸化層を有する上部電極、 を備えた誘電体キャパシタ。
  7. 【請求項７】請求項６の誘電体キャパシタにおいて、 前記酸化層の上に、W層、Ti層、Ta層、Ir層、Pt層、Ru
    層、Re層、Pd層、Os層のいずれか１つの導電体層が形成
    されて下部電極が構成されており、当該導電体層の上に
    強誘電体層が形成されていることを特徴とするもの。
  8. 【請求項８】請求項６または７の誘電体キャパシタにお
    いて、 前記下部電極は、基板の上に形成された酸化シリコン層
    の上に形成されており、 前記下部電極は、前記酸化シリコン層に接する接合層を
    有していることを特徴とするもの。
  9. 【請求項９】基板上に、スパッタリングによって、WOx
    層、TiOx層、TaOx層、IrO2層、PtO2層、RuOx層、ReOx
    層、PdOx層、OsOx層のいずれか１つの酸化層を下部電極
    として形成するステップ、 下部電極の上に強誘電体膜または高誘電率を有する誘電
    体膜を誘電体層として形成するステップ、 誘電体層の上に上部電極を形成するステップ、 を備えた誘電体キャパシタの製造方法。
  10. 【請求項１０】基板上にスパッタリングによってW層、T
    i層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のい
    ずれか１つのベース層を形成するステップ、 前記ベース層の表面を酸化するステップ、 表面が酸化されたベース層の上に強誘電体膜または高誘
    電率を有する誘電体膜を誘電体層として形成するステッ
    プ、 誘電体層の上に上部電極を形成するステップ、 を備えた誘電体キャパシタの製造方法。
  11. 【請求項１１】基板上に下部電極を形成するステップ、 下部電極の上に強誘電体膜または高誘電率を有する誘電
    体膜を誘電体層として形成するステップ、 誘電体層の上に、スパッタリングによって、WOx層、TiO
    x層、TaOx層、IrO2層、PtO2層、RuOx層、ReOx層、PdOx
    層、OsOx層のいずれか１つの酸化層を上部電極として形
    成するステップ、 を備えた誘電体キャパシタの製造方法。
  12. 【請求項１２】基板上に下部電極を形成するステップ、 下部電極の上に強誘電体膜または高誘電率を有する誘電
    体膜を誘電体層として形成するステップ、 誘電体層の上にスパッタリングによってをW層、Ti層、T
    a層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか
    １つのベース層を形成するステップ、 前記ベース層の表面を酸化するステップ、 を備えた誘電体キャパシタの製造方法。
  13. 【請求項１３】基板上にスパッタリングによってW層、T
    i層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のい
    ずれか１つのベース層を層を形成するステップ、 前記ベース層の表面に、W層、Ti層、Ta層、、Ir層、Pt
    層、Ru層、Re層、Pd層、Os層のいずれか１つの導電体層
    を形成するステップ、 表面に薄膜導電体が形成された導電体層を酸化するステ
    ップ、 酸化処理された導電体層の上に強誘電体膜または高誘電
    率を有する誘電体膜を誘電体層として形成するステッ
    プ、 誘電体層の上に上部電極を形成するステップ、 を備えた誘電体キャパシタの製造方法。
  14. 【請求項１４】請求項１０、１２または１３の誘電体キ
    ャパシタの製造方法において、 前記酸化処理は、誘電体層を形成する際の熱処理と併用
    したことを特徴とするもの。
JP17214295A 1995-07-07 1995-07-07 誘電体キャパシタおよびその製造方法 Expired - Fee Related JP3929513B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP17214295A JP3929513B2 (ja) 1995-07-07 1995-07-07 誘電体キャパシタおよびその製造方法
EP04076904A EP1467400A3 (en) 1995-07-07 1996-07-05 Capacitor
PCT/JP1996/001883 WO1997003468A1 (en) 1995-07-07 1996-07-05 Dielectric capacitor and process for preparing the same
CN96190228A CN1085411C (zh) 1995-07-07 1996-07-05 电介质电容器及其制造方法
CA002197491A CA2197491C (en) 1995-07-07 1996-07-05 Ferroelectric capacitor and method for manufacturing thereof
EP96922252A EP0785579B1 (en) 1995-07-07 1996-07-05 Dielectric capacitor and process for preparing the same
DE69633554T DE69633554T2 (de) 1995-07-07 1996-07-05 Festdielektrikumkondensator und verfahren zu seiner herstellung
KR1019960706383A KR100385446B1 (ko) 1995-07-07 1996-07-05 유전체캐패시터및그제조방법
US08/812,059 US6454914B1 (en) 1995-07-07 1997-02-20 Ferroelectric capacitor and a method for manufacturing thereof
US10/215,844 US6693791B2 (en) 1995-07-07 2002-08-08 Ferroelectric capacitor and a method for manufacturing thereof
US10/651,435 US6873517B2 (en) 1995-07-07 2003-08-29 Ferroelectric capacitor
US11/015,082 US7057874B2 (en) 1995-07-07 2004-12-16 Ferroelectric capacitor
US11/279,495 US7443649B2 (en) 1995-07-07 2006-04-12 Ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17214295A JP3929513B2 (ja) 1995-07-07 1995-07-07 誘電体キャパシタおよびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007011923A Division JP2007184623A (ja) 2007-01-22 2007-01-22 誘電体キャパシタ
JP2007011924A Division JP4255495B2 (ja) 2007-01-22 2007-01-22 誘電体キャパシタ

Publications (2)

Publication Number Publication Date
JPH0922829A true JPH0922829A (ja) 1997-01-21
JP3929513B2 JP3929513B2 (ja) 2007-06-13

Family

ID=15936351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17214295A Expired - Fee Related JP3929513B2 (ja) 1995-07-07 1995-07-07 誘電体キャパシタおよびその製造方法

Country Status (8)

Country Link
US (5) US6454914B1 (ja)
EP (2) EP1467400A3 (ja)
JP (1) JP3929513B2 (ja)
KR (1) KR100385446B1 (ja)
CN (1) CN1085411C (ja)
CA (1) CA2197491C (ja)
DE (1) DE69633554T2 (ja)
WO (1) WO1997003468A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713808B2 (en) 2001-07-13 2004-03-30 Fujitsu Limited Semiconductor capacitor with diffusion prevention layer
JP2004296929A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2005526390A (ja) * 2002-05-15 2005-09-02 レイセオン・カンパニー 薄膜キャパシタ装置用の改良された電極
JP2007184623A (ja) * 2007-01-22 2007-07-19 Rohm Co Ltd 誘電体キャパシタ
US7629636B2 (en) 2005-06-09 2009-12-08 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
WO2026013522A1 (ja) * 2024-07-12 2026-01-15 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
US6699304B1 (en) * 1997-02-24 2004-03-02 Superior Micropowders, Llc Palladium-containing particles, method and apparatus of manufacture, palladium-containing devices made therefrom
KR100434479B1 (ko) * 1997-07-10 2004-09-18 삼성전자주식회사 고집적 페로일렉트릭 플로팅게이트 램 및 그 제조방법
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
DE19929307C1 (de) 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
KR100600261B1 (ko) * 1999-12-29 2006-07-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US6214661B1 (en) * 2000-01-21 2001-04-10 Infineon Technologoies North America Corp. Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
JP4228560B2 (ja) * 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
KR100487528B1 (ko) * 2002-06-26 2005-05-03 삼성전자주식회사 피로 현상을 억제하기 위한 금속산화막을 갖는 강유전체캐패시터 및 그 제조방법
US7030463B1 (en) * 2003-10-01 2006-04-18 University Of Dayton Tuneable electromagnetic bandgap structures based on high resistivity silicon substrates
US20070069264A1 (en) * 2003-10-20 2007-03-29 Guru Subramanyam Ferroelectric varactors suitable for capacitive shunt switching and wireless sensing
US7719392B2 (en) * 2003-10-20 2010-05-18 University Of Dayton Ferroelectric varactors suitable for capacitive shunt switching
EP1678780A1 (en) * 2003-10-20 2006-07-12 University Of Dayton Ferroelectric varactors suitable for capacitive shunt switching
US7268643B2 (en) * 2004-01-28 2007-09-11 Paratek Microwave, Inc. Apparatus, system and method capable of radio frequency switching using tunable dielectric capacitors
JP4220459B2 (ja) * 2004-11-22 2009-02-04 株式会社東芝 半導体装置
US7345331B1 (en) 2005-09-23 2008-03-18 United States Of America As Represented By The Secretary Of The Navy Ferroelectric capacitor circuit for sensing hydrogen gas
US8460519B2 (en) * 2005-10-28 2013-06-11 Applied Materials Inc. Protective offset sputtering
US8454804B2 (en) * 2005-10-28 2013-06-04 Applied Materials Inc. Protective offset sputtering
US7389675B1 (en) * 2006-05-12 2008-06-24 The United States Of America As Represented By The National Aeronautics And Space Administration Miniaturized metal (metal alloy)/ PdOx/SiC hydrogen and hydrocarbon gas sensors
US8247855B2 (en) * 2006-09-12 2012-08-21 Texas Instruments Incorporated Enhanced local interconnects employing ferroelectric electrodes
US8058636B2 (en) 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
US7971171B2 (en) * 2007-07-03 2011-06-28 International Business Machines Corporation Method and system for electromigration analysis on signal wiring
US7922975B2 (en) * 2008-07-14 2011-04-12 University Of Dayton Resonant sensor capable of wireless interrogation
JP5347381B2 (ja) * 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US20100096678A1 (en) * 2008-10-20 2010-04-22 University Of Dayton Nanostructured barium strontium titanate (bst) thin-film varactors on sapphire
CN102157262B (zh) * 2011-03-10 2012-09-05 苏州大学 一种以Ta2O5薄膜为电介质膜的电容器制备方法
US9000866B2 (en) 2012-06-26 2015-04-07 University Of Dayton Varactor shunt switches with parallel capacitor architecture
RU2550090C2 (ru) * 2013-03-06 2015-05-10 Открытое Акционерное общество "Научно-исследовательский институт "Гириконд" Тонкопленочный вариконд
CN113278935B (zh) * 2021-05-07 2022-12-09 昆明贵研新材料科技有限公司 一种氧化铂电极及其制备方法和用途

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3616400A (en) * 1968-03-25 1971-10-26 Matsushita Electric Industrial Co Ltd Method of making thin film capacitor
US5214300A (en) * 1970-09-28 1993-05-25 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device
JPS4870855A (ja) * 1971-12-29 1973-09-26
US3969197A (en) * 1974-02-08 1976-07-13 Texas Instruments Incorporated Method for fabricating a thin film capacitor
DE2513858C3 (de) * 1975-03-27 1981-08-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Tantal-Dünnschichtkondensators
US4038167A (en) * 1976-02-09 1977-07-26 Corning Glass Works Method of forming a thin film capacitor
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
EP0415750B1 (en) * 1989-08-30 1994-11-09 Nec Corporation Thin-film capacitors and process for manufacturing the same
JPH0712074B2 (ja) 1990-03-01 1995-02-08 日本電気株式会社 薄膜コンデンサ及びその製造方法
DE69125323T2 (de) * 1990-07-24 1997-09-25 Semiconductor Energy Lab Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
US5142437A (en) 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
US5723361A (en) * 1991-12-13 1998-03-03 Symetrix Corporation Thin films of ABO3 with excess A-site and B-site modifiers and method of fabricating integrated circuits with same
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
JP2629586B2 (ja) * 1993-12-16 1997-07-09 日本電気株式会社 半導体デバイスおよびその製造方法
JP3461398B2 (ja) 1994-01-13 2003-10-27 ローム株式会社 誘電体キャパシタおよびその製造方法
US6052271A (en) * 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
JPH088403A (ja) * 1994-06-17 1996-01-12 Sharp Corp 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法
DE4421007A1 (de) * 1994-06-18 1995-12-21 Philips Patentverwaltung Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2755174B2 (ja) * 1994-06-21 1998-05-20 日本電気株式会社 強誘電体容量及びメモリセル構造
JP3188361B2 (ja) * 1994-06-27 2001-07-16 ペルメレック電極株式会社 クロムめっき方法
JPH08162619A (ja) * 1994-12-09 1996-06-21 Hitachi Ltd 半導体装置及びその製造方法
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713808B2 (en) 2001-07-13 2004-03-30 Fujitsu Limited Semiconductor capacitor with diffusion prevention layer
US6933156B2 (en) 2001-07-13 2005-08-23 Fujitsu Limited Semiconductor capacitor with diffusion prevention layer
JP2005526390A (ja) * 2002-05-15 2005-09-02 レイセオン・カンパニー 薄膜キャパシタ装置用の改良された電極
JP2004296929A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
US7629636B2 (en) 2005-06-09 2009-12-08 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
US7820456B2 (en) 2005-06-09 2010-10-26 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
JP2007184623A (ja) * 2007-01-22 2007-07-19 Rohm Co Ltd 誘電体キャパシタ
WO2026013522A1 (ja) * 2024-07-12 2026-01-15 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
DE69633554D1 (de) 2004-11-11
EP0785579A4 (en) 1998-10-14
US7057874B2 (en) 2006-06-06
US20020189933A1 (en) 2002-12-19
KR970703049A (ko) 1997-06-10
CA2197491A1 (en) 1997-01-30
US6693791B2 (en) 2004-02-17
US6873517B2 (en) 2005-03-29
US7443649B2 (en) 2008-10-28
EP0785579B1 (en) 2004-10-06
US20060170021A1 (en) 2006-08-03
CN1085411C (zh) 2002-05-22
KR100385446B1 (ko) 2004-09-08
EP1467400A2 (en) 2004-10-13
CN1155943A (zh) 1997-07-30
DE69633554T2 (de) 2005-10-13
CA2197491C (en) 2002-01-01
US20050098819A1 (en) 2005-05-12
EP0785579A1 (en) 1997-07-23
US20040036105A1 (en) 2004-02-26
US6454914B1 (en) 2002-09-24
EP1467400A3 (en) 2004-10-20
JP3929513B2 (ja) 2007-06-13
WO1997003468A1 (en) 1997-01-30

Similar Documents

Publication Publication Date Title
JPH0922829A (ja) 誘電体キャパシタおよびその製造方法
JP3319994B2 (ja) 半導体記憶素子
JP3452763B2 (ja) 半導体記憶装置および半導体記憶装置の製造方法
JPH09260600A (ja) 半導体メモリ素子の製造方法
JP2003068988A (ja) 強誘電膜を平坦化膜として用いる強誘電体メモリ装置およびその製造方法。
JP3461398B2 (ja) 誘電体キャパシタおよびその製造方法
JP3349612B2 (ja) 誘電体キャパシタおよびその製造方法
JPH11307736A (ja) 半導体メモリ素子の製造方法
JP3954390B2 (ja) 誘電体キャパシタ
JPH1056140A (ja) 強誘電体メモリ素子及びその製造方法
JP2002208678A (ja) 半導体装置及びその製造方法
JP3981142B2 (ja) 強誘電体キャパシタおよびその製造方法
JP4265042B2 (ja) キャパシタ
JP4255495B2 (ja) 誘電体キャパシタ
KR100288688B1 (ko) 반도체메모리소자의제조방법
JP2005505911A (ja) 超薄膜の上層を有する積層超格子材料の製造方法
JP2003243628A (ja) 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法
JP2000031399A (ja) 誘電体素子及び半導体記憶装置
JP2007184623A (ja) 誘電体キャパシタ
JP2006147774A (ja) 強誘電体メモリとその製造方法、強誘電体メモリ装置とその製造方法、及び電子機器
JP2001332704A (ja) 誘電体薄膜素子用電極、並びにその製造方法とそれを用いた誘電体薄膜素子
JP2006165238A (ja) 強誘電体メモリとその製造方法、強誘電体メモリ装置とその製造方法、及び電子機器
JP2001274347A (ja) 誘電体材料及びそれを用いた強誘電体メモリ素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

LAPS Cancellation because of no payment of annual fees