JPH0922882A - 微細半導体素子のコンタクトホールの形成方法 - Google Patents
微細半導体素子のコンタクトホールの形成方法Info
- Publication number
- JPH0922882A JPH0922882A JP8171378A JP17137896A JPH0922882A JP H0922882 A JPH0922882 A JP H0922882A JP 8171378 A JP8171378 A JP 8171378A JP 17137896 A JP17137896 A JP 17137896A JP H0922882 A JPH0922882 A JP H0922882A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- contact hole
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 微細コンタクトホール内に絶縁スペーサ形成
時下部絶縁層が損傷されることを防止するとともにコン
タクトホール側壁への導体間の接続を防止する。 【解決手段】 半導体基板２１を供給する工程と、半導
体基板２１上に第１絶縁膜２２を形成する工程と、第１
絶縁膜２２の所定部位を除去して半導体基板２１を露出
させる開口部を形成する工程と、全体構造の上部に第２
絶縁膜２４を形成するが、開口部の側壁に形成される第
２絶縁膜２４の厚さが第１絶縁膜２２上に形成される第
２絶縁膜２４の厚さより薄く形成する工程と、半導体基
板２１の所定部位が露出されるように第２絶縁膜２４を
非等方性蝕刻して開口部の側壁に絶縁膜スペーサ２４”
を形成する工程とを有する。
時下部絶縁層が損傷されることを防止するとともにコン
タクトホール側壁への導体間の接続を防止する。 【解決手段】 半導体基板２１を供給する工程と、半導
体基板２１上に第１絶縁膜２２を形成する工程と、第１
絶縁膜２２の所定部位を除去して半導体基板２１を露出
させる開口部を形成する工程と、全体構造の上部に第２
絶縁膜２４を形成するが、開口部の側壁に形成される第
２絶縁膜２４の厚さが第１絶縁膜２２上に形成される第
２絶縁膜２４の厚さより薄く形成する工程と、半導体基
板２１の所定部位が露出されるように第２絶縁膜２４を
非等方性蝕刻して開口部の側壁に絶縁膜スペーサ２４”
を形成する工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子製造工程
中コンタクトホール形成方法に関するもので、特に微細
コンタクトホール内に絶縁スペーサ形成時下部絶縁層が
損傷されることを防止するための微細半導体素子のコン
タクトホール形成方法に関するものである。
中コンタクトホール形成方法に関するもので、特に微細
コンタクトホール内に絶縁スペーサ形成時下部絶縁層が
損傷されることを防止するための微細半導体素子のコン
タクトホール形成方法に関するものである。
【０００２】
【従来の技術】半導体素子の集積度が大きくなることに
よりコンタクトホール形成がだんだんかたくなってい
る。これにより内部導体間の絶縁を効果的に維持しなが
ら接続する部分だけを開けて（ｏｐｅｎ）やる微細コン
タクトホールを形成するために１次に幅が大きいコンタ
クトホールを形成した後、前記コンタクトホールの側壁
に絶縁スペーサを形成してコンタクトホールによる導体
間の短絡を防止する方法が広く利用されている。
よりコンタクトホール形成がだんだんかたくなってい
る。これにより内部導体間の絶縁を効果的に維持しなが
ら接続する部分だけを開けて（ｏｐｅｎ）やる微細コン
タクトホールを形成するために１次に幅が大きいコンタ
クトホールを形成した後、前記コンタクトホールの側壁
に絶縁スペーサを形成してコンタクトホールによる導体
間の短絡を防止する方法が広く利用されている。
【０００３】図３（ａ）（ｂ）は従来の方法によるコン
タクトホール形成の過程を示す断面図で、これを通じて
従来技術を概略的に考察してみると次の通りである。
タクトホール形成の過程を示す断面図で、これを通じて
従来技術を概略的に考察してみると次の通りである。
【０００４】図３（ａ）はシリコン基板１１に図示しな
い他の素子及び配線を形成した後、絶縁膜１２を形成す
る。この後、フォトリソグラフィ（ｐｈｏｔｏ ｌｉｔ
ｈｏｇｒａｐｈｙ）工程を通じてコンタクトホールマス
クを形成し、これを蝕刻マスクとして利用して異方性乾
式蝕刻法により素子及び配線と接続される部分の絶縁膜
１２を除去して、既に形成された活性領域１０を露出さ
せた後、フォトレジストを除去して、スペーサ形成用酸
化膜１３を蒸着した状態の断面図である。
い他の素子及び配線を形成した後、絶縁膜１２を形成す
る。この後、フォトリソグラフィ（ｐｈｏｔｏ ｌｉｔ
ｈｏｇｒａｐｈｙ）工程を通じてコンタクトホールマス
クを形成し、これを蝕刻マスクとして利用して異方性乾
式蝕刻法により素子及び配線と接続される部分の絶縁膜
１２を除去して、既に形成された活性領域１０を露出さ
せた後、フォトレジストを除去して、スペーサ形成用酸
化膜１３を蒸着した状態の断面図である。
【０００５】次に、図３（ｂ）に示すように、スペーサ
形成用酸化膜１３をブランケットに上記コンタクトホー
ル内部の活性領域１０が完全に露出されるまで異方性蝕
刻して、絶縁スペーサ１３’を形成した状態の断面図
で、図３（ｂ）の符号１２’はスペーサ形成のための蝕
刻時絶縁膜１２の一部が損傷されることを示している。
形成用酸化膜１３をブランケットに上記コンタクトホー
ル内部の活性領域１０が完全に露出されるまで異方性蝕
刻して、絶縁スペーサ１３’を形成した状態の断面図
で、図３（ｂ）の符号１２’はスペーサ形成のための蝕
刻時絶縁膜１２の一部が損傷されることを示している。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来方法においては、コンタクトホール内の絶縁スペ
ーサ形成時に、要求される過度蝕刻過程で下部の絶縁膜
が蝕刻されることとなる。これにより、コンタクトの形
成のための後続工程時、導体間の所望しない接続の発生
の憂慮が高い。
た従来方法においては、コンタクトホール内の絶縁スペ
ーサ形成時に、要求される過度蝕刻過程で下部の絶縁膜
が蝕刻されることとなる。これにより、コンタクトの形
成のための後続工程時、導体間の所望しない接続の発生
の憂慮が高い。
【０００７】従って、上記したような従来技術の問題点
を解決するために案出された本発明は、微細コンタクト
ホール内に絶縁スペーサ形成時下部絶縁層が損傷される
ことを防止するための微細半導体素子のコンタクトホー
ル形成方法を提供することにその目的がある。
を解決するために案出された本発明は、微細コンタクト
ホール内に絶縁スペーサ形成時下部絶縁層が損傷される
ことを防止するための微細半導体素子のコンタクトホー
ル形成方法を提供することにその目的がある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体素子のコンタクトホールの形成方法
において、半導体基板を供給する工程と、前記半導体基
板上に第１絶縁膜を形成する工程と、前記第１絶縁膜の
所定部位を除去して前記半導体基板を露出させる開口部
を形成する工程と、全体構造の上部に第２絶縁膜を形成
するが、開口部の側壁に形成される前記第２絶縁膜の厚
さが前記第１絶縁膜上に形成される前記第２絶縁膜の厚
さより薄く形成する工程と、前記半導体基板の所定部位
が露出されるように前記第２絶縁膜を非等方性蝕刻して
前記開口部の側壁に絶縁膜スペーサを形成する工程とを
有することを特徴とする。
に本発明は、半導体素子のコンタクトホールの形成方法
において、半導体基板を供給する工程と、前記半導体基
板上に第１絶縁膜を形成する工程と、前記第１絶縁膜の
所定部位を除去して前記半導体基板を露出させる開口部
を形成する工程と、全体構造の上部に第２絶縁膜を形成
するが、開口部の側壁に形成される前記第２絶縁膜の厚
さが前記第１絶縁膜上に形成される前記第２絶縁膜の厚
さより薄く形成する工程と、前記半導体基板の所定部位
が露出されるように前記第２絶縁膜を非等方性蝕刻して
前記開口部の側壁に絶縁膜スペーサを形成する工程とを
有することを特徴とする。
【０００９】又は、上記目的を達成するために本発明
は、半導体素子のコンタクトホール形成方法において、
半導体基板を供給する工程と、前記半導体基板上に第１
絶縁膜を形成する工程と、前記第１絶縁膜上に均一な厚
さの第２絶縁膜を形成する工程と、前記第１及び第２絶
縁膜の所定部位を除去して前記半導体基板を露出させる
開口部を形成する工程と、全体構造の上部に均一な厚さ
の第３絶縁膜を形成する工程と、前記半導体基板の所定
部位が露出されるように前記第３絶縁膜を非等方性蝕刻
して前記開口部の側壁に絶縁膜スペーサを形成する工程
とを有することを特徴とする。
は、半導体素子のコンタクトホール形成方法において、
半導体基板を供給する工程と、前記半導体基板上に第１
絶縁膜を形成する工程と、前記第１絶縁膜上に均一な厚
さの第２絶縁膜を形成する工程と、前記第１及び第２絶
縁膜の所定部位を除去して前記半導体基板を露出させる
開口部を形成する工程と、全体構造の上部に均一な厚さ
の第３絶縁膜を形成する工程と、前記半導体基板の所定
部位が露出されるように前記第３絶縁膜を非等方性蝕刻
して前記開口部の側壁に絶縁膜スペーサを形成する工程
とを有することを特徴とする。
【００１０】
【発明の実施の形態】以下、添付された図１、図２を参
照して本発明の実施形態を詳述する。図１（ａ）（ｂ）
は本発明の一実施形態によるコンタクトホール形成過程
を示す断面図で、先ず、図１（ａ）に示すように、シリ
コン基板２１に図示しない他の素子及び配線を形成した
後、絶縁膜２２を形成して後続工程により形成されるコ
ンタクトホールと上記コンタクトホールを介して接続さ
れる既に形成された素子及び配線を絶縁する。
照して本発明の実施形態を詳述する。図１（ａ）（ｂ）
は本発明の一実施形態によるコンタクトホール形成過程
を示す断面図で、先ず、図１（ａ）に示すように、シリ
コン基板２１に図示しない他の素子及び配線を形成した
後、絶縁膜２２を形成して後続工程により形成されるコ
ンタクトホールと上記コンタクトホールを介して接続さ
れる既に形成された素子及び配線を絶縁する。
【００１１】続いて、フォトリソグラフィ（ｐｈｏｔｏ
ｌｉｔｈｏｇｒａｐｈｙ）工程を通じてコンタクトホ
ールマスクを形成した後、これを蝕刻マスクとして利用
して異方性乾式蝕刻法により素子及び配線と接続される
部分の絶縁膜２２を除去して、既に形成された活性領域
２０を露出させる。この時、絶縁膜２２は通常の酸化
膜、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔ
ｅ ｇｌａｓｓ）膜、ＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉ
ｃａｔｅ ｇｌａｓｓ）膜又は上記列記した酸化膜の組
合により形成される。
ｌｉｔｈｏｇｒａｐｈｙ）工程を通じてコンタクトホ
ールマスクを形成した後、これを蝕刻マスクとして利用
して異方性乾式蝕刻法により素子及び配線と接続される
部分の絶縁膜２２を除去して、既に形成された活性領域
２０を露出させる。この時、絶縁膜２２は通常の酸化
膜、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔ
ｅ ｇｌａｓｓ）膜、ＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉ
ｃａｔｅ ｇｌａｓｓ）膜又は上記列記した酸化膜の組
合により形成される。
【００１２】次いで、通常のプラズマフォトレジスト蝕
刻法及び湿式フォトレジスト蝕刻法によりフォトレジス
トを除去して、スペーサ形成用酸化膜２４を蒸着する。
この時、スペーサ形成用酸化膜２４は絶縁膜２２の上で
は相対的に厚くてコンタクトホール内の絶縁膜２２の側
壁とシリコン基板２１の活性領域２０又は他の素子の導
体部分に接続される部分では相対的に薄く形成されるよ
うにする。
刻法及び湿式フォトレジスト蝕刻法によりフォトレジス
トを除去して、スペーサ形成用酸化膜２４を蒸着する。
この時、スペーサ形成用酸化膜２４は絶縁膜２２の上で
は相対的に厚くてコンタクトホール内の絶縁膜２２の側
壁とシリコン基板２１の活性領域２０又は他の素子の導
体部分に接続される部分では相対的に薄く形成されるよ
うにする。
【００１３】スペーサ形成用絶縁膜２４は次の表１に示
すように各々異なる工程条件を有する各々別個の蒸着工
程によりＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏ
ｘｉｄｅ）、ＭＴＯ（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔ
ｕｅｒ Ｏｘｉｄｅ）、ＬＰＴＥＯＳ（Ｌｏｗ Ｐｒｅ
ｓｓｕｒ ＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａ
ｎｅ））の各酸化膜を形成することができる。
すように各々異なる工程条件を有する各々別個の蒸着工
程によりＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏ
ｘｉｄｅ）、ＭＴＯ（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔ
ｕｅｒ Ｏｘｉｄｅ）、ＬＰＴＥＯＳ（Ｌｏｗ Ｐｒｅ
ｓｓｕｒ ＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａ
ｎｅ））の各酸化膜を形成することができる。
【００１４】
【表１】
【００１５】ただし、ＴＥＯＳはＳｉ（ＯＣ2Ｈ5）4を
表す。
表す。
【００１６】次いで、図１（ｂ）に示すように、スペー
サ形成用酸化膜２４をブランキットにコンタクトホール
内部の活性領域２０が完全に露出されるまで異方性蝕刻
する。この時、絶縁膜２２上部にはスペーサ用酸化膜の
一部２４’が残留したり下部の絶縁膜２２が蝕刻された
りしても消耗される絶縁膜の厚さが非常に小さくて絶縁
膜により保護を受けている素子及び導体が露出されなく
て充分な厚さの絶縁膜２２により絶縁状態にあるように
なる。また、コンタクトホール内部も絶縁スペーサ２
４”によりコンタクト形成のための導体蒸着等、後続工
程によっても絶縁膜２２により保護されている素子及び
導体がコンタクトホールの側壁に所望しない接続が生じ
ることを防止できることになる。
サ形成用酸化膜２４をブランキットにコンタクトホール
内部の活性領域２０が完全に露出されるまで異方性蝕刻
する。この時、絶縁膜２２上部にはスペーサ用酸化膜の
一部２４’が残留したり下部の絶縁膜２２が蝕刻された
りしても消耗される絶縁膜の厚さが非常に小さくて絶縁
膜により保護を受けている素子及び導体が露出されなく
て充分な厚さの絶縁膜２２により絶縁状態にあるように
なる。また、コンタクトホール内部も絶縁スペーサ２
４”によりコンタクト形成のための導体蒸着等、後続工
程によっても絶縁膜２２により保護されている素子及び
導体がコンタクトホールの側壁に所望しない接続が生じ
ることを防止できることになる。
【００１７】一方、図２（ａ）（ｂ）は本発明の異なる
実施形態によるコンタクトホール形成過程を示す断面図
で、先ず、図２（ａ）に示すように、シリコン基板３１
に図示しない他の素子及び配線を形成する。その後、絶
縁膜３２を形成するとともに、この絶縁膜３２の上に酸
化膜３５を形成した後、フォトリソグラフィ（ｐｈｏｔ
ｏ ｌｉｔｈｏｇｒａｐｈｙ）工程を通じてコンタクト
ホールマスクを形成し、これを蝕刻マスクとして利用し
て異方性乾式蝕刻法により素子及び配線と接続される部
分の絶縁膜３２、酸化膜３５を除去して、既に形成され
た活性領域３０を露出されるコンタクトホールを形成す
る。この時、絶縁膜３２は通常の酸化膜、ＢＰＳＧ膜、
ＰＳＧ膜又は上記列記した酸化膜の組合により生成され
る。
実施形態によるコンタクトホール形成過程を示す断面図
で、先ず、図２（ａ）に示すように、シリコン基板３１
に図示しない他の素子及び配線を形成する。その後、絶
縁膜３２を形成するとともに、この絶縁膜３２の上に酸
化膜３５を形成した後、フォトリソグラフィ（ｐｈｏｔ
ｏ ｌｉｔｈｏｇｒａｐｈｙ）工程を通じてコンタクト
ホールマスクを形成し、これを蝕刻マスクとして利用し
て異方性乾式蝕刻法により素子及び配線と接続される部
分の絶縁膜３２、酸化膜３５を除去して、既に形成され
た活性領域３０を露出されるコンタクトホールを形成す
る。この時、絶縁膜３２は通常の酸化膜、ＢＰＳＧ膜、
ＰＳＧ膜又は上記列記した酸化膜の組合により生成され
る。
【００１８】次いで、通常のプラズマフォトレジスト蝕
刻法及び湿式フォトレジスト蝕刻法によりフォトレジス
トを除去して、均一な厚さを有るスペーサ形成用酸化膜
３６を次の工程条件下で蒸着する。
刻法及び湿式フォトレジスト蝕刻法によりフォトレジス
トを除去して、均一な厚さを有るスペーサ形成用酸化膜
３６を次の工程条件下で蒸着する。
【００１９】 温度：８００〜９５０℃ 圧力：０．１〜４．０Ｔｏｒｒ ソースガス：ＳｉＨ2Ｃｌ2（ｄｉｃｈｌｏｒｏｓ，ｌａ
ｎｅ）＋Ｎ2Ｏ ガス量：６０ｓｃｃｍ：６０ｓｃｃｍ ガスの比率：１：１０ この時、絶縁膜３２の上に酸化膜を形成することによ
り、全体的に絶縁層が絶縁膜３２の上では相対的に厚く
てコンタクトホール内の絶縁膜３２の側壁とシリコン基
板３１の活性領域３０又は他の素子の導体部分に接続さ
れる部分では相対的に薄く形成される。
ｎｅ）＋Ｎ2Ｏ ガス量：６０ｓｃｃｍ：６０ｓｃｃｍ ガスの比率：１：１０ この時、絶縁膜３２の上に酸化膜を形成することによ
り、全体的に絶縁層が絶縁膜３２の上では相対的に厚く
てコンタクトホール内の絶縁膜３２の側壁とシリコン基
板３１の活性領域３０又は他の素子の導体部分に接続さ
れる部分では相対的に薄く形成される。
【００２０】次いで、図２（ｂ）に示すように、スペー
サ形成用酸化膜３６、酸化膜３５を異方性蝕刻法により
蝕刻して絶縁スペーサ３６’を形成する。この時、絶縁
膜３２の上部には酸化膜３５の一部３５’が残留して下
部の絶縁膜３２は損失なき残留酸化膜３５’により保護
されることになる。また、コンタクトホール内部も絶縁
スペーサ３６’によりコンタクト形成のための導体蒸着
等の後続工程によっても、絶縁膜３２により保護されて
いる素子及び導体がコンタクトホールの側壁に所望しな
い接続が生じることを防止できることになる。
サ形成用酸化膜３６、酸化膜３５を異方性蝕刻法により
蝕刻して絶縁スペーサ３６’を形成する。この時、絶縁
膜３２の上部には酸化膜３５の一部３５’が残留して下
部の絶縁膜３２は損失なき残留酸化膜３５’により保護
されることになる。また、コンタクトホール内部も絶縁
スペーサ３６’によりコンタクト形成のための導体蒸着
等の後続工程によっても、絶縁膜３２により保護されて
いる素子及び導体がコンタクトホールの側壁に所望しな
い接続が生じることを防止できることになる。
【００２１】上記のように構成した本発明においては、
スペーサ形成用絶縁膜２４，３６を段差部被覆特性（ｓ
ｔｅｐ ｃｏｖｅｒａｇｅ）が脆弱するように形成した
後、異方性蝕刻により絶縁スペーサ２４”，３６’を形
成することにより、微細コンタクトホール内に絶縁スペ
ーサ形成時下部絶縁層が損傷されることを防止する。ま
た、コンタクトホール側壁への所望しない導体間の接続
を防止できる。
スペーサ形成用絶縁膜２４，３６を段差部被覆特性（ｓ
ｔｅｐ ｃｏｖｅｒａｇｅ）が脆弱するように形成した
後、異方性蝕刻により絶縁スペーサ２４”，３６’を形
成することにより、微細コンタクトホール内に絶縁スペ
ーサ形成時下部絶縁層が損傷されることを防止する。ま
た、コンタクトホール側壁への所望しない導体間の接続
を防止できる。
【図１】 本発明の一実施形態によるコンタクトホール
形成過程を示めす断面図である。
形成過程を示めす断面図である。
【図２】 本発明の異なる実施形態によるコンタクトホ
ール形成過程を示めす断面図である。
ール形成過程を示めす断面図である。
【図３】 従来の方法によるコンタクトホール形成過程
を示めす断面図である。
を示めす断面図である。
１０…活性領域、２１，３１…シリコン基板、２２，３
２…絶縁膜、２４，３６…スペーサ形成用酸化膜、２
４”…絶縁スペーサ、３５…酸化膜、３６’…絶縁スペ
ーサ。
２…絶縁膜、２４，３６…スペーサ形成用酸化膜、２
４”…絶縁スペーサ、３５…酸化膜、３６’…絶縁スペ
ーサ。
フロントページの続き (72)発明者 バク ソンウク 大韓民国 467−860 キョウンキド イチ ヨンクン ブバリュブ アミ−リ サン 136−１ ヒュンダイ エレクトロニクス インダストリイズ カンパニー リミテ ッド内
Claims (8)
- 【請求項１】 半導体素子のコンタクトホールの形成方
法において、 半導体基板を供給する工程と、 前記半導体基板上に第１絶縁膜を形成する工程と、 前記第１絶縁膜の所定部位を除去して前記半導体基板を
露出させる開口部を形成する工程と、 全体構造の上部に第２絶縁膜を形成するが、開口部の側
壁に形成される前記第２絶縁膜の厚さが前記第１絶縁膜
上に形成される前記第２絶縁膜の厚さより薄く形成する
工程と、 前記半導体基板の所定部位が露出されるように前記第２
絶縁膜を非等方性蝕刻して前記開口部の側壁に絶縁膜ス
ペーサを形成する工程とを有することを特徴とする微細
半導体素子のコンタクトホール形成方法。 - 【請求項２】 前記請求項１に記載の微細半導体素子の
コンタクトホール形成方法において、前記第２絶縁膜を
０．１〜４．０Ｔｏｒｒで形成することを特徴とする微
細半導体素子のコンタクトホール形成方法。 - 【請求項３】 前記請求項２に記載の微細半導体素子の
コンタクトホール形成方法において、前記第２絶縁膜を
ＳｉＨ4及びＯ2ガスを使用して３００〜５００℃で形成
する工程を有することを特徴とする微細半導体素子のコ
ンタクトホール形成方法。 - 【請求項４】 前記請求項２に記載の微細半導体素子の
コンタクトホール形成方法において、前記第２絶縁膜を
ＳｉＨ4及びＮ2Ｏガスを使用して７００〜９００℃で形
成する工程を有することを特徴とする微細半導体素子の
コンタクトホール形成方法。 - 【請求項５】 前記請求項２に記載の微細半導体素子の
コンタクトホール形成方法において、第２絶縁膜をＳｉ
（ＯＣ2Ｈ5）4及びＮ2Ｏガスを使用して６００〜８００
℃で形成する工程を有することを特徴とする微細半導体
素子のコンタクトホール形成方法。 - 【請求項６】 半導体素子のコンタクトホール形成方法
において、 半導体基板を供給する工程と、 前記半導体基板上に第１絶縁膜を形成する工程と、 前記第１絶縁膜上に均一な厚さの第２絶縁膜を形成する
工程と、 前記第１及び第２絶縁膜の所定部位を除去して前記半導
体基板を露出させる開口部を形成する工程と、 全体構造の上部に均一な厚さの第３絶縁膜を形成する工
程と、 前記半導体基板の所定部位が露出されるまで前記第３絶
縁膜を非等方性蝕刻して前記開口部の側壁に絶縁膜スペ
ーサを形成する工程とを有することを特徴とする微細半
導体素子のコンタクトホール形成方法。 - 【請求項７】 前記請求項６に記載の微細半導体素子の
コンタクトホール形成方法において、前記第３絶縁膜を
０．１〜４．０Ｔｏｒｒで形成することを特徴とする微
細半導体素子のコンタクトホール形成方法。 - 【請求項８】 前記請求項７に記載の微細半導体素子の
コンタクトホール形成方法において、前記第３絶縁膜を
ＳｉＨ2Ｃｌ2及びＮ2Ｏガスを使用して８００〜９５０
℃で形成する工程を有することを特徴とする微細半導体
素子のコンタクトホール形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P19157 | 1995-06-30 | ||
| KR1019950019157A KR100190381B1 (ko) | 1995-06-30 | 1995-06-30 | 미세반도체소자의콘택홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922882A true JPH0922882A (ja) | 1997-01-21 |
| JP3170458B2 JP3170458B2 (ja) | 2001-05-28 |
Family
ID=19419500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17137896A Expired - Fee Related JP3170458B2 (ja) | 1995-06-30 | 1996-07-01 | 微細半導体素子のコンタクトホールの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3170458B2 (ja) |
| KR (1) | KR100190381B1 (ja) |
| CN (1) | CN1146070A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038283A (ko) * | 2002-10-31 | 2004-05-08 | 아남반도체 주식회사 | 반도체 소자의 콘텍 및 비아 홀 플러그 형성방법 |
| US9923120B2 (en) | 2015-09-26 | 2018-03-20 | Nichia Corporation | Semiconductor light emitting element and method of producing the same |
| US10438845B2 (en) | 2018-03-02 | 2019-10-08 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
-
1995
- 1995-06-30 KR KR1019950019157A patent/KR100190381B1/ko not_active Expired - Fee Related
-
1996
- 1996-06-30 CN CN96110443A patent/CN1146070A/zh active Pending
- 1996-07-01 JP JP17137896A patent/JP3170458B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038283A (ko) * | 2002-10-31 | 2004-05-08 | 아남반도체 주식회사 | 반도체 소자의 콘텍 및 비아 홀 플러그 형성방법 |
| US9923120B2 (en) | 2015-09-26 | 2018-03-20 | Nichia Corporation | Semiconductor light emitting element and method of producing the same |
| US10424693B2 (en) | 2015-09-26 | 2019-09-24 | Nichia Corporation | Semiconductor light emitting element having first semiconductor layer and holes through second semiconductor layer to expose the first semiconductor layer |
| US10438845B2 (en) | 2018-03-02 | 2019-10-08 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3170458B2 (ja) | 2001-05-28 |
| KR100190381B1 (ko) | 1999-06-01 |
| CN1146070A (zh) | 1997-03-26 |
| KR970003530A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2956571B2 (ja) | 半導体装置 | |
| JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| JP2002033390A (ja) | ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法 | |
| GB2216336A (en) | Forming insulating layers on substrates | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| KR20000035246A (ko) | 반도체 구조물의 제조 방법 | |
| JPH08195384A (ja) | 半導体装置の製造方法 | |
| JP3170458B2 (ja) | 微細半導体素子のコンタクトホールの形成方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2745216B2 (ja) | 半導体素子のタングステンプラグ形成方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| KR100244426B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| JP2002016134A (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| KR100585082B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2000353740A (ja) | 層間絶縁膜の形成方法、及び半導体装置 | |
| JPS6310898B2 (ja) | ||
| JP2001185616A (ja) | 半導体装置及びその製造方法 | |
| JPS5831731B2 (ja) | 配線形成方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPH0570938B2 (ja) | ||
| KR100347245B1 (ko) | 텅스텐플러그제조방법 | |
| JPH09321141A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |