JPH0922964A - マイクロ波回路基板 - Google Patents

Abstract

(57)【要約】 【解決手段】 基板１Ａとして熱伝導性の高い部材、例
えば窒化アルミニウムを用い、その基板１Ａに、取り付
けすべき半導体デバイス４の厚みとほぼ同等の深さのキ
ャビティ５Ａと、そのキャビティ面と前記基板裏面の接
地面２０とを電気的に接続するスルーホール２１とを設
けたものである。 【効果】 基板自体が放熱用ヒートシンク部材となり、
高電力半導体デバイス４に必要な放熱用ヒートシンク部
材及び基板に必要な放熱用ヒートシンク部材を不要と
し、実装回路基板が軽量化及び小型化される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、基板として熱伝
導性の高い部材を用いたマイクロ波回路基板に関するも
のである。

【０００２】

【従来の技術】従来のマイクロ波回路基板について図１
１、図１２及び図１３を参照しながら説明する。図１１
は、従来のマイクロ波回路基板の実装状態の断面を示す
斜視図である。

【０００３】図１１において、１はアルミナ（セラミッ
ク）基板、２はマイクロストリップラインであって高周
波信号を伝達する線路（ＲＦパターン）、３は後述する
半導体デバイスを動作させるために必要な電源または制
御信号を供給する線路（デバイス電源用パターン）であ
る。また、４は実装された半導体デバイス、５は半導体
デバイス放熱用ヒートシンク部材設置用の貫通キャビテ
ィである。高電力の半導体デバイス４の場合、アルミナ
導性が悪いため、デバイス放熱用ヒートシンク部材６に
半田等で接合している。

【０００４】また、７は基板１の裏面に施された接地面
パターン、８は基板１全体を冷却するために接合された
基板放熱用ヒートシンク部材である。なお、上記デバイ
ス放熱用ヒートシンク部材６は基板放熱用ヒートシンク
部材に接合しているか若しくは一体の同一部材の場合も
ある。９は半導体デバイス４とマイクロストリップライ
ン２あるいはデバイス電源用パターン３とを接続するワ
イヤーもしくはリボンである。

【０００５】図１１に示すように、従来のマイクロ波回
路基板は、アルミナ基板１上に導体層によりマイクロス
トリップライン２、デバイス電源用パターン３、チップ
部品取付パターン（図示せず）を施している。また、ア
ルミナ基板１には、半導体デバイス４の取付のための貫
通キャビティ５が設けられ、その中にデバイス放熱用ヒ
ートシンク部材６を取り付け、このデバイス放熱用ヒー
トシンク部材６に半田等で接合して半導体デバイス４を
取り付ける。さらに、この半導体デバイス４をワイヤー
ボンディングあるいはリボンボンディングでマイクロス
トリップライン２等と接続しているものである。

【０００６】図１２は、従来の他のマイクロ波回路基板
の実装状態の断面を示す斜視図である。同図において、
１ａ〜１ｄと１０ａ〜１０ｃは交互に積層されたアルミ
ナ基板と導体回路層であり、導体回路層１０ａはＲＦ接
地面となるパターンである。１１は半導体デバイス４の
電源・制御信号等を下層へ供給する表層のパターン、１
２は下層からの電源・制御信号等をデバイスへ供給する
ための表層のパターンである。１３は全面メタライズさ
れた接地面である。

【０００７】また、１４はＲＦグランド面１０ａと接地
面１３とを電気的に接続するためのスルーホール、１５
は各層に施された導体回路層１０ａ〜１０ｃと表面パタ
ーンとを接続し電源・制御信号をやりとりするためのス
ルーホールである。

【０００８】図１２に示すように、従来の他のマイクロ
波回路基板は、実装密度をあげ、更に小型化にする為
に、アルミナ基板１ａ〜１ｄと導体回路層１０ａ〜１０
ｃとを交互に積層して多層構造としたものである。

【０００９】第一層であるアルミナ基板１ａの表面にマ
イクロストリップライン２、下層と電源・制御信号等を
やりとりするパターン１１、１２、チップ部品取付パタ
ーン（図示せず）を施し、半導体デバイス４等の電源ま
たは制御信号を下層に施されたパターンよりスルーホー
ル１５を介して表面層へ供給する。また、多層基板に
は、半導体デバイス４の取付のための貫通キャビティ５
が設けられ、その中にデバイス放熱用ヒートシンク部材
６を取り付け、このデバイス放熱用ヒートシンク部材６
に半田等で接合して半導体デバイス４を取り付ける。さ
らに、この半導体デバイス４をワイヤーボンディングあ
るいはリボンボンディングでマイクロストリップライン
２等と接続しているものである。

【００１０】図１３（ａ）及び（ｂ）は、ソースドライ
ブ方式のＦＥＴの簡単な回路図及び構成図である。同図
（ｂ）において、１はアルミナ（セラミック）基板、５
はデバイス設置位置に施された貫通キャビティ（貫通
穴）、６はデバイス放熱用ヒートシンク部材、８は基板
放熱用ヒートシンク部材、９はリボンワイヤー、１６は
チップ部品（コンデンサ）、１７はチップ部品１６に半
田等で接続された高電力高周波の半導体デバイスであ
る。

【００１１】同図（ａ）に示すように、ソースにコンデ
ンサを付加することによりゲート−ソース間の電圧を制
御しＦＥＴを動作させるものであり、使用するＦＥＴの
ブレークダウン電圧が低い場合に有効である。実装では
ＦＥＴのソース（グランド）面にチップコンデンサ１６
を接続して回路を構成している。

【００１２】

【発明が解決しようとする課題】上述したような従来の
マイクロ波回路基板では、デバイス放熱用ヒートシンク
部材６と、基板放熱用ヒートシンク部材８の存在により
軽量化及び小型化を図るのが困難であるという問題点が
あった。

【００１３】また、従来のマイクロ波回路基板では、高
電力高周波の半導体デバイス４がデバイス放熱用ヒート
シンク部材６と共に貫通キャビティ５に配置されるた
め、基板接地面とデバイス接地面とで大きなバャップを
生じ、高電力高周波の半導体デバイスの特性が劣化する
という問題点があった。

【００１４】また、多層構造基板を用いる従来の他のマ
イクロ波回路基板においても、貫通キャビティ５が存在
するため下層のパターン配置や構成が制限を受けるとい
う問題点があった。

【００１５】さらに、ＦＥＴ等のパワーデバイスのドラ
イブ方式の一つ、ソースドライブを施すために、ＦＥＴ
ソース面にチップ部品等のコンデンサ１６を接合して実
現し、チップ部品を介して放熱を行うため、放熱あるい
は強度等の上で問題点があった。

【００１６】本発明は、上記のような問題点を解決する
ためになされたもので、マイクロ波回路の実装基板を小
型・軽量化し、更に多層構造により表層の実装密度及
び、ＲＦ整合回路のパターン製作の自由度をあげ、下層
パターンの配置を簡単にし、高周波体特性の劣化を少な
くし、また高熱伝導基板の誘電率を利用してＦＥＴ等の
パワーデバイスのソースドライブ方式を構成できるマイ
クロ波回路基板を得ることを目的とする。

【００１７】

【課題を解決するための手段】この発明に係るマイクロ
波回路基板は、基板として熱伝導性の高い部材を用い、
その基板に、取り付けすべき半導体デバイスの厚みとほ
ぼ同等の深さのキャビティと、そのキャビティ面と前記
基板面とを電気的に接続するスルーホールとを設けたも
のである。

【００１８】また、この発明に係るマイクロ波回路基板
は、前記スルーホールが、前記キャビティの表面と前記
基板裏面の接地面とを電気的に接続する複数からなり、
その間隔が使用周波数帯域の最少波長に比べ十分小さい
ものである。

【００１９】また、この発明に係るマイクロ波回路基板
は、前記基板が、複数の熱伝導性の高い部材である高熱
伝導基板と複数の導体回路層とを交互に積層して多層回
路基板を構成し、前記多層回路基板に、前記複数の導体
回路層と表面パターンとを電気的に接続する第２のスル
ーホールを設けたものである。

【００２０】また、この発明に係るマイクロ波回路基板
は、前記多層回路基板の高熱伝導基板の第一層が、高電
力高周波の半導体デバイスの厚みとほぼ同等の基板厚で
あり、前記キャビティが、前記高熱伝導基板の第一層を
貫通しているものである。

【００２１】また、この発明に係るマイクロ波回路基板
は、前記基板が、複数の熱伝導性の高い部材である高熱
伝導基板と複数の導体回路層とを交互に積層して多層回
路基板を構成し、前記多層回路基板に、前記複数の導体
回路層と表面パターンとを電気的に接続する第２のスル
ーホールを設け、前記多層回路基板の高熱伝導基板の第
一層が、高電力高周波の半導体デバイスの厚みとほぼ同
等の基板厚であり、前記キャビティが、前記高熱伝導基
板の第一層を貫通し、前記スルーホールが、前記多層回
路基板の導体回路層の第一層と前記高熱伝導基板の第一
層の表面に施されたコプレナー形パターンとを電気的に
接続するものである。

【００２２】また、この発明に係るマイクロ波回路基板
は、前記基板が、複数の熱伝導性の高い部材である高熱
伝導基板と複数の導体回路層とを交互に積層して多層回
路基板を構成し、前記多層回路基板に、前記複数の導体
回路層と表面パターンとを電気的に接続する第２のスル
ーホールを設け、前記多層回路基板の高熱伝導基板の第
一層が、高電力のＦＥＴ半導体デバイスの厚みとほぼ同
等の基板厚であり、前記キャビティが、前記高熱伝導基
板の第一層を貫通し、前記導体回路層の第一層に、前記
ＦＥＴ半導体デバイスが前記キャビティに取り付けられ
たとき電気的に接続する第１の独立パターンを設け、そ
の直下層である導体回路層の第二層に、第２の独立パタ
ーンを設け、前記スルーホールが、前記第２の独立パタ
ーンと前記多層回路基板裏面の接地面とを電気的に接続
するものである。

【００２３】また、この発明に係るマイクロ波回路基板
は、前記基板が、複数の熱伝導性の高い部材である高熱
伝導基板と複数の導体回路層とを交互に積層して多層回
路基板を構成し、前記多層回路基板に、前記複数の導体
回路層と表面パターンとを電気的に接続する第２のスル
ーホールを設け、前記多層回路基板の高熱伝導基板の第
一層が、高電力のＦＥＴ半導体デバイスの厚みとほぼ同
等の基板厚であり、前記キャビティが、前記高熱伝導基
板の第一層を貫通し、前記スルーホールが、前記多層回
路基板の導体回路層の第一層と前記高熱伝導基板の第一
層の表面に施されたコプレナー形パターンとを電気的に
接続し、前記導体回路層の第一層に、前記ＦＥＴ半導体
デバイスが前記キャビティに取り付けられたとき電気的
に接続する第１の独立パターンを設け、その直下層であ
る導体回路層の第二層に、第２の独立パターンを設け、
前記第２の独立パターンと前記多層回路基板裏面の接地
面とを電気的に接続する第３のスルーホールを設けたも
のである。

【００２４】さらに、この発明に係るマイクロ波回路基
板は、前記熱伝導性の高い部材を、窒化アルミニウムと
したものである。

【００２５】

【作用】この発明に係るマイクロ波回路基板において
は、基板として熱伝導性の高い部材を用い、その基板
に、取り付けすべき半導体デバイスの厚みとほぼ同等の
深さのキャビティと、そのキャビティ面と前記基板面と
を電気的に接続するスルーホールとを設けたので、基板
自体が放熱用ヒートシンク部材となり高電力半導体デバ
イスに必要な放熱用ヒートシンク部材及び、基板に必要
な放熱用ヒートシンク部材を不要とし、実装回路基板が
軽量化、及び小型化される。

【００２６】また、この発明に係るマイクロ波回路基板
においては、前記スルーホールが、前記キャビティの表
面と前記基板裏面の接地面とを電気的に接続する複数か
らなり、その間隔が使用周波数帯域の最少波長に比べ十
分小さいので、基板自体が放熱用ヒートシンク部材とな
り高電力半導体デバイスに必要な放熱用ヒートシンク部
材及び、基板に必要な放熱用ヒートシンク部材を不要と
し、実装回路基板が軽量化、及び小型化される。また、
デバイス配置のための貫通穴を有しないためデバイスと
基板間のギャップを少なくし高周波特性の劣化を防ぎ、
スルーホールの間隔を使用周波数帯域の最少波長に比べ
十分小さくするため周波数遮断モード共振を防ぐ。

【００２７】また、この発明に係るマイクロ波回路基板
においては、前記基板が、複数の熱伝導性の高い部材で
ある高熱伝導基板と複数の導体回路層とを交互に積層し
て多層回路基板を構成し、前記多層回路基板に、前記複
数の導体回路層と表面パターンとを電気的に接続する第
２のスルーホールを設けたので、多層構造によりデバイ
ス制御用電源パターンを下層に内装する事により第一層
での電源配線パターンを省略できＲＦパターン、整合回
路、及び制御回路作製の自由度が向上し、またＲＦパタ
ーンをまたぐなど高周波特性に影響するような不要なワ
イヤー、及びリボンボンディングを削減できる。

【００２８】また、この発明に係るマイクロ波回路基板
においては、前記多層回路基板の高熱伝導基板の第一層
が、高電力高周波の半導体デバイスの厚みとほぼ同等の
基板厚であり、前記キャビティが、前記高熱伝導基板の
第一層を貫通しているので、半導体デバイスと基板間の
ギャップを少なくし、またデバイス接地面とＲＦ回路接
地面とを同一にすることから多層回路基板の高周波特性
の劣化を防ぐ。

【００２９】また、この発明に係るマイクロ波回路基板
においては、前記基板が、複数の熱伝導性の高い部材で
ある高熱伝導基板と複数の導体回路層とを交互に積層し
て多層回路基板を構成し、前記多層回路基板に、前記複
数の導体回路層と表面パターンとを電気的に接続する第
２のスルーホールを設け、前記多層回路基板の高熱伝導
基板の第一層が、高電力高周波の半導体デバイスの厚み
とほぼ同等の基板厚であり、前記キャビティが、前記高
熱伝導基板の第一層を貫通し、前記スルーホールが、前
記多層回路基板の導体回路層の第一層と前記高熱伝導基
板の第一層の表面に施されたコプレナー形パターンとを
電気的に接続するので、ＲＦ接地面のための貫通のスル
ーホールを必要とせず、下層に施される電源パターン回
路製作の自由度が向上する。

【００３０】また、この発明に係るマイクロ波回路基板
においては、前記基板が、複数の熱伝導性の高い部材で
ある高熱伝導基板と複数の導体回路層とを交互に積層し
て多層回路基板を構成し、前記多層回路基板に、前記複
数の導体回路層と表面パターンとを電気的に接続する第
２のスルーホールを設け、前記多層回路基板の高熱伝導
基板の第一層が、高電力のＦＥＴ半導体デバイスの厚み
とほぼ同等の基板厚であり、前記キャビティが、前記高
熱伝導基板の第一層を貫通し、前記導体回路層の第一層
に、前記ＦＥＴ半導体デバイスが前記キャビティに取り
付けられたとき電気的に接続する第１の独立パターンを
設け、その直下層である導体回路層の第二層に、第２の
独立パターンを設け、前記スルーホールが、前記第２の
独立パターンと前記多層回路基板裏面の接地面とを電気
的に接続するので、ＦＥＴ等の接地面（ソース）パター
ンを独立して施し高熱伝導基板の誘電率を利用し平行平
板コンデンサーを形成出来る。それによってソースドラ
イブ回路を構成する事ができる。

【００３１】また、この発明に係るマイクロ波回路基板
においては、前記基板が、複数の熱伝導性の高い部材で
ある高熱伝導基板と複数の導体回路層とを交互に積層し
て多層回路基板を構成し、前記多層回路基板に、前記複
数の導体回路層と表面パターンとを電気的に接続する第
２のスルーホールを設け、前記多層回路基板の高熱伝導
基板の第一層が、高電力のＦＥＴ半導体デバイスの厚み
とほぼ同等の基板厚であり、前記キャビティが、前記高
熱伝導基板の第一層を貫通し、前記スルーホールが、前
記多層回路基板の導体回路層の第一層と前記高熱伝導基
板の第一層の表面に施されたコプレナー形パターンとを
電気的に接続し、前記導体回路層の第一層に、前記ＦＥ
Ｔ半導体デバイスが前記キャビティに取り付けられたと
き電気的に接続する第１の独立パターンを設け、その直
下層である導体回路層の第二層に、第２の独立パターン
を設け、前記第２の独立パターンと前記多層回路基板裏
面の接地面とを電気的に接続する第３のスルーホールを
設けたので、ＦＥＴ等の接地面（ソース）パターンを独
立して施し高熱伝導基板の誘電率を利用し平行平板コン
デンサーを形成出来る。それによってソースドライブ回
路を構成する事ができる。

【００３２】さらに、この発明に係るマイクロ波回路基
板においては、前記熱伝導性の高い部材を、窒化アルミ
ニウムとしたので、放熱用ヒートシンク部材を不要と
し、実装回路基板が軽量化、及び小型化される。

【００３３】

【発明の実施の形態】

実施の形態１．以下、本発明の一実施の形態について図
１及び図２を参照しながら説明する。図１は、この発明
の実施の形態１に係るマイクロ波回路基板の実装状態の
平面を示す図である。図２（ａ）及び（ｂ）は、図１の
Ａ−Ａ’線の断面図及び断面斜視図である。なお、各図
中、同一符号は同一又は相当部分を示す。

【００３４】図１において、１Ａは窒化アルミニウム
（ＡｌＮ）等からなる高熱伝導基板、２はＲＦパター
ン、３はデバイス電源用パターン、４は実装された高電
力高周波の半導体デバイス、５Ａは半導体デバイス４の
厚みと同等の深さを有しその表面にメタライズを施した
キャビティ、９は半導体デバイス４と表面パターン２、
３とを接続するワイヤーもしくはリボンである。

【００３５】図２において、２０は全面メタライズされ
た接地面、２１はキャビティ５Ａのメタライズ面と接地
面２０のメタライズ面をつなぐスルーホールである。こ
のスルーホール２１は、内側面をメタライズするなどし
て両面を電気的に接続している状態であり、その間隔は
動作周波数帯域の最少波長に比べ十分小さい。

【００３６】図２に示すように、高熱伝導基板１Ａは、
基板表面にパターン（マイクロストリップ２及び電源線
路３）と裏面全面にメタライズが施され、表面をメタラ
イズしたキャビティ５Ａを設け、このキャビティ５Ａに
実装する高電力高周波の半導体デバイス４の表層と基板
表面パターンとの高さを同一にし、キャビティ５Ａのメ
タライズと接地面２０のメタライズとを接続するスルー
ホール２１を設けたものである。

【００３７】図２（ｂ）は、キャビティ５Ａに高電力高
周波の半導体デバイス４を半田付け等で接合し、そのＲ
Ｆ入出力部及び制御電源部と表面パターン２、３とがワ
イヤーボンディングもしくはリボンボンディングにより
接続された実装状態であり、高電力高周波の半導体デバ
イス４の接地面と基板接地面２０とがスルーホール２１
により接続されている。

【００３８】高電力高周波の半導体デバイス４は、高熱
伝導基板１Ａに接合されているため、基板自体が高電力
高周波の半導体デバイス４の放熱用ヒートシンク部材と
して機能する。従って、従来例のように別途に放熱用ヒ
ートシンク部材を必要としないため、軽量、及び小型化
が可能である。さらに、半導体デバイス４とのギャップ
がデバイス自身の厚み程度であるため、高周波特性の劣
化を防ぐことができる。スルーホール２１の間隔は動作
周波数帯域の最少波長に比べ十分小さいため周波数遮断
モード共振を防ぐことができる。

【００３９】すなわち、この実施の形態１は、窒化アル
ミニウム等からなる高熱伝導基板１Ａを用いるため、そ
れ自体が放熱用ヒートシンク部材となり、高電力半導体
デバイス４に必要な放熱用ヒートシンク部材及び基板に
必要な放熱用ヒートシンク部材を不要とし、実装回路基
板が軽量化、及び小型化される。また、デバイス配置の
ための貫通穴を有しないため半導体デバイスと基板間の
ギャップを少なくし高周波特性の劣化を防ぎ、スルーホ
ール２１の間隔を使用周波数帯域の最少波長に比べ十分
小さくするため周波数遮断モード共振を防ぐことが可能
である。

【００４０】実施の形態２．この発明の他の実施の形態
について図３及び図４を参照しながら説明する。図３
は、この発明の実施の形態２に係るマイクロ波回路基板
の実装状態の平面を示す図である。また、図４（ａ）及
び（ｂ）は、図３のＢ−Ｂ’線の断面図及び断面斜視図
である。

【００４１】図３において、１Ａは窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板、２はＲＦパ
ターン、１２ａ、１２ｂはデバイス電源供給パターン、
４は実装された高電力高周波の半導体デバイス、５Ａは
半導体デバイス４の厚みと同等の深さを有しその表面に
メタライズを施したキャビティ、９は半導体デバイス４
と表面パターンとを接続するワイヤーもしくはリボンで
ある。

【００４２】また、同図において、１１ａ、１１ｂは下
層給電のためのパターン、１５ａは後述する第２導体回
路層１０ｂとデバイス電源供給パターン１２ｂ又はパタ
ーン１１ａとをつなぐスルーホールで、内側面をメタラ
イズするなどして電気的に接続された状態である。１５
ｂは第３導体回路層１０ｃとデバイス電源供給パターン
１２ａ又はパターン１１ｂとをつなぐスルーホールで、
内側面をメタライズするなどして電気的に接続された状
態である。

【００４３】図４において、１Ａ〜１Ｄは多層に積層さ
れ窒化アルミニウム（ＡｌＮ）等から構成される高熱伝
導基板、１０ａ〜１０ｃは高熱伝導基板間に施された導
体回路層、２０は全面メタライズされた接地面である。
また、２１はキャビティ５Ａのメタライズ面と接地面２
０をつなぐスルーホールで、内側面をメタライズするな
どして電気的に接続された状態であり、その間隔は動作
周波数帯域の最少波長に比べ十分小さい。さらに、１４
はＲＦグランドパターン（導体回路層）１０ａと接地面
２０とをつなぐスルーホールで、内側面をメタライズす
るなどして電気的に接続された状態であり、その間隔は
動作周波数帯域の最少波長に比べ十分小さい。

【００４４】図４に示すように、この実施の形態２は、
複数の高熱伝導基板１Ａ〜１Ｄと、導体回路層（パター
ン）１０ａ〜１０ｃとを交互に積層した多層回路基板で
あり、ここではパターンを５層に構成した多層回路基板
の例を示している。デバイス制御用の電源パターンを内
装することにより表面層のＲＦパターン製作の自由度が
向上し、単層構造に比べデバイス実装密度が向上する。

【００４５】この実施の形態２においては、窒化アルミ
ニウム（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜
１Ｄを用いるため、それ自体が放熱用ヒートシンク部材
となり、高電力半導体デバイス４に必要な放熱用ヒート
シンク部材と、基板に必要な放熱用ベース部材とを不要
とし、多層構造の実装回路基板が軽量化、及び小型化さ
れる。また、デバイス配置のための貫通穴を有しないた
め半導体デバイス４と基板間のギャップを少なくし高周
波特性の劣化を防ぎ、スルーホール２１の間隔を使用周
波数帯域の最少波長に比べ十分小さくするため周波数遮
断モード共振を防ぐことができる。さらに、多層構造に
よりデバイス制御用電源パターンを下層に内装すること
により第一層での電源配線パターンを省略でき、ＲＦパ
ターン、整合回路及び制御回路作製の自由度が向上し、
またＲＦパターンをまたぐなど高周波特性に影響するよ
うな不要なワイヤー及びリボンボンディングを削減でき
る。

【００４６】実施の形態３．この発明の他の実施の形態
について図５及び図６を参照しながら説明する。図５
は、この発明の実施の形態３に係るマイクロ波回路基板
の実装状態を示す斜視図である。また、図６は、図５の
Ｃ−Ｃ’線の断面図である。

【００４７】図５及び図６は、複数の高熱伝導基板と、
パターンとを交互に積層した多層回路基板であり、ここ
ではパターンを６層に構成した多層回路基板の例を示し
ている。

【００４８】図５及び図６において、１Ａ〜１Ｅは多層
に積層され窒化アルミニウム（ＡｌＮ）等から構成され
る高熱伝導基板であって、基板１Ａは後述する半導体デ
バイスの厚みとほぼ同等の基板厚である。また、１０ａ
〜１０ｄは高熱伝導基板１Ａ〜１Ｅ間に施されたパター
ン（導体回路層）であって、パターン１０ａはＲＦグラ
ンドパターンである。

【００４９】また、同図において、１１ａ〜１１ｃは下
層パターン給電のためのパターン、１２ａ〜１２ｆは下
層パターンから半導体デバイスへの電源供給パターンで
ある。２はＲＦパターン（マイクロストリップ）、５Ａ
〜５Ｃは基板１Ａに施された半導体デバイス設置用びキ
ャビティ、４Ａ〜４Ｃはキャビティ５Ａ〜５Ｃ下のパタ
ーン１０ａに半田等で接合された高電力高周波の半導体
デバイスである。

【００５０】さらに、同図において、２０は全面メタラ
イズされた接地面、１４はＲＦグランドパターン１０ａ
と接地面２０をつなぐスルーホールで、内側面をメタラ
イズするなどして電気的に接続された状態であり、その
間隔は動作周波数帯域の最少波長に比べ十分小さい。ま
た、１５ａ〜１５ｃは内装パターン１０ｂ〜１０ｄと表
層のパターン１１ａ〜１１ｃ、またはパターン１２ａ〜
１２ｆとをつなぐスルーホールで、内側面をメタライズ
するなどして電気的に接続された状態である。９は半導
体デバイス４Ａ〜４Ｃと表面パターン２、１１ａ〜１１
ｃ、１２ａ〜１２ｆとを接続するワイヤー、もしくはリ
ボンである。

【００５１】図６に示すように、基板の第一層１Ａを半
導体デバイス４Ａ〜４Ｃとほぼ同等の高さとし、ＲＦグ
ランド面１０ａと、半導体デバイスグランド面を同一に
することにより、高周波特性の劣化をさらに防ぐことが
できる。

【００５２】この実施の形態３においては、窒化アルミ
ニウム（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜
１Ｅを用いるため、それ自体が放熱用ヒートシンク部材
となり高電力半導体デバイス４Ａ〜４Ｃに必要な放熱用
ヒートシンク部材及び基板に必要な放熱用ヒートシンク
部材を不要とし、多層構造の実装回路基板が軽量化、及
び小型化される。また、デバイス配置のための貫通穴を
有せず、半導体デバイスと多層構造の第一層との厚みが
同等であることから半導体デバイスと基板間のギャップ
を少なくし、またデバイス接地面とＲＦ回路接地面とを
同一にすることから多層回路基板の高周波特性の劣化を
防ぐことができる。さらに、スルーホール１４の間隔を
使用周波数帯域の最少波長に比べ十分小さくするため周
波数遮断モード共振を防ぐことができる。さらに、多層
構造によりデバイス制御用電源パターンを下層に内装す
ることにより第一層での電源配線パターンを省略でき、
ＲＦパターン、整合回路、及び制御回路作製の自由度が
向上し、またＲＦパターンをまたぐなど高周波特性に影
響するような不要なワイヤー、及びリボンボンディング
を削減できる。

【００５３】実施の形態４．この発明の他の実施の形態
について図７及び図８を参照しながら説明する。図７
は、この発明の実施の形態４に係るマイクロ波回路基板
の実装状態を示す斜視図である。また、図８は、図７の
Ｄ−Ｄ’線の断面図である。これらの図において図５及
び図６と共通する部分には同一の符号を付してある。

【００５４】図７及び図８は、複数の窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜１Ｅ
と、パターン１０ａ〜１０ｄとを交互に積層した多層回
路基板であり、ここではパターンを６層に構成した多層
回路基板の例を示している。

【００５５】図７及び図８において、２２はマイクロス
トリップにおけるコプレナー線路を形成するパターンで
ある。また、２３はＲＦグランドパターン１０ａと上記
パターン２２をつなぐスルーホールで、内側面をメタラ
イズするなどして電気的に接続され状態である。２０は
全面メタライズされた接地面である。これはこのマイク
ロ波回路の設置状況または条件によって特に必要としな
い。

【００５６】この実施の形態４は、ＲＦの接地面をコプ
レナーパターン２２を介してとることにより、ＲＦグラ
ンドパターン１０ａと接地面２０をつなぐ貫通したスル
ーホールを必要とせず、以下の層に施されるパターンが
そのスルーホールによる制限を受けずパターン構成や作
成を容易にする。

【００５７】すなわち、この実施の形態４においては、
窒化アルミニウム（ＡｌＮ）等から構成される高熱伝導
基板１Ａ〜１Ｅを用いるため、それ自体が放熱用ヒート
シンク部材となり高電力半導体デバイスに必要な放熱用
ヒートシンク部材及び、基板に必要な放熱用ヒートシン
ク部材を不要とし、多層構造の実装回路基板が軽量化、
及び小型化される。また、デバイス配置のための貫通穴
を有せず、半導体デバイスと多層構造の第一層との厚み
が同等であることから半導体デバイスと基板間のギャッ
プを少なくし、またデバイス接地面とＲＦ回路接地面と
を同一にすることから多層回路基板の高周波特性の劣化
を防ぐことができる。また、多層構造によりデバイス制
御用電源パターンを下層に内装することにより第一層で
の電源配線パターンを省略でき、ＲＦパターン、整合回
路、及び制御回路作製の自由度が向上し、またＲＦパタ
ーンをまたぐなど高周波特性に影響するような不要ワイ
ヤー、及びリボンボンディングを削減できる。さらに、
ＲＦ接地面のための貫通のスルーホールを必要としない
ため下層に施される電源パターン回路製作の自由度が向
上する。

【００５８】実施の形態５．この発明の他の実施の形態
について図９を参照しながら説明する。図９は、この発
明の実施の形態５に係るマイクロ波回路基板の実装状態
を示す部分断面図である。この図において図５及び図６
と共通する部分には同一の符号を付してある。

【００５９】図９（ａ）は、複数の窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜１Ｅ
と、パターン１０ａ〜１０ｄとを交互に積層した多層回
路基板とＦＥＴのソースドライブ回路の構成図であり、
パターンを６層に構成した多層回路基板の例を示してい
る。

【００６０】図９において、２４はＦＥＴ等の半導体デ
バイスが配置されるキャビティ部のパターンであって、
同一層のパターンとは独立している。また、パターン２
５はパターン２４直下にあって、パターン２４と同様に
同一層のパターンとは独立している。２６はパターン２
５と接地面２０をつなぐスルーホールで、内側面をメタ
ライズするなどして電気的に接続された状態であり、そ
の間隔は動作周波数帯域の最少波長に比べ十分小さい。
さらに、２８はパターン２４とパターン２７とをつなぐ
スルーホールで、内側面をメタライズするなどして電気
的に接続された状態である。

【００６１】この実施の形態５は、上記実施の形態３に
おける多層回路基板において、半導体デバイスのキャビ
ティ部のパターン２４とその直下のパターン２５が独立
して施され、それらパターンに高熱伝導基板１Ｂが挟ま
れることによって、高熱伝導基板１Ｂの誘電率を利用し
て点線で囲まれる部分で平行平板コンデンサ２９を構成
し、図９（ｂ）の様なＦＥＴのソースドライブを行うた
めの回路構成が可能になる。

【００６２】すなわち、この実施の形態５においては、
窒化アルミニウム（ＡｌＮ）等から構成される高熱伝導
基板１Ａ〜１Ｅを用いるため、それ自体が放熱用ヒート
シンク部材となり高電力半導体デバイスに必要な放熱用
ヒートシンク部材及び、基板に必要な放熱用ヒートシン
ク部材を不要とし、実装回路基板が軽量化、及び小型化
される。また、デバイス配置のための貫通穴を有しない
ため半導体デバイスと基板間のギャップを少なくし高周
波特性の劣化を防ぎ、スルーホール１４の間隔を使用周
波数帯域の最少波長に比べ十分小さくするため周波数遮
断モード共振を防ぐことができる。さらに、ＦＥＴ等の
接地面（ソース）パターンを独立して施し高熱伝導基板
１Ｂの誘電率を利用し平行平板コンデンサ２９を形成出
来る。それによってソースドライブ回路を構成すること
ができる。

【００６３】実施の形態６．この発明の他の実施の形態
について図１０を参照しながら説明する。図１０は、こ
の発明の実施の形態１０に係るマイクロ波回路基板の実
装状態を示す部分断面図である。この図において上記実
施の形態４及び実施の形態５と共通する部分には同一の
符号を付してある。

【００６４】図１０（ａ）は、複数の窒化アルミニウム
（ＡｌＮ）等から構成される高熱伝導基板１Ａ〜１Ｅ
と、パターン１０ａ〜１０ｄとを交互に積層した多層回
路基板とＦＥＴのソースドライブ回路の構成図であり、
パターンを６層に構成した多層回路基板の例を示してい
る。

【００６５】図１０において、２４はＦＥＴ等の半導体
デバイスが配置されるキャビティ部のパターンであっ
て、同一層のパターンとは独立している。また、パター
ン２５はパターン２４直下にあって、パターン２４と同
様に同一層のパターンとは独立している。２０は全面メ
タライズされた接地面である。２６はパターン２５と接
地面２０をつなぐスルーホールで、内側面をメタライズ
するなどして電気的に接続された状態であり、その間隔
は動作周波数帯域の最少波長に比べ十分小さい。

【００６６】この実施の形態６は、上記実施の形態４に
おける多層回路基板において、半導体デバイスのキャビ
ティ部のパターン２４とその直下のパターン２５が独立
して施され、それらパターンに高熱伝導基板１Ｂが挟ま
れることによって、高熱伝導基板１Ｂの誘電率を利用し
て点線で囲まれる部分で平行平板コンデンサ２９を構成
し、図１０（ｂ）のようなＦＥＴのソースドライブを行
うための回路構成が可能になる。

【００６７】

【発明の効果】この発明に係るマイクロ波回路基板は、
以上説明したとおり、基板として熱伝導性の高い部材を
用い、その基板に、取り付けすべき半導体デバイスの厚
みとほぼ同等の深さのキャビティと、そのキャビティ面
と前記基板面とを電気的に接続するスルーホールとを設
けたので、基板自体が放熱用ヒートシンク部材となり高
電力半導体デバイスに必要な放熱用ヒートシンク部材及
び、基板に必要な放熱用ヒートシンク部材を不要とし、
実装回路基板を軽量化及び小型化できるという効果を奏
する。

【００６８】また、この発明に係るマイクロ波回路基板
は、以上説明したとおり、前記スルーホールが、前記キ
ャビティの表面と前記基板裏面の接地面とを電気的に接
続する複数からなり、その間隔が使用周波数帯域の最少
波長に比べ十分小さいので、基板自体が放熱用ヒートシ
ンク部材となり高電力半導体デバイスに必要な放熱用ヒ
ートシンク部材及び、基板に必要な放熱用ヒートシンク
部材を不要とし、実装回路基板を軽量化及び小型化でき
る。また、デバイス配置のための貫通穴を有しないため
デバイスと基板間のギャップを少なくし高周波特性の劣
化を防ぎ、スルーホールの間隔を使用周波数帯域の最少
波長に比べ十分小さくするため周波数遮断モード共振を
防ぐことができるという効果を奏する。

【００６９】また、この発明に係るマイクロ波回路基板
は、前記基板が、複数の熱伝導性の高い部材である高熱
伝導基板と複数の導体回路層とを交互に積層して多層回
路基板を構成し、前記多層回路基板に、前記複数の導体
回路層と表面パターンとを電気的に接続する第２のスル
ーホールを設けたので、多層構造によりデバイス制御用
電源パターンを下層に内装する事により第一層での電源
配線パターンを省略できＲＦパターン、整合回路、及び
制御回路作製の自由度が向上し、またＲＦパターンをま
たぐなど高周波特性に影響するような不要なワイヤー及
びリボンボンディングを削減できるという効果を奏す
る。

【００７０】また、この発明に係るマイクロ波回路基板
は、以上説明したとおり、前記多層回路基板の高熱伝導
基板の第一層が、高電力高周波の半導体デバイスの厚み
とほぼ同等の基板厚であり、前記キャビティが、前記高
熱伝導基板の第一層を貫通しているので、半導体デバイ
スと基板間のギャップを少なくし、またデバイス接地面
とＲＦ回路接地面とを同一にすることから多層回路基板
の高周波特性の劣化を防ぐことができるという効果を奏
する。

【００７１】また、この発明に係るマイクロ波回路基板
は、以上説明したとおり、前記基板が、複数の熱伝導性
の高い部材である高熱伝導基板と複数の導体回路層とを
交互に積層して多層回路基板を構成し、前記多層回路基
板に、前記複数の導体回路層と表面パターンとを電気的
に接続する第２のスルーホールを設け、前記多層回路基
板の高熱伝導基板の第一層が、高電力高周波の半導体デ
バイスの厚みとほぼ同等の基板厚であり、前記キャビテ
ィが、前記高熱伝導基板の第一層を貫通し、前記スルー
ホールが、前記多層回路基板の導体回路層の第一層と前
記高熱伝導基板の第一層の表面に施されたコプレナー形
パターンとを電気的に接続するので、ＲＦ接地面のため
の貫通のスルーホールを必要とせず、下層に施される電
源パターン回路製作の自由度を向上できるという効果を
奏する。

【００７２】また、この発明に係るマイクロ波回路基板
は、以上説明したとおり、前記基板が、複数の熱伝導性
の高い部材である高熱伝導基板と複数の導体回路層とを
交互に積層して多層回路基板を構成し、前記多層回路基
板に、前記複数の導体回路層と表面パターンとを電気的
に接続する第２のスルーホールを設け、前記多層回路基
板の高熱伝導基板の第一層が、高電力のＦＥＴ半導体デ
バイスの厚みとほぼ同等の基板厚であり、前記キャビテ
ィが、前記高熱伝導基板の第一層を貫通し、前記導体回
路層の第一層に、前記ＦＥＴ半導体デバイスが前記キャ
ビティに取り付けられたとき電気的に接続する第１の独
立パターンを設け、その直下層である導体回路層の第二
層に、第２の独立パターンを設け、前記スルーホール
が、前記第２の独立パターンと前記多層回路基板裏面の
接地面とを電気的に接続するので、ＦＥＴ等の接地面
（ソース）パターンを独立して施し高熱伝導基板の誘電
率を利用し平行平板コンデンサーを形成できる。それに
よってソースドライブ回路を構成する事ができるという
効果を奏する。

【００７３】また、この発明に係るマイクロ波回路基板
は、前記基板が、複数の熱伝導性の高い部材である高熱
伝導基板と複数の導体回路層とを交互に積層して多層回
路基板を構成し、前記多層回路基板に、前記複数の導体
回路層と表面パターンとを電気的に接続する第２のスル
ーホールを設け、前記多層回路基板の高熱伝導基板の第
一層が、高電力のＦＥＴ半導体デバイスの厚みとほぼ同
等の基板厚であり、前記キャビティが、前記高熱伝導基
板の第一層を貫通し、前記スルーホールが、前記多層回
路基板の導体回路層の第一層と前記高熱伝導基板の第一
層の表面に施されたコプレナー形パターンとを電気的に
接続し、前記導体回路層の第一層に、前記ＦＥＴ半導体
デバイスが前記キャビティに取り付けられたとき電気的
に接続する第１の独立パターンを設け、その直下層であ
る導体回路層の第二層に、第２の独立パターンを設け、
前記第２の独立パターンと前記多層回路基板裏面の接地
面とを電気的に接続する第３のスルーホールを設けたの
で、ＦＥＴ等の接地面（ソース）パターンを独立して施
し高熱伝導基板の誘電率を利用し平行平板コンデンサー
を形成できる。それによってソースドライブ回路を構成
する事ができるという効果を奏する。

【００７４】さらに、この発明に係るマイクロ波回路基
板は、以上説明したとおり、前記熱伝導性の高い部材
を、窒化アルミニウムとしたので、放熱用ヒートシンク
部材を不要とし、実装回路基板を軽量化及び小型化でき
るという効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１の表面を示す図であ
る。

【図２】 図１のＡ−Ａ’線の断面を示す図である。

【図３】 この発明の実施の形態２の正面を示す図であ
る。

【図４】 図３のＢ−Ｂ’線の断面を示す図である。

【図５】 この発明の実施の形態３を示す斜視図であ
る。

【図６】 図５のＣ−Ｃ’線の断面を示す図である。

【図７】 この発明の実施の形態４を示す斜視図であ
る。

【図８】 図７のＤ−Ｄ’線の断面を示す図である。

【図９】 この発明の実施の形態５の部分断面を示す図
である。

【図１０】 この発明の実施の形態６の部分断面を示す
図である。

【図１１】 従来のマイクロ波回路基板を示す斜視図で
ある。

【図１２】 従来の他のマイクロ波回路基板（多層回路
基板）を示す斜視図である。

【図１３】 ＦＥＴのソースドライブ方式の簡単な説明
図である。

【符号の説明】

１Ａ 高熱伝導基板、２ ＲＦパターン（マイクロスト
リップ線路）、３ デバイス電源用パターン、４ 高電
力高周波の半導体デバイス、５Ａ キャビティ、９ ワ
イヤーまたはリボン、２０ 接地面、２１ スルーホー
ル。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 基板として熱伝導性の高い部材を用い、
   その基板に、 取り付けすべき半導体デバイスの厚みとほぼ同等の深さ
   のキャビティと、 そのキャビティ面と前記基板面とを電気的に接続するス
   ルーホールとを設けたことを特徴とするマイクロ波回路
   基板。
2. 【請求項２】 前記スルーホールは、前記キャビティの
   表面と前記基板裏面の接地面とを電気的に接続する複数
   からなり、 その間隔が使用周波数帯域の最少波長に比べ十分小さい
   ことを特徴とする請求項１記載のマイクロ波回路基板。
3. 【請求項３】 前記基板は、複数の熱伝導性の高い部材
   である高熱伝導基板と複数の導体回路層とを交互に積層
   して多層回路基板を構成し、 前記多層回路基板に、前記複数の導体回路層と表面パタ
   ーンとを電気的に接続する第２のスルーホールを設けた
   ことを特徴とする請求項２記載のマイクロ波回路基板。
4. 【請求項４】 前記多層回路基板の高熱伝導基板の第一
   層は、高電力高周波の半導体デバイスの厚みとほぼ同等
   の基板厚であり、 前記キャビティは、前記高熱伝導基板の第一層を貫通し
   ていることを特徴とする請求項３記載のマイクロ波回路
   基板。
5. 【請求項５】 前記基板は、複数の熱伝導性の高い部材
   である高熱伝導基板と複数の導体回路層とを交互に積層
   して多層回路基板を構成し、 前記多層回路基板に、前記複数の導体回路層と表面パタ
   ーンとを電気的に接続する第２のスルーホールを設け、 前記多層回路基板の高熱伝導基板の第一層は、高電力高
   周波の半導体デバイスの厚みとほぼ同等の基板厚であ
   り、 前記キャビティは、前記高熱伝導基板の第一層を貫通
   し、 前記スルーホールは、前記多層回路基板の導体回路層の
   第一層と前記高熱伝導基板の第一層の表面に施されたコ
   プレナー形パターンとを電気的に接続するものであるこ
   とを特徴とする請求項１記載のマイクロ波回路基板。
6. 【請求項６】 前記基板は、複数の熱伝導性の高い部材
   である高熱伝導基板と複数の導体回路層とを交互に積層
   して多層回路基板を構成し、 前記多層回路基板に、前記複数の導体回路層と表面パタ
   ーンとを電気的に接続する第２のスルーホールを設け、 前記多層回路基板の高熱伝導基板の第一層は、高電力の
   ＦＥＴ半導体デバイスの厚みとほぼ同等の基板厚であ
   り、 前記キャビティは、前記高熱伝導基板の第一層を貫通
   し、 前記導体回路層の第一層に、前記ＦＥＴ半導体デバイス
   が前記キャビティに取り付けられたとき電気的に接続す
   る第１の独立パターンを設け、 その直下層である導体回路層の第二層に、第２の独立パ
   ターンを設け、 前記スルーホールは、前記第２の独立パターンと前記多
   層回路基板裏面の接地面とを電気的に接続するものであ
   ることを特徴とする請求項１記載のマイクロ波回路基
   板。
7. 【請求項７】 前記基板は、複数の熱伝導性の高い部材
   である高熱伝導基板と複数の導体回路層とを交互に積層
   して多層回路基板を構成し、 前記多層回路基板に、前記複数の導体回路層と表面パタ
   ーンとを電気的に接続する第２のスルーホールを設け、 前記多層回路基板の高熱伝導基板の第一層は、高電力の
   ＦＥＴ半導体デバイスの厚みとほぼ同等の基板厚であ
   り、 前記キャビティは、前記高熱伝導基板の第一層を貫通
   し、 前記スルーホールは、前記多層回路基板の導体回路層の
   第一層と前記高熱伝導基板の第一層の表面に施されたコ
   プレナー形パターンとを電気的に接続し、 前記導体回路層の第一層に、前記ＦＥＴ半導体デバイス
   が前記キャビティに取り付けられたとき電気的に接続す
   る第１の独立パターンを設け、 その直下層である導体回路層の第二層に、第２の独立パ
   ターンを設け、 前記第２の独立パターンと前記多層回路基板裏面の接地
   面とを電気的に接続する第３のスルーホールを設けたこ
   とを特徴とする請求項１記載のマイクロ波回路基板。
8. 【請求項８】 前記熱伝導性の高い部材は、窒化アルミ
   ニウムであることを特徴とする請求項１から請求項７ま
   でのいずれかに記載のマイクロ波回路基板。