JPH0923101A - 高周波スイッチ装置 - Google Patents
高周波スイッチ装置Info
- Publication number
- JPH0923101A JPH0923101A JP16998395A JP16998395A JPH0923101A JP H0923101 A JPH0923101 A JP H0923101A JP 16998395 A JP16998395 A JP 16998395A JP 16998395 A JP16998395 A JP 16998395A JP H0923101 A JPH0923101 A JP H0923101A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- terminal
- gate
- inductor
- switch device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Transceivers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【目的】 伝送損失を可及的に小さくすることを可能に
する。 【構成】 第１乃至第３の端子３，４，２と、第１のＦ
ＥＴ１１およびこの第１のＦＥＴに並列に接続された第
１のインダクタ２１からなり、一端が第１の端子３に接
続された第１のフィルタ回路と、第２のＦＥＴ１２およ
びこの第２のＦＥＴに並列に接続された第２のインダク
タ２２からなり、一端が第１のフィルタ回路の他端に接
続され、他端が第２の端子４に接続された第２のフィル
タ回路と、を備え、第１のＦＥＴのゲートには抵抗を介
して第１の制御信号が印加され、第２のＦＥＴのゲート
には抵抗を介して第２の制御信号が印加され、第３の端
子２は第１および第２のフィルタ回路の共通接続点８に
接続され、この共通接続点は所定電位が印加されること
を特徴とする。
する。 【構成】 第１乃至第３の端子３，４，２と、第１のＦ
ＥＴ１１およびこの第１のＦＥＴに並列に接続された第
１のインダクタ２１からなり、一端が第１の端子３に接
続された第１のフィルタ回路と、第２のＦＥＴ１２およ
びこの第２のＦＥＴに並列に接続された第２のインダク
タ２２からなり、一端が第１のフィルタ回路の他端に接
続され、他端が第２の端子４に接続された第２のフィル
タ回路と、を備え、第１のＦＥＴのゲートには抵抗を介
して第１の制御信号が印加され、第２のＦＥＴのゲート
には抵抗を介して第２の制御信号が印加され、第３の端
子２は第１および第２のフィルタ回路の共通接続点８に
接続され、この共通接続点は所定電位が印加されること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、高周波信号の伝送路の
切換を行なう高周波スイッチ装置に関するものであっ
て、特にデジタルコードレス電話機のアンテナを送信ま
たは受信状態に切換えるのに使用される。
切換を行なう高周波スイッチ装置に関するものであっ
て、特にデジタルコードレス電話機のアンテナを送信ま
たは受信状態に切換えるのに使用される。
【０００２】
【従来の技術】従来の高周波スイッチ装置の構成を図７
に示す。この従来の高周波スイッチ装置は３端子を有す
る典型的なシングルポールデュアルスルー（Single Pol
e DualThrough）スイッチであって、例えばデジタルコ
ードレス電話機のアンテナを送信または受信状態に切換
えるのに用いられる。図７においてアンテナ端子２はデ
プレッション型電界効果トランジスタ（以下、ＦＥＴと
いう）１１を介して送信側の電力伝送経路の信号入出力
端子（以下、送信側端子ともいう）３に接続されている
とともにデプレッション型ＦＥＴ１２を介して受信側に
小信号伝送経路の信号入出力端子（以下、受信側端子と
もいう）４に接続されている。また送信側端子３はデプ
レッション型ＦＥＴ１３を介して接地され、受信側端子
４はデプレッション型ＦＥＴ１４を介して接地されてい
る。
に示す。この従来の高周波スイッチ装置は３端子を有す
る典型的なシングルポールデュアルスルー（Single Pol
e DualThrough）スイッチであって、例えばデジタルコ
ードレス電話機のアンテナを送信または受信状態に切換
えるのに用いられる。図７においてアンテナ端子２はデ
プレッション型電界効果トランジスタ（以下、ＦＥＴと
いう）１１を介して送信側の電力伝送経路の信号入出力
端子（以下、送信側端子ともいう）３に接続されている
とともにデプレッション型ＦＥＴ１２を介して受信側に
小信号伝送経路の信号入出力端子（以下、受信側端子と
もいう）４に接続されている。また送信側端子３はデプ
レッション型ＦＥＴ１３を介して接地され、受信側端子
４はデプレッション型ＦＥＴ１４を介して接地されてい
る。
【０００３】ゲート信号入力端子５，７は高抵抗値（例
えば数ＫΩ）のゲート抵抗３１，３３を介してＦＥＴ１
１，１２のゲートに各々接続されている。
えば数ＫΩ）のゲート抵抗３１，３３を介してＦＥＴ１
１，１２のゲートに各々接続されている。
【０００４】このような図７に示す従来の高周波スイッ
チ装置において、送信モードにする場合は、ゲート信号
入力端子５に零Ｖを与え、ゲート入力端子７に−３Ｖを
与えると、ＦＥＴ１１およびＦＥＴ１４がともにＯＮ
し、ＦＥＴ１２およびＦＥＴ１３がともにＯＦＦする。
この状態で送信側端子３から高周波信号が入力される
と、この高周波信号はＦＥＴ１１を介してアンテナ端子
２に送られる。このとき、送信側端子３から入力した信
号は、ＦＥＴ１１のＯＮ抵抗による損失、ＦＥＴ１３の
ＯＦＦ時の容量で生じる損失分、さらにＦＥＴ１２のＯ
ＦＦ時の容量で生じるリーク損失分が差し引かれてアン
テナ端子２から出力される。なおＦＥＴ１２のＯＦＦ時
の容量で生じたリーク電流はＯＮ状態のＦＥＴ１４を介
してＧＮＤに流れるため、受信側端子４にほとんど流れ
ず、高いアイソレーションを実現できる。ここでアイソ
レーションは送信側端子３に電力Ｐ3 の信号を入力した
時に受信側端子４で得られた信号の電力をＰ4 とする
と、１０・ｌｏｇ10（Ｐ4 ／Ｐ3）と表現される。
チ装置において、送信モードにする場合は、ゲート信号
入力端子５に零Ｖを与え、ゲート入力端子７に−３Ｖを
与えると、ＦＥＴ１１およびＦＥＴ１４がともにＯＮ
し、ＦＥＴ１２およびＦＥＴ１３がともにＯＦＦする。
この状態で送信側端子３から高周波信号が入力される
と、この高周波信号はＦＥＴ１１を介してアンテナ端子
２に送られる。このとき、送信側端子３から入力した信
号は、ＦＥＴ１１のＯＮ抵抗による損失、ＦＥＴ１３の
ＯＦＦ時の容量で生じる損失分、さらにＦＥＴ１２のＯ
ＦＦ時の容量で生じるリーク損失分が差し引かれてアン
テナ端子２から出力される。なおＦＥＴ１２のＯＦＦ時
の容量で生じたリーク電流はＯＮ状態のＦＥＴ１４を介
してＧＮＤに流れるため、受信側端子４にほとんど流れ
ず、高いアイソレーションを実現できる。ここでアイソ
レーションは送信側端子３に電力Ｐ3 の信号を入力した
時に受信側端子４で得られた信号の電力をＰ4 とする
と、１０・ｌｏｇ10（Ｐ4 ／Ｐ3）と表現される。
【０００５】一方、受信モードにする場合は、送信モー
ドの場合とは逆にゲート入力端子５に−３Ｖを与え、ゲ
ート入力端子７に零Ｖを印加する。すると、ＦＥＴ１
２，１３がＯＮするとともにＦＥＴ１１，１４がＯＦＦ
し、アンテナ信号端子２から入来した信号はＦＥＴ１２
を介して受信側端子４に送られる。
ドの場合とは逆にゲート入力端子５に−３Ｖを与え、ゲ
ート入力端子７に零Ｖを印加する。すると、ＦＥＴ１
２，１３がＯＮするとともにＦＥＴ１１，１４がＯＦＦ
し、アンテナ信号端子２から入来した信号はＦＥＴ１２
を介して受信側端子４に送られる。
【０００６】図７に示す高周波スイッチ装置は零Ｖと−
３Ｖの負電源で動作するものであるが、零Ｖと＋３Ｖの
正電源で動作する従来の高周波スイッチ装置の構成を図
８に示す。この図８に示す高周波スイッチ装置は、図７
に示すスイッチ装置において、数ＫΩのプルアップ抵抗
３７，３８と数ｐＦの直流阻止用コンデンサ４０，４
１，４２と、数ｐＦのデカップリング用コンデンサ４５
とを新たに設けたものである。コンデンサ４０はＦＥＴ
１１および１２の共通接続点８とアンテナ端子２との間
に設けられ、コンデンサ４１はＦＥＴ１１および１３の
共通接続点と送信側端子３との間に設けられ、コンデン
サ４２はＦＥＴ１２および１４の共通接続点と受信側端
子４との間に設けられている。そして、図７においてＦ
ＥＴ１３および１４の接地された端子は共通に接続され
てデカップリング用コンデンサ４５を介して接地され
る。またＦＥＴ１３および１４の共通接続点はプルアッ
プ抵抗３８を介してプルアップ用電源端子６に接続さ
れ、この電源端子６はプルアップ抵抗３７を介してＦＥ
Ｔ１１および１２の共通接続点８に接続されている。
３Ｖの負電源で動作するものであるが、零Ｖと＋３Ｖの
正電源で動作する従来の高周波スイッチ装置の構成を図
８に示す。この図８に示す高周波スイッチ装置は、図７
に示すスイッチ装置において、数ＫΩのプルアップ抵抗
３７，３８と数ｐＦの直流阻止用コンデンサ４０，４
１，４２と、数ｐＦのデカップリング用コンデンサ４５
とを新たに設けたものである。コンデンサ４０はＦＥＴ
１１および１２の共通接続点８とアンテナ端子２との間
に設けられ、コンデンサ４１はＦＥＴ１１および１３の
共通接続点と送信側端子３との間に設けられ、コンデン
サ４２はＦＥＴ１２および１４の共通接続点と受信側端
子４との間に設けられている。そして、図７においてＦ
ＥＴ１３および１４の接地された端子は共通に接続され
てデカップリング用コンデンサ４５を介して接地され
る。またＦＥＴ１３および１４の共通接続点はプルアッ
プ抵抗３８を介してプルアップ用電源端子６に接続さ
れ、この電源端子６はプルアップ抵抗３７を介してＦＥ
Ｔ１１および１２の共通接続点８に接続されている。
【０００７】上述のように構成したことによりＦＥＴ１
１および１２の共通接続点８と、ＦＥＴ１３および１４
の共通接続点がプルアップ抵抗３７と３８によって持ち
上げられる。ここで、ゲート入力端子５および７の一方
に＋３Ｖを印加し、他方に零Ｖを印加すれば、図７に示
す高周波スイッチ装置と同様に送信モードまたは受信モ
ードとなる。
１および１２の共通接続点８と、ＦＥＴ１３および１４
の共通接続点がプルアップ抵抗３７と３８によって持ち
上げられる。ここで、ゲート入力端子５および７の一方
に＋３Ｖを印加し、他方に零Ｖを印加すれば、図７に示
す高周波スイッチ装置と同様に送信モードまたは受信モ
ードとなる。
【０００８】
【発明が解決しようとする課題】上述の従来の高周波ス
イッチ装置においては、送信モードの際、送信側端子３
に入来した信号にはＦＥＴ１２のＯＦＦ時の容量によっ
て生じるリーク電流の損失分と、ＦＥＴ１３のＯＦＦ時
の容量で生じる損失分があるため、送信側端子３からア
ンテナ端子２への電力伝送の通過損失（挿入損失）が大
きいという問題があった。なお、挿入損失は送信側端子
３に入来した信号の電力をＰ3 とし、このときアンテナ
端子２から出力される信号の電力をＰ2 とすると１０・
ｌｏｇ（Ｐ3 ／Ｐ2 ）で表わされる。
イッチ装置においては、送信モードの際、送信側端子３
に入来した信号にはＦＥＴ１２のＯＦＦ時の容量によっ
て生じるリーク電流の損失分と、ＦＥＴ１３のＯＦＦ時
の容量で生じる損失分があるため、送信側端子３からア
ンテナ端子２への電力伝送の通過損失（挿入損失）が大
きいという問題があった。なお、挿入損失は送信側端子
３に入来した信号の電力をＰ3 とし、このときアンテナ
端子２から出力される信号の電力をＰ2 とすると１０・
ｌｏｇ（Ｐ3 ／Ｐ2 ）で表わされる。
【０００９】さらに、図８に示す高周波スイッチ装置に
おいては、デカップリング用コンデンサ４５を設ける必
要があるので、ＭＭＩＣ（Microwave Monolithic Integ
rated Circuit ）で実現する場合、レイアウト面積が増
大するという問題がある。またＭＭＩＣ上の回路構成が
正電源と負電源で全く異なるため、図７に示す負電源駆
動の高周波スイッチ装置と図８に示す正電源駆動の高周
波スイッチ装置をＭＭＩＣチップで実現しようとしても
デカップリング用コンデンサ４５等のためＭＭＩＣチッ
プに汎用性を持たせることができないという問題があっ
た。
おいては、デカップリング用コンデンサ４５を設ける必
要があるので、ＭＭＩＣ（Microwave Monolithic Integ
rated Circuit ）で実現する場合、レイアウト面積が増
大するという問題がある。またＭＭＩＣ上の回路構成が
正電源と負電源で全く異なるため、図７に示す負電源駆
動の高周波スイッチ装置と図８に示す正電源駆動の高周
波スイッチ装置をＭＭＩＣチップで実現しようとしても
デカップリング用コンデンサ４５等のためＭＭＩＣチッ
プに汎用性を持たせることができないという問題があっ
た。
【００１０】本発明は上記事情を考慮してなされたもの
であって、伝送損失を可及的に小さくできる高周波スイ
ッチ装置を提供することを目的とする。
であって、伝送損失を可及的に小さくできる高周波スイ
ッチ装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明による高周波スイ
ッチ装置の第１の態様は、第１乃至第３の端子と、第１
のＦＥＴおよびこの第１のＦＥＴに並列に接続された第
１のインダクタからなり、一端が前記第１の端子に接続
された第１の回路と、第２のＦＥＴおよびこの第２のＦ
ＥＴに並列に接続された第２のインダクタからなり、一
端が前記第１の回路の他端に接続され、他端が前記第２
の端子に接続された第２の回路と、を備え、前記第１の
ＦＥＴのゲートには抵抗を介して第１の制御信号が印加
され、前記第２のＦＥＴのゲートには抵抗を介して第２
の制御信号が印加され、前記第３の端子は前記第１およ
び第２の回路の共通接続点に接続され、この共通接続点
は所定電位が印加されることを特徴とする。
ッチ装置の第１の態様は、第１乃至第３の端子と、第１
のＦＥＴおよびこの第１のＦＥＴに並列に接続された第
１のインダクタからなり、一端が前記第１の端子に接続
された第１の回路と、第２のＦＥＴおよびこの第２のＦ
ＥＴに並列に接続された第２のインダクタからなり、一
端が前記第１の回路の他端に接続され、他端が前記第２
の端子に接続された第２の回路と、を備え、前記第１の
ＦＥＴのゲートには抵抗を介して第１の制御信号が印加
され、前記第２のＦＥＴのゲートには抵抗を介して第２
の制御信号が印加され、前記第３の端子は前記第１およ
び第２の回路の共通接続点に接続され、この共通接続点
は所定電位が印加されることを特徴とする。
【００１２】また本発明による高周波スイッチ装置の第
２の態様は、第１の態様の高周波スイッチ装置におい
て、前記第１の端子と前記第１の回路の間に設けられる
第１のコンデンサと、前記第２の端子と前記第２の回路
の間に設けられる第２のコンデンサと、前記第３の端子
と前記共通接続点との間に設けられる第３のコンデンサ
と、を備えたことを特徴とする。
２の態様は、第１の態様の高周波スイッチ装置におい
て、前記第１の端子と前記第１の回路の間に設けられる
第１のコンデンサと、前記第２の端子と前記第２の回路
の間に設けられる第２のコンデンサと、前記第３の端子
と前記共通接続点との間に設けられる第３のコンデンサ
と、を備えたことを特徴とする。
【００１３】また本発明による高周波スイッチ装置の第
３の態様は、第１または第２の態様の高周波スイッチ装
置において、前記第１のＦＥＴのゲート幅は前記第２の
ＦＥＴのゲート幅よりも大きくかつ前記第１のインダク
タのインダクタンスは前記第２のインダクタのインダク
タンスよりも小さいことを特徴とする。
３の態様は、第１または第２の態様の高周波スイッチ装
置において、前記第１のＦＥＴのゲート幅は前記第２の
ＦＥＴのゲート幅よりも大きくかつ前記第１のインダク
タのインダクタンスは前記第２のインダクタのインダク
タンスよりも小さいことを特徴とする。
【００１４】
【作用】上述のように構成された本発明による高周波ス
イッチ装置の第１および第２の態様において、第１のＦ
ＥＴのＯＦＦ時の容量と、第１のインダクタが所望の周
波数で共振するとともに、第２のＦＥＴのＯＦＦ時の容
量と、第２のインダクタが上記所望の周波数で共振する
ように設定し、第１の制御信号および第２の制御信号に
相補的な電位信号（一方が「Ｈ」レベルならば他方は
「Ｌ」レベルとなる電位信号）を与えて第１のＦＥＴを
ＯＮさせ、第２のＦＥＴをＯＦＦさせると、第２のフィ
ルタ回路のインピーダンスは非常に大きくなる。これに
より第１の端子から第３の端子に信号を伝送した場合、
第２のフィルタ回路を通ってリークする電流は従来の場
合に比べて小さくなり、伝送損失を可及的に小さくする
ことができる。
イッチ装置の第１および第２の態様において、第１のＦ
ＥＴのＯＦＦ時の容量と、第１のインダクタが所望の周
波数で共振するとともに、第２のＦＥＴのＯＦＦ時の容
量と、第２のインダクタが上記所望の周波数で共振する
ように設定し、第１の制御信号および第２の制御信号に
相補的な電位信号（一方が「Ｈ」レベルならば他方は
「Ｌ」レベルとなる電位信号）を与えて第１のＦＥＴを
ＯＮさせ、第２のＦＥＴをＯＦＦさせると、第２のフィ
ルタ回路のインピーダンスは非常に大きくなる。これに
より第１の端子から第３の端子に信号を伝送した場合、
第２のフィルタ回路を通ってリークする電流は従来の場
合に比べて小さくなり、伝送損失を可及的に小さくする
ことができる。
【００１５】また上述のように構成された第３の態様に
よれば、第１のＦＥＴのゲート幅が第２のＦＥＴのゲー
ト幅よりも大きいため、第１のＦＥＴのＯＮ抵抗は第２
のＦＥＴのＯＮ抵抗よりも小さくなり、挿入損失をさら
に小さくすることができる。
よれば、第１のＦＥＴのゲート幅が第２のＦＥＴのゲー
ト幅よりも大きいため、第１のＦＥＴのＯＮ抵抗は第２
のＦＥＴのＯＮ抵抗よりも小さくなり、挿入損失をさら
に小さくすることができる。
【００１６】
【実施例】本発明による高周波スイッチ装置の第１の実
施例の構成を図１に示す。この実施例の高周波スイッチ
装置はデジタルコードレス電話機のアンテナスイッチと
して用いられ、デプレッション型ＦＥＴ１１およびイン
ダクタ２１からなる第１のフィルタ回路と、デプレッシ
ョン型ＦＥＴ１２およびインダクタ２２からなる第２の
フィルタ回路と、抵抗３１，３２，３３とを備えてい
る。第１および第２のフィルタ回路は直列に接続されて
おり、この共通接続点８にアンテナ端子２が接続されて
いる。また、第１のフィルタ回路の他端には送信側端子
３が接続され、第２のフィルタ回路の他端には受信側端
子４が接続されている。
施例の構成を図１に示す。この実施例の高周波スイッチ
装置はデジタルコードレス電話機のアンテナスイッチと
して用いられ、デプレッション型ＦＥＴ１１およびイン
ダクタ２１からなる第１のフィルタ回路と、デプレッシ
ョン型ＦＥＴ１２およびインダクタ２２からなる第２の
フィルタ回路と、抵抗３１，３２，３３とを備えてい
る。第１および第２のフィルタ回路は直列に接続されて
おり、この共通接続点８にアンテナ端子２が接続されて
いる。また、第１のフィルタ回路の他端には送信側端子
３が接続され、第２のフィルタ回路の他端には受信側端
子４が接続されている。
【００１７】一方、ＦＥＴ１１のゲートには高抵抗値
（例えば数ｋΩ）のゲート抵抗３１を介してゲート信号
入力端子５が接続され、ＦＥＴ１２のゲートには高抵抗
値（例えば数ｋΩ）のゲート抵抗３３を介してゲート信
号入力端子７が接続されている。また、共通接続点８に
は高抵抗値（例えば数ｋΩ）の抵抗３２を介して基準電
位入力端子６が接続されている。
（例えば数ｋΩ）のゲート抵抗３１を介してゲート信号
入力端子５が接続され、ＦＥＴ１２のゲートには高抵抗
値（例えば数ｋΩ）のゲート抵抗３３を介してゲート信
号入力端子７が接続されている。また、共通接続点８に
は高抵抗値（例えば数ｋΩ）の抵抗３２を介して基準電
位入力端子６が接続されている。
【００１８】なお、第１および第２のフィルタ回路のイ
ンダクタ２１，２２は、デジタルコードレス電話機が使
用する周波数（例えば１．９ＧＨｚ）においてインピー
ダンスが最大となるように夫々のＦＥＴのＯＦＦ時容量
に合ったインダクタンス値に設定されている。
ンダクタ２１，２２は、デジタルコードレス電話機が使
用する周波数（例えば１．９ＧＨｚ）においてインピー
ダンスが最大となるように夫々のＦＥＴのＯＦＦ時容量
に合ったインダクタンス値に設定されている。
【００１９】次に、上記実施例の動作を説明する。送信
モードの場合、ゲート信号入力端子５に零Ｖ、ゲート信
号入力端子７に−３Ｖ、基準電位入力端子６に零Ｖを与
える。すると、ＦＥＴ１１がＯＮし、ＦＥＴ１２はＯＦ
Ｆする。この状態で送信側端子３に信号が入来すると、
この信号はＦＥＴ１１を介してアンテナ信号端子２に伝
送されるが、ＦＥＴ１１のＯＮ抵抗による損失と、ＯＦ
Ｆ側の小信号伝送経路への電流リークによる損失を受け
る。ＯＦＦ側の小信号伝送経路への電流リークは、ＯＦ
Ｆ側の小信号伝送経路のインピーダンスＺと、アンテナ
端子２に接続される終端抵抗（例えば５０Ω）との比で
決まるため、ＯＦＦ側の小信号伝送経路のインピーダン
スＺが大きいほど、送信側の端子３からアンテナ端子２
への挿入損失が減少するとともに高いアイソレーション
を実現できることになる。なお、送信モードにする場合
はゲート信号入力端子５に−３Ｖ、ゲート信号入力端子
７および基準電位入力端子６に零Ｖを与える。するとＦ
ＥＴ１２がＯＮし、ＦＥＴ１１がＯＦＦし、この状態で
アンテナ端子２から入来した信号はＦＥＴ１２を介して
受信側端子４に伝送されることになる。
モードの場合、ゲート信号入力端子５に零Ｖ、ゲート信
号入力端子７に−３Ｖ、基準電位入力端子６に零Ｖを与
える。すると、ＦＥＴ１１がＯＮし、ＦＥＴ１２はＯＦ
Ｆする。この状態で送信側端子３に信号が入来すると、
この信号はＦＥＴ１１を介してアンテナ信号端子２に伝
送されるが、ＦＥＴ１１のＯＮ抵抗による損失と、ＯＦ
Ｆ側の小信号伝送経路への電流リークによる損失を受け
る。ＯＦＦ側の小信号伝送経路への電流リークは、ＯＦ
Ｆ側の小信号伝送経路のインピーダンスＺと、アンテナ
端子２に接続される終端抵抗（例えば５０Ω）との比で
決まるため、ＯＦＦ側の小信号伝送経路のインピーダン
スＺが大きいほど、送信側の端子３からアンテナ端子２
への挿入損失が減少するとともに高いアイソレーション
を実現できることになる。なお、送信モードにする場合
はゲート信号入力端子５に−３Ｖ、ゲート信号入力端子
７および基準電位入力端子６に零Ｖを与える。するとＦ
ＥＴ１２がＯＮし、ＦＥＴ１１がＯＦＦし、この状態で
アンテナ端子２から入来した信号はＦＥＴ１２を介して
受信側端子４に伝送されることになる。
【００２０】次に上述のフィルタ回路のＯＦＦ時のイン
ピーダンスＺを図２を参照して説明する。図２はＦＥＴ
と、このＦＥＴに並列に接続されたインダクタからなる
フィルタ回路のＯＦＦ状態の等価回路図である。ＯＦＦ
時のＦＥＴの容量Ｃoff と抵抗Ｒoff が並列に接続さ
れ、インダクタのインダクタンス分Ｌと抵抗分ＲL から
なる直列回路が容量Ｃoff に並列に接続されている。抵
抗分ＲL が無い理想的なインダクタの場合は、インダク
タンスＬと容量Ｃoff が並列共振する部分のインピーダ
ンスＺp が無限大になってＯＦＦ側の小信号伝送経路の
インピーダンスＺはＲoff に等しくなるが、実際にはイ
ンダクタに抵抗分ＲL が存在するため、インピーダンス
Ｚp は有限値をとる。この場合、インダクタンスＬと容
量Ｃoff が並列共振する部分のインピーダンスＺp は、
ω・Ｌ／ＲL が１に比べて非常に大きいことおよびイン
ダクタンス分Ｌと容量Ｃoff が共振するという条件の下
で、Ｚp ＝Ｌ／（ＲL ・Ｃoff ）と表わされ、ＯＦＦ側
の小信号伝送経路のインピーダンスＺはＺ＝（１／Ｚp
＋１／Ｒoff ）-1と表わされる。
ピーダンスＺを図２を参照して説明する。図２はＦＥＴ
と、このＦＥＴに並列に接続されたインダクタからなる
フィルタ回路のＯＦＦ状態の等価回路図である。ＯＦＦ
時のＦＥＴの容量Ｃoff と抵抗Ｒoff が並列に接続さ
れ、インダクタのインダクタンス分Ｌと抵抗分ＲL から
なる直列回路が容量Ｃoff に並列に接続されている。抵
抗分ＲL が無い理想的なインダクタの場合は、インダク
タンスＬと容量Ｃoff が並列共振する部分のインピーダ
ンスＺp が無限大になってＯＦＦ側の小信号伝送経路の
インピーダンスＺはＲoff に等しくなるが、実際にはイ
ンダクタに抵抗分ＲL が存在するため、インピーダンス
Ｚp は有限値をとる。この場合、インダクタンスＬと容
量Ｃoff が並列共振する部分のインピーダンスＺp は、
ω・Ｌ／ＲL が１に比べて非常に大きいことおよびイン
ダクタンス分Ｌと容量Ｃoff が共振するという条件の下
で、Ｚp ＝Ｌ／（ＲL ・Ｃoff ）と表わされ、ＯＦＦ側
の小信号伝送経路のインピーダンスＺはＺ＝（１／Ｚp
＋１／Ｒoff ）-1と表わされる。
【００２１】次に上記実施例の高周波スイッチ装置の挿
入損失およびアイソレーションについて説明する。今、
図１に示す実施例の高周波スイッチ装置において、ＦＥ
Ｔ１１，１２はゲート幅Ｗg が１ｍｍ、しきい値電圧Ｖ
thが−１．０Ｖであって、単位ゲート幅１００μｍのＦ
ＥＴで構成されたマルチフィンガータイプのＦＥＴと
し、インダクタ２１，２２は各々のインダクタンスＬが
１５．５ｎＨであるスパイラルインダクタとし、抵抗３
１，３２，３３は各々の抵抗値Ｒが１０ＫΩとした。な
お、スパイラルインダクタは線幅１０μｍ、スペース５
μｍ、膜厚３μｍ、１辺長が３４０μｍの角型スパイラ
ルとしてＭＭＩＣ上に形成した。
入損失およびアイソレーションについて説明する。今、
図１に示す実施例の高周波スイッチ装置において、ＦＥ
Ｔ１１，１２はゲート幅Ｗg が１ｍｍ、しきい値電圧Ｖ
thが−１．０Ｖであって、単位ゲート幅１００μｍのＦ
ＥＴで構成されたマルチフィンガータイプのＦＥＴと
し、インダクタ２１，２２は各々のインダクタンスＬが
１５．５ｎＨであるスパイラルインダクタとし、抵抗３
１，３２，３３は各々の抵抗値Ｒが１０ＫΩとした。な
お、スパイラルインダクタは線幅１０μｍ、スペース５
μｍ、膜厚３μｍ、１辺長が３４０μｍの角型スパイラ
ルとしてＭＭＩＣ上に形成した。
【００２２】上述の条件で製作した高周波スイッチ装置
の挿入損失の測定結果を図３に示し、アイソレーション
の測定結果を図４に示す。図３において、本実施例の測
定結果は黒丸で、従来の場合の測定結果は白丸で示して
ある。
の挿入損失の測定結果を図３に示し、アイソレーション
の測定結果を図４に示す。図３において、本実施例の測
定結果は黒丸で、従来の場合の測定結果は白丸で示して
ある。
【００２３】なお、従来の高周波スイッチ装置（図７参
照）のＦＥＴ１１，１２はゲート幅Ｗg が１ｍｍ、しき
い値電圧Ｖthが−１．０Ｖであり、ＦＥＴ１３，１４は
ゲート幅Ｗg が２００μｍ、しきい値電圧Ｖthが−１．
０Ｖである。
照）のＦＥＴ１１，１２はゲート幅Ｗg が１ｍｍ、しき
い値電圧Ｖthが−１．０Ｖであり、ＦＥＴ１３，１４は
ゲート幅Ｗg が２００μｍ、しきい値電圧Ｖthが−１．
０Ｖである。
【００２４】本実施例の高周波スイッチ装置の挿入損失
は１．０ＧＨｚで１．０ｄＢ、周波数１．９ＧＨｚで
０．４ｄＢ、周波数３．０ＧＨｚで０．８ｄＢとなり、
周波数１．９ＧＨｚで最小値をとる特性となっている。
周波数１．９ＧＨｚの狭帯域で損失が最小になる特性
は、デジタルコードレス電話機のアンテナスイッチとし
て用いるのに十分満足の行くものとなっている。
は１．０ＧＨｚで１．０ｄＢ、周波数１．９ＧＨｚで
０．４ｄＢ、周波数３．０ＧＨｚで０．８ｄＢとなり、
周波数１．９ＧＨｚで最小値をとる特性となっている。
周波数１．９ＧＨｚの狭帯域で損失が最小になる特性
は、デジタルコードレス電話機のアンテナスイッチとし
て用いるのに十分満足の行くものとなっている。
【００２５】これに対して従来の高周波スイッチ装置の
挿入損失は周波数１．０〜３．０ＧＨｚの範囲において
０．５５ｄＢと一定であった。
挿入損失は周波数１．０〜３．０ＧＨｚの範囲において
０．５５ｄＢと一定であった。
【００２６】したがって、周波数１．９ＧＨｚにおい
て、本実施例の高周波スイッチ装置のほうが、０．１５
ｄＢだけ損失が小さい結果となっている。
て、本実施例の高周波スイッチ装置のほうが、０．１５
ｄＢだけ損失が小さい結果となっている。
【００２７】一方、アイソレーションは本実施例の高周
波スイッチ装置においては、周波数１．０ＧＨｚで−１
０ｄＢ、周波数１．９ＧＨｚで−３５ｄＢ、周波数３．
０ＧＨｚで−１５ｄＢとなり、周波数１．９ＧＨｚで最
小となる特性となっている。
波スイッチ装置においては、周波数１．０ＧＨｚで−１
０ｄＢ、周波数１．９ＧＨｚで−３５ｄＢ、周波数３．
０ＧＨｚで−１５ｄＢとなり、周波数１．９ＧＨｚで最
小となる特性となっている。
【００２８】これに対して従来の高周波スイッチ装置の
アイソレーションは周波数１．０〜３．０ＧＨｚの範囲
において−２２ｄＢと一定であった。したがって１．９
ＧＨｚにおいては、本実施例の方が１３ｄＢ小さい結果
となっている。
アイソレーションは周波数１．０〜３．０ＧＨｚの範囲
において−２２ｄＢと一定であった。したがって１．９
ＧＨｚにおいては、本実施例の方が１３ｄＢ小さい結果
となっている。
【００２９】次に上記第１の実施例のレイアウトパター
ンを図５に示す。図５において、送信側端子３はＦＥＴ
１１の一端に接続されるとともにスパイラルインダクタ
２１の一端に接続されている。また、送信側端子４はＦ
ＥＴ１２の一端に接続されるとともにスパイラルインダ
クタ２２の一端に接続されている。
ンを図５に示す。図５において、送信側端子３はＦＥＴ
１１の一端に接続されるとともにスパイラルインダクタ
２１の一端に接続されている。また、送信側端子４はＦ
ＥＴ１２の一端に接続されるとともにスパイラルインダ
クタ２２の一端に接続されている。
【００３０】ＦＥＴ１１とＦＥＴ１２の他端およびイン
ダクタ２１，２２の他端は共通接続点８に接続され、こ
の共通接続点８にはアンテナ端子２が接続されている。
また、共通接続点８には高抵抗値の抵抗３２を介して基
準電位入力端子６が接続されている。そして、ＦＥＴ１
１のゲートには高抵抗値の抵抗３１を介してゲート信号
入力端子５が接続され、ＦＥＴ１２のゲートには高抵抗
値の抵抗３２を介してゲート信号入力端子７が接続され
ている。なお、２個のインダクタ素子２１，２２間の干
渉を防ぐため、囲むようにＧＮＤ領域（梨地部参照）が
設けられている。なお、チップサイズは１．１ｍｍ×
１．０ｍｍであった。
ダクタ２１，２２の他端は共通接続点８に接続され、こ
の共通接続点８にはアンテナ端子２が接続されている。
また、共通接続点８には高抵抗値の抵抗３２を介して基
準電位入力端子６が接続されている。そして、ＦＥＴ１
１のゲートには高抵抗値の抵抗３１を介してゲート信号
入力端子５が接続され、ＦＥＴ１２のゲートには高抵抗
値の抵抗３２を介してゲート信号入力端子７が接続され
ている。なお、２個のインダクタ素子２１，２２間の干
渉を防ぐため、囲むようにＧＮＤ領域（梨地部参照）が
設けられている。なお、チップサイズは１．１ｍｍ×
１．０ｍｍであった。
【００３１】次に本発明による高周波スイッチ装置の第
２の実施例について説明する。この第２の実施例の高周
波スイッチ装置は図１に示す第１の実施例と同じ構成で
あって、第１の実施例の高周波スイッチ装置において、
送信側のフィルタ回路のＦＥＴ１１のゲート幅Ｗｇを１
ｍｍから２ｍｍにするとともに、インダクタ２１のイン
ダクタンスを１５．５ｎＨから７．３ｎＨにしたもので
ある。なお、この時、ＦＥＴ１１のしきい値電圧Ｖthは
第１の実施例の場合と同じ−１．０Ｖである。この第２
の実施例の高周波スイッチ装置の挿入損失の測定結果を
図３の白三角で示す。この第２の実施例の挿入損失は周
波数１．０ＧＨｚで０．９ｄＢ、周波数１．９ＧＨｚで
０．３ｄＢ、周波数３．０ＧＨｚで０．７５ｄＢであ
り、第１の実施例よりも損失が小さい特性となってい
る。これは送信側のＦＥＴ１１のゲート幅が増したこと
により、ＦＥＴ１１のＯＮ抵抗が小さくなったためと考
えられる。
２の実施例について説明する。この第２の実施例の高周
波スイッチ装置は図１に示す第１の実施例と同じ構成で
あって、第１の実施例の高周波スイッチ装置において、
送信側のフィルタ回路のＦＥＴ１１のゲート幅Ｗｇを１
ｍｍから２ｍｍにするとともに、インダクタ２１のイン
ダクタンスを１５．５ｎＨから７．３ｎＨにしたもので
ある。なお、この時、ＦＥＴ１１のしきい値電圧Ｖthは
第１の実施例の場合と同じ−１．０Ｖである。この第２
の実施例の高周波スイッチ装置の挿入損失の測定結果を
図３の白三角で示す。この第２の実施例の挿入損失は周
波数１．０ＧＨｚで０．９ｄＢ、周波数１．９ＧＨｚで
０．３ｄＢ、周波数３．０ＧＨｚで０．７５ｄＢであ
り、第１の実施例よりも損失が小さい特性となってい
る。これは送信側のＦＥＴ１１のゲート幅が増したこと
により、ＦＥＴ１１のＯＮ抵抗が小さくなったためと考
えられる。
【００３２】一方、第２の実施例の高周波スイッチ装置
のアイソレーションの測定結果は第１の実施例のアイソ
レーションと同一であった。これは、受信側のフィルタ
回路のＯＦＦ時のインピーダンスが第１の実施例と第２
の実施例で同一であるためと考えられる。
のアイソレーションの測定結果は第１の実施例のアイソ
レーションと同一であった。これは、受信側のフィルタ
回路のＯＦＦ時のインピーダンスが第１の実施例と第２
の実施例で同一であるためと考えられる。
【００３３】次に本発明による高周波スイッチ装置の第
３の実施例の構成を図６に示す。この実施例の高周波ス
イッチ装置は図１に示す第１または第２の実施例の高周
波スイッチ装置において例えば数ｐＦの容量の直流阻止
用コンデンサ４０，４１，４２を新たに設けたものであ
り、正電源、例えば＋３Ｖと零Ｖで動作するものであ
る。
３の実施例の構成を図６に示す。この実施例の高周波ス
イッチ装置は図１に示す第１または第２の実施例の高周
波スイッチ装置において例えば数ｐＦの容量の直流阻止
用コンデンサ４０，４１，４２を新たに設けたものであ
り、正電源、例えば＋３Ｖと零Ｖで動作するものであ
る。
【００３４】コンデンサ４０はアンテナ端子２と、送信
側および受信側フィルタ回路の共通接続点８との間に設
けられ、コンデンサ４１は送信側端子３と送信側フィル
タ回路との間に設けられ、コンデンサ４２は受信側端子
４と受信側フィルタ回路との間に設けられている。そし
て送信モードにおいてはゲート信号入力端子５および基
準電位入力端子６に＋３Ｖの電位を与え、ゲート信号入
力端子７に零Ｖの電位を与える。また受信モードにおい
てはゲート信号入力端子５に零Ｖを与え、基準電位入力
端子６およびゲート信号入力端子７に＋３Ｖの電位を与
える。
側および受信側フィルタ回路の共通接続点８との間に設
けられ、コンデンサ４１は送信側端子３と送信側フィル
タ回路との間に設けられ、コンデンサ４２は受信側端子
４と受信側フィルタ回路との間に設けられている。そし
て送信モードにおいてはゲート信号入力端子５および基
準電位入力端子６に＋３Ｖの電位を与え、ゲート信号入
力端子７に零Ｖの電位を与える。また受信モードにおい
てはゲート信号入力端子５に零Ｖを与え、基準電位入力
端子６およびゲート信号入力端子７に＋３Ｖの電位を与
える。
【００３５】この第３の実施例の高周波スイッチ装置も
第１の実施例の高周波スイッチ装置と同じ損失特性を有
していることはいうまでもない。
第１の実施例の高周波スイッチ装置と同じ損失特性を有
していることはいうまでもない。
【００３６】なお、この第３の実施例の高周波スイッチ
装置において、直流阻止用コンデンサ４０，４１，４２
を外付けとすれば、負電源で動作する第１または第２の
実施例とＭＭＩＣチップ上の回路構成を同一とすること
が可能になるので、汎用性を持つＭＭＩＣチップを実現
することができる。
装置において、直流阻止用コンデンサ４０，４１，４２
を外付けとすれば、負電源で動作する第１または第２の
実施例とＭＭＩＣチップ上の回路構成を同一とすること
が可能になるので、汎用性を持つＭＭＩＣチップを実現
することができる。
【００３７】なお、上記実施例においては、１．９ＧＨ
ｚで挿入損失およびアイソレーションが最小となるよう
にしたが、フィルタ回路を構成するＦＥＴのサイズとイ
ンダクタのサイズを適当に選択することにより、所望の
周波数で挿入損失およびアイソレーションを最小にする
ことができることはいうまでもない。
ｚで挿入損失およびアイソレーションが最小となるよう
にしたが、フィルタ回路を構成するＦＥＴのサイズとイ
ンダクタのサイズを適当に選択することにより、所望の
周波数で挿入損失およびアイソレーションを最小にする
ことができることはいうまでもない。
【００３８】また上記実施例においては、デジタルコー
ドレス電話機のアンテナスイッチに使用した場合につい
て説明したが、本発明はこれに限定されるものではな
い。
ドレス電話機のアンテナスイッチに使用した場合につい
て説明したが、本発明はこれに限定されるものではな
い。
【００３９】
【発明の効果】以上述べたように本発明によれば、各伝
送路に、相補的な信号によってＯＮ、ＯＦＦ動作するフ
ィルタ回路を設けたことにより、所望の周波数帯におい
て伝送損失を可及的に小さくすることができる。
送路に、相補的な信号によってＯＮ、ＯＦＦ動作するフ
ィルタ回路を設けたことにより、所望の周波数帯におい
て伝送損失を可及的に小さくすることができる。
【図１】本発明による高周波スイッチ装置の第１の実施
例の構成を示す回路図。
例の構成を示す回路図。
【図２】本発明にかかるフィルタ回路の等価回路図。
【図３】本発明の実施例の挿入損失特性を示すグラフ。
【図４】本発明の実施例のアイソレーション特性を示す
グラフ。
グラフ。
【図５】第１の実施例のレイアウトパターンを示す図。
【図６】本発明の第３の実施例の構成を示す回路図。
【図７】従来の高周波スイッチ装置の例を示す回路図。
【図８】従来の高周波スイッチ装置の他の例を示す回路
図。
図。
２ アンテナ端子 ３ 送信側端子 ４ 受信側端子 ５，７ ゲート信号入力端子 ６ 基準電位入力端子 ８ 共通接続点 １１，１２ ＦＥＴ ２１，２２ インダクタ ３１，３２，３３ 抵抗 ４０，４１，４２ 直流阻止用コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 1/48
Claims (3)
- 【請求項１】第１乃至第３の端子と、 第１のＦＥＴおよびこの第１のＦＥＴに並列に接続され
た第１のインダクタからなり、一端が前記第１の端子に
接続された第１の回路と、 第２のＦＥＴおよびこの第２のＦＥＴに並列に接続され
た第２のインダクタからなり、一端が前記第１の回路の
他端に接続され、他端が前記第２の端子に接続された第
２の回路と、 を備え、前記第１のＦＥＴのゲートには抵抗を介して第
１の制御信号が印加され、前記第２のＦＥＴのゲートに
は抵抗を介して第２の制御信号が印加され、前記第３の
端子は前記第１および第２の回路の共通接続点に接続さ
れ、この共通接続点は所定電位が印加されることを特徴
とする高周波スイッチ装置。 - 【請求項２】前記第１の端子と前記第１の回路の間に設
けられる第１のコンデンサと、 前記第２の端子と前記第２の回路の間に設けられる第２
のコンデンサと、 前記第３の端子と前記共通接続点との間に設けられる第
３のコンデンサと、 を備えたことを特徴とする請求項１記載の高周波スイッ
チ装置。 - 【請求項３】前記第１のＦＥＴのゲート幅は前記第２の
ＦＥＴのゲート幅よりも大きくかつ前記第１のインダク
タのインダクタンスは前記第２のインダクタのインダク
タンスよりも小さいことを特徴とする請求項１または２
記載の高周波スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16998395A JPH0923101A (ja) | 1995-07-05 | 1995-07-05 | 高周波スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16998395A JPH0923101A (ja) | 1995-07-05 | 1995-07-05 | 高周波スイッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0923101A true JPH0923101A (ja) | 1997-01-21 |
Family
ID=15896431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16998395A Pending JPH0923101A (ja) | 1995-07-05 | 1995-07-05 | 高周波スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0923101A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0893882A3 (en) * | 1997-07-25 | 2001-02-14 | Kabushiki Kaisha Toshiba | High frequency switch device, front end unit and transceiver |
| JP2007336544A (ja) * | 2006-06-12 | 2007-12-27 | Thomson Licensing | マルチメディア端子のための選択的アイソレーションを備えたスイッチ及びスイッチング装置 |
| JP2008118233A (ja) * | 2006-11-01 | 2008-05-22 | Nec Electronics Corp | 移相器 |
| DE10105942B4 (de) * | 2000-02-22 | 2008-07-17 | Murata Mfg. Co., Ltd., Nagaokakyo | Einpoliger Umschalter und Kommunikationseinheit unter Verwendung desselben |
| JP2008206129A (ja) * | 2007-01-23 | 2008-09-04 | Mitsubishi Electric Corp | 可変減衰器 |
| CN104733810A (zh) * | 2013-12-24 | 2015-06-24 | 株式会社村田制作所 | 开关电路及高频模块 |
| JP2015122628A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社村田製作所 | スイッチング回路および半導体モジュール |
| JP2016212020A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社計測技術サービス | 非破壊検査装置 |
| JP2021022784A (ja) * | 2019-07-25 | 2021-02-18 | 株式会社東芝 | 低雑音増幅器とレーダ装置の受信モジュール |
-
1995
- 1995-07-05 JP JP16998395A patent/JPH0923101A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0893882A3 (en) * | 1997-07-25 | 2001-02-14 | Kabushiki Kaisha Toshiba | High frequency switch device, front end unit and transceiver |
| DE10105942B4 (de) * | 2000-02-22 | 2008-07-17 | Murata Mfg. Co., Ltd., Nagaokakyo | Einpoliger Umschalter und Kommunikationseinheit unter Verwendung desselben |
| JP2007336544A (ja) * | 2006-06-12 | 2007-12-27 | Thomson Licensing | マルチメディア端子のための選択的アイソレーションを備えたスイッチ及びスイッチング装置 |
| JP2008118233A (ja) * | 2006-11-01 | 2008-05-22 | Nec Electronics Corp | 移相器 |
| JP2008206129A (ja) * | 2007-01-23 | 2008-09-04 | Mitsubishi Electric Corp | 可変減衰器 |
| JP2015122628A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社村田製作所 | スイッチング回路および半導体モジュール |
| CN104733810A (zh) * | 2013-12-24 | 2015-06-24 | 株式会社村田制作所 | 开关电路及高频模块 |
| JP2015122627A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社村田製作所 | スイッチング回路および高周波モジュール |
| CN104733810B (zh) * | 2013-12-24 | 2019-06-21 | 株式会社村田制作所 | 开关电路及高频模块 |
| US10756727B2 (en) | 2013-12-24 | 2020-08-25 | Murata Manufacturing Co., Ltd. | Switching circuit and high-frequency module |
| US10778211B2 (en) | 2013-12-24 | 2020-09-15 | Murata Manufacturing Co., Ltd | Switching circuit and semiconductor module |
| JP2016212020A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社計測技術サービス | 非破壊検査装置 |
| JP2021022784A (ja) * | 2019-07-25 | 2021-02-18 | 株式会社東芝 | 低雑音増幅器とレーダ装置の受信モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748053A (en) | Switching circuit | |
| JP3310203B2 (ja) | 高周波スイッチ装置 | |
| CN1123083C (zh) | 单片式的高频天线开关 | |
| US6882829B2 (en) | Integrated circuit incorporating RF antenna switch and power amplifier | |
| US6653697B2 (en) | High frequency switch circuit and communications terminal using the same | |
| US6504449B2 (en) | Phase compensated switched attenuation pad | |
| JP3270801B2 (ja) | アッテネータユニット及びこれを有するステップアッテネータ並びにステップアッテネータを有する電子機器 | |
| US5912599A (en) | Bandwidth compensated bridged-tee attenuator | |
| US4920285A (en) | Gallium arsenide antenna switch | |
| KR20010031580A (ko) | 2주파 정합 회로 | |
| US4843354A (en) | Broad band microwave biasing networks suitable for being provided in monolithic integrated circuit form | |
| CN113300682A (zh) | 一种可重构的限幅衰减一体化电路及其工作方法 | |
| WO2022088445A1 (zh) | 一种应用于射频集成电路的耦合式单刀双掷开关 | |
| JPH0923101A (ja) | 高周波スイッチ装置 | |
| CN108233892A (zh) | 电压可变衰减器、集成电路和衰减方法 | |
| EP1440511B1 (en) | Compact 180 degree phase shifter | |
| US4987392A (en) | Gallium arsenide antenna switch | |
| US7719380B2 (en) | AC coupling circuit | |
| JPH08213893A (ja) | 半導体集積回路 | |
| US5440283A (en) | Inverted pin diode switch apparatus | |
| JPH06152361A (ja) | Ｆｅｔスイッチ | |
| JPH1155059A (ja) | 可変減衰器 | |
| JP3011061B2 (ja) | 高周波スイッチ回路 | |
| JP3175421B2 (ja) | アンテナスイッチ共用器 | |
| CN112468130B (zh) | 变压器式单刀双掷开关及射频集成电路 |