JPH09231094A - 情報処理装置の論理検証装置 - Google Patents
情報処理装置の論理検証装置Info
- Publication number
- JPH09231094A JPH09231094A JP8036584A JP3658496A JPH09231094A JP H09231094 A JPH09231094 A JP H09231094A JP 8036584 A JP8036584 A JP 8036584A JP 3658496 A JP3658496 A JP 3658496A JP H09231094 A JPH09231094 A JP H09231094A
- Authority
- JP
- Japan
- Prior art keywords
- verified
- verification
- logic
- information processing
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 論理シミュレーション用のテストプログラム
を使用可能とすることにより、情報処理装置検証用のテ
ストプログラムを開発する二重開発を阻止し、開発工数
の低減を図り、検証精度の確保を図る。 【解決手段】 検証すべき被検証論理を持つ被検証装置
２としての情報処理装置と、論理シミュレーション機
能、期待値と結果値との比較機能、エラーメッセージ出
力機能、全リソースの状態メッセージ出力機能を有する
検証済装置１と、該検証済装置と被検証装置２との間で
の監視、転送機能、オペレーション機能を有する検証実
行装置７とを備えて構成される。検証実行装置７は、前
記検証済装置１の論理シミュレーションに用いられるテ
ストプログラムを、前記被検証装置２のテストプログラ
ムとして前記被検証装置２内で走行させ、採取された結
果値を、検証済装置１で期待値と比較させ、全リソース
（内部レジスタ／キャッシュ／ＴＬＢ／メモリ等）状態
メッセージ出力させる。
を使用可能とすることにより、情報処理装置検証用のテ
ストプログラムを開発する二重開発を阻止し、開発工数
の低減を図り、検証精度の確保を図る。 【解決手段】 検証すべき被検証論理を持つ被検証装置
２としての情報処理装置と、論理シミュレーション機
能、期待値と結果値との比較機能、エラーメッセージ出
力機能、全リソースの状態メッセージ出力機能を有する
検証済装置１と、該検証済装置と被検証装置２との間で
の監視、転送機能、オペレーション機能を有する検証実
行装置７とを備えて構成される。検証実行装置７は、前
記検証済装置１の論理シミュレーションに用いられるテ
ストプログラムを、前記被検証装置２のテストプログラ
ムとして前記被検証装置２内で走行させ、採取された結
果値を、検証済装置１で期待値と比較させ、全リソース
（内部レジスタ／キャッシュ／ＴＬＢ／メモリ等）状態
メッセージ出力させる。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置の論
理検証装置に係り、特に、論理シミュレーション用のテ
ストプログラムを使用可能とした情報処理装置の論理検
証装置に関する。
理検証装置に係り、特に、論理シミュレーション用のテ
ストプログラムを使用可能とした情報処理装置の論理検
証装置に関する。
【０００２】
【従来の技術】論理検証に関する従来技術として、論理
シミュレーション環境において、命令インタプリタによ
り初期値／期待値を生成し、論理シミュレーション用の
簡易型テストプログラムを論理検証装置で走行させ、全
リソース（内部レジスタ／キャッシュ／ＴＬＢ／メモ
リ）について一括してコンペアすることにより、論理シ
ミュレーションによる論理検証を行う技術が、例えば、
特開平５−６７９６６号公報等に記載されて知られてい
る。
シミュレーション環境において、命令インタプリタによ
り初期値／期待値を生成し、論理シミュレーション用の
簡易型テストプログラムを論理検証装置で走行させ、全
リソース（内部レジスタ／キャッシュ／ＴＬＢ／メモ
リ）について一括してコンペアすることにより、論理シ
ミュレーションによる論理検証を行う技術が、例えば、
特開平５−６７９６６号公報等に記載されて知られてい
る。
【０００３】
【発明が解決しようとする課題】前記従来技術は、あく
までも論理シミュレーション装置としての技術であり、
この技術に使用されている論理シミュレーション用の簡
易テストプログラムを用いて情報処理装置の論理検証を
行うことができないものであった。この理由は、テスト
の確認方法が命令によるものでなく別のプログラムによ
る全リソースについて一括してコンペアを行うものであ
るからである。
までも論理シミュレーション装置としての技術であり、
この技術に使用されている論理シミュレーション用の簡
易テストプログラムを用いて情報処理装置の論理検証を
行うことができないものであった。この理由は、テスト
の確認方法が命令によるものでなく別のプログラムによ
る全リソースについて一括してコンペアを行うものであ
るからである。
【０００４】このため、情報処理装置の論理検証を行う
ためには、別途情報処理装置用のテストプログラムを開
発する必要がある。しかし、情報処理装置用のテストプ
ログラムは、膨大な数のテストケース、プログラムを持
つため、情報処理装置用のテストプログラムとして、テ
スト命令列しか持たず、必要最低限の簡易型プログラム
を新規に開発しようとしても、莫大な時間と工数とが必
要となり、現実的に実現不可能であった。
ためには、別途情報処理装置用のテストプログラムを開
発する必要がある。しかし、情報処理装置用のテストプ
ログラムは、膨大な数のテストケース、プログラムを持
つため、情報処理装置用のテストプログラムとして、テ
スト命令列しか持たず、必要最低限の簡易型プログラム
を新規に開発しようとしても、莫大な時間と工数とが必
要となり、現実的に実現不可能であった。
【０００５】また、従来技術による情報処理装置に於け
る論理検証プログラムは、テスト命令列だけでなく直接
テストに関係ない機能、例えば、初期値設定、結果値比
較、エラーメッセージ出力処理等の機能を個々のプログ
ラムに持たせる必要があり、このため、その開発には多
くの時間と工数とを必要とし、開発効率が悪く、情報処
理装置のメンテナンス対応にも悪い影響を与えてしまう
という問題点を有している。
る論理検証プログラムは、テスト命令列だけでなく直接
テストに関係ない機能、例えば、初期値設定、結果値比
較、エラーメッセージ出力処理等の機能を個々のプログ
ラムに持たせる必要があり、このため、その開発には多
くの時間と工数とを必要とし、開発効率が悪く、情報処
理装置のメンテナンス対応にも悪い影響を与えてしまう
という問題点を有している。
【０００６】さらに、従来技術による情報処理装置の論
理検証は、高い検証精度を得ることが困難であるという
問題点を有している。すなわち、前記従来技術は、特
に、ＲＡＭ（キャッシュ／ＴＬＢ）、メモリ等の正常性
の確認を、ＲＡＭ等の直接データを確認するのでなく、
機能的動作の妥当性の確認を行うものであり、あるい
は、直接データを確認したとしてもごく一部分のデータ
しか確認することができないものであり、このため、不
良が存在していても検出することができず、見落として
しまう可能性が高いという問題点を有している。
理検証は、高い検証精度を得ることが困難であるという
問題点を有している。すなわち、前記従来技術は、特
に、ＲＡＭ（キャッシュ／ＴＬＢ）、メモリ等の正常性
の確認を、ＲＡＭ等の直接データを確認するのでなく、
機能的動作の妥当性の確認を行うものであり、あるい
は、直接データを確認したとしてもごく一部分のデータ
しか確認することができないものであり、このため、不
良が存在していても検出することができず、見落として
しまう可能性が高いという問題点を有している。
【０００７】本発明の目的は、前述した従来技術の問題
点を解決し、論理シミュレーション装置による検証と同
等の検証精度を確保することができ、情報処理装置上に
おいて、特に、キャッシュ、ＴＬＢ、メモリ等の一括コ
ンペアを実現することのできる情報処理装置の論理検証
装置を提供することにある。
点を解決し、論理シミュレーション装置による検証と同
等の検証精度を確保することができ、情報処理装置上に
おいて、特に、キャッシュ、ＴＬＢ、メモリ等の一括コ
ンペアを実現することのできる情報処理装置の論理検証
装置を提供することにある。
【０００８】また、本発明の目的は、論理シミュレーシ
ョン用のテストプログラムを使用可能とすることによ
り、情報処理装置検証用のテストプログラムを開発する
二重開発を阻止し、開発工数の低減と調整期間の短縮と
を図ることのできる情報処理装置の論理検証装置を提供
することにある。
ョン用のテストプログラムを使用可能とすることによ
り、情報処理装置検証用のテストプログラムを開発する
二重開発を阻止し、開発工数の低減と調整期間の短縮と
を図ることのできる情報処理装置の論理検証装置を提供
することにある。
【０００９】
【課題を解決するための手段】本発明によれば前記目的
は、検証すべき被検証論理を持つ被検証装置としての情
報処理装置の論理検証装置において、論理シミュレーシ
ョン機能、期待値と結果値との比較機能、エラーメッセ
ージ出力機能、全リソースの状態メッセージ出力機能を
有する検証済装置と、該検証済装置と前記被検証装置と
の間での監視、転送機能、オペレーション機能を有する
検証実行装置とを備え、該検証実行装置は、前記検証済
装置の論理シミュレーションに用いられるテストプログ
ラムを、前記被検証装置のテストプログラムとして前記
被検証装置内で走行させることにより達成される。
は、検証すべき被検証論理を持つ被検証装置としての情
報処理装置の論理検証装置において、論理シミュレーシ
ョン機能、期待値と結果値との比較機能、エラーメッセ
ージ出力機能、全リソースの状態メッセージ出力機能を
有する検証済装置と、該検証済装置と前記被検証装置と
の間での監視、転送機能、オペレーション機能を有する
検証実行装置とを備え、該検証実行装置は、前記検証済
装置の論理シミュレーションに用いられるテストプログ
ラムを、前記被検証装置のテストプログラムとして前記
被検証装置内で走行させることにより達成される。
【００１０】そして、前記検証実行装置は、検証済装置
と前記被検証装置との間での監視、転送機能を用いて、
検証済装置で初期値等のデータを生成させ、このデータ
を被検証装置に転送し、被検証装置に、このデータに基
づいて全リソースのイニシャライズを行ってテスト環境
を構築させ、また、被検証装置にテスト結果値等のデー
タを生成、採取させ、検証済装置にそのデータを転送
し、検証済装置に期待値等のデータとの比較を行わせ、
被検証装置の被検証論理の正常性を確認する。
と前記被検証装置との間での監視、転送機能を用いて、
検証済装置で初期値等のデータを生成させ、このデータ
を被検証装置に転送し、被検証装置に、このデータに基
づいて全リソースのイニシャライズを行ってテスト環境
を構築させ、また、被検証装置にテスト結果値等のデー
タを生成、採取させ、検証済装置にそのデータを転送
し、検証済装置に期待値等のデータとの比較を行わせ、
被検証装置の被検証論理の正常性を確認する。
【００１１】本発明は、前述により、論理シミュレーシ
ョン等で適用された簡易型テストプログラムを情報処理
装置の検証に使用することが可能となり、情報処理装置
の論理検証用に新規に検証プログラムを開発する必要が
なくなり、開発工数低減を図ることができる。また、論
理検証精度についても、論理シミュレーションと同等な
検証精度を確保することができる。
ョン等で適用された簡易型テストプログラムを情報処理
装置の検証に使用することが可能となり、情報処理装置
の論理検証用に新規に検証プログラムを開発する必要が
なくなり、開発工数低減を図ることができる。また、論
理検証精度についても、論理シミュレーションと同等な
検証精度を確保することができる。
【００１２】
【発明の実施の形態】以下、本発明による情報処理装置
の論理検証装置の一実施形態を図面により詳細に説明す
る。
の論理検証装置の一実施形態を図面により詳細に説明す
る。
【００１３】図１は本発明の一実施形態による情報処理
装置の論理検証装置の構成例を示すブロック図、図２は
本発明の一実施形態の動作を説明する図である。図１、
図２において、１は検証済装置、２は被検証装置、３は
メモリ制御装置、４は被検証論理、５はメモリ、６はＲ
ＯＭ、７は検証実行装置である。
装置の論理検証装置の構成例を示すブロック図、図２は
本発明の一実施形態の動作を説明する図である。図１、
図２において、１は検証済装置、２は被検証装置、３は
メモリ制御装置、４は被検証論理、５はメモリ、６はＲ
ＯＭ、７は検証実行装置である。
【００１４】図１において、検証済装置１は、被検証論
理４の設計段階において使用したツールであり、被検証
論理４に対する初期値、期待値、テストプログラムを含
む論理シミュレーション装置である。被検証装置２は、
ＣＰＵを含むＩＣチップ等であり、内部レジスタ、キャ
ッシュ、ＴＬＢ、メモリ等のリソースを有する被検証論
理４と、メモリ５、ＲＯＭ６とにより構成される情報処
理装置であり、実機として動作可能なものである。
理４の設計段階において使用したツールであり、被検証
論理４に対する初期値、期待値、テストプログラムを含
む論理シミュレーション装置である。被検証装置２は、
ＣＰＵを含むＩＣチップ等であり、内部レジスタ、キャ
ッシュ、ＴＬＢ、メモリ等のリソースを有する被検証論
理４と、メモリ５、ＲＯＭ６とにより構成される情報処
理装置であり、実機として動作可能なものである。
【００１５】本発明の一実施形態は、実機として動作可
能な被検証装置２内の被検証論理４の論理検証のため
に、被検証論理４の設計段階において使用したツールと
しての論理シミュレーション装置である検証済装置１を
使用するものであり、検証済装置１に含まれるテストプ
ログラムの実行を被検証論理４に行わせるものである。
このため、本発明の一実施形態は、図１に示すように、
検証済装置１と被検証装置２との間に市販のパソコン等
が接続されたメモリ制御装置３を有する検証実行装置７
を接続して構成される。
能な被検証装置２内の被検証論理４の論理検証のため
に、被検証論理４の設計段階において使用したツールと
しての論理シミュレーション装置である検証済装置１を
使用するものであり、検証済装置１に含まれるテストプ
ログラムの実行を被検証論理４に行わせるものである。
このため、本発明の一実施形態は、図１に示すように、
検証済装置１と被検証装置２との間に市販のパソコン等
が接続されたメモリ制御装置３を有する検証実行装置７
を接続して構成される。
【００１６】次に、前述のように構成される本発明の一
実施形態の動作を図２を参照して説明する。
実施形態の動作を図２を参照して説明する。
【００１７】（１）まず、メモリ制御装置３に接続され
るパソコンの市販のＯＳ上で動作する小形ＯＳ３１０か
らパソコンのコンソールディスプレイ３００を通して、
モニタプログラム５１０をメモリ５にローディングして
実行させる。
るパソコンの市販のＯＳ上で動作する小形ＯＳ３１０か
らパソコンのコンソールディスプレイ３００を通して、
モニタプログラム５１０をメモリ５にローディングして
実行させる。
【００１８】（２）メモリ５にロードされたモニタプロ
グラム５１０は、“Systrm Ready”メッセージ５１１を
コンソールディスプレイ３００に出力し、固定メモリ番
地に設けられている待ち状態フラグを“１”に設定し、
このフラグが小形ＯＳ３１０側からリセットされるまで
待ち状態になる。
グラム５１０は、“Systrm Ready”メッセージ５１１を
コンソールディスプレイ３００に出力し、固定メモリ番
地に設けられている待ち状態フラグを“１”に設定し、
このフラグが小形ＯＳ３１０側からリセットされるまで
待ち状態になる。
【００１９】（３）“Systrm Ready”メッセージ５１１
を受け、オペレータが、コンソールディスプレイ３００
により、小形ＯＳ３１０を通して走行させるテストプロ
グラムを指定３１２する。このとき、複数単位のテスト
プログラムを指定することも可能である。
を受け、オペレータが、コンソールディスプレイ３００
により、小形ＯＳ３１０を通して走行させるテストプロ
グラムを指定３１２する。このとき、複数単位のテスト
プログラムを指定することも可能である。
【００２０】（４）小形ＯＳ３１０は、指定されたオペ
レーションを検証済装置１に転送し、検証済装置１にあ
るスクリプトＡ４１０に起動をかける。小形ＯＳ３１０
は、その後、初期値ファイル４２０が作成されるまで待
ち状態になる。
レーションを検証済装置１に転送し、検証済装置１にあ
るスクリプトＡ４１０に起動をかける。小形ＯＳ３１０
は、その後、初期値ファイル４２０が作成されるまで待
ち状態になる。
【００２１】（５）スクリプトＡ４１０は、検証済装置
１に予め保管されている論理シミュレーション用簡易型
テストプログラムの実行形式ファイルの中から当該デー
タを検索４１１し、命令インタプリタにこれをローディ
ングして実行４１２させ、初期値ファイル４２０と期待
値ファイル４３０とを作らせる。
１に予め保管されている論理シミュレーション用簡易型
テストプログラムの実行形式ファイルの中から当該デー
タを検索４１１し、命令インタプリタにこれをローディ
ングして実行４１２させ、初期値ファイル４２０と期待
値ファイル４３０とを作らせる。
【００２２】（６）スクリプトＡ４１０は、初期値ファ
イル４２０をパソコンの持つＨＤ（ハードディスク）ヘ
転送し、その後、小型ＯＳ３１０から結果値が転送され
るまで待ち状態になる。
イル４２０をパソコンの持つＨＤ（ハードディスク）ヘ
転送し、その後、小型ＯＳ３１０から結果値が転送され
るまで待ち状態になる。
【００２３】（７）初期値ファイル４２０転送されたこ
とにより、小型ＯＳ３１０の待ち状態が解除され、小型
ＯＳ３１０は、処理を続行して、初期値ファイル４２０
をメモリ５にロード３１３し、その完了後、モニタプロ
グラム５１０の待ち状態フラグをリセットする。小型Ｏ
Ｓ３１０は、待ち状態フラグが“１”にセットされるま
で待ち状態になる。
とにより、小型ＯＳ３１０の待ち状態が解除され、小型
ＯＳ３１０は、処理を続行して、初期値ファイル４２０
をメモリ５にロード３１３し、その完了後、モニタプロ
グラム５１０の待ち状態フラグをリセットする。小型Ｏ
Ｓ３１０は、待ち状態フラグが“１”にセットされるま
で待ち状態になる。
【００２４】（８）モニタプログラム５１０は、待ち状
態フラグがリセットされたことにより待ち状態が解除さ
れ、処理を再開して、メモリ５に格納された初期値を基
に、全てのプログラマブルリソースである内部レジス
タ、キャッシュ、ＴＬＢ、メモリ等に対して初期設定を
行い、これにより、テスト状態を構築５１２し、環境が
整い次第直ちに、検証プログラムに分岐し被検証論理４
の検証のためのテストプログラムを実行５１３する。
態フラグがリセットされたことにより待ち状態が解除さ
れ、処理を再開して、メモリ５に格納された初期値を基
に、全てのプログラマブルリソースである内部レジス
タ、キャッシュ、ＴＬＢ、メモリ等に対して初期設定を
行い、これにより、テスト状態を構築５１２し、環境が
整い次第直ちに、検証プログラムに分岐し被検証論理４
の検証のためのテストプログラムを実行５１３する。
【００２５】（９）モニタプログラム５１０は、テスト
中に（テストプログラム走行中）、割り込みが発生した
場合、ＲＯＭ６内に格納されている共通割り込みルーチ
ン６１０へ分岐させ、割り込みの種別を判断６１１す
る。
中に（テストプログラム走行中）、割り込みが発生した
場合、ＲＯＭ６内に格納されている共通割り込みルーチ
ン６１０へ分岐させ、割り込みの種別を判断６１１す
る。
【００２６】（10）割り込みの種別を判断６１１した結
果、テスト終了の割り込みである場合、モニタプログラ
ム５１０は、モニタプログラム内の結果値採取ルーチン
へ処理を分岐させ、全てのプログラマブルリソースであ
る内部レジスタ、キャッシュ、ＴＬＢ、メモリ等の状態
採取を行い、結果値データをメモリ内に圧縮化して最適
化データを作成５１４して、待ち状態フラグを“１”に
セットし、次のオペレーションを待つ状態になる。ま
た、割り込みの種別を判断６１１した結果、テスト終了
の割り込みでない場合、メモリ内に存在する個々のテス
トケースの割り込みルーチンへ分岐させてテストを続行
する。
果、テスト終了の割り込みである場合、モニタプログラ
ム５１０は、モニタプログラム内の結果値採取ルーチン
へ処理を分岐させ、全てのプログラマブルリソースであ
る内部レジスタ、キャッシュ、ＴＬＢ、メモリ等の状態
採取を行い、結果値データをメモリ内に圧縮化して最適
化データを作成５１４して、待ち状態フラグを“１”に
セットし、次のオペレーションを待つ状態になる。ま
た、割り込みの種別を判断６１１した結果、テスト終了
の割り込みでない場合、メモリ内に存在する個々のテス
トケースの割り込みルーチンへ分岐させてテストを続行
する。
【００２７】共通割り込みルーチンがメモリ５ではな
く、ＲＯＭ６に位置する理由は、キャッシングされない
領域での動作を期待するものであり、これにより、テス
トに直接関係のない、共通処理命令実行でのプログラム
リソース、特に、命令キャッシュ等の破壊を防ぐことが
できる。
く、ＲＯＭ６に位置する理由は、キャッシングされない
領域での動作を期待するものであり、これにより、テス
トに直接関係のない、共通処理命令実行でのプログラム
リソース、特に、命令キャッシュ等の破壊を防ぐことが
できる。
【００２８】（11）小型ＯＳ３１０は、待ち状態フラグ
が“１”にセットされたことにより、結果値が作成され
たことを検知して、その結果値を検証済装置１に転送３
１４し、比較結果値４５０が転送されるまで待ち状態に
なる。
が“１”にセットされたことにより、結果値が作成され
たことを検知して、その結果値を検証済装置１に転送３
１４し、比較結果値４５０が転送されるまで待ち状態に
なる。
【００２９】（12）スクリプトＡ４１０は、結果値４４
０が転送されたことにより、期待値４３０と結果値４４
０とを比較し編集４１３した後、得られた比較結果値４
５０を作成し、パソコンの持つＨＤ（ハードディスク）
ヘ転送４１４する。
０が転送されたことにより、期待値４３０と結果値４４
０とを比較し編集４１３した後、得られた比較結果値４
５０を作成し、パソコンの持つＨＤ（ハードディスク）
ヘ転送４１４する。
【００３０】（13）小型ＯＳ３１０は、比較結果値４５
０のファイルが転送されたことにより、パソコン上のコ
ンソールディスプレイ３００に比較結果の概要を出力す
る。このとき、オペレータは、比較結果値の詳細情報を
参照したい場合、ハードディスク内のファイルを参照す
る。
０のファイルが転送されたことにより、パソコン上のコ
ンソールディスプレイ３００に比較結果の概要を出力す
る。このとき、オペレータは、比較結果値の詳細情報を
参照したい場合、ハードディスク内のファイルを参照す
る。
【００３１】前述したように本発明の一実施形態によれ
ば、被検証装置２である情報処理装置上で、検証しよう
としている被検証論理に対する論理シミュレーション用
の簡易型テストプログラムを走行させることができ、こ
れにより、被検証論理の開発時に使用した論理シミュレ
ーション用の簡易型テストプログラムを使用して、被検
証論理の検証を行うことができる。
ば、被検証装置２である情報処理装置上で、検証しよう
としている被検証論理に対する論理シミュレーション用
の簡易型テストプログラムを走行させることができ、こ
れにより、被検証論理の開発時に使用した論理シミュレ
ーション用の簡易型テストプログラムを使用して、被検
証論理の検証を行うことができる。
【００３２】
【発明の効果】以上説明したように本発明によれば、情
報処理装置における論理検証において、論理シミュレー
ション用の簡易型テストプログラムを適用が可能とな
り、これにより、論理シミュレーション装置による検証
と同等の検証精度を確保して、情報処理装置上のキャッ
シュ、ＴＬＢ、メモリ等の一括コンペアを実現すること
ができる。
報処理装置における論理検証において、論理シミュレー
ション用の簡易型テストプログラムを適用が可能とな
り、これにより、論理シミュレーション装置による検証
と同等の検証精度を確保して、情報処理装置上のキャッ
シュ、ＴＬＢ、メモリ等の一括コンペアを実現すること
ができる。
【００３３】また、本発明により、新たに情報処理装置
の検証用としてのテストプログラムを開発するような二
重開発を阻止したことで、開発工数の低減と調整期間の
短縮とを図ることができる。
の検証用としてのテストプログラムを開発するような二
重開発を阻止したことで、開発工数の低減と調整期間の
短縮とを図ることができる。
【図１】本発明の一実施形態による情報処理装置の論理
検証装置の構成例を示すブロック図である。
検証装置の構成例を示すブロック図である。
【図２】本発明の一実施形態の動作を説明する図であ
る。
る。
１ 検証済装置 ２ 被検証装置 ３ メモリ制御装置 ４ 被検証論理 ５ メモリ ６ ＲＯＭ ７ 検証実行装置
Claims (3)
- 【請求項１】 検証すべき被検証論理を持つ被検証装置
としての情報処理装置の論理検証装置において、論理シ
ミュレーション機能、期待値と結果値との比較機能、エ
ラーメッセージ出力機能、全リソースの状態メッセージ
出力機能を有する検証済装置と、該検証済装置と前記被
検証装置との間での監視、転送機能、オペレーション機
能を有する検証実行装置とを備え、該検証実行装置は、
前記検証済装置の論理シミュレーションに用いられるテ
ストプログラムを、前記被検証装置のテストプログラム
として前記被検証装置内で走行させることを特徴とする
情報処理装置の論理検証装置。 - 【請求項２】 前記検証実行装置は、検証済装置と前記
被検証装置との間での監視、転送機能により、検証済装
置で初期値等のデータを生成させ、このデータを被検証
装置に転送し、被検証装置に、このデータに基づいて全
リソースのイニシャライズを行ってテスト環境を構築さ
せることを特徴とする請求項１記載の情報処理装置の論
理検証装置。 - 【請求項３】 前記検証実行装置は、検証済装置と前記
被検証装置との間での監視、転送機能により、被検証装
置にテスト結果値等のデータを生成、採取させ、検証済
装置にそのデータを転送し、検証済装置に期待値等のデ
ータとの比較を行わせ、被検証装置の被検証論理の正常
性を確認することを特徴とする請求項２記載の情報処理
装置の論理検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8036584A JPH09231094A (ja) | 1996-02-23 | 1996-02-23 | 情報処理装置の論理検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8036584A JPH09231094A (ja) | 1996-02-23 | 1996-02-23 | 情報処理装置の論理検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09231094A true JPH09231094A (ja) | 1997-09-05 |
Family
ID=12473832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8036584A Pending JPH09231094A (ja) | 1996-02-23 | 1996-02-23 | 情報処理装置の論理検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09231094A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005025330A (ja) * | 2003-06-30 | 2005-01-27 | Nec Corp | 検査媒体、情報処理装置の検査方法、検査媒体生成装置および検査媒体生成方法 |
| WO2010151072A3 (ko) * | 2009-06-26 | 2011-04-21 | 한국산업기술대학교산학협력단 | 에뮬레이터의 인터페이스 장치 및 그 방법 |
-
1996
- 1996-02-23 JP JP8036584A patent/JPH09231094A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005025330A (ja) * | 2003-06-30 | 2005-01-27 | Nec Corp | 検査媒体、情報処理装置の検査方法、検査媒体生成装置および検査媒体生成方法 |
| WO2010151072A3 (ko) * | 2009-06-26 | 2011-04-21 | 한국산업기술대학교산학협력단 | 에뮬레이터의 인터페이스 장치 및 그 방법 |
| US8352239B2 (en) | 2009-06-26 | 2013-01-08 | Korea Polytechnic University Industry Academic Cooperation Foundation | Emulator interface device and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189114B1 (en) | Data processing system diagnostics | |
| US12393692B2 (en) | Trusted authentication system, method, mainboard, micro board, and storage medium | |
| US4984239A (en) | Automatic verification system for maintenance/diagnosis facility in computer system | |
| CN102308281A (zh) | 对芯片进行动态升级的方法、系统及基板管理控制器 | |
| US4520440A (en) | Test verification of processor architecture having a partial instruction set | |
| KR102717540B1 (ko) | 시스템 온 칩에 대한 설계 검증 방법 및 그 시스템 | |
| CN112216340A (zh) | 硬盘测试方法、装置、存储介质及电子设备 | |
| US5404526A (en) | Improved method for accessing machine state information | |
| CN115562931A (zh) | 处理器调试模块验证方法、装置、电子设备和存储介质 | |
| JPH09231094A (ja) | 情報処理装置の論理検証装置 | |
| CN100444127C (zh) | 软件测试系统和软件测试方法 | |
| JP2585592B2 (ja) | 電子計算機調整方法 | |
| CN110955566B (zh) | 侦错方法 | |
| US7020600B2 (en) | Apparatus and method for improvement of communication between an emulator unit and a host device | |
| CN117407299A (zh) | 模型测试方法和系统 | |
| US5689635A (en) | Microprocessor memory test circuit and method | |
| CN116662050A (zh) | 一种错误注入支持功能验证方法、装置、终端及介质 | |
| EP0820011A2 (en) | Method, apparatus and program storage device for analyzing an electronic circuit | |
| JP2002312416A (ja) | メモリ制御回路の論理検証装置及び方法 | |
| CN115422081A (zh) | 多版本软件的测试方法、装置、电子设备及存储介质 | |
| CN114265786A (zh) | 自动化测试方法、装置，计算机设备及可读存储介质 | |
| CN113127281B (zh) | 一种aspm测试方法、系统、设备以及存储介质 | |
| US20070101034A1 (en) | Monitor method for computer system | |
| CN115808612B (zh) | 一种芯片物理ip测试系统、方法及电子设备 | |
| JP2003281076A (ja) | Ｄｍａコントローラの不正アクセス検出装置、不正アクセス検出方法およびそのプログラム |