JPH0923146A - 電子回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、電源電位ばらつきや変動の
大きい低電圧の電源回路もしくは降圧回路を用いること
なく、低電圧かつ低消費電力で動作する電子回路を実現
することである。 【構成】 複数の回路からなる２個の回路ブロック10
1、102を直列に接続し、電源装置103を接続する。この
ような構成を採ることによって、回路ブロック101、102
には電源装置103から等しく電流が供給されるので、ブ
ロック間電位Vb1はブロック101のインピーダンスZ1、ブ
ロック102のインピーダンスZ2によって決まる値に安定
し、各回路ブロックに対して個別に電源装置を接続する
必要はない。 【効果】 本発明によれば、低電圧の電源回路を用いる
ことなく低消費電力で動作する電子回路を実現でき、ま
たこれによって、計算機その他高速な集積回路が必要な
分野でのより一層の性能向上に寄与できることが期待で
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の回路に電流を供
給して同時に動作させる電子回路に係り、特に半導体集
積回路上に形成された複数個の回路間で高速に信号を伝
達して動作する電子回路に関する。

【０００２】

【従来の技術】電子計算機などの電子回路装置に用いら
れる半導体集積回路においては、その高速化と低消費電
力化が大きな課題である。これには使用する素子の微細
化のみならず、伝達する信号の小振幅化が有効であり、
このため相補型金属酸化膜半導体回路、いわゆるCMOS回
路では電源電圧の低電圧化が進められてきている。一
方、素子加工寸法の微細化に伴い素子耐圧が低下して来
ており、加える電源電圧を下げざるを得ない状況も生じ
て来ている。

【０００３】この電源電圧を低電圧化するための従来技
術としては、例えば、特開平４−42566や特開平４−199
870号公報に記載されているように、集積回路外部の低
電圧電源を用いて電源を供給する、もしくは外部電源の
電圧を集積回路内部に降圧回路を設け低電圧に変換して
供給する、などの方法がある。

【０００４】

【発明が解決しようとする課題】この従来例では、回路
外部の電源装置または内部の降圧回路によって、従来よ
り低い電圧を発生する必要がある。これらに用いられる
電源回路技術では一般に、供給すべき電圧が低くなるほ
ど一定の電圧及び電流を安定に供給することが困難にな
り、電源電圧の電位ばらつきや動作中の電位変動が増加
して回路の高速動作、及び安定動作が損なわれてしまう
という問題がある。

【０００５】本発明の目的は、この従来技術の課題を解
決し、電源電位ばらつきや変動の大きい低電圧の電源回
路もしくは降圧回路を用いることなく、低電圧かつ低消
費電力で動作する電子回路を実現することである。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明の電子回路では、(1) 高電位側の電源端子と
低電位側の電源端子とを有する回路ブロック複数個と、
その複数個の回路ブロックに電圧／電流を供給する電源
装置とからなる電子回路において、ある回路ブロックの
低電位側の電源端子と他の回路ブロックの高電位側の電
源端子とが接続されたブロック間電位を有し、その直列
に接続された複合回路ブロックの高電位側の電源端子と
低電位側の電源端子とが電源装置に接続される。また、
(2) このような複合回路ブロックを複数個直列に接続す
る構成にしてもよい。具体的には、高電位側の電源端子
と低電位側の電源端子とを有する回路ブロック複数個
と、その複数個の回路ブロックに電流を供給する電源装
置とからなる電子回路において、ある回路ブロックの低
電位側の電源端子と他の回路ブロックの高電位側の電源
端子とが接続されたブロック間電位を有し、かつその直
列に接続された複合回路ブロックの高電位側または低電
位側の電源端子にさらに他の回路ブロックのそれぞれ低
電位側または高電位側の電源端子が直列に接続されたブ
ロック間電位を有し、その複数個のブロックが直列に接
続されてなる他の複合回路ブロックの最高電位側と最低
電位側の電源端子とが他の電源装置に接続される。

【０００７】また、(3) (1)及び(2)に記載の電子回路に
おいて、前記ブロック間電位に、電荷を蓄積するための
コンデンサを接続する。(4) (1)及び(2)に記載の電子回
路において、前記ブロック間電位に接続され、その電位
を検出するための検知回路を有する。(5) (1)及び(2)に
記載の電子回路において、前記ブロック間電位に接続さ
れ、その電位を制御するための調整回路を有する。

【０００８】また、(6) (1)及び(2)に記載の電子回路に
おいて、前記直列に接続された複合回路ブロック中の異
なる電位レベルにある回路ブロック相互間の信号を、相
互に接続するための信号レベル変換回路ブロックを有す
る。(7) (1)及び(2)に記載の電子回路において、前記直
列に接続された複合回路ブロック中の回路ブロックと、
複合回路ブロック外部の回路との間の信号を、相互に接
続するための信号レベル変換回路ブロックを有する。

【０００９】

【作用】本発明においては、まず電子回路内の低電圧動
作可能な回路を複数のブロックに分け、そのブロック内
で個々の回路の高電位側の電源端子どうし、低電位側の
電源端子どうしをそれぞれ接続し、ブロックとしての高
電位側の電源端子、低電位側の電源端子とする。次に、
あるブロックの高電位側の電源端子と他のブロックの低
電位側の電源端子を接続することによって、ブロックを
２段直列に接続した複合ブロックとする。この複合ブロ
ックの高電位側の電源端子に他のブロックの低電位側の
電源端子を接続する、またはこの複合ブロックの低電位
側の電源端子に他のブロックの高電位側の電源端子を接
続する、などを繰り返し、ブロックを３段以上直列に接
続した複合ブロックとしても良い。最後にこのｎ段（ｎ
は自然数）直列接続された複合ブロックの最高電位側の
電源端子と最低位側の電源端子の間に電源を接続し電流
を供給する。それ以外のブロック間の電源端子に電源を
接続する必要はない。

【００１０】これによって、個々の回路に供給される電
圧を電源電圧より小さくすることが可能であり、例えば
全ブロックの高電位側、低電位側の電源端子間のインピ
ーダンスが全て等しい場合には、ブロックに供給される
電圧は電源が供給する電圧の１／ｎとなる。各ブロック
に供給される電圧を変える場合には、ブロックが直列接
続される段数ｎを必要に応じて変えればよい。また、直
列接続された各ブロックの電源端子間のインピーダンス
は、そのブロック内の回路数や素子サイズを変えること
によって任意に設定できるので、各ブロックに供給する
電圧をブロック毎で変えることも可能である。

【００１１】ただし、電子回路の動作中は上記各ブロッ
クの電源端子間のインピーダンスが動的に変化するの
で、ブロックに供給される電位が変動することがあり得
る。このため本発明では、ブロック間電位と電源間にコ
ンデンサを接続することによって変動量を低減すること
が有効である。この際、ブロック間電位に蓄積される電
荷量の回路動作による変動分が、ブロック間電位の変化
に表れない程度の大きさの容量を持つコンデンサを使用
すればよい。

【００１２】また、各ブロック内の回路動作に悪影響を
与えるほどブロック間電位が大きく変動することもあり
得るので、このブロック間電位の異常電位を検知する回
路を設け、使用者に異常状態を通知することが有効であ
る。これは例えば、電圧比較回路等を用い、回路動作の
影響を受けない基準電位と、ブロック間電位の電位差を
測定することで容易に実現できる。さらに、その検知回
路からの信号を受け、ブロック間電位の異常電位を調整
する回路を設けることも有効である。これは例えば、ブ
ロック間電位と電源間にインピーダンス可変の素子を接
続し、上記検知回路の出力信号によってそのインピーダ
ンスを制御することによって容易に可能である。

【００１３】上記直列接続した各ブロック相互間では信
号のレベルが異なるが、レベル変換回路を設けることに
よって従来の回路と同様に信号のやりとりが可能であ
る。また、本発明の電子回路と他の外部の回路、例えば
従来のCMOS回路との間の信号のやりとりについても、同
様に信号レベル変換回路を設けることによって容易に可
能である。

【００１４】

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。

【００１５】図１は、本発明の第１の実施例の基本構成
を示す図である。

【００１６】この図は、複数の回路からなる２個の回路
ブロック101、102を直列に接続し、電源装置103を接続
した本発明の基本構成である。このように本発明は、回
路ブロック101の低電位側の電源端子1012と回路ブロッ
ク102の高電位側の電源端子1021とを相互に接続し、か
つ回路ブロック101の高電位側の電源端子1011を電源装
置103の高電位側の端子1031に、回路ブロック102の低電
位側の電源端子1022を電源装置103の低電位側の端子103
2にそれぞれ接続する。このような構成を採ることによ
って、回路ブロック101、102には電源装置103から等し
く電流が供給されるので、ブロック間電位Vb1はブロッ
ク101のインピーダンスZ1、ブロック102のインピーダン
スZ2によって決まる値に安定し、各回路ブロックに対し
て個別に電源装置を接続する必要はない。電源装置103
の高電位側の端子1031と低電位側の端子1032の間の電圧
をVsとすると、Vb1は数１の値に定まる。

【００１７】 Vb1 = Vs×Z2／(Z1 + Z2) …（数１） 図２は、本発明の第２の実施例の基本構成を示す図であ
る。

【００１８】この図は、複数の回路からなる（ｎ＋１）
個（ｎは自然数）の回路ブロック201を直列に接続し、
電源装置203を接続した本発明の基本構成である。この
ように本発明は、複数の回路ブロックの低電位側の電源
端子と高電位側の電源端子とを相互に接続し、その（ｎ
＋１）個直列接続した複合回路ブロック202の最高電位
側の電源端子2021を電源装置203の高電位側の端子2031
に、最低電位側の電源端子2022を電源装置203の低電位
側の端子2032にそれぞれ接続する。このような構成を採
ることによって、ｎ個の回路ブロック201には電源装置2
03から等しく電流が供給されるので、ブロック間電位Vb
21〜Vb2nは各ブロックのインピーダンスによって決まる
値に安定し、各回路ブロックに対して個別に電源装置を
接続する必要はない。ｎ個の回路ブロック201のインピ
ーダンスが全て等しくZn、電源装置103から供給する電
圧をVsとすると、Vb21〜Vb2nは数２の値に定まる。

【００１９】 Vb21 = Vs×(n-1)／n Vb22 = Vs×(n-2)／n …（数２） ： Vb2n = Vs×1／n 図１２は、本発明の第３の実施例の基本構成を示す図で
ある。

【００２０】この図は、複数の回路からなる（ｎ＋１）
個（ｎは自然数）の回路ブロック1201を直列に接続して
電源装置1203を接続した複合回路ブロック1202と、複数
の回路からなる（ｍ＋１）個（ｍは自然数）の回路ブロ
ック1204を直列に接続して他の電源装置1206を接続した
複合回路ブロック1205とを接続した、本発明の基本構成
である。このように本発明は、複数の回路ブロックを直
列接続した複合回路ブロック1202と、他の複数の回路ブ
ロックを直列接続した複合回路ブロック1205とに、それ
ぞれ別の電源装置1203,1206から電流を供給し、かつそ
れらを直列に接続する構成も可能である。この場合も、
ブロック間電位Vb1211〜Vb121n〜Vb1221〜Vb122ｍは前
記と同様各ブロックのインピーダンスによって決まる値
に安定し、電源装置を接続する必要はない。

【００２１】図３は、図１の第１の基本構成を、MOSト
ランジスタを用いて実現した場合の具体的な回路図であ
る。

【００２２】回路ブロック301、302はそれぞれ複数のCM
OS回路からなり、301の低電位側の電源端子3012と302の
高電位側の電源端子3021は接続されブロック間電位Vbと
なる。301の高電位側の電源端子3011は電源装置303の高
電位側の端子3031に、302の低電位側の端子3022は電源
装置303の低電位側の端子3032にそれぞれ接続される。

【００２３】この回路が動作している時の特性として、
ブロック間電位Vbとブロック301、302のインピーダンス
Z1、Z2との関係を、横軸にVbの電位、縦軸にインピーダ
ンスを採って示すと図４(a)のグラフのようになる。ま
た、ブロック間電位Vbとブロック301、302を流れる時間
平均電流I1、I2との関係を、横軸にVbの電位、縦軸に電
流値を採って示すと図４(b)のグラフのようになる。こ
のように本発明では、ブロック間電位Vbが低下するとブ
ロック301の端子3011と3012との間の電位差が相対的に
大きくなるから図４(a)に従ってブロック301のインピー
ダンスが下がり、一方、ブロック302からみるとその端
子3021と3022との間の電位差は逆に小さくなるから図４
(a)に従ってブロック302のインピーダンスが上がるとい
う特性を利用する。この特性により、301を流れる電流I
1が増大、302を流れる電流I2が減少するので、Vbを上昇
させる効果が生ずる。またVbが上昇した場合は逆の動き
となり、Vbを低下させる効果が生ずる。この結果、回路
の動作中はブロック間電位Vbはある平衡電位Vbaに安定
する。このため、本発明では各ブロック間電位に対して
個別に電源装置から電流を供給する必要はない。

【００２４】図５は、図３のMOSトランジスタを用いて
実現した本発明の具体例に、ブロック間電位を安定化さ
せるコンデンサを適用した例である。

【００２５】回路ブロック501、502はそれぞれ複数のCM
OS回路からなり、501の低電位側の電源端子5012と502の
高電位側の電源端子5021は接続されブロック間電位Vbと
なる。501の高電位側の電源端子5011は電源装置503の高
電位側の端子5031に、502の低電位側の端子5022は電源
装置503の低電位側の端子5032にそれぞれ接続される。
ブロック間電位Vbと電源装置503の高電位側の端子5031
または低電位側の端子5032との間にはコンデンサ504を
接続する。

【００２６】この回路が動作している時のブロック50
1、502を流れる電流I3、I4の時間変化を、横軸に時間、
縦軸に電流値を採って示すと図６(a)のグラフのように
なる。また、コンデンサ504を接続しない場合のブロッ
ク間電位Vbの時間変化Vb61と、コンデンサ504を接続し
た場合のブロック間電位Vbの時間変化Vb62とを、横軸に
時間、縦軸にVbの電位を採って示すと図６(b)のグラフ
のようになる。このように、ブロック501、502が動作す
ることによってブロック間電位Vbは変動するが、本発明
では、コンデンサ504を接続することによってこの変動
を小さく抑えることができる。コンデンサ504を接続し
ない状態のブロック間電位Vbが持つ容量をC1、そのとき
の電位変動をΔV1、コンデンサ504の容量をC2とする
と、コンデンサ接続後の電位変動をΔV2は数３のように
減少する。

【００２７】 ΔV2 = ΔV1×C1／(C1 + C2) …（数３） 図７は、図３のMOSトランジスタを用いて実現した本発
明の具体例に、ブロック間電位の変動を検出する検知回
路と、その電位を制御するための調整回路とを適用した
例である。

【００２８】回路ブロック701、702はそれぞれ複数のCM
OS回路からなり、701の低電位側の電源端子7012と702の
高電位側の電源端子7021は接続されブロック間電位Vbと
なる。701の高電位側の電源端子7011は電源装置703の高
電位側の端子7031に、702の低電位側の端子7022は電源
装置703の低電位側の端子7032にそれぞれ接続される。
検知回路704は、基準電位Vb2よりブロック間電位704が
低下したことを検知すると検知信号Vw2をローレベルに
する。それによって調整回路705が導通しブロック間電
位VbをVb2以上まで引き上げる。同様に検知回路706は、
基準電位Vb3よりブロック間電位Vbが上昇したことを検
知すると検知信号Vw3をハイレベルにする。それによっ
て調整回路707が導通しブロック間電位Vbを704以下まで
引き下げる。

【００２９】図８は、図３のMOSトランジスタを用いて
実現した本発明の具体例に、異なる電位レベルにある回
路ブロック相互間の信号を相互に接続するための信号レ
ベル変換回路を適用した例である。

【００３０】回路ブロック801、802、803、804はそれぞ
れ複数のCMOS回路からなり、801の低電位側の電源端子8
012と802の高電位側の電源端子8021は接続されブロック
間電位Vb81となる。803の低電位側の電源端子8032と804
の高電位側の電源端子8041は接続されブロック間電位Vb
82となる。801、803の高電位側の電源端子8011、8031は
電源装置807の高電位側の端子8071に、802、804の低電
位側の端子8022、8042は電源装置807の低電位側の端子8
072にそれぞれ接続される。回路ブロック８０５はブロ
ック８０１と804の間の信号を接続するための、また回
路ブロック806はブロック802と803の間の信号を接続す
るための信号レベル変換回路である。

【００３１】この回路が動作している時のブロック80
1、805、804の信号レベルの時間変化を、横軸に時間、
縦軸に電位を採って示すと図９のグラフのようになる。
901はブロック801の入力信号、902はブロック801の出力
信号、903はブロック804の入力信号、904はブロック804
の出力信号である。VDDは電源装置807の高電位側の端子
8071のレベル、VSSは電源装置807の低電位側の端子8072
のレベル、Vbaはブロック間電位Vb81、Vb82のレベルで
ある。このように、ブロック801の出力信号902はVDDとV
baとの間のレベルだが、レベル変換回路805によってロ
ーレベルが引き下げられブロック804の入力信号であるV
DDとVSSの間のレベルに変換される。この変換を行なう
ため、ブロック805の高電位側の電源端子8051はブロッ
ク801の高電位側の端子8011と同レベル以上の電位に接
続する必要があり、低電位側の電源端子8052はブロック
804の低電位側の端子8042と同レベル以下の電位に接続
する必要がある。この例では、8051は8011と同じく電源
装置807の高電位側の端子8071に、8052は8042と同じく
電源装置807の低電位側の端子8072にそれぞれ接続して
いる。以上、レベル変換回路805に関して説明したが、8
06に関しても同様である。

【００３２】図10は、図３のMOSトランジスタを用いて
実現した本発明の具体例と、従来の回路とを混在させた
回路に、その間の信号を相互に接続するための信号レベ
ル変換回路を適用した例である。ここまでは論理回路に
適用した例を挙げてきたので、ここでは、SRAMの読み出
し回路に適用した例を示す。以下ではSRAMの一般的な構
成部分については省略し、本発明に関わる部分のみを示
す。

【００３３】回路ブロック1001、1002はそれぞれ複数の
メモリセル回路10013、10023からなり、1001の低電位側
の電源端子10012と1002の高電位側の電源端子10021は接
続されブロック間電位Vbとなる。1001の高電位側の電源
端子10011は電源装置1004の高電位側の端子10041に、10
02の低電位側の端子10022は電源装置1004の低電位側の
端子10042にそれぞれ接続される。10014、10024はワー
ド線、10015、10025はビット線である。ワード線ドライ
バやビット線選択回路、書き込み回路等は本図では省略
してある。回路ブロック1003はブロック1001、1002と外
部回路1005の間の信号を接続するための信号レベル変換
回路であり、10031、10032はビット線負荷、10033はセ
ンスアンプ、10034は出力バッファである。

【００３４】この回路が動作している時のブロック100
1、1002、1003の信号レベルの時間変化を、横軸に時
間、縦軸に電位を採って示すと図11(a)(b)のグラフのよ
うになる。(a)はメモリセル回路10013からデータを読み
出す場合、(b)は10023からデータを読み出す場合のグラ
フである。1101、1102はメモリセル回路10013、10023の
内部電圧、1103、1104はワード線10014、10023の信号、
1105はビット線10015、11025の信号、1106はセンスアン
プ10033の出力信号、1107は出力バッファ10034の入力信
号である。VDDは電源装置1004の高電位側の端子10041の
レベル、VSSは電源装置1004の低電位側の端子10042のレ
ベル、Vbaはブロック間電位Vbのレベルである。このよ
うに、メモリセル回路10013、10023の内部電圧1101、11
02は、レベル変換回路1003によって外部回路1005への信
号であるVDDとVSSの間のレベルに変換される。

【００３５】本実施例の説明では、２個の回路ブロック
を直列に接続した場合の回路を例に述べたが、図２のよ
うに、３個以上の回路ブロックを直列に接続した場合も
同様である。また、電子回路として集積回路を例に説明
したが、本発明は集積回路を配線基板に搭載し相互に接
続した電子回路など、一般の電子回路にも適用可能であ
る。

【００３６】

【発明の効果】本発明によれば、電源電位ばらつきや変
動の大きい低電圧の電源回路もしくは降圧回路を用いる
ことなく、低電圧かつ低消費電力で動作する電子回路を
実現できる。またこれによって、計算機その他高速な集
積回路が必要な分野でのより一層の性能向上に寄与でき
ることが期待できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の基本構成を示す図。

【図２】本発明の第２の実施例の基本構成を示す図。

【図３】図１の電子回路における、本発明の第１の具体
的な実施例を示す図。

【図４】図３の電子回路における、本発明の回路の動作
説明図。

【図５】図１の電子回路における、本発明の第２の具体
的な実施例を示す図。

【図６】図５の電子回路における、本発明の回路の動作
説明図。

【図７】図１の電子回路における、本発明の第３の具体
的な実施例を示す図。

【図８】図１の電子回路における、本発明の第４の具体
的な実施例を示す図。

【図９】図８の電子回路における、本発明の回路の動作
説明図。

【図１０】図１の電子回路における、本発明の第５の具
体的な実施例を示す図。

【図１１】図１０の電子回路における、本発明の回路の
動作説明図。

【図１２】本発明の第３の実施例の基本構成を示す図。

【符号の説明】

101,102…複数の回路からなる回路ブロック、1011,1021
…回路ブロックの高電位側の電源端子、1012,1022…回
路ブロックの低電位側の電源端子、103…電源装置、103
1…電源装置の高電位側の端子、1032…電源装置の低電
位側の端子、Ｖｂ１…ブロック間電位、２０１…複数の
回路からなる、複数個の回路ブロック、202…複数個の
回路ブロックを直列接続した、複合回路ブロック、2021
…複合回路ブロック中の電源端子の内、最高電位側の電
源端子、2022…複合回路ブロック中の電源端子の内、最
低電位側の電源端子、203…電源装置、2031…電源装置
の高電位側の端子、2032…電源装置の低電位側の端子、
Vb21〜Vb2n…ブロック間電位、301,302…複数のCMOS回
路からなる回路ブロック、3011,3021…回路ブロックの
高電位側の電源端子、3012,3022…回路ブロックの低電
位側の電源端子、303…電源装置、3031…電源装置の高
電位側の端子、3032…電源装置の低電位側の端子、Vb…
ブロック間電位、Z1…ブロック301のインピーダンス、Z
2…ブロック302のインピーダンス、I1…ブロック301の
時間平均電流、I2…ブロック302の時間平均電流、Vba…
平衡電位、501,502…複数のCMOS回路からなる回路ブロ
ック、5011,5021…回路ブロックの高電位側の電源端
子、5012,5022…回路ブロックの低電位側の電源端子、5
03…電源装置、5031…電源装置の高電位側の端子、5032
…電源装置の低電位側の端子、504…コンデンサ、I3…
ブロック501を流れる電流の時間変化、I4…ブロック502
を流れる電流の時間変化、Vb61…コンデンサ504を接続
しない場合のブロック間電位の時間変動、Vb62…コンデ
ンサ504を接続した場合のブロック間電位の時間変動、7
01,702…複数のCMOS回路からなる回路ブロック、7011,7
021…回路ブロックの高電位側の電源端子、7012,7022…
回路ブロックの低電位側の電源端子、703…電源装置、7
031…電源装置の高電位側の端子、7032…電源装置の低
電位側の端子、704,706…ブロック間電位の変動を検知
する検知回路、705,707…ブロック間電位を制御する調
整回路、Vb2,Vb3…基準電位、Vw2,Vw3…検知信号、801,
802…複数のCMOS回路からなる回路ブロック、803,804…
複数のCMOS回路からなる回路ブロック、8011,8021、回
路ブロックの高電位側の電源端子、8031,8041…回路ブ
ロックの高電位側の電源端子、8012,8022…回路ブロッ
クの低電位側の電源端子、8032,8042…回路ブロックの
低電位側の電源端子、805,806…信号レベル変換回路ブ
ロック、8051,8061…信号レベル変換回路ブロックの高
電位側の電源端子、8052,8062…信号レベル変換回路ブ
ロックの低電位側の電源端子、807…電源装置、8071…
電源装置の高電位側の端子、8072…電源装置の低電位側
の端子、Vb81,Vb82…ブロック間電位、1201,1204…複数
の回路からなる、複数個の回路ブロック、1202,1205…
複数個の回路ブロックを直列接続した、複合回路ブロッ
ク、12021,12051…複合回路ブロック中の電源端子の
内、最高電位側の電源端子、12022,12054…複合回路ブ
ロック中の電源端子の内、最低電位側の電源端子、120
3,1206…電源装置、12031,12061…電源装置の高電位側
の端子、12032,12062…電源装置の低電位側の端子、Vb1
211〜Vb121n,Vb1221〜Vb12２mブロック間電位。

Claims (9)

【特許請求の範囲】
1. 【請求項１】高電位側の電源端子と低電位側の電源端子
   とを有する回路ブロックを複数個直列に接続して複合回
   路ブロックを形成し、該複合回路ブロックにおける最高
   電位側の電源端子と最低電位側の電源端子との間に電源
   装置を接続したことを特徴とする電子回路。
2. 【請求項２】前記回路ブロックはその両端電圧の変動に
   たいしてほぼ逆比例して値の変動するインピーダンスを
   有する請求項１記載の電子回路。
3. 【請求項３】前記回路ブロックはＣＭＯＳ回路からなる
   請求項１記載の電子回路。
4. 【請求項４】前記複合回路ブロックに他の複合回路ブロ
   ックを直列に接続し、他の複合回路ブロックの両電源端
   子間に他の電源装置を接続する請求項１記載の電子回
   路。
5. 【請求項５】前記ブロック間電位に、電荷を蓄積するた
   めのコンデンサを接続した請求項１記載の電子回路。
6. 【請求項６】前記ブロック間電位に接続され、その電位
   を検出するための検知回路を有する請求項１記載の電子
   回路。
7. 【請求項７】前記ブロック間電位に接続され、その電位
   を制御するための調整回路を有する請求項１記載の電子
   回路。
8. 【請求項８】前記直列に接続された複合回路ブロック中
   の異なる電位レベルにある回路ブロック相互間の信号
   を、相互に接続するための信号レベル変換回路ブロック
   を有する請求項１記載の電子回路。
9. 【請求項９】前記直列に接続された複合回路ブロック中
   の回路ブロックと、複合回路ブロック外部の回路との間
   の信号を、相互に接続するための信号レベル変換回路ブ
   ロックを有する請求項１記載の電子回路。