JPH09232255A - Compound semiconductor device and manufacturing method thereof - Google Patents

Compound semiconductor device and manufacturing method thereof

Info

Publication number
JPH09232255A
JPH09232255A JP4105996A JP4105996A JPH09232255A JP H09232255 A JPH09232255 A JP H09232255A JP 4105996 A JP4105996 A JP 4105996A JP 4105996 A JP4105996 A JP 4105996A JP H09232255 A JPH09232255 A JP H09232255A
Authority
JP
Japan
Prior art keywords
layer
vapor deposition
aube
electrode
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4105996A
Other languages
Japanese (ja)
Other versions
JP3193864B2 (en
Inventor
Masahiko Sakata
昌彦 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04105996A priority Critical patent/JP3193864B2/en
Publication of JPH09232255A publication Critical patent/JPH09232255A/en
Application granted granted Critical
Publication of JP3193864B2 publication Critical patent/JP3193864B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a compound semiconductor element having an electrode structure which can come into ohmic contact with the element always stably by a method wherein a first metal layer is formed by a resistance heating vapor deposition system and a second metal layer, in then formed on the first metal layer by an EB vapor deposition system. SOLUTION: The surface of a wafer 4 is cleaned, and the wafer and a vapor deposition material are set on a vapor deposition machine which is provided with both mechanisms as, a resistance heating system and an EB vapor deposition system. Then, an AuBe material which contains 1wt.% of Be is set on a boat for resistance heating, and an Au material in a prescribed amount required for one vapor deposition is set on a berth for an EB vapor deposition. At this time, the AuBe material is used up in every batch. In this state, an AuBe layer 61 is formed by the resistance heating system by an automatic vapor deposition. Then, an Au layer 62 is vapor-deposited continuously on the layer 61 by the EB vapor deposition system under a high vacuum. Then, a photolithographic process is performed to obtain an anode electrode in a prescribed shape.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は化合物半導体素子の
製造方法、特に化合物半導体素子の電極の形成方法及び
それによって得られる電極構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a compound semiconductor device, and more particularly to a method for forming an electrode of a compound semiconductor device and an electrode structure obtained thereby.

【0002】[0002]

【従来の技術】従来の化合物半導体素子の製造方法につ
いて、図3を参照して説明する。図3(a)乃至(g)
は従来例による化合物半導体素子の製造工程図である。
図3(a)は、n型GaP基板1の上にn型GaPエピ
タキシャル層2、p型GaPエピタキシャル層3を順次
成長させたウェハ4の状態を示している。
2. Description of the Related Art A conventional method for manufacturing a compound semiconductor device will be described with reference to FIG. 3 (a) to 3 (g)
FIG. 4 is a manufacturing process diagram of a compound semiconductor device according to a conventional example.
FIG. 3A shows a state of a wafer 4 in which an n-type GaP epitaxial layer 2 and a p-type GaP epitaxial layer 3 are sequentially grown on an n-type GaP substrate 1.

【0003】次に図3(b)に示すように、ウェハ厚み
を制御した(バックラップ工程)後、図1(c)に示す
ように、n型GaP基板1の裏面側にAu合金層を形成
後、エッチングによってカソード電極5を形成する。
Next, as shown in FIG. 3 (b), after controlling the wafer thickness (back lapping step), an Au alloy layer is formed on the back surface side of the n-type GaP substrate 1 as shown in FIG. 1 (c). After the formation, the cathode electrode 5 is formed by etching.

【0004】次に図3(d)に示すように、p型GaP
エピタキシャル層3の上面にアノード電極層6をEB
(ELECTRON BEAM:以下、単にEBと記す)蒸着法によ
り形成する。このアノード電極層6は例えば下層がAu
Be層、上層がAu層から構成される。ここで、アノー
ド電極層6の厚みは通常、1.5〜2.0μm程度であ
る。
Next, as shown in FIG. 3D, p-type GaP
The anode electrode layer 6 is formed on the upper surface of the epitaxial layer 3 by EB.
(ELECTRON BEAM: hereinafter simply referred to as EB) It is formed by a vapor deposition method. The lower layer of the anode electrode layer 6 is, for example, Au.
The Be layer and the upper layer are composed of the Au layer. Here, the thickness of the anode electrode layer 6 is usually about 1.5 to 2.0 μm.

【0005】次に図3(e)に示すように、通常のフォ
トリソ工程を行う。即ち、ウェハー上をフォトマスク7
でカバーし、図3(f)のように不要部をエッチング除
去してアノード電極6’を得る。
Next, as shown in FIG. 3 (e), a normal photolithography process is performed. That is, the photomask 7 is placed on the wafer.
Then, the unnecessary portion is removed by etching as shown in FIG. 3 (f) to obtain the anode electrode 6 '.

【0006】最後に図3(g)に示すように、ウェハ4
を素子毎に分断して(ダイシング工程)、最終的な素子
を得る。
Finally, as shown in FIG. 3 (g), the wafer 4
Is divided into each element (dicing step) to obtain a final element.

【0007】[0007]

【発明が解決しようとする課題】ところで、上記従来例
では、AuBe/Au構造のアノード電極6’をEB蒸
着法によって形成しているが、この場合、AuBeイン
ゴット中のBe濃度はAuとBeの蒸気圧の違いから蒸
着の度に低減してしまう傾向にある。
By the way, in the above-mentioned conventional example, the anode electrode 6'having the AuBe / Au structure is formed by the EB vapor deposition method. In this case, the Be concentration in the AuBe ingot is Au and Be. Due to the difference in vapor pressure, it tends to decrease with each vapor deposition.

【0008】また、Be元素は小さく軽いことから(B
eの原子量197、Auの原子量9)、EB用電磁気の
影響を受けウェハーまで到達されないBe元素が多い。
このため、蒸着の都度、AuBe材料を補充しても蒸着
回数とともに形成されたAuBe層中のBe濃度が低下
し、安定したAuBe層の形成が困難となる。
Further, since the Be element is small and light (B
The atomic weight of e is 197, the atomic weight of Au is 9), and there are many Be elements that cannot reach the wafer due to the influence of the EB electromagnetic field.
Therefore, even if the AuBe material is replenished each time the vapor deposition is performed, the Be concentration in the formed AuBe layer decreases with the number of vapor depositions, making it difficult to form a stable AuBe layer.

【0009】この結果、良好なオーミックコンタクトが
安定して得られず、電極6’とウェハー界面での接触抵
抗が高まったり、ノンオーミックになったりする。
As a result, a good ohmic contact cannot be stably obtained, and the contact resistance at the interface between the electrode 6'and the wafer is increased or it becomes non-ohmic.

【0010】また、従来、アノード電極6’は、ワイヤ
ーボンディングを良好とするために、Auのキャップ層
を厚く積み(例えば0.5μm〜2μm)、アノード電
極6’のトータルの厚みを1.5〜2.0μm程度形成
していたが、一方、電極厚を厚くする程その引っ張り応
力も増加する。さらに、電極形状が例えば4角形の場
合、その角部分に応力が集中し易く、特に図3(g)の
A部拡大図である図4に示すように、アノード電極6’
周辺下部P部が光取り出し効率向上のために粗面処理さ
れていると、その応力により電極下部表面層3のウェハ
ー結晶が破壊される不具合が生じる。
Further, conventionally, the anode electrode 6'has a thick Au cap layer (for example, 0.5 .mu.m to 2 .mu.m) in order to improve the wire bonding, and the total thickness of the anode electrode 6'is 1.5. Although about 2.0 μm is formed, the tensile stress increases as the electrode thickness increases. Further, when the electrode shape is, for example, a quadrangular shape, stress is likely to be concentrated on the corner portion, and particularly, as shown in FIG. 4 which is an enlarged view of a portion A of FIG.
If the peripheral lower P portion is roughened to improve the light extraction efficiency, the stress causes the defect that the wafer crystal of the electrode lower surface layer 3 is broken.

【0011】また、AuBe/Au構造のアノード電極
6’を形成する際には、前述のように通常のフォトリソ
工程、即ち、AuBe/Au層6上に電極部のみ被覆す
るように配したフォトマスク7を介してケミカルエッチ
ングを行う。ここで、エッチング溶液としては、ヨウ化
アンモニウム系Auエッチャントを使用するが、この
際、AuBe層とAu層界面で部分的にエッチングが進
行せず、特にAu層の外周がオーバーエッチングとなっ
てしまう場合があった。
Further, when forming the anode electrode 6'having an AuBe / Au structure, as described above, a usual photolithography process, that is, a photomask arranged so that only the electrode portion is covered on the AuBe / Au layer 6 is formed. Chemical etching is performed via 7. Here, as the etching solution, an ammonium iodide-based Au etchant is used. At this time, the etching does not partially proceed at the interface between the AuBe layer and the Au layer, and the outer periphery of the Au layer is overetched. There were cases.

【0012】そこで、本発明の目的は、素子に対して常
に安定したオーミックコンタクトがとれる電極構造を有
する化合物半導体素子を実現すること、また、電極形成
のためのエッチングをスムーズに行え安定した電極形状
が得られる化合物半導体素子の製造方法を提供すること
にある。
Therefore, an object of the present invention is to realize a compound semiconductor device having an electrode structure capable of always providing a stable ohmic contact with the device, and to perform etching for forming an electrode smoothly to provide a stable electrode shape. Another object of the present invention is to provide a method for producing a compound semiconductor device which can obtain

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に本発明の請求項1は、第1金属層と該第1金属層上に
積層される第2金属層とからなる電極構造を有する化合
物半導体素子の製造方法において、前記第1金属層を抵
抗加熱蒸着にて形成する工程と、次いで前記第1金属層
上にEB蒸着にて前記第2金属層を形成する工程と、を
含むことを特徴とする。
In order to achieve the above-mentioned object, the first aspect of the present invention has an electrode structure comprising a first metal layer and a second metal layer laminated on the first metal layer. A method of manufacturing a compound semiconductor device, comprising the steps of forming the first metal layer by resistance heating vapor deposition, and then forming the second metal layer by EB vapor deposition on the first metal layer. Is characterized by.

【0014】請求項2の発明は、請求項1に記載の化合
物半導体素子の製造方法において、前記抵抗加熱蒸着と
前記EB蒸着とを同一の蒸着装置内にて行うことを特徴
とする。
According to a second aspect of the present invention, in the method of manufacturing a compound semiconductor device according to the first aspect, the resistance heating vapor deposition and the EB vapor deposition are performed in the same vapor deposition apparatus.

【0015】請求項3の発明は、請求項1または2のい
づれかに記載の化合物半導体素子の製造方法において、
前記電極構造は前記第1金属層及び第2金属層がそれぞ
れ、AuBe層及びAu層からなるAuBe/Au電極
であることを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing a compound semiconductor device according to any one of the first or second aspects,
The electrode structure is characterized in that the first metal layer and the second metal layer are AuBe / Au electrodes including an AuBe layer and an Au layer, respectively.

【0016】請求項4の発明は、請求項3に記載の化合
物半導体素子の製造方法において、AuBe層を抵抗加
熱蒸着にて形成する工程と、次いで前記AuBe層上に
EB蒸着にてAu層を形成する工程と、前記AuBe/
Au層をヨウ化アンモニウム系Auエッチャントにバッ
ファードフッ酸を混入させたエッチャントによって選択
的にエッチングしてAuBe/Au電極を得ることを特
徴とする。
According to a fourth aspect of the present invention, in the method for manufacturing a compound semiconductor device according to the third aspect, a step of forming an AuBe layer by resistance heating vapor deposition and then an Au layer by EB vapor deposition on the AuBe layer. Forming step and the AuBe /
The Au layer is characterized in that an AuBe / Au electrode is obtained by selectively etching the Au layer with an ammonium iodide-based Au etchant mixed with buffered hydrofluoric acid.

【0017】請求項5の発明は、請求項3または4のい
づれかに記載の製造方法によって得られる化合物半導体
素子であって、素子表面が粗面化されてなり、前記Au
Be/Au電極の厚みが1.0〜1.5μmに設定され
てなることを特徴とする。
According to a fifth aspect of the present invention, there is provided a compound semiconductor device obtained by the manufacturing method according to any one of the third and fourth aspects, wherein the surface of the device is roughened.
The Be / Au electrode has a thickness of 1.0 to 1.5 μm.

【0018】請求項6の発明は、請求項3または4のい
づれかに記載の製造方法によって得られる化合物半導体
素子であって、素子表面が粗面化されてなり、前記Au
Be/Au電極の上面視の外周を曲面形状としてなるこ
とを特徴とする。
According to a sixth aspect of the present invention, there is provided a compound semiconductor device obtained by the manufacturing method according to the third or fourth aspect, wherein the surface of the device is roughened.
The Be / Au electrode is characterized in that the outer periphery of the Be / Au electrode in a top view is curved.

【0019】以下、各請求項による作用について説明す
る。
The operation of each claim will be described below.

【0020】請求項1の発明によれば、第1金属層の形
成をEB蒸着ではなく抵抗加熱蒸着によって行ってお
り、1バッチ毎に処理材料を使い切るので、第1金属層
を構成する各元素の濃度は常に安定した状態となって、
オーミック性に優れた電極構造を実現できる。
According to the first aspect of the present invention, the first metal layer is formed by resistance heating vapor deposition instead of EB vapor deposition, and the processing material is used up for each batch. Therefore, each element constituting the first metal layer is formed. The concentration of is always stable,
An electrode structure with excellent ohmic properties can be realized.

【0021】請求項2の発明によれば、第1金属層の形
成及びこの後に行う第2金属層のEB蒸着による形成も
同一蒸着装置内で行うので、蒸着工程をスムーズに行え
るだけでなく、両層の密着性も保証できる。
According to the second aspect of the present invention, since the formation of the first metal layer and the subsequent formation of the second metal layer by EB vapor deposition are also performed in the same vapor deposition apparatus, not only the vapor deposition process can be performed smoothly, but also The adhesion of both layers can also be guaranteed.

【0022】請求項1の実際の電極構造例としては、請
求項3に示すようなAuBe/Au層があり、このよう
な構造の場合に本発明は有効である。特にこの構造の場
合、従来のEB蒸着によればBe濃度が不安定になって
いたが、本発明の方法によれば極めて安定したBe濃度
を確保でき、安定したオーミックコンタクトを保証でき
る化合物半導体素子を実現できる。
An example of an actual electrode structure according to claim 1 is an AuBe / Au layer as shown in claim 3, and the present invention is effective in such a structure. In particular, in the case of this structure, the Be concentration was unstable according to the conventional EB deposition, but according to the method of the present invention, a very stable Be concentration can be secured and a stable ohmic contact can be guaranteed. Can be realized.

【0023】請求項4の発明によれば、AuBe/Au
層をヨウ化アンモニウム系Auエッチャントにバッファ
ードフッ酸を混入させたエッチャントによって選択的に
エッチングする工程をとる。このように、エッチャント
にバッファードフッ酸を混入させることによってAuB
e層に形成される酸化膜を除去できるので、AuBe層
からAu層にわたってスムーズなエッチングを行うこと
ができる。
According to the invention of claim 4, AuBe / Au
A step of selectively etching the layer is performed with an etchant in which a buffered hydrofluoric acid is mixed in an ammonium iodide-based Au etchant. Thus, by mixing buffered hydrofluoric acid into the etchant, AuB
Since the oxide film formed on the e layer can be removed, smooth etching can be performed from the AuBe layer to the Au layer.

【0024】請求項5による電極厚み、また請求項6に
よる電極形状をとることにより、素子と電極の密着性を
向上できる。従来より、光の取り出し効率を向上させる
ために素子表面の粗面化を図る場合があるが、この構造
では電極下部も粗面化されているので、特に電極剥離等
の問題が生じやすかった。これに対して、請求項5また
は6のようにすることによって、この問題を解消でき
る。
By adopting the electrode thickness according to claim 5 and the electrode shape according to claim 6, the adhesion between the element and the electrode can be improved. Conventionally, the element surface may be roughened in order to improve the light extraction efficiency. However, in this structure, since the lower part of the electrode is also roughened, problems such as electrode peeling are likely to occur. On the other hand, this problem can be solved by the invention as claimed in claim 5 or 6.

【0025】[0025]

【発明の実施の形態】本発明の一実施例について、図1
を参照して説明する。図1(a)乃至(f)は本実施例
による化合物半導体素子の製造方法を示す工程図であ
る。ここで、カソード電極の形成までは従来と同じであ
るので省略する。なお、図3と同一機能部分には同一記
号を付している。
1 is a block diagram of an embodiment of the present invention.
This will be described with reference to FIG. 1A to 1F are process diagrams showing a method of manufacturing a compound semiconductor device according to this embodiment. Here, the process up to the formation of the cathode electrode is the same as the conventional one, and therefore the description thereof is omitted. It should be noted that the same functional parts as those in FIG. 3 are denoted by the same symbols.

【0026】まず、図1(a)の状態において、電極形
成の前処理としてウェハー4表面を硫酸+過酸化水素系
エッチャントにより清浄化する。
First, in the state of FIG. 1A, the surface of the wafer 4 is cleaned with a sulfuric acid + hydrogen peroxide type etchant as a pretreatment for forming electrodes.

【0027】そして、抵抗加熱方式とEB蒸着方式の両
方の機構を併せ持つ蒸着機にウェハー及び蒸着材料をセ
ットする。ここで、Beを1重量%含有したAuBe材
料を抵抗加熱用Wボートに、また、Au材料をEB蒸着
用ハースに1回の蒸着に必要な所定量をセットする。こ
こで、AuBe材料については1バッチ毎の使い切りと
する。
Then, the wafer and the vapor deposition material are set in the vapor deposition machine having both the resistance heating system and the EB vapor deposition system. Here, the AuBe material containing 1 wt% of Be is set in a W boat for resistance heating, and the Au material is set in a hearth for EB vapor deposition in a predetermined amount required for one vapor deposition. Here, the AuBe material is used up for each batch.

【0028】この状態で、図1(b)に示すように、自
動蒸着によりAuBe層61を抵抗加熱方式により形成
する。次いで図1(c)に示すように、AuBe層61
の上にAu層62をEB方法により高真空下において連
続蒸着する。ここで、各層の厚みについては、水晶振動
子の周波数にて制御する成膜コントローラーによって、
AuBe層61の厚みを200nm、Au層62の厚み
を1100nm(電極全厚:1300nm)となるよう
に設定した。
In this state, as shown in FIG. 1B, the AuBe layer 61 is formed by a resistance heating method by automatic vapor deposition. Then, as shown in FIG. 1C, the AuBe layer 61 is formed.
The Au layer 62 is continuously vapor-deposited thereon by the EB method under high vacuum. Here, the thickness of each layer is controlled by the film formation controller that controls the frequency of the crystal unit.
The thickness of the AuBe layer 61 was set to 200 nm, and the thickness of the Au layer 62 was set to 1100 nm (total electrode thickness: 1300 nm).

【0029】次に、所定の形状のアノード電極を得るた
めにフォトリソ工程を行う。まず、図1(d)に示すよ
うに、フォトマスクとなるフォトレジスト7によって電
極パターン保護膜を形成するが、これによって最終的に
得られる電極パターン6’の外周形状は角部のない曲面
形状、ここでは図2に模式的に示した上面図に示すよう
な円形状となるようにしている。
Next, a photolithography process is performed to obtain an anode electrode having a predetermined shape. First, as shown in FIG. 1D, an electrode pattern protective film is formed by a photoresist 7 serving as a photomask. The outer peripheral shape of an electrode pattern 6 ′ finally obtained by this is a curved surface shape without corners. Here, the circular shape shown in the top view of FIG. 2 is used.

【0030】そして、上記フォトレジストを薬液によっ
て電極形状に除去することになるが、ここで、AuBe
/Au層のエッチャントとしては、ヨウ素+ヨウ化アン
モニウム+エタノール+DIW(DE-IONIZED WATER:純
水)を混合させた従来のAuエッチャントに、フッ化ア
ンモニウムを主成分とするBHF(バッファードフッ
酸:以下、BHFと記す)を約10%程度混合させたも
のを使用している。
Then, the photoresist is removed into a shape of an electrode by a chemical solution. Here, AuBe
As an etchant for the / Au layer, a conventional Au etchant in which iodine + ammonium iodide + ethanol + DIW (DE-IONIZED WATER: pure water) is mixed with BHF (buffered hydrofluoric acid: ammonium fluoride) as a main component. Hereinafter, a mixture of about 10% BHF) is used.

【0031】このようにエッチャントにBHFを混合さ
せることにより、従来のAuエッチャントを使用した場
合の問題点、即ちAuBe層とAu界面で部分的にエッ
チングの進行が止まる、特にAu層の側面部がオーバー
エッチングされるという現象を解消することができる。
By mixing BHF with the etchant as described above, there is a problem in the case where the conventional Au etchant is used, that is, the progress of etching is partially stopped at the AuBe layer-Au interface, in particular, in the side portion of the Au layer. The phenomenon of being over-etched can be eliminated.

【0032】このBHFの作用は以下の通りである。The action of this BHF is as follows.

【0033】即ち、従来の製造方法において部分的にエ
ッチングの進行が止まっていた理由は、AuBe層62
の表面に形成された酸化膜が原因であると考えられる。
そこで、この酸化膜を除去するために本発明では、BH
Fをエッチャントに混合するようにしている。
That is, the reason why the progress of etching is partially stopped in the conventional manufacturing method is that the AuBe layer 62 is formed.
It is thought that this is due to the oxide film formed on the surface of.
Therefore, in order to remove this oxide film, BH is used in the present invention.
I try to mix F with the etchant.

【0034】以上のようにBHFを混合したエッチャン
トを使用することにより、AuBe層61からAu層6
2へと連続したスムーズなエッチングが可能となる。
By using the etchant mixed with BHF as described above, the AuBe layer 61 to the Au layer 6 are used.
Smooth etching that is continuous to 2 is possible.

【0035】次に、電極エッチングが終了した後、図1
(e)に示すように、レジスト7を除去しアロイを行っ
て良好なオーミックコンタクトを有するアノード電極
6’が得られる。
Next, after the electrode etching is completed, as shown in FIG.
As shown in (e), the resist 7 is removed and alloying is performed to obtain an anode electrode 6'having a good ohmic contact.

【0036】このようにして得られたウェハーを図1
(f)に示すように、ダイシングによってPN接合分断
を行って1チップずつの素子形成を行う。
The wafer thus obtained is shown in FIG.
As shown in (f), the PN junction is divided by dicing to form an element for each chip.

【0037】最後に、ダイシングを行ったダイシング面
のダメージ層除去のために硫酸系エッチャントによるエ
ッチングの後、光の取り出し効率を高めるために塩酸ボ
イルにて粗面化処理を行い最終素子を得る。
Finally, after etching with a sulfuric acid-based etchant to remove a damaged layer on the dicing surface after dicing, roughening treatment is performed with a boiling hydrochloric acid to increase the light extraction efficiency to obtain a final device.

【0038】以上説明したように、本実施例において
は、抵抗加熱方式とEB方式の両工程を取り得る蒸着装
置を使用し、AuBe層を抵抗加熱方式にて、またAu
層をEB方式にて連続形成するので、AuBe層、Au
層の密着強度を損ねることなく電極層を形成できる。こ
こで、AuBe層は抵抗加熱方式によって形成している
ことから、AuBe材料をバッチ毎に必要な量のみセッ
トし、1回毎に使い切っているので、EB方式のインゴ
ットを使用する方式とは異なり、常にBe濃度の安定し
たAuBe層の形成が可能となる。この結果、アノード
電極6’は素子に対して安定したオーミックコンタクト
をとれるようにできる。
As described above, in the present embodiment, the vapor deposition apparatus capable of carrying out both the resistance heating method and the EB method is used, and the AuBe layer is subjected to the resistance heating method and Au.
Since the layers are continuously formed by the EB method, AuBe layer, Au
The electrode layer can be formed without impairing the adhesion strength of the layer. Here, since the AuBe layer is formed by the resistance heating method, only the necessary amount of AuBe material is set in each batch and used up each time, which is different from the method using the EB method ingot. Therefore, it is possible to always form an AuBe layer having a stable Be concentration. As a result, the anode electrode 6'can make a stable ohmic contact with the device.

【0039】なお、Au層62については、ワイヤーボ
ンディングを良好にするために、その層厚を1μm以上
にする必要があるが、抵抗加熱方式では通常その材料セ
ット量に制限があり厚膜形成には向かないことから、従
来通りEB蒸着によって形成する。
The Au layer 62 needs to have a layer thickness of 1 μm or more in order to improve the wire bonding. However, the resistance heating method usually limits the amount of material set, so that a thick film can be formed. Since it is not suitable, it is formed by EB evaporation as usual.

【0040】また、最終工程では光の取り出し効率を向
上させるために、粗面化処理を行っているが、この工程
の際、電極周囲下部も粗面化されるので、図4から明ら
かなように外力や応力に対して弱くなっており、電極下
部が結晶破壊してしまう場合がある。
Further, in the final step, a roughening treatment is carried out in order to improve the light extraction efficiency. In this step, the lower part around the electrode is also roughened, so that it is clear from FIG. Moreover, it is vulnerable to external force and stress, and the lower part of the electrode may be crystallized.

【0041】しかしながら本実施例においては、上述し
たように電極膜厚を1300nmと従来構造よりも薄く
形成しており、また、電極形状を円形状としていること
により、電極剥離等が生じにくくなっており信頼性が高
い。ここで、実験の結果、明らかになった電極形成方
法、電極膜厚、電極形状と各評価項目との関係を示す
と、下記表の通りである。
However, in this embodiment, as described above, the electrode film thickness is formed to be 1300 nm, which is thinner than that of the conventional structure, and the electrode shape is circular, so that electrode peeling or the like is less likely to occur. And highly reliable. Here, the relationship between the electrode forming method, the electrode film thickness, the electrode shape, and each evaluation item, which are clarified as a result of the experiment, is shown in the following table.

【0042】[0042]

【表1】 [Table 1]

【0043】上記のように、電極膜厚については、1.
0μm〜1.5μmにすることによって電極剥離を防止
できることが分かった。
As described above, the electrode film thickness is 1.
It was found that the electrode peeling can be prevented by setting the thickness to 0 μm to 1.5 μm.

【0044】[0044]

【発明の効果】以上説明したように、本発明の製造方法
によれば、素子に対して常に安定したオーミックコンタ
クトをとれる電極を有する化合物半導体素子を実現でき
る。また、電極形成のためのエッチングをスムーズに行
え、安定した電極形状を得ることができる。
As described above, according to the manufacturing method of the present invention, it is possible to realize a compound semiconductor device having an electrode capable of always making stable ohmic contact with the device. In addition, etching for electrode formation can be smoothly performed, and a stable electrode shape can be obtained.

【0045】また、電極構造は素子への密着性が優れて
おり剥離等の問題が生じず、信頼性が高い。
Further, the electrode structure has excellent adhesion to the element, does not cause a problem such as peeling, and is highly reliable.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)乃至(f)はそれぞれ、本発明の一実施
例による化合物半導体素子の製造方法を示す工程図であ
る。
1A to 1F are process diagrams showing a method for manufacturing a compound semiconductor device according to an embodiment of the present invention.

【図2】図1の工程に使用されるフォトレジストの上面
図である。
FIG. 2 is a top view of a photoresist used in the process of FIG.

【図3】(a)乃至(g)はそれぞれ、従来例による化
合物半導体素子の製造方法を示す工程図である。
3A to 3G are process diagrams showing a method for manufacturing a compound semiconductor device according to a conventional example.

【図4】図3(g)のA部拡大図である。FIG. 4 is an enlarged view of part A of FIG.

【符号の説明】[Explanation of symbols]

6’ アノード電極 61 第1金属層 62 第2金属層 7 フォトレジスト 6'Anode electrode 61 First metal layer 62 Second metal layer 7 Photoresist

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 第1金属層と該第1金属層上に積層され
る第2金属層とからなる電極構造を有する化合物半導体
素子の製造方法において、前記第1金属層を抵抗加熱蒸
着にて形成する工程と、次いで前記第1金属層上にEB
蒸着にて前記第2金属層を形成する工程と、を含むこと
を特徴とする化合物半導体素子の製造方法。
1. A method of manufacturing a compound semiconductor device having an electrode structure comprising a first metal layer and a second metal layer laminated on the first metal layer, wherein the first metal layer is formed by resistance heating vapor deposition. Forming, and then EB on the first metal layer
And a step of forming the second metal layer by vapor deposition.
【請求項2】 請求項1に記載の化合物半導体素子の製
造方法において、前記抵抗加熱蒸着と前記EB蒸着とを
同一蒸着装置にて行うことを特徴とする化合物半導体素
子の製造方法。
2. The method for producing a compound semiconductor element according to claim 1, wherein the resistance heating vapor deposition and the EB vapor deposition are performed in the same vapor deposition apparatus.
【請求項3】 請求項1または2のいづれかに記載の化
合物半導体素子の製造方法において、前記電極構造は前
記第1金属層及び第2金属層がそれぞれAuBe層及び
Au層からなるAuBe/Au電極であることを特徴と
する化合物半導体素子の製造方法。
3. The method of manufacturing a compound semiconductor device according to claim 1, wherein the electrode structure is an AuBe / Au electrode in which the first metal layer and the second metal layer are an AuBe layer and an Au layer, respectively. And a method for manufacturing a compound semiconductor device.
【請求項4】 請求項3に記載の化合物半導体素子の製
造方法において、AuBe層を抵抗加熱蒸着にて形成す
る工程と、次いで前記AuBe層上にEB蒸着にてAu
層を形成する工程と、前記AuBe/Au層をヨウ化ア
ンモニウム系Auエッチャントにバッファードフッ酸を
混入させたエッチャントによって選択的にエッチングし
てAuBe/Au電極を得ることを特徴とする化合物半
導体素子の製造方法。
4. The method of manufacturing a compound semiconductor device according to claim 3, wherein a step of forming an AuBe layer by resistance heating vapor deposition is performed, and then Au is deposited by EB vapor deposition on the AuBe layer.
A compound semiconductor device comprising: a step of forming a layer; and a AuBe / Au electrode is obtained by selectively etching the AuBe / Au layer with an etchant in which a buffered hydrofluoric acid is mixed in an ammonium iodide-based Au etchant. Manufacturing method.
【請求項5】 請求項3または4のいづれかに記載の製
造方法によって得られる化合物半導体素子であって、素
子表面が粗面化されてなり、前記AuBe/Au電極の
厚みが1.0〜1.5μmに設定されてなることを特徴
とする化合物半導体素子。
5. A compound semiconductor device obtained by the manufacturing method according to claim 3, wherein the device surface is roughened, and the AuBe / Au electrode has a thickness of 1.0 to 1 A compound semiconductor device characterized by being set to 0.5 μm.
【請求項6】 請求項3または4のいづれかに記載の製
造方法によって得られる化合物半導体素子であって、素
子表面が粗面化されており、前記AuBe/Au電極の
上面視の外周を曲面形状としてなることを特徴とする化
合物半導体素子。
6. A compound semiconductor device obtained by the manufacturing method according to claim 3, wherein the device surface is roughened, and the AuBe / Au electrode has a curved outer peripheral surface in a top view. A compound semiconductor device characterized in that
JP04105996A 1996-02-28 1996-02-28 Method for manufacturing compound semiconductor device Expired - Fee Related JP3193864B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04105996A JP3193864B2 (en) 1996-02-28 1996-02-28 Method for manufacturing compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04105996A JP3193864B2 (en) 1996-02-28 1996-02-28 Method for manufacturing compound semiconductor device

Publications (2)

Publication Number Publication Date
JPH09232255A true JPH09232255A (en) 1997-09-05
JP3193864B2 JP3193864B2 (en) 2001-07-30

Family

ID=12597857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04105996A Expired - Fee Related JP3193864B2 (en) 1996-02-28 1996-02-28 Method for manufacturing compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3193864B2 (en)

Also Published As

Publication number Publication date
JP3193864B2 (en) 2001-07-30

Similar Documents

Publication Publication Date Title
US5266526A (en) Method of forming trench buried wiring for semiconductor device
US6395572B1 (en) Method of producing semiconductor light-emitting element
JP3896044B2 (en) Nitride-based semiconductor light-emitting device manufacturing method and product
JP3418849B2 (en) Method of manufacturing ohmic contact for compound semiconductor
JPS5846631A (en) Semiconductor device and manufacture thereof
JP2003224116A (en) Etching liquid, etching method and method for manufacturing semiconductor device
JP3193864B2 (en) Method for manufacturing compound semiconductor device
RU2084988C1 (en) Method for producing resistive contacts on planar side of structure with local regions of low-alloyed semiconductors
JPH05291186A (en) Formation of metal contact on surface of semiconductor chip
JPH10189649A (en) Compound semiconductor device and electrode forming method thereof
TWI304220B (en)
JP3648397B2 (en) Electrode structure of compound semiconductor device
KR900008408B1 (en) Electrode formulating method for iii-v family compound semiconductor device
KR100790739B1 (en) Pad Formation Method of Semiconductor Device
JP3729437B2 (en) Method for manufacturing compound semiconductor device
JPH06302607A (en) Bump electrode forming method and semiconductor manufacturing apparatus using the same
JP6848485B2 (en) Manufacturing method of light emitting element
JPH05102524A (en) Semiconductor element
JP3773840B2 (en) Etching method
JPS59113645A (en) Forming method of wiring pattern
JP2008124375A (en) Manufacturing method of light emitting device
JPS5940585A (en) Manufacture of semiconductor device
JPH11150083A (en) Compound semiconductor device and method of manufacturing the same
JP2010263046A (en) Method for manufacturing light emitting element
JPS62222672A (en) Schottky barrier type semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080525

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees