JPH09232378A - 半導体チップ搭載の構造 - Google Patents
半導体チップ搭載の構造Info
- Publication number
- JPH09232378A JPH09232378A JP8065395A JP6539596A JPH09232378A JP H09232378 A JPH09232378 A JP H09232378A JP 8065395 A JP8065395 A JP 8065395A JP 6539596 A JP6539596 A JP 6539596A JP H09232378 A JPH09232378 A JP H09232378A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating substrate
- conductive
- semiconductor
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チップを絶縁性基板に搭載する構造が有
する欠点を除去する為になされたものであって、複数の
半導体チップが絶縁性基板を占有する面積を狭くする構
造を提供することを目的とする。 【解決手段】本発明に係わる半導体チップの搭載法は、
絶縁性基板の表面に形成された導電性パターンと、半導
体チップの外部端子に形成された導電性突起物とを電気
的に導通するように接合した半導体チップ部品に於い
て、前記半導体チップ上面に新たに半導体チップを接着
剤にて固定し、導電性ワイヤーにて、絶縁性基板表面に
形成された導電パターンと、新たに設置した半導体チッ
プ外部端子とを電気的に導通するように接続する事を特
徴としたものである。
する欠点を除去する為になされたものであって、複数の
半導体チップが絶縁性基板を占有する面積を狭くする構
造を提供することを目的とする。 【解決手段】本発明に係わる半導体チップの搭載法は、
絶縁性基板の表面に形成された導電性パターンと、半導
体チップの外部端子に形成された導電性突起物とを電気
的に導通するように接合した半導体チップ部品に於い
て、前記半導体チップ上面に新たに半導体チップを接着
剤にて固定し、導電性ワイヤーにて、絶縁性基板表面に
形成された導電パターンと、新たに設置した半導体チッ
プ外部端子とを電気的に導通するように接続する事を特
徴としたものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップを絶縁
性基板に搭載するための構造、特に複数の半導体チップ
を絶縁性基板に搭載するための構造に関する。
性基板に搭載するための構造、特に複数の半導体チップ
を絶縁性基板に搭載するための構造に関する。
【０００２】
【従来の技術】従来、半導体チップを絶縁性基板に搭載
する構造としては、例えば図５の断面図に示すような構
造が一般的に用いられている。同図に於いて１は半導体
チップであって絶縁性の接着剤２によって絶縁性基板３
にその底面を固定している。前記絶縁性基板３には外部
接続用の導電性パターン４、５が設けてあり、該導電性
パターン４、５と前記半導体チップ１上面の外部端子
（図示せず）とは導電性ワイヤー６、７によって夫々電
気的に接続している。更に、前記半導体チップ１の外部
端子の酸化防止、導電性ワイヤー６、７の変形または切
断等を防止することを目的として、半導体チップ１及び
導電性ワイヤー６、７を絶縁性の樹脂８により覆う構造
となっている。
する構造としては、例えば図５の断面図に示すような構
造が一般的に用いられている。同図に於いて１は半導体
チップであって絶縁性の接着剤２によって絶縁性基板３
にその底面を固定している。前記絶縁性基板３には外部
接続用の導電性パターン４、５が設けてあり、該導電性
パターン４、５と前記半導体チップ１上面の外部端子
（図示せず）とは導電性ワイヤー６、７によって夫々電
気的に接続している。更に、前記半導体チップ１の外部
端子の酸化防止、導電性ワイヤー６、７の変形または切
断等を防止することを目的として、半導体チップ１及び
導電性ワイヤー６、７を絶縁性の樹脂８により覆う構造
となっている。
【０００３】また図５に示したような半導体チップ搭載
の構造とは異なる、例えば図６に示すような半導体チッ
プの搭載構造が提案されている。同図に於いては、半導
体チップ１の外部端子（図示せず）に、導電性突起物
９、１０を形成しておき、それらを絶縁性基板３の表面
に設けた導電性パターン４、５に、例えばはんだ付け、
熱圧着、或いは溶融する等の手段によって、電気的接続
すると共に機械的保持している。更に、必要に応じて半
導体チップ１と絶縁性基板３との間に絶縁性の樹脂８を
充填しており、この樹脂８は半導体チップ１と絶縁性基
板３との機械的接続を強固なものとするよう作用する。
即ち、半導体チップ１及び絶縁性基板３の周囲の温度が
変化した場合、前記半導体チップ１と絶縁性基板３との
熱膨張係数の違いから前記導電性突起物９、１０に歪み
が発生することとなるが、樹脂８を備えることによって
前記歪みを緩和するという効果がある。また樹脂８を充
填する事により水分の侵入を防止し、前記半導体チップ
１の外部端子（一般にアルミニウムで構成されている）
の腐食を防ぐという効果も有している。
の構造とは異なる、例えば図６に示すような半導体チッ
プの搭載構造が提案されている。同図に於いては、半導
体チップ１の外部端子（図示せず）に、導電性突起物
９、１０を形成しておき、それらを絶縁性基板３の表面
に設けた導電性パターン４、５に、例えばはんだ付け、
熱圧着、或いは溶融する等の手段によって、電気的接続
すると共に機械的保持している。更に、必要に応じて半
導体チップ１と絶縁性基板３との間に絶縁性の樹脂８を
充填しており、この樹脂８は半導体チップ１と絶縁性基
板３との機械的接続を強固なものとするよう作用する。
即ち、半導体チップ１及び絶縁性基板３の周囲の温度が
変化した場合、前記半導体チップ１と絶縁性基板３との
熱膨張係数の違いから前記導電性突起物９、１０に歪み
が発生することとなるが、樹脂８を備えることによって
前記歪みを緩和するという効果がある。また樹脂８を充
填する事により水分の侵入を防止し、前記半導体チップ
１の外部端子（一般にアルミニウムで構成されている）
の腐食を防ぐという効果も有している。
【０００４】
【発明が解決しようとする課題】しかしながら、図５或
いは図６に示した従来の構造によって複数の半導体チッ
プを絶縁性基板に搭載する際、図７（ａ）、（ｂ）に示
すように半導体チップが占有する面積はその搭載する数
に比例し、その数が多くなるほど絶縁性基板に広い実装
面積が必要になるという欠点があった。従って、近年各
種電子機器の小型化が要求されているのに対して、従来
の半導体チップ搭載の構造では実装面積の小面積化に限
界があるという欠点があった。
いは図６に示した従来の構造によって複数の半導体チッ
プを絶縁性基板に搭載する際、図７（ａ）、（ｂ）に示
すように半導体チップが占有する面積はその搭載する数
に比例し、その数が多くなるほど絶縁性基板に広い実装
面積が必要になるという欠点があった。従って、近年各
種電子機器の小型化が要求されているのに対して、従来
の半導体チップ搭載の構造では実装面積の小面積化に限
界があるという欠点があった。
【０００５】本発明は上述した如き半導体チップを絶縁
性基板に搭載する構造が有する欠点を除去する為になさ
れたものであって、複数の半導体チップが絶縁性基板を
占有する面積を狭くする構造を提供することを目的とす
る。
性基板に搭載する構造が有する欠点を除去する為になさ
れたものであって、複数の半導体チップが絶縁性基板を
占有する面積を狭くする構造を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上述の目的を達成するた
め本発明に係わる半導体チップの搭載法は、絶縁性基板
の表面に形成された導電性パターンと、半導体チップの
外部端子に形成された導電性突起物とを電気的に導通す
るように接合した半導体チップ部品に於いて、前記半導
体チップ上面に新たに半導体チップを接着剤にて固定
し、導電性ワイヤーにて、絶縁性基板表面に形成された
導電パターンと、新たに設置した半導体チップ外部端子
とを電気的に導通するように接続する事を特徴としたも
のである。
め本発明に係わる半導体チップの搭載法は、絶縁性基板
の表面に形成された導電性パターンと、半導体チップの
外部端子に形成された導電性突起物とを電気的に導通す
るように接合した半導体チップ部品に於いて、前記半導
体チップ上面に新たに半導体チップを接着剤にて固定
し、導電性ワイヤーにて、絶縁性基板表面に形成された
導電パターンと、新たに設置した半導体チップ外部端子
とを電気的に導通するように接続する事を特徴としたも
のである。
【０００７】
【発明の実施の形態】以下、本発明を実施の形態例を示
す図面に基づいて詳細に説明する。
す図面に基づいて詳細に説明する。
【０００８】図１、図２、図３は夫々本発明に係わる複
数の半導体チップを絶縁性基板に搭載する構造の一形態
例を示す、外観斜視図、上面図、Ａ−Ａ’断面図であっ
て、複数の半導体チップを積層とし、それを絶縁性基板
に搭載する構造を示したものである。
数の半導体チップを絶縁性基板に搭載する構造の一形態
例を示す、外観斜視図、上面図、Ａ−Ａ’断面図であっ
て、複数の半導体チップを積層とし、それを絶縁性基板
に搭載する構造を示したものである。
【０００９】即ち、第１の半導体チップ１はその外部端
子（図示せず）に例えば半田、金等の金属からなる導電
性突起物９、１０を設けるとともに、半導体チップ１の
外部端子を設けた面と絶縁性基板３の導電パターン４、
５を設けた面を対向させ、更に導電性突起物９、１０と
導電パターン４、５とを電気的に接続することによっ
て、半導体チップ１を絶縁性基板３に機械的に保持する
構造としている。
子（図示せず）に例えば半田、金等の金属からなる導電
性突起物９、１０を設けるとともに、半導体チップ１の
外部端子を設けた面と絶縁性基板３の導電パターン４、
５を設けた面を対向させ、更に導電性突起物９、１０と
導電パターン４、５とを電気的に接続することによっ
て、半導体チップ１を絶縁性基板３に機械的に保持する
構造としている。
【００１０】更に、前記半導体チップ１の外部端子を設
けていない面に、例えばディスペンサー等を用いて絶縁
性の接着剤２を塗布した後、第２の半導体チップ１１を
固定する。尚、その半導体チップ１１と前記半導体チッ
プ１とは外部端子を設けていない面同士が対向するよう
に固定する。その後、前記半導体チップ１１上面に設け
ている外部端子１４、１４、……と絶縁性基板上に形成
した導電パターン１２、１３とを、例えば金、銀、銅、
アルミニウム等の導電性ワイヤー６、７によって電気的
に接続するよう構成したものである。
けていない面に、例えばディスペンサー等を用いて絶縁
性の接着剤２を塗布した後、第２の半導体チップ１１を
固定する。尚、その半導体チップ１１と前記半導体チッ
プ１とは外部端子を設けていない面同士が対向するよう
に固定する。その後、前記半導体チップ１１上面に設け
ている外部端子１４、１４、……と絶縁性基板上に形成
した導電パターン１２、１３とを、例えば金、銀、銅、
アルミニウム等の導電性ワイヤー６、７によって電気的
に接続するよう構成したものである。
【００１１】前述のように構成することによって、複数
の半導体チップを絶縁性基板に搭載する際に、その複数
の半導体チップが占める実装面積を狭く構成することが
できる。
の半導体チップを絶縁性基板に搭載する際に、その複数
の半導体チップが占める実装面積を狭く構成することが
できる。
【００１２】尚、前記の構造において、導電性突起物
９、１０と導電パターン４、５との接合方法は、当該導
電性突起物９、１０を例えば半田で構成した場合は熱圧
着或いは溶融して接続する方法とし、金属で構成した場
合は熱圧着または導電性接着剤を介して接続する方法が
一般的である。また、前記導電性ワイヤー６、７と半導
体チップ１１の外部端子または導電性パターン４、５と
の接続は、ワイヤーボンダー等を用いて行えばよい。
９、１０と導電パターン４、５との接合方法は、当該導
電性突起物９、１０を例えば半田で構成した場合は熱圧
着或いは溶融して接続する方法とし、金属で構成した場
合は熱圧着または導電性接着剤を介して接続する方法が
一般的である。また、前記導電性ワイヤー６、７と半導
体チップ１１の外部端子または導電性パターン４、５と
の接続は、ワイヤーボンダー等を用いて行えばよい。
【００１３】図４は、更に半導体チップ１、１１と絶縁
性基板との機械的保持を強固とする、或いは前記半導体
チップ１１の外部端子の酸化防止、または導電性ワイヤ
ー６、７の変形または切断等を防止すること等を目的と
した形態例であり、ディスペンサ装置等を用いて半導体
チップ１１上方側面、また半導体チップ１と絶縁性基板
３との隙間に絶縁性の樹脂８を適量適下充填し、前記半
導体チップ１、１１を覆う構造としたものである。
性基板との機械的保持を強固とする、或いは前記半導体
チップ１１の外部端子の酸化防止、または導電性ワイヤ
ー６、７の変形または切断等を防止すること等を目的と
した形態例であり、ディスペンサ装置等を用いて半導体
チップ１１上方側面、また半導体チップ１と絶縁性基板
３との隙間に絶縁性の樹脂８を適量適下充填し、前記半
導体チップ１、１１を覆う構造としたものである。
【００１４】また、半導体チップ１、１１の外部電極と
絶縁性基板３上の導電性パターン４、５、１２、１３と
を夫々電気的に接続した後、樹脂８で覆う構造として説
明したが、本発明はこれに限定されるものではなく、半
導体チップ１を搭載した後、半導体チップ１と絶縁性基
板３との間を樹脂封止し、その後、半導体チップ１１を
搭載してから、該半導体チップ１１の外周を樹脂８で覆
うようにしてもよく、工程上任意の順番に於いて任意の
箇所に樹脂封止を実施したものであってもよい。
絶縁性基板３上の導電性パターン４、５、１２、１３と
を夫々電気的に接続した後、樹脂８で覆う構造として説
明したが、本発明はこれに限定されるものではなく、半
導体チップ１を搭載した後、半導体チップ１と絶縁性基
板３との間を樹脂封止し、その後、半導体チップ１１を
搭載してから、該半導体チップ１１の外周を樹脂８で覆
うようにしてもよく、工程上任意の順番に於いて任意の
箇所に樹脂封止を実施したものであってもよい。
【００１５】尚、上記形態例において半導体チップを搭
載する基板を絶縁性基板として説明したが、具体的には
プリント基板、ＴＡＢテープ、セラミック基板、シリコ
ン基板、または半導体パッケージの母体基板等、表面に
導電性パターンが形成可能な絶縁性基板ならいかなる材
料であってもよいことは説明するまでもない。
載する基板を絶縁性基板として説明したが、具体的には
プリント基板、ＴＡＢテープ、セラミック基板、シリコ
ン基板、または半導体パッケージの母体基板等、表面に
導電性パターンが形成可能な絶縁性基板ならいかなる材
料であってもよいことは説明するまでもない。
【００１６】
【発明の効果】本発明は以上説明した如く構成するもの
であるから、複数の半導体チップを絶縁性基板に搭載す
る構造に於いて、絶縁性基板を占有する面積を狭くする
上で著しい効果を発揮する。
であるから、複数の半導体チップを絶縁性基板に搭載す
る構造に於いて、絶縁性基板を占有する面積を狭くする
上で著しい効果を発揮する。
【図１】本発明に係わる半導体チップを搭載した構造の
一形態例を示す外観斜視図
一形態例を示す外観斜視図
【図２】本発明に係わる半導体チップを搭載した構造の
一形態例を示す上面図
一形態例を示す上面図
【図３】本発明に係わる半導体チップを搭載した構造の
一形態例を示す断面図
一形態例を示す断面図
【図４】本発明に係わる半導体チップを搭載した構造の
一形態例を示す断面図
一形態例を示す断面図
【図５】従来の半導体チップを搭載した構造を示す断面
図
図
【図６】従来の半導体チップを搭載した構造を示す断面
図
図
【図７】（ａ）、（ｂ）は従来の半導体チップを複数個
搭載した構造を示す断面図
搭載した構造を示す断面図
１……半導体チップ ２……接着剤 ３……絶縁性基板 ４、５、１２、１３……導電性パターン ６、７……導電性ワイヤー ８……樹脂 ９、１０……導電性突起 １１……半導体チップ １４……外部端子
Claims (1)
- 【請求項１】絶縁性基板の表面に形成された導電性パタ
ーンと、半導体チップの外部端子に形成された導電性突
起物とを電気的に導通するように接合した半導体チップ
部品に於いて、前記半導体チップ上面に新たに半導体チ
ップを接着剤にて固定し、導電性ワイヤーにて、絶縁性
基板表面に形成された導電パターンと、新たに設置した
半導体チップ外部端子とを電気的に導通するように接続
する事を特徴とした半導体チップ搭載の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065395A JPH09232378A (ja) | 1996-02-27 | 1996-02-27 | 半導体チップ搭載の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065395A JPH09232378A (ja) | 1996-02-27 | 1996-02-27 | 半導体チップ搭載の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232378A true JPH09232378A (ja) | 1997-09-05 |
Family
ID=13285788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8065395A Pending JPH09232378A (ja) | 1996-02-27 | 1996-02-27 | 半導体チップ搭載の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232378A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124238A (ja) * | 2001-10-12 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 電子部品実装装置および電子部品実装方法 |
-
1996
- 1996-02-27 JP JP8065395A patent/JPH09232378A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124238A (ja) * | 2001-10-12 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 電子部品実装装置および電子部品実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US4891687A (en) | Multi-layer molded plastic IC package | |
| US6403398B2 (en) | Semiconductor device, manufacturing method thereof and aggregate type semiconductor device | |
| US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US5309322A (en) | Leadframe strip for semiconductor packages and method | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JPH06302653A (ja) | 半導体装置 | |
| US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 |