JPH09232958A - Ｄａコンバータ - Google Patents
ＤａコンバータInfo
- Publication number
- JPH09232958A JPH09232958A JP3950996A JP3950996A JPH09232958A JP H09232958 A JPH09232958 A JP H09232958A JP 3950996 A JP3950996 A JP 3950996A JP 3950996 A JP3950996 A JP 3950996A JP H09232958 A JPH09232958 A JP H09232958A
- Authority
- JP
- Japan
- Prior art keywords
- low
- pass filter
- converter
- output
- pwm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000002411 adverse Effects 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ＰＷＭ信号発生部とローパスフィルタ間にお
ける電力消費をなくし、再生音質に悪影響を及ぼすこと
がないＤＡコンバータを提供する。 【解決手段】 デジタルデータをパルス幅の異なるＰＷ
Ｍ信号に変換し、該ＰＷＭ信号をローパスフィルタ１２
に入力してアナログ信号を出力するＤＡコンバータにお
いて、ＰＷＭ信号発生部２３の出力部とローパスフィル
タ１２間にＦＥＴ構成のインピーダンス変換器１３を設
け、ＰＷＭ信号をインピーダンス変換器を介してローパ
スフィルタに入力する。ＦＥＴ構成のインピーダンス変
換器は、入力インピーダンスが非常に大きいためＰＷＭ
信号発生部とローパスフィルタ間における電力消費をな
くせ、しかも、出力インピーダンスが低いためローパス
フィルタへの電流供給能力を上げることができ、安定し
た信号の伝送が可能となり、再生音質に悪影響を及ぼす
ことがない。
ける電力消費をなくし、再生音質に悪影響を及ぼすこと
がないＤＡコンバータを提供する。 【解決手段】 デジタルデータをパルス幅の異なるＰＷ
Ｍ信号に変換し、該ＰＷＭ信号をローパスフィルタ１２
に入力してアナログ信号を出力するＤＡコンバータにお
いて、ＰＷＭ信号発生部２３の出力部とローパスフィル
タ１２間にＦＥＴ構成のインピーダンス変換器１３を設
け、ＰＷＭ信号をインピーダンス変換器を介してローパ
スフィルタに入力する。ＦＥＴ構成のインピーダンス変
換器は、入力インピーダンスが非常に大きいためＰＷＭ
信号発生部とローパスフィルタ間における電力消費をな
くせ、しかも、出力インピーダンスが低いためローパス
フィルタへの電流供給能力を上げることができ、安定し
た信号の伝送が可能となり、再生音質に悪影響を及ぼす
ことがない。
Description
【０００１】
【発明の属する技術分野】本発明はＤＡコンバータに係
わり、特に、デジタルデータをパルス幅の異なるＰＷＭ
信号に変換し、該ＰＷＭ信号をローパスフィルタに入力
してアナログ信号を出力するＤＡコンバータに関する。
わり、特に、デジタルデータをパルス幅の異なるＰＷＭ
信号に変換し、該ＰＷＭ信号をローパスフィルタに入力
してアナログ信号を出力するＤＡコンバータに関する。
【０００２】
【従来の技術】現在最も多く使用されている△Σ（デル
タ−シグマ）方式のいわゆる１ビットＤＡコンバータ
は、デジタルデータをノイズシェイピング回路（△Σ変
調器）に入力する前にオーバーサンプリングフィルタに
より標本化周波数を上げる。ついで、１ビットの量子化
器を備えた△Σ変調器はオーバーサンプリングフィルタ
から出力されるデジタルデータに対してノイズシェイピ
ング処理を施して可聴帯域における量子化雑音スペクト
ラムを減小してＰＷＭ方式ＤＡコンバータに入力する。
ＰＷＭ方式ＤＡコンバータは入信号に基づいてデジタル
データに応じたパルス幅を有するＰＷＭ信号を発生し、
該ＰＷＭ信号をローパスフィルタに入力し、ローパスフ
ィルタよりデジタルデータに応じたアナログ信号を出力
する。
タ−シグマ）方式のいわゆる１ビットＤＡコンバータ
は、デジタルデータをノイズシェイピング回路（△Σ変
調器）に入力する前にオーバーサンプリングフィルタに
より標本化周波数を上げる。ついで、１ビットの量子化
器を備えた△Σ変調器はオーバーサンプリングフィルタ
から出力されるデジタルデータに対してノイズシェイピ
ング処理を施して可聴帯域における量子化雑音スペクト
ラムを減小してＰＷＭ方式ＤＡコンバータに入力する。
ＰＷＭ方式ＤＡコンバータは入信号に基づいてデジタル
データに応じたパルス幅を有するＰＷＭ信号を発生し、
該ＰＷＭ信号をローパスフィルタに入力し、ローパスフ
ィルタよりデジタルデータに応じたアナログ信号を出力
する。
【０００３】図３はΔΣ方式ＤＡコンバータの原理ブロ
ック図であり、１は入力信号によって１または０を出力
する１ビット分解能のＤＡコンバータであり、たとえば
図４に示すようにデジタル入力が０．５以上の時１を出
力し、０．５より小さい場合には０を出力するもの、２
は１サンプリング周期入力信号を遅延する遅延部、３は
デジタル入力と遅延部出力を加算する第１の演算部、４
はＤＡコンバータ出力と第１の演算部の出力差を演算す
る第２の演算部である、デジタル入力として０．２５の
直流分が入力されたとすると、ポイントＡ，Ｂ，Ｃにお
けるデジタル値及びアナログ出力はサンプリング周期毎
に図５に示すように変化し、４サンプリング周期毎に同
一のパターンを繰り返す。アナログ出力に着目すると４
サンプリング周期に１回だけ１を出力するから、該アナ
ログ出力をローパスフィルタに通すことにより０．２５
の直流分を出力することができる。同様に、任意のデジ
タル値入力に対しても該デジタル値に応じたアナログ信
号を出力できる。
ック図であり、１は入力信号によって１または０を出力
する１ビット分解能のＤＡコンバータであり、たとえば
図４に示すようにデジタル入力が０．５以上の時１を出
力し、０．５より小さい場合には０を出力するもの、２
は１サンプリング周期入力信号を遅延する遅延部、３は
デジタル入力と遅延部出力を加算する第１の演算部、４
はＤＡコンバータ出力と第１の演算部の出力差を演算す
る第２の演算部である、デジタル入力として０．２５の
直流分が入力されたとすると、ポイントＡ，Ｂ，Ｃにお
けるデジタル値及びアナログ出力はサンプリング周期毎
に図５に示すように変化し、４サンプリング周期毎に同
一のパターンを繰り返す。アナログ出力に着目すると４
サンプリング周期に１回だけ１を出力するから、該アナ
ログ出力をローパスフィルタに通すことにより０．２５
の直流分を出力することができる。同様に、任意のデジ
タル値入力に対しても該デジタル値に応じたアナログ信
号を出力できる。
【０００４】ところで、上記方式では分解能が悪い。そ
こで、現在はサンプリング周波数より速い速度でＤＡコ
ンバータを動かし、デジタル入力値に応じたパルス幅を
有するアナログ信号をＤＡコンバータ１より出力して分
解能を向上するようにしている。すなわち、図３におい
て、ＤＡコンバータ１はサンプリング周期Ｔｓの１／Ｎ
の周期（＝Ｔｓ／Ｎ）でデジタル入力をＤＡ変換して出
力すると共に、各演算部２，３はＴｓ／Ｎの周期で演算
を行い、又、遅延部２は第２の演算部４から入力された
数値をＴｓ／Ｎ遅延して出力するように動作する。この
ようにすると、ＤＡコンバータ１より、１サンプリング
周期毎にデジタル入力値に応じたパルス幅を有するアナ
ログ信号を出力できる。たとえば、Ｎ＝４とし、デジタ
ル入力として1.0, 0.75, 0.5, 0.25がそれぞれ入力され
ると、ＤＡコンバータ１から図６に示すように、デジ
タル入力が1.0の場合には、常に１が出力され、0.75
の場合には４回につき３回だけ１が出力され、0.5の
場合には４回につき２回だけ１が出力され、0.25の場
合には４回につき１回だけ１が出力される。すなわち、
デジタル入力値に応じたパルス幅を有するアナログ信号
がDAコンバータ１から出力されることになる。従って、
このＤＡコンバータ出力をローパスフィルタに通すこと
によりそれぞれ1.0, 0.75,0.5, 0.25のアナログ信号が
得られる。
こで、現在はサンプリング周波数より速い速度でＤＡコ
ンバータを動かし、デジタル入力値に応じたパルス幅を
有するアナログ信号をＤＡコンバータ１より出力して分
解能を向上するようにしている。すなわち、図３におい
て、ＤＡコンバータ１はサンプリング周期Ｔｓの１／Ｎ
の周期（＝Ｔｓ／Ｎ）でデジタル入力をＤＡ変換して出
力すると共に、各演算部２，３はＴｓ／Ｎの周期で演算
を行い、又、遅延部２は第２の演算部４から入力された
数値をＴｓ／Ｎ遅延して出力するように動作する。この
ようにすると、ＤＡコンバータ１より、１サンプリング
周期毎にデジタル入力値に応じたパルス幅を有するアナ
ログ信号を出力できる。たとえば、Ｎ＝４とし、デジタ
ル入力として1.0, 0.75, 0.5, 0.25がそれぞれ入力され
ると、ＤＡコンバータ１から図６に示すように、デジ
タル入力が1.0の場合には、常に１が出力され、0.75
の場合には４回につき３回だけ１が出力され、0.5の
場合には４回につき２回だけ１が出力され、0.25の場
合には４回につき１回だけ１が出力される。すなわち、
デジタル入力値に応じたパルス幅を有するアナログ信号
がDAコンバータ１から出力されることになる。従って、
このＤＡコンバータ出力をローパスフィルタに通すこと
によりそれぞれ1.0, 0.75,0.5, 0.25のアナログ信号が
得られる。
【０００５】かかる△Σ方式ＤＡコンバータは、その構
成上ＩＣ化を行うことが比較的容易であり、又、ＰＷＭ
信号をアナログ信号に変換するローパスフィルタもＯＰ
アンプを用いたアクティブフィルタで実現することによ
り集積化が可能であり、非常に集積度の高い集積化が可
能であるという利点を有している。このため、ＣＤプレ
ーヤ等の小型化の流れにも沿う形で広く用いられるよう
になってきている。
成上ＩＣ化を行うことが比較的容易であり、又、ＰＷＭ
信号をアナログ信号に変換するローパスフィルタもＯＰ
アンプを用いたアクティブフィルタで実現することによ
り集積化が可能であり、非常に集積度の高い集積化が可
能であるという利点を有している。このため、ＣＤプレ
ーヤ等の小型化の流れにも沿う形で広く用いられるよう
になってきている。
【０００６】
【発明が解決しようとする課題】ＰＷＭ（Pulse Width
Modulation）信号はローパスフィルタにつながる回路部
が理想的な状態（入力インピーダンスが無限大）で電力
の消費が全くないものと仮定すれば、ローパスフィルタ
（ＯＰアンプを用いたアクティブフィルタ）により完全
なアナログ信号への変換が可能となる。しかし、現実に
はこのような理想的な回路、素子は存在せず、電力の消
費が発生する。このようなときＯＰアンプを用いたアク
ティブフィルタでは、特に低い周波数において出力につ
ながれた次の回路への電流の供給能力が低下してしまい
再生音質に悪影響を及ぼしてしまうという欠点を有して
いる。以上から本発明の目的は、ＰＷＭ信号出力部とロ
ーパスフィルタ間における電力消費をなくせ、再生音質
に悪影響を及ぼすことがないＤＡコンバータを提供する
ことである。
Modulation）信号はローパスフィルタにつながる回路部
が理想的な状態（入力インピーダンスが無限大）で電力
の消費が全くないものと仮定すれば、ローパスフィルタ
（ＯＰアンプを用いたアクティブフィルタ）により完全
なアナログ信号への変換が可能となる。しかし、現実に
はこのような理想的な回路、素子は存在せず、電力の消
費が発生する。このようなときＯＰアンプを用いたアク
ティブフィルタでは、特に低い周波数において出力につ
ながれた次の回路への電流の供給能力が低下してしまい
再生音質に悪影響を及ぼしてしまうという欠点を有して
いる。以上から本発明の目的は、ＰＷＭ信号出力部とロ
ーパスフィルタ間における電力消費をなくせ、再生音質
に悪影響を及ぼすことがないＤＡコンバータを提供する
ことである。
【０００７】
【課題を解決するための手段】上記課題は本発明によれ
ば、デジタルデータをパルス幅の異なるＰＷＭ信号に変
換し、該ＰＷＭ信号をローパスフィルタに入力してアナ
ログ信号を出力するＤＡコンバータにおいて、ＰＷＭ信
号発生部とローパスフィルタ間にＦＥＴ構成のインピー
ダンス変換器を設け、ＰＷＭ信号を該インピーダンス変
換器を介してローパスフィルタに入力する。ＦＥＴ構成
のインピーダンス変換器は、入力インピーダンスが無限
大に近いためＰＷＭ信号発生部とローパスフィルタ間に
おける電力消費をなくせ、しかも、出力インピーダンス
が低いためローパスフィルタへの電流供給能力を上げる
ことができ、安定した信号の伝送が可能となり、再生音
質に悪影響を及ぼすことがない。
ば、デジタルデータをパルス幅の異なるＰＷＭ信号に変
換し、該ＰＷＭ信号をローパスフィルタに入力してアナ
ログ信号を出力するＤＡコンバータにおいて、ＰＷＭ信
号発生部とローパスフィルタ間にＦＥＴ構成のインピー
ダンス変換器を設け、ＰＷＭ信号を該インピーダンス変
換器を介してローパスフィルタに入力する。ＦＥＴ構成
のインピーダンス変換器は、入力インピーダンスが無限
大に近いためＰＷＭ信号発生部とローパスフィルタ間に
おける電力消費をなくせ、しかも、出力インピーダンス
が低いためローパスフィルタへの電流供給能力を上げる
ことができ、安定した信号の伝送が可能となり、再生音
質に悪影響を及ぼすことがない。
【０００８】
【発明の実施の形態】図１は本発明のＤＡコンバータの
構成図である。図中、１１は入力されたデジタルデータ
をパルス幅の異なるＰＷＭ信号に変換して出力するデジ
タル処理部、１２はＰＷＭ信号を入力されてデジタルデ
ータに応じたアナログ信号を出力するローパスフィルタ
（ＯＰアンプを用いたアクティブフィルタ）、１３はＰ
ＷＭ信号を出力するデジタル処理部１１とローパスフィ
ルタ１２間に設けられたＦＥＴ構成のインピーダンス変
換器である。図では、Ｌチャンネル側のみ示しているが
Ｒチャンネル側にもインピーダンス変換器、ローパスフ
ィルタが設けられている。
構成図である。図中、１１は入力されたデジタルデータ
をパルス幅の異なるＰＷＭ信号に変換して出力するデジ
タル処理部、１２はＰＷＭ信号を入力されてデジタルデ
ータに応じたアナログ信号を出力するローパスフィルタ
（ＯＰアンプを用いたアクティブフィルタ）、１３はＰ
ＷＭ信号を出力するデジタル処理部１１とローパスフィ
ルタ１２間に設けられたＦＥＴ構成のインピーダンス変
換器である。図では、Ｌチャンネル側のみ示しているが
Ｒチャンネル側にもインピーダンス変換器、ローパスフ
ィルタが設けられている。
【０００９】デジタル処理部１１はＩＣ化されており、
補間部（オーバーサンプリング部）２１、ノイズシェー
パ演算部２２、ＰＷＭ信号発生部（ＰＷＭ方式ＤＡコン
バータ）２３を有している。補間器２１は入力されたデ
ジタルデータ間に直線補間等の補間法によりデジタルデ
ータを挿入して標本化周波数を上げ、ノイズシェーパ演
算部２２は、入力デジタルデータに対してノイズシェイ
ピング処理を施して可聴帯域における量子化雑音スペク
トラムを減小する。ＰＷＭ信号発生部２３はノイズシェ
ーパ演算部２２から出力される信号よりデジタルデータ
に応じたパルス幅を有するＰＷＭ信号を発生して出力す
る。尚、ノイズシェーパ演算部２２とＰＷＭ信号発生部
２３は具体的には図３に示す構成を有している。
補間部（オーバーサンプリング部）２１、ノイズシェー
パ演算部２２、ＰＷＭ信号発生部（ＰＷＭ方式ＤＡコン
バータ）２３を有している。補間器２１は入力されたデ
ジタルデータ間に直線補間等の補間法によりデジタルデ
ータを挿入して標本化周波数を上げ、ノイズシェーパ演
算部２２は、入力デジタルデータに対してノイズシェイ
ピング処理を施して可聴帯域における量子化雑音スペク
トラムを減小する。ＰＷＭ信号発生部２３はノイズシェ
ーパ演算部２２から出力される信号よりデジタルデータ
に応じたパルス幅を有するＰＷＭ信号を発生して出力す
る。尚、ノイズシェーパ演算部２２とＰＷＭ信号発生部
２３は具体的には図３に示す構成を有している。
【００１０】デジタル処理部１１から出力されるＰＷＭ
信号はインピーダンス変換器１３を構成するＦＥＴ１３
ａのゲートに抵抗１３ｂを介して入力する。インピーダ
ンス変換器１３の入力インピーダンスは非常に大きい
（無限大に近い）。このため、ＰＷＭ信号発生部２３と
ローパスフィルタ１２間における電力消費をなくせ、し
かも、インピーダンス変換器１３の出力インピーダンス
が低いためローパスフィルタ１２への電流供給能力を上
げることができ、安定した信号の伝送が可能となり、再
生音質に悪影響を及ぼすことがない。以上から、デジタ
ル処理部１１が次段との整合を考慮することなく、デジ
タルＩＣ設計されていても、インピーダンス変換器１３
を設けることにより、電力消費をなくせ、しかも、ロー
パスフィルタ１２への電流供給能力を増大して安定した
信号の伝送が可能となる。
信号はインピーダンス変換器１３を構成するＦＥＴ１３
ａのゲートに抵抗１３ｂを介して入力する。インピーダ
ンス変換器１３の入力インピーダンスは非常に大きい
（無限大に近い）。このため、ＰＷＭ信号発生部２３と
ローパスフィルタ１２間における電力消費をなくせ、し
かも、インピーダンス変換器１３の出力インピーダンス
が低いためローパスフィルタ１２への電流供給能力を上
げることができ、安定した信号の伝送が可能となり、再
生音質に悪影響を及ぼすことがない。以上から、デジタ
ル処理部１１が次段との整合を考慮することなく、デジ
タルＩＣ設計されていても、インピーダンス変換器１３
を設けることにより、電力消費をなくせ、しかも、ロー
パスフィルタ１２への電流供給能力を増大して安定した
信号の伝送が可能となる。
【００１１】図２は本発明の別の実施例構成図であり、
図１の実施例と異なる点は、インピーダンス変換器１３
とローパスフィルタ１２の間に、コイルＬ，コンデンサ
Ｃ、ダイオードＤで構成されたエネルギー保持回路１４
を設けた点である。ローパスフィルタ１２へのエネルギ
ー供給能力低下を改善するために第２実施例では更に電
気エネルギーを磁気エネルギーとして蓄える機能を持つ
コイルＬを有するエネルギー保持回路を設ける。このコ
イルＬに十分な電気エネルギーを供給するために原理的
に非常に大きな（無限大に近い）入力インピーダンスを
持つＦＥＴ１３ａのソース端子を接続し、かつ、ＦＥＴ
のゲート端子にＰＷＭ信号を入力する。かかる構成によ
り、電流供給能力が改善し、その後、ＯＰアンプ等で実
現されたローパスフィルター１２を通すことにより所望
のアナログ信号を出力できる。以上、本発明を実施例に
より説明したが、本発明は請求の範囲に記載した本発明
の主旨に従い種々の変形が可能であり、本発明はこれら
を排除するものではない。
図１の実施例と異なる点は、インピーダンス変換器１３
とローパスフィルタ１２の間に、コイルＬ，コンデンサ
Ｃ、ダイオードＤで構成されたエネルギー保持回路１４
を設けた点である。ローパスフィルタ１２へのエネルギ
ー供給能力低下を改善するために第２実施例では更に電
気エネルギーを磁気エネルギーとして蓄える機能を持つ
コイルＬを有するエネルギー保持回路を設ける。このコ
イルＬに十分な電気エネルギーを供給するために原理的
に非常に大きな（無限大に近い）入力インピーダンスを
持つＦＥＴ１３ａのソース端子を接続し、かつ、ＦＥＴ
のゲート端子にＰＷＭ信号を入力する。かかる構成によ
り、電流供給能力が改善し、その後、ＯＰアンプ等で実
現されたローパスフィルター１２を通すことにより所望
のアナログ信号を出力できる。以上、本発明を実施例に
より説明したが、本発明は請求の範囲に記載した本発明
の主旨に従い種々の変形が可能であり、本発明はこれら
を排除するものではない。
【００１２】
【発明の効果】以上本発明によれば、デジタルデータを
パルス幅の異なるＰＷＭ信号に変換し、該ＰＷＭ信号を
ローパスフィルタに入力してアナログ信号を出力するＤ
Ａコンバータにおいて、ＰＷＭ信号出力部とローパスフ
ィルタ間に入力インピーダンスが非常に大きなＦＥＴ構
成のインピーダンス変換器を設け、ＰＷＭ信号を該イン
ピーダンス変換器を介してローパスフィルタに入力する
ように構成したから、ＰＷＭ信号発生部とローパスフィ
ルタ間における電力消費をなくせ、しかも、インピーダ
ンス変換器の出力インピーダンスが低いためローパスフ
ィルタへの電流供給能力を上げることができ、安定した
信号の伝送が可能となり、再生音質に悪影響を及ぼすこ
とがないＤＡコンバータを提供することができる。
パルス幅の異なるＰＷＭ信号に変換し、該ＰＷＭ信号を
ローパスフィルタに入力してアナログ信号を出力するＤ
Ａコンバータにおいて、ＰＷＭ信号出力部とローパスフ
ィルタ間に入力インピーダンスが非常に大きなＦＥＴ構
成のインピーダンス変換器を設け、ＰＷＭ信号を該イン
ピーダンス変換器を介してローパスフィルタに入力する
ように構成したから、ＰＷＭ信号発生部とローパスフィ
ルタ間における電力消費をなくせ、しかも、インピーダ
ンス変換器の出力インピーダンスが低いためローパスフ
ィルタへの電流供給能力を上げることができ、安定した
信号の伝送が可能となり、再生音質に悪影響を及ぼすこ
とがないＤＡコンバータを提供することができる。
【図１】本発明の第１実施例のＤＡコンバータである。
【図２】本発明の第２実施例のＤＡコンバータである。
【図３】△Σ方式ＤＡコンバータの構成図である。
【図４】ＤＡコンバータの出力信号説明図である。
【図５】△Σ方式ＤＡコンバータの動作説明図である。
【図６】ＰＷＭ方式の説明図である。
１１・・デジタル処理部 １２・・ローパスフィルタ １３・・インピーダンス変換器 １３ａ・・ＦＥＴ ２１・・補間部（オーバーサンプリング部） ２２・・ノイズシェーパ演算部 ２３・・ＰＷＭ信号発生部
Claims (1)
- 【請求項１】 デジタルデータをパルス幅の異なるＰＷ
Ｍ信号に変換し、該ＰＷＭ信号をローパスフィルタに入
力してアナログ信号を出力するＤＡコンバータにおい
て、 ＰＷＭ信号出力部とローパスフィルタ間にＦＥＴ構成の
インピーダンス変換器を設け、ＰＷＭ信号を該インピー
ダンス変換器を介してローパスフィルタに入力すること
を特徴とするＤＡコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3950996A JPH09232958A (ja) | 1996-02-27 | 1996-02-27 | Ｄａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3950996A JPH09232958A (ja) | 1996-02-27 | 1996-02-27 | Ｄａコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232958A true JPH09232958A (ja) | 1997-09-05 |
Family
ID=12555019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3950996A Pending JPH09232958A (ja) | 1996-02-27 | 1996-02-27 | Ｄａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005216A (ja) * | 2006-06-22 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | デジタル・アナログ変換器 |
-
1996
- 1996-02-27 JP JP3950996A patent/JPH09232958A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005216A (ja) * | 2006-06-22 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | デジタル・アナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7058464B2 (en) | Device and method for signal processing | |
| EP0978165B1 (en) | Delta-sigma pwm dac for reduced switching | |
| EP3229371B1 (en) | Audio amplifier system | |
| KR100979075B1 (ko) | 펄스폭 변조 신호를 생성하기 위한 방법 및 장치 | |
| JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
| US6107876A (en) | Digital input switching audio power amplifier | |
| EP1227579A2 (en) | Method and apparatus for providing digital error correction for a class D power stage | |
| JPWO2003030373A1 (ja) | デルタシグマ変調装置及び信号増幅装置 | |
| US6429737B1 (en) | Method and apparatus for multi-channel digital amplification | |
| US7200187B2 (en) | Modulator for digital amplifier | |
| CN100514858C (zh) | 字长减少电路 | |
| JP3433655B2 (ja) | 波形整形装置およびσδ型ｄ／ａ変換装置 | |
| KR20040041065A (ko) | 3개의 물리적 레벨들에 의한 다중-레벨 ｄ급 증폭기 | |
| JP2003110376A (ja) | 信号増幅装置 | |
| US6256395B1 (en) | Hearing aid output clipping apparatus | |
| JPH09232958A (ja) | Ｄａコンバータ | |
| JP3388173B2 (ja) | フィードバック回路 | |
| US6933872B2 (en) | Digital/analog converter circuit with a device for compensating nonlinear distortions | |
| JP2004032095A (ja) | パルス幅変調器 | |
| US7706438B1 (en) | Circuits and methods for reducing noise and distortion in pulse width modulation systems | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP3350801B2 (ja) | オーバーサンプリング型ｄ／ａ変換装置 | |
| JP2008166864A (ja) | Ｄ級増幅器 | |
| JP3445177B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |