JPH0923309A - 画像読取センサ駆動装置 - Google Patents
画像読取センサ駆動装置Info
- Publication number
- JPH0923309A JPH0923309A JP7169824A JP16982495A JPH0923309A JP H0923309 A JPH0923309 A JP H0923309A JP 7169824 A JP7169824 A JP 7169824A JP 16982495 A JP16982495 A JP 16982495A JP H0923309 A JPH0923309 A JP H0923309A
- Authority
- JP
- Japan
- Prior art keywords
- image reading
- reading sensor
- output
- drive pulse
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【課題】 密着センサの高速駆動時においても安定した
ビデオ信号が得られるように、センサに対する駆動パル
スの出力タイミングの調整を可能にする。 【解決手段】 駆動パルス出力部11から出力される駆動
パルス(CLK信号)を、選択信号出力部12から出力される
選択信号(SL信号)と組み合わせて第１のＮＡＮＤ回路13
と第２のＮＡＮＤ回路14とに分岐して出力し、第１のＮ
ＡＮＤ回路13からそのまま通過するパスB1と、第２のＮ
ＡＮＤ回路14から遅延回路16を通るパスB2とを、さらに
最終ＮＡＮＤ回路17にて組み合わせて密着センサを駆動
する２つのCLKDLY信号を生成し、ビデオ出力波形にレベ
ル差が生じたときに、いずれか一方のCLKDLY信号を適宜
選択して密着センサを駆動する。
ビデオ信号が得られるように、センサに対する駆動パル
スの出力タイミングの調整を可能にする。 【解決手段】 駆動パルス出力部11から出力される駆動
パルス(CLK信号)を、選択信号出力部12から出力される
選択信号(SL信号)と組み合わせて第１のＮＡＮＤ回路13
と第２のＮＡＮＤ回路14とに分岐して出力し、第１のＮ
ＡＮＤ回路13からそのまま通過するパスB1と、第２のＮ
ＡＮＤ回路14から遅延回路16を通るパスB2とを、さらに
最終ＮＡＮＤ回路17にて組み合わせて密着センサを駆動
する２つのCLKDLY信号を生成し、ビデオ出力波形にレベ
ル差が生じたときに、いずれか一方のCLKDLY信号を適宜
選択して密着センサを駆動する。
Description
【０００１】
【発明の属する技術分野】本発明は、ファクシミリ装
置，複写機，原稿走査用のスキャナ等の原稿読取装置に
適用される画像読取センサ駆動装置に関するものであ
る。
置，複写機，原稿走査用のスキャナ等の原稿読取装置に
適用される画像読取センサ駆動装置に関するものであ
る。
【０００２】
【従来の技術】従来より、原稿読取装置における画像読
取センサとしては、結像レンズ，ＣＣＤ(電荷結合素子)
ラインセンサ等からなるＣＣＤ読取センサが知られてい
る。このＣＣＤ読取センサは、一般的に、ビデオ出力波
形に安定期間があり、この安定期間においてアナログ・
ビデオ信号をＡ／Ｄ変換器によってデジタル信号に変換
している。この種の読取センサにおいて、ＣＣＤにて得
られたビデオ信号を良好に処理するために種々の提案が
なされ、実施されている。
取センサとしては、結像レンズ，ＣＣＤ(電荷結合素子)
ラインセンサ等からなるＣＣＤ読取センサが知られてい
る。このＣＣＤ読取センサは、一般的に、ビデオ出力波
形に安定期間があり、この安定期間においてアナログ・
ビデオ信号をＡ／Ｄ変換器によってデジタル信号に変換
している。この種の読取センサにおいて、ＣＣＤにて得
られたビデオ信号を良好に処理するために種々の提案が
なされ、実施されている。
【０００３】特開平1-318467号公報の発明では、ビデオ
信号を、その出力レベルが、規定の値ならば増幅器のみ
を通して増幅した後に出力し、ＣＣＤ等の受光素子の感
度が悪い場合、あるいは光源の照度が低くて出力レベル
が低い場合には、ゲイン・コントロール回路にて増幅し
た後、ノイズフィルタを通してから出力するような構成
を提案している。
信号を、その出力レベルが、規定の値ならば増幅器のみ
を通して増幅した後に出力し、ＣＣＤ等の受光素子の感
度が悪い場合、あるいは光源の照度が低くて出力レベル
が低い場合には、ゲイン・コントロール回路にて増幅し
た後、ノイズフィルタを通してから出力するような構成
を提案している。
【０００４】特開平1-218271号公報の発明では、光検出
回路を用いて、明出力が最大となる画素の出力を検出
し、暗出力との差分を求め、この差分(ダイナミックレ
ンジ)が規定の値になるように蓄積時間を制御するよう
な構成を提案している。
回路を用いて、明出力が最大となる画素の出力を検出
し、暗出力との差分を求め、この差分(ダイナミックレ
ンジ)が規定の値になるように蓄積時間を制御するよう
な構成を提案している。
【０００５】また、近年、画像読取センサとして、画像
読み取り部分の主走査方向に沿って、短焦点の小レンズ
群からなる結像素子と、複数個連続的に並べられた読取
用半導体センサとを設置してなる、いわゆる、密着セン
サが使用される傾向にある。この密着センサは、上述し
た結像レンズ，ＣＣＤ等からなるＣＣＤ読取センサに比
べて、占有する面積，体積が大幅に小さくなり、装置全
体の小スペース化，小型化が図れる。
読み取り部分の主走査方向に沿って、短焦点の小レンズ
群からなる結像素子と、複数個連続的に並べられた読取
用半導体センサとを設置してなる、いわゆる、密着セン
サが使用される傾向にある。この密着センサは、上述し
た結像レンズ，ＣＣＤ等からなるＣＣＤ読取センサに比
べて、占有する面積，体積が大幅に小さくなり、装置全
体の小スペース化，小型化が図れる。
【０００６】
【発明が解決しようとする課題】前記ＣＣＤ読取センサ
では、結像レンズによってＣＣＤに対して読取対象の画
像が結像されるため、１画素のＣＣＤのスケールは倍率
分だけ小さくて済むが、密着センサは、原稿サイズ幅に
対応した長さ分の複数個の読取用半導体センサを主走査
方向へ１列に並べる構成であるため、１画素当たりのス
ケールは等倍でなくてはならず大きくなってしまう。し
たがって、密着センサでは、各画素を構成するフォトエ
レメントの蓄積する電荷量が充分飽和するには時間がか
かり、また、配線がＣＣＤ読取センサに比べて長くなる
等の制約条件があって、現状ではＣＣＤ読取センサに比
べて高速駆動ができない。
では、結像レンズによってＣＣＤに対して読取対象の画
像が結像されるため、１画素のＣＣＤのスケールは倍率
分だけ小さくて済むが、密着センサは、原稿サイズ幅に
対応した長さ分の複数個の読取用半導体センサを主走査
方向へ１列に並べる構成であるため、１画素当たりのス
ケールは等倍でなくてはならず大きくなってしまう。し
たがって、密着センサでは、各画素を構成するフォトエ
レメントの蓄積する電荷量が充分飽和するには時間がか
かり、また、配線がＣＣＤ読取センサに比べて長くなる
等の制約条件があって、現状ではＣＣＤ読取センサに比
べて高速駆動ができない。
【０００７】しかし、ファクシミリ装置，複写機等で
は、原稿を読み取る場合にユーザを長時間拘束すること
は製品クレームにもなるため、密着センサを使用しても
高速駆動を可能にする必要がある。
は、原稿を読み取る場合にユーザを長時間拘束すること
は製品クレームにもなるため、密着センサを使用しても
高速駆動を可能にする必要がある。
【０００８】図８は密着センサを実際に高速駆動させた
ときの出力波形図とタイミングチャートであり、CLK(駆
動クロック)信号(図８(ｂ))がLOWの期間はフォトエレメ
ントに電荷が蓄積されるチャージ期間であり、HIGHの期
間はフォトエレメントに蓄積された電荷が放出されるリ
セット期間である。図８(ａ)のビデオ出力波形のよう
に、高速駆動時には前記チャージ期間において安定した
期間がないため、適当なタイミングでＡ／Ｄ変換を行う
ことになる(図８(ｃ)のADSMPLの矢印のタイミング)。
ときの出力波形図とタイミングチャートであり、CLK(駆
動クロック)信号(図８(ｂ))がLOWの期間はフォトエレメ
ントに電荷が蓄積されるチャージ期間であり、HIGHの期
間はフォトエレメントに蓄積された電荷が放出されるリ
セット期間である。図８(ａ)のビデオ出力波形のよう
に、高速駆動時には前記チャージ期間において安定した
期間がないため、適当なタイミングでＡ／Ｄ変換を行う
ことになる(図８(ｃ)のADSMPLの矢印のタイミング)。
【０００９】しかし、密着センサのロット間において特
性のばらつきがあるため、必ずしも同じレベルのビデオ
出力が得られるとは限らない。また、図８(ａ)に示すよ
うにビデオ出力が傾斜を持った波形であるため、レベル
が高い場合には、Ａ／Ｄ変換器のダイナミックレンジを
オーバーしてしまい、階調性が失われるおそれがあり、
逆に、レベルが低い場合には、前記ダイナミックレンジ
が狭くなって、Ｓ／Ｎ比が悪くなってしまう、という問
題がある。
性のばらつきがあるため、必ずしも同じレベルのビデオ
出力が得られるとは限らない。また、図８(ａ)に示すよ
うにビデオ出力が傾斜を持った波形であるため、レベル
が高い場合には、Ａ／Ｄ変換器のダイナミックレンジを
オーバーしてしまい、階調性が失われるおそれがあり、
逆に、レベルが低い場合には、前記ダイナミックレンジ
が狭くなって、Ｓ／Ｎ比が悪くなってしまう、という問
題がある。
【００１０】このような問題に対して上述した公報に記
載された発明は、ビデオ出力波形が安定していることを
前提としているため対応できない。
載された発明は、ビデオ出力波形が安定していることを
前提としているため対応できない。
【００１１】そこで、本発明は、前記密着センサの高速
駆動時においても安定したビデオ信号が得られるよう
に、センサに対する駆動パルスの出力タイミングを調整
できるようにした画像読取センサ駆動装置を提供するこ
とを目的とする。
駆動時においても安定したビデオ信号が得られるよう
に、センサに対する駆動パルスの出力タイミングを調整
できるようにした画像読取センサ駆動装置を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、画像読み取り部分の主走査方向に沿っ
て、短焦点の小レンズ群からなる結像素子と、複数個連
続的に並べられた読取用半導体センサとを設置してなる
画像読取センサに対して、駆動パルスを出力する画像読
取センサ駆動装置において、画像読取センサに対して、
駆動パルスを直接出力する場合と、駆動パルスをコンデ
ンサと抵抗とで構成される遅延回路を通して出力する場
合とを選択可能にしたことを特徴とする。
め、本発明は、画像読み取り部分の主走査方向に沿っ
て、短焦点の小レンズ群からなる結像素子と、複数個連
続的に並べられた読取用半導体センサとを設置してなる
画像読取センサに対して、駆動パルスを出力する画像読
取センサ駆動装置において、画像読取センサに対して、
駆動パルスを直接出力する場合と、駆動パルスをコンデ
ンサと抵抗とで構成される遅延回路を通して出力する場
合とを選択可能にしたことを特徴とする。
【００１３】また、前記画像読取装置において、画像読
取センサに対して駆動パルスを出力する駆動パルス出力
部に、それぞれ異なる抵抗値の抵抗器を並列に接続し、
かつ各抵抗器にスイッチを直列に接続し、さらに、各ス
イッチをオン・オフさせて前記駆動パルス出力部からの
駆動パルスが通る抵抗器を選択する選択手段を設け、選
択された抵抗器から出力された駆動パルスをバッファを
介して画像読取センサに出力することを特徴とする。
取センサに対して駆動パルスを出力する駆動パルス出力
部に、それぞれ異なる抵抗値の抵抗器を並列に接続し、
かつ各抵抗器にスイッチを直列に接続し、さらに、各ス
イッチをオン・オフさせて前記駆動パルス出力部からの
駆動パルスが通る抵抗器を選択する選択手段を設け、選
択された抵抗器から出力された駆動パルスをバッファを
介して画像読取センサに出力することを特徴とする。
【００１４】また、前記画像読取装置において、画像読
取センサに対して駆動パルスを出力する駆動パルス出力
部に、抵抗器を接続すると共に、それぞれ異なる容量の
バイパスコンデンサを接続し、かつ各バイパスコンデン
サにスイッチを直列に接続し、さらに、各スイッチをオ
ン・オフさせて前記駆動パルス出力部からの駆動パルス
が通るバイパスコンデンサを選択する選択手段を設け、
選択されたバイパスコンデンサと前記抵抗器とで構成さ
れる遅延回路を通って出力された駆動パルスを、バッフ
ァを介して画像読取センサに出力することを特徴とす
る。
取センサに対して駆動パルスを出力する駆動パルス出力
部に、抵抗器を接続すると共に、それぞれ異なる容量の
バイパスコンデンサを接続し、かつ各バイパスコンデン
サにスイッチを直列に接続し、さらに、各スイッチをオ
ン・オフさせて前記駆動パルス出力部からの駆動パルス
が通るバイパスコンデンサを選択する選択手段を設け、
選択されたバイパスコンデンサと前記抵抗器とで構成さ
れる遅延回路を通って出力された駆動パルスを、バッフ
ァを介して画像読取センサに出力することを特徴とす
る。
【００１５】また、前記画像読取装置において、画像読
取センサに対して駆動パルスを出力する駆動パルス出力
部に、それぞれバッファ接続数が異なるバッファ接続部
を並列に接続し、かつ各バッファ接続部にスイッチを直
列に接続し、さらに、各スイッチをオン・オフさせて前
記駆動パルス出力部からの駆動パルスが通るバッファ接
続部を選択する選択手段を設け、選択されたバッファ接
続部から出力された駆動パルスを最終段バッファを介し
て画像読取センサに出力することを特徴とする。
取センサに対して駆動パルスを出力する駆動パルス出力
部に、それぞれバッファ接続数が異なるバッファ接続部
を並列に接続し、かつ各バッファ接続部にスイッチを直
列に接続し、さらに、各スイッチをオン・オフさせて前
記駆動パルス出力部からの駆動パルスが通るバッファ接
続部を選択する選択手段を設け、選択されたバッファ接
続部から出力された駆動パルスを最終段バッファを介し
て画像読取センサに出力することを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明の好適な実施形態を
図面に基づいて説明する。
図面に基づいて説明する。
【００１７】図１は本発明の第１実施形態における全体
構成を説明するためのブロック図であり、１は公知の密
着センサ、２は基準となる駆動パルス(CLK信号)を基に
密着センサ１を駆動する駆動パルス(CLKDLY信号)を適宜
選択して出力するCLK選択部、３は前記CLKDLY信号に基
づいて駆動された密着センサ１によって得られたビデオ
信号から各種信号を検出する検出部、４はアナログ信号
である前記ビデオ信号をデジタル信号に変換するＡ／Ｄ
変換器である。
構成を説明するためのブロック図であり、１は公知の密
着センサ、２は基準となる駆動パルス(CLK信号)を基に
密着センサ１を駆動する駆動パルス(CLKDLY信号)を適宜
選択して出力するCLK選択部、３は前記CLKDLY信号に基
づいて駆動された密着センサ１によって得られたビデオ
信号から各種信号を検出する検出部、４はアナログ信号
である前記ビデオ信号をデジタル信号に変換するＡ／Ｄ
変換器である。
【００１８】図２は第１実施形態における前記CKL選択
部の回路図であり、11は駆動パルス(CLK信号)出力部、1
2は選択信号(SL信号)出力部、13は駆動パルス出力部11
と選択信号出力部12とに接続された第１のＮＡＮＤ回
路、14は、駆動パルス出力部11と、インバータ15を介し
て選択信号出力部12とに接続された第２のＮＡＮＤ回
路、16は第２のＮＡＮＤ回路14に接続された抵抗Ｒとコ
ンデンサＣとによって構成される遅延回路(積分回路)、
17は、第１のＮＡＮＤ回路13からの駆動パルス、あるい
は遅延回路16を介して第２のＮＡＮＤ回路14からの駆動
パルスを受ける最終ＮＡＮＤ回路、18は密着センサ１を
直接駆動するCLKDLY信号を出力する出力部である。
部の回路図であり、11は駆動パルス(CLK信号)出力部、1
2は選択信号(SL信号)出力部、13は駆動パルス出力部11
と選択信号出力部12とに接続された第１のＮＡＮＤ回
路、14は、駆動パルス出力部11と、インバータ15を介し
て選択信号出力部12とに接続された第２のＮＡＮＤ回
路、16は第２のＮＡＮＤ回路14に接続された抵抗Ｒとコ
ンデンサＣとによって構成される遅延回路(積分回路)、
17は、第１のＮＡＮＤ回路13からの駆動パルス、あるい
は遅延回路16を介して第２のＮＡＮＤ回路14からの駆動
パルスを受ける最終ＮＡＮＤ回路、18は密着センサ１を
直接駆動するCLKDLY信号を出力する出力部である。
【００１９】次に、前記構成の第１実施形態における動
作を説明する。CLK信号を、SL信号と組み合わせて第１
のＮＡＮＤ回路13と第２のＮＡＮＤ回路14とに分岐して
出力し、第１のＮＡＮＤ回路13をそのまま通過するパス
B1と、第２のＮＡＮＤ回路14から遅延回路16を通るパス
B2とを、さらに最終ＮＡＮＤ回路17にて組み合わせてCL
KDLY信号を生成する。
作を説明する。CLK信号を、SL信号と組み合わせて第１
のＮＡＮＤ回路13と第２のＮＡＮＤ回路14とに分岐して
出力し、第１のＮＡＮＤ回路13をそのまま通過するパス
B1と、第２のＮＡＮＤ回路14から遅延回路16を通るパス
B2とを、さらに最終ＮＡＮＤ回路17にて組み合わせてCL
KDLY信号を生成する。
【００２０】図３は第１実施形態における動作を説明す
るためのタイミングチャートであり、CLK信号(図３
(ｂ))に対してＡ／Ｄ変換器４でＡ／Ｄ変換するタイミ
ングは、ADSMPLにおいて矢印にて示す位置(図３(ａ))で
あるとする。そして、SL信号がHIGHの場合、第１のＮＡ
ＮＤ回路13の出力が有効になり、パスB1が選択されるた
めCLK信号に対して遅延量が少ないCLKDLY・H信号が最終
ＮＡＮＤ回路17を介して出力部18から出力されることに
なる(図３(ｃ))。ところが、SL信号がLOWの場合、第２
のＮＡＮＤ回路14の出力が有効になるため、その出力が
遅延回路16を通ることになり、比較的大きな遅延の生じ
たCLKDLY・L信号が出力部18から出力されることになる
(図３(ｅ))。
るためのタイミングチャートであり、CLK信号(図３
(ｂ))に対してＡ／Ｄ変換器４でＡ／Ｄ変換するタイミ
ングは、ADSMPLにおいて矢印にて示す位置(図３(ａ))で
あるとする。そして、SL信号がHIGHの場合、第１のＮＡ
ＮＤ回路13の出力が有効になり、パスB1が選択されるた
めCLK信号に対して遅延量が少ないCLKDLY・H信号が最終
ＮＡＮＤ回路17を介して出力部18から出力されることに
なる(図３(ｃ))。ところが、SL信号がLOWの場合、第２
のＮＡＮＤ回路14の出力が有効になるため、その出力が
遅延回路16を通ることになり、比較的大きな遅延の生じ
たCLKDLY・L信号が出力部18から出力されることになる
(図３(ｅ))。
【００２１】前記CLKDLY・H信号とCLKDLY・L信号とに基づ
いて密着センサ１を駆動することで、図３(ｄ)，(ｆ)の
ようにビデオ出力波形に遅延が生じる。したがって、既
述したように、密着センサの特性のばらつき等によって
傾斜のあるビデオ出力波形にレベル差が生じた場合で
も、前記CLKDLY信号を適宜選択することによって、ビデ
オ出力波形に遅延を生じさせることができるので、Ａ／
Ｄ変換器４で安定したＡ／Ｄ変換が行われて、良好な画
像出力が行われることになる。
いて密着センサ１を駆動することで、図３(ｄ)，(ｆ)の
ようにビデオ出力波形に遅延が生じる。したがって、既
述したように、密着センサの特性のばらつき等によって
傾斜のあるビデオ出力波形にレベル差が生じた場合で
も、前記CLKDLY信号を適宜選択することによって、ビデ
オ出力波形に遅延を生じさせることができるので、Ａ／
Ｄ変換器４で安定したＡ／Ｄ変換が行われて、良好な画
像出力が行われることになる。
【００２２】前記選択信号出力部12におけるSL信号の選
択は図４に示すフローチャートのようにして行う。すな
わち、図１の検出部３にてシェーディング補正を行うと
きに読み込む、公知の白基準板の読取信号における最大
出力値Ｖを検出して、この最大出力値Ｖと予め規定され
ている値ＶSとを比較し(S1)、下記の(数１)の関係を満
足するまで(S1)、SL信号をスキャンする(S2)。
択は図４に示すフローチャートのようにして行う。すな
わち、図１の検出部３にてシェーディング補正を行うと
きに読み込む、公知の白基準板の読取信号における最大
出力値Ｖを検出して、この最大出力値Ｖと予め規定され
ている値ＶSとを比較し(S1)、下記の(数１)の関係を満
足するまで(S1)、SL信号をスキャンする(S2)。
【００２３】
【数１】 ｜Ｖ−ＶS｜＜ΔＶ (ただし、ΔＶは一定の定数) そして、(数１)の条件を満足したときのSL信号を採用す
る(S3)。
る(S3)。
【００２４】図５は本発明の第２実施形態におけるCKL
選択部の回路図であり、21は駆動パルス(CLK信号)出力
部、Ｒ1〜Ｒ4は駆動パルス出力部21に並列に接続され
た、それぞれ異なる抵抗値の抵抗器(抵抗値の関係はＲ1
＜Ｒ2＜Ｒ3＜Ｒ4)、22a〜22dは各抵抗器Ｒ1〜Ｒ4に直列
に接続されたスイッチ、23a〜23dは、各スイッチ22a〜2
2dを選択的にオン・オフさせて、駆動パルスが通る抵抗
器Ｒ1〜Ｒ4を選択する選択信号(SL信号)出力部、24は選
択された抵抗器Ｒ1〜Ｒ4部分から出力された駆動パルス
を受けるバッファ、25は密着センサ１を直接駆動するCL
KDLY信号を出力する出力部である。
選択部の回路図であり、21は駆動パルス(CLK信号)出力
部、Ｒ1〜Ｒ4は駆動パルス出力部21に並列に接続され
た、それぞれ異なる抵抗値の抵抗器(抵抗値の関係はＲ1
＜Ｒ2＜Ｒ3＜Ｒ4)、22a〜22dは各抵抗器Ｒ1〜Ｒ4に直列
に接続されたスイッチ、23a〜23dは、各スイッチ22a〜2
2dを選択的にオン・オフさせて、駆動パルスが通る抵抗
器Ｒ1〜Ｒ4を選択する選択信号(SL信号)出力部、24は選
択された抵抗器Ｒ1〜Ｒ4部分から出力された駆動パルス
を受けるバッファ、25は密着センサ１を直接駆動するCL
KDLY信号を出力する出力部である。
【００２５】次に、前記構成の第２実施形態における動
作を説明する。各抵抗器Ｒ1〜Ｒ4が接続されているパス
B1〜B4において、その抵抗値の違いによって遅延特性が
異なることになる。したがって、バッファ24の出力は、
各パスB1〜B4ごとに異なる遅延したCLKDLY信号となる。
遅延量は、パスB1が最も小さく、パスB4が最も大きい。
作を説明する。各抵抗器Ｒ1〜Ｒ4が接続されているパス
B1〜B4において、その抵抗値の違いによって遅延特性が
異なることになる。したがって、バッファ24の出力は、
各パスB1〜B4ごとに異なる遅延したCLKDLY信号となる。
遅延量は、パスB1が最も小さく、パスB4が最も大きい。
【００２６】前記スイッチ22a〜22dのオン・オフを決定
する選択信号出力部23a〜23dにおけるSL信号の選択は、
上述した動作と同様に、図１の検出部３にてシェーディ
ング補正を行うときに読み込む公知の白基準板の読取信
号における最大出力値Ｖを検出して、この最大出力値Ｖ
と予め規定されている値ＶSとを比較し、前記(数１)の
関係を満足するまで、SL信号をスキャンする。
する選択信号出力部23a〜23dにおけるSL信号の選択は、
上述した動作と同様に、図１の検出部３にてシェーディ
ング補正を行うときに読み込む公知の白基準板の読取信
号における最大出力値Ｖを検出して、この最大出力値Ｖ
と予め規定されている値ＶSとを比較し、前記(数１)の
関係を満足するまで、SL信号をスキャンする。
【００２７】具体的には、まず、最初にデフォルトで設
定されているスイッチ22aはオン状態であり(他のスイッ
チは全てオフ)、このときの明出力最大値Ｖを検出部３
にて検出して前記(数１)を満たさない場合には、次に、
パスB1におけるスイッチ22aをオフにし、パスB2におけ
るスイッチ22bをオンにして前記検出を同様に行う。こ
の検出を順次パスB3，B4において前記(数１)の関係を満
足するまで繰り返して行い、(数１)の条件を満足したと
きのSL信号を採用する。
定されているスイッチ22aはオン状態であり(他のスイッ
チは全てオフ)、このときの明出力最大値Ｖを検出部３
にて検出して前記(数１)を満たさない場合には、次に、
パスB1におけるスイッチ22aをオフにし、パスB2におけ
るスイッチ22bをオンにして前記検出を同様に行う。こ
の検出を順次パスB3，B4において前記(数１)の関係を満
足するまで繰り返して行い、(数１)の条件を満足したと
きのSL信号を採用する。
【００２８】図６は本発明の第３実施形態におけるCKL
選択部の回路図であり、31は駆動パルス(CLK信号)出力
部、Ｒは駆動パルス出力部31に接続された抵抗器、Ｃ1
〜Ｃ4は、抵抗器Ｒに接続され、それぞれ異なる容量の
バイパスコンデンサ(コンデンサの容量値の関係はＣ1＜
Ｃ2＜Ｃ3＜Ｃ4)、32a〜32dは各バイパスコンデンサＣ1
〜Ｃ4に直列に接続されたスイッチ、33a〜33dは、各ス
イッチ32a〜32dを選択的にオン・オフさせて、駆動パル
スが通るバイパスコンデンサＣ1〜Ｃ4を選択する選択信
号(SL信号)出力部、34は選択されたバイパスコンデンサ
Ｃ1〜Ｃ4部分から出力された駆動パルスを受けるバッフ
ァ、35は密着センサ１を直接駆動するCLKDLY信号を出力
する出力部である。
選択部の回路図であり、31は駆動パルス(CLK信号)出力
部、Ｒは駆動パルス出力部31に接続された抵抗器、Ｃ1
〜Ｃ4は、抵抗器Ｒに接続され、それぞれ異なる容量の
バイパスコンデンサ(コンデンサの容量値の関係はＣ1＜
Ｃ2＜Ｃ3＜Ｃ4)、32a〜32dは各バイパスコンデンサＣ1
〜Ｃ4に直列に接続されたスイッチ、33a〜33dは、各ス
イッチ32a〜32dを選択的にオン・オフさせて、駆動パル
スが通るバイパスコンデンサＣ1〜Ｃ4を選択する選択信
号(SL信号)出力部、34は選択されたバイパスコンデンサ
Ｃ1〜Ｃ4部分から出力された駆動パルスを受けるバッフ
ァ、35は密着センサ１を直接駆動するCLKDLY信号を出力
する出力部である。
【００２９】次に、前記構成の第３実施形態における動
作を説明する。各バイパスコンデンサＣ1〜Ｃ4が接続さ
れているパスB1〜B4において、抵抗器Ｒとの積分回路の
時定数τ(＝ＣＲ)は、それぞれτ1＜τ2＜τ3＜τ4とな
るから、その時定数の違いによって遅延特性が異なるこ
とになる。したがって、バッファ34の出力は、各パスB1
〜B4ごとに異なる遅延したCLKDLY信号となる。遅延量
は、パスB1が最も小さく、パスB4が最も大きい。
作を説明する。各バイパスコンデンサＣ1〜Ｃ4が接続さ
れているパスB1〜B4において、抵抗器Ｒとの積分回路の
時定数τ(＝ＣＲ)は、それぞれτ1＜τ2＜τ3＜τ4とな
るから、その時定数の違いによって遅延特性が異なるこ
とになる。したがって、バッファ34の出力は、各パスB1
〜B4ごとに異なる遅延したCLKDLY信号となる。遅延量
は、パスB1が最も小さく、パスB4が最も大きい。
【００３０】前記スイッチ32a〜32dのオン・オフを決定
する選択信号出力部33a〜33dにおけるSL信号の選択は、
上述した動作と同様に、図１の検出部３にてシェーディ
ング補正を行うときに読み込む公知の白基準板の読取信
号における最大出力値Ｖを検出して、この最大出力値Ｖ
と予め規定されている値ＶSとを比較し、前記(数１)の
関係を満足するまで、SL信号をスキャンする。
する選択信号出力部33a〜33dにおけるSL信号の選択は、
上述した動作と同様に、図１の検出部３にてシェーディ
ング補正を行うときに読み込む公知の白基準板の読取信
号における最大出力値Ｖを検出して、この最大出力値Ｖ
と予め規定されている値ＶSとを比較し、前記(数１)の
関係を満足するまで、SL信号をスキャンする。
【００３１】具体的には、まず、最初にデフォルトで設
定されているスイッチ32aはオン状態であり(他のスイッ
チは全てオフ)、このときの明出力最大値Ｖを検出部３
にて検出して前記(数１)を満たさない場合には、次に、
パスB1におけるスイッチ32aをオフにし、パスB2におけ
るスイッチ32bをオンにして前記検出を同様に行う。こ
の検出を順次パスB3，B4において前記(数１)の関係を満
足するまで繰り返して行い、(数１)の条件を満足したと
きのSL信号を採用する。
定されているスイッチ32aはオン状態であり(他のスイッ
チは全てオフ)、このときの明出力最大値Ｖを検出部３
にて検出して前記(数１)を満たさない場合には、次に、
パスB1におけるスイッチ32aをオフにし、パスB2におけ
るスイッチ32bをオンにして前記検出を同様に行う。こ
の検出を順次パスB3，B4において前記(数１)の関係を満
足するまで繰り返して行い、(数１)の条件を満足したと
きのSL信号を採用する。
【００３２】図７は本発明の第４実施形態におけるCKL
選択部の回路図であり、41は駆動パルス(CLK信号)出力
部、Ｂf1〜Ｂf6は駆動パルス出力部41に接続されたパス
B1〜B4ごとに異なる個数(図では０〜３個)が設置された
バッファ、42a〜42dは各パスB1〜B4に直列に接続された
スイッチ、43a〜43dは、各スイッチ42a〜42dを選択的に
オン・オフさせて、駆動パルスが通るパスB1〜B4を選択
する選択信号(SL信号)出力部、44は選択されたパスB1〜
B4から出力された駆動パルスを受ける最終バッファ、45
は密着センサ１を直接駆動するCLKDLY信号を出力する出
力部である。
選択部の回路図であり、41は駆動パルス(CLK信号)出力
部、Ｂf1〜Ｂf6は駆動パルス出力部41に接続されたパス
B1〜B4ごとに異なる個数(図では０〜３個)が設置された
バッファ、42a〜42dは各パスB1〜B4に直列に接続された
スイッチ、43a〜43dは、各スイッチ42a〜42dを選択的に
オン・オフさせて、駆動パルスが通るパスB1〜B4を選択
する選択信号(SL信号)出力部、44は選択されたパスB1〜
B4から出力された駆動パルスを受ける最終バッファ、45
は密着センサ１を直接駆動するCLKDLY信号を出力する出
力部である。
【００３３】次に、前記構成の第４実施形態における動
作を説明する。各Ｂf1〜Ｂf6の遅延量Δｔが一定である
とすると、パスB1では遅延量がゼロ、パスB2では遅延量
がΔｔ、パスB3では遅延量が２×Δｔ、パスB4では遅延
量が３×Δｔとなる。したがって、バッファ44の出力
は、各パスB1〜B4ごとに異なる遅延したCLKDLY信号とな
る。遅延量は、パスB1が最も小さく、パスB4が最も大き
い。
作を説明する。各Ｂf1〜Ｂf6の遅延量Δｔが一定である
とすると、パスB1では遅延量がゼロ、パスB2では遅延量
がΔｔ、パスB3では遅延量が２×Δｔ、パスB4では遅延
量が３×Δｔとなる。したがって、バッファ44の出力
は、各パスB1〜B4ごとに異なる遅延したCLKDLY信号とな
る。遅延量は、パスB1が最も小さく、パスB4が最も大き
い。
【００３４】前記スイッチ32a〜32dのオン・オフを決定
する選択信号出力部33a〜33dにおけるSL信号の選択は、
既述した動作と同様に行われるため、その説明は省略す
る。
する選択信号出力部33a〜33dにおけるSL信号の選択は、
既述した動作と同様に行われるため、その説明は省略す
る。
【００３５】
【発明の効果】以上説明したように、本発明の画像読取
センサ駆動装置は、請求項１記載の構成によれば、密着
センサを高速駆動した場合に、その出力波形に安定領域
が得られず、また出力レベルがばらついても、駆動パル
スをアナログ的に適宜遅延させることができるので、安
定した状態にて信号処理を行うことができ、良好なビデ
オ出力が得られる。
センサ駆動装置は、請求項１記載の構成によれば、密着
センサを高速駆動した場合に、その出力波形に安定領域
が得られず、また出力レベルがばらついても、駆動パル
スをアナログ的に適宜遅延させることができるので、安
定した状態にて信号処理を行うことができ、良好なビデ
オ出力が得られる。
【００３６】請求項２〜４記載の構成によれば、密着セ
ンサを高速駆動した場合に、その出力波形に安定領域が
得られず、また出力レベルがばらついても、細かなステ
ップにて駆動パルスをアナログ的に適宜遅延させること
ができるので、出力状況に対応して、安定した状態にて
信号処理を行うことができ、より良好なビデオ出力が得
られる。
ンサを高速駆動した場合に、その出力波形に安定領域が
得られず、また出力レベルがばらついても、細かなステ
ップにて駆動パルスをアナログ的に適宜遅延させること
ができるので、出力状況に対応して、安定した状態にて
信号処理を行うことができ、より良好なビデオ出力が得
られる。
【図１】本発明の画像読取センサ駆動装置の第１実施形
態における全体構成を説明するためのブロック図であ
る。
態における全体構成を説明するためのブロック図であ
る。
【図２】本発明の第１実施形態におけるCLK選択部の回
路図である。
路図である。
【図３】本発明の第１実施形態における動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図４】本発明の第１実施形態におけるSL信号の選択に
係るフローチャートである。
係るフローチャートである。
【図５】本発明の第２実施形態におけるCLK選択部の回
路図である。
路図である。
【図６】本発明の第３実施形態におけるCLK選択部の回
路図である。
路図である。
【図７】本発明の第４実施形態におけるCLK選択部の回
路図である。
路図である。
【図８】密着センサを高速駆動させたときの出力波形と
タイミングとを説明する図である。
タイミングとを説明する図である。
１…密着センサ、 ２…駆動パルス選択部、 ３…検出
部、 ４…Ａ／Ｄ変換器、 11，21…駆動パルス出力
部、 12，23a〜23d，33a〜33d，43a〜43d…選択信号出
力部、 13，14，17…ＮＡＮＤ回路、 15…インバー
タ、 16…遅延回路、18，25，35，45…出力部、 22a
〜22d，32a〜32d，42a〜42d…スイッチ、 24，34，4
4，Ｂf1〜Ｂf6…バッファ、 Ｒ，Ｒ1〜Ｒ4…抵抗器、
Ｃ1〜Ｃ4…バイパスコンデンサ。
部、 ４…Ａ／Ｄ変換器、 11，21…駆動パルス出力
部、 12，23a〜23d，33a〜33d，43a〜43d…選択信号出
力部、 13，14，17…ＮＡＮＤ回路、 15…インバー
タ、 16…遅延回路、18，25，35，45…出力部、 22a
〜22d，32a〜32d，42a〜42d…スイッチ、 24，34，4
4，Ｂf1〜Ｂf6…バッファ、 Ｒ，Ｒ1〜Ｒ4…抵抗器、
Ｃ1〜Ｃ4…バイパスコンデンサ。
Claims (4)
- 【請求項１】 画像読み取り部分の主走査方向に沿っ
て、短焦点の小レンズ群からなる結像素子と、複数個連
続的に並べられた読取用半導体センサとを設置してなる
画像読取センサに対して、駆動パルスを出力する画像読
取センサ駆動装置において、前記画像読取センサに対し
て、前記駆動パルスを直接出力する場合と、駆動パルス
をコンデンサと抵抗とで構成される遅延回路を通して出
力する場合とを選択可能にしたことを特徴とする画像読
取センサ駆動装置。 - 【請求項２】 画像読み取り部分の主走査方向に沿っ
て、短焦点の小レンズ群からなる結像素子と、複数個連
続的に並べられた読取用半導体センサとを設置してなる
画像読取センサに対して、駆動パルスを出力する画像読
取センサ駆動装置において、前記画像読取センサに対し
て駆動パルスを出力する駆動パルス出力部に、それぞれ
異なる抵抗値の抵抗器を並列に接続し、かつ各抵抗器に
スイッチを直列に接続し、さらに、各スイッチをオン・
オフさせて前記駆動パルス出力部からの駆動パルスが通
る抵抗器を選択する選択手段を設け、選択された抵抗器
から出力された駆動パルスをバッファを介して画像読取
センサに出力することを特徴とする画像読取センサ駆動
装置。 - 【請求項３】 画像読み取り部分の主走査方向に沿っ
て、短焦点の小レンズ群からなる結像素子と、複数個連
続的に並べられた読取用半導体センサとを設置してなる
画像読取センサに対して、駆動パルスを出力する画像読
取センサ駆動装置において、前記画像読取センサに対し
て駆動パルスを出力する駆動パルス出力部に、抵抗器を
接続すると共に、それぞれ異なる容量のバイパスコンデ
ンサを接続し、かつ各バイパスコンデンサにスイッチを
直列に接続し、さらに、各スイッチをオン・オフさせて
前記駆動パルス出力部からの駆動パルスが通るバイパス
コンデンサを選択する選択手段を設け、選択されたバイ
パスコンデンサと前記抵抗器とで構成される遅延回路を
通って出力された駆動パルスを、バッファを介して画像
読取センサに出力することを特徴とする画像読取センサ
駆動装置。 - 【請求項４】 画像読み取り部分の主走査方向に沿っ
て、短焦点の小レンズ群からなる結像素子と、複数個連
続的に並べられた読取用半導体センサとを設置してなる
画像読取センサに対して、駆動パルスを出力する画像読
取センサ駆動装置において、前記画像読取センサに対し
て駆動パルスを出力する駆動パルス出力部に、それぞれ
バッファ接続数が異なるバッファ接続部を並列に接続
し、かつ各バッファ接続部にスイッチを直列に接続し、
さらに、各スイッチをオン・オフさせて前記駆動パルス
出力部からの駆動パルスが通るバッファ接続部を選択す
る選択手段を設け、選択されたバッファ接続部から出力
された駆動パルスを最終段バッファを介して画像読取セ
ンサに出力することを特徴とする画像読取センサ駆動装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169824A JPH0923309A (ja) | 1995-07-05 | 1995-07-05 | 画像読取センサ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169824A JPH0923309A (ja) | 1995-07-05 | 1995-07-05 | 画像読取センサ駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0923309A true JPH0923309A (ja) | 1997-01-21 |
Family
ID=15893590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7169824A Pending JPH0923309A (ja) | 1995-07-05 | 1995-07-05 | 画像読取センサ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0923309A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903847B2 (en) | 2000-02-14 | 2005-06-07 | Minolta Co., Ltd. | Image reading apparatus |
| JP2009251038A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 電気光学装置、電子機器、電気光学装置用のデータ転送回路および電気光学装置の駆動方法 |
-
1995
- 1995-07-05 JP JP7169824A patent/JPH0923309A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903847B2 (en) | 2000-02-14 | 2005-06-07 | Minolta Co., Ltd. | Image reading apparatus |
| JP2009251038A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 電気光学装置、電子機器、電気光学装置用のデータ転送回路および電気光学装置の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523229A (en) | Shading correction device | |
| JP3748267B2 (ja) | 撮像装置 | |
| JP3817294B2 (ja) | 固体撮像装置 | |
| US7154542B1 (en) | Image pickup apparatus having an exposure control circuit | |
| JP2000196807A (ja) | センサ解像度をスイッチングする方法及び回路ア―キテクチャ― | |
| JP2002232785A (ja) | データ変換・出力装置 | |
| US5468954A (en) | Photo-electric converter having variable accumulation time | |
| JPWO2008096434A1 (ja) | 信号読み出し方法、信号読み出し回路及びイメージセンサ | |
| JP2001251558A (ja) | 高感度ｃｍｏｓ画像センサのためのインタレース型交互ピクセル設計 | |
| US7352497B2 (en) | Image reading apparatus | |
| JP3112325B2 (ja) | 画像入力方法及び装置 | |
| JPH0923309A (ja) | 画像読取センサ駆動装置 | |
| US6275307B1 (en) | Image read apparatus | |
| JP4202303B2 (ja) | 光電変換装置及び信号読み出し回路とイメージセンサ | |
| JP3121033B2 (ja) | 撮像装置 | |
| JP4540138B2 (ja) | 画像センサアレイ | |
| JPH08242408A (ja) | 撮像装置 | |
| JPS6224989B2 (ja) | ||
| JP3940575B2 (ja) | 固体撮像システム | |
| US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
| JP4049897B2 (ja) | 画像入力装置 | |
| JPH06207851A (ja) | 測光装置 | |
| JP2001057651A (ja) | 画像入力装置 | |
| JP2902774B2 (ja) | 撮像装置 | |
| JPH0779345A (ja) | イメージセンサ出力補正回路 |