JPH09233367A - フィルタ自動調整回路 - Google Patents

Abstract

(57)【要約】 【課題】位相差を検出するためのコンデンサの容量を小
さくしてＩＣ内蔵化を可能にしたフィルタ自動調整回路
を提供する。 【解決手段】入力された映像信号の水平帰線消去期間
に、フィルタ回路４の中心周波数ｆｏの自動調整を行う
ことにより、位相差検出回路６に必要なコンデンサのＩ
Ｃ内蔵化が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、映像信号処理用
ＩＣへ容量の内蔵化を可能としたフィルタ自動調整回路
に関する。

【０００２】

【従来の技術】フィルタ回路の自動調整回路は、位相差
検出期間に比例して外付け容量も大きくなる。従来、位
相差検出期間を映像信号の垂直帰線消去期間としてお
り、位相差検出回路の容量に数μＦの容量が必要となっ
ていた。

【０００３】従来のフィルタ回路の自動調整回路につい
て、図６を用いて説明する。入力回路１には、入力端子
２より入力された映像信号を入力する。垂直タイミング
信号発生回路３は、映像信号の垂直帰線消去期間にタイ
ミングパルスを生成する。調整したいフィルタ回路４の
中心周波数ｆｏと同一の周波数を持つ基準信号を、基準
信号発生回路５により発生させて、垂直タイミング信号
発生回路３のタイミングパルスに基づいて映像信号に挿
入する。この基準信号が挿入された映像信号を位相差検
出回路６とフィルタ回路４に入力する。フィルタ回路４
に入力された映像信号に挿入されている基準信号の位相
が９０度遅れとなる出力信号を位相差検出回路６に入力
する。位相差検出回路６では、タイミング信号発生回路
１３により生成されたタイミングパルスに基づき、垂直
帰線消去期間においてに入力回路１の出力とフィルタ回
路４から出力される基準信号の９０度位相遅れの信号と
の位相差を検出する。

【０００４】検出された位相差は、電流で検出され、こ
れをコンデンサＣによって直流電圧に変換する。この直
流電圧に応じて中間周波数ｆｏを調整する調整回路７を
制御し、フィルタ回路４の中心周波数ｆｏを調整する。

【０００５】ところで、位相差を検出した電流を直流電
圧に変換するためのコンデンサＣの容量は、数μＦの値
のものを必要とする。一般に、ＩＣに内蔵可能な容量値
は、最大で数百ＰＦであるので数μＦの容量値の内蔵は
不可能である。

【０００６】このように、フィルタ回路の自動調整回路
をＩＣ内蔵化するためには、外付けの容量が大きくなる
ため内蔵できず、外付け容量用の端子と外付けのコンデ
ンサＣを使用しなければならなかった。

【０００７】

【発明が解決しようとする課題】上記した従来のフィル
タ自動調整回路では、位相差検出期間を垂直帰線消去期
間に行っていたことから、リークなどによる誤差の発生
を防ぐために位相差検出回路の容量値が大きくなり、容
量のＩＣ内蔵化が困難であった。

【０００８】この発明は、位相差を検出するためのコン
デンサの容量を小さくしてＩＣ内蔵化を可能にしたフィ
ルタ自動調整回路を提供する。

【０００９】

【課題を解決するための手段】上記した手段を解決する
ために、この発明のフィルタ自動調整回路では、入力さ
れた映像信号の水平帰線期間に、タイミングパルスを発
生させる水平タイミング発生回路と、基準信号を発生さ
せる基準信号発生回路と、前記タイミングパルスが発生
された期間の前記映像信号に、前記基準信号を挿入する
入力手段と、前記挿入された基準信号の周波数を設定す
るとともに、該基準信号の位相と所定の位相差を持たせ
て出力するフィルタ回路と、前記タイミングパルスに基
づいて、前記位相差を検出する検出手段と、前記検出手
段により検出された位相差に基づいて前記フィルタ回路
の中心周波数を制御する制御手段とからなることを特徴
とする。

【００１０】この手段により。位相差検出期間を垂直帰
線消去期間より短い、水平帰線消去期間で行うことによ
り位相を検出する手段に必要なコンデンサの容量値を小
さくできる。この結果、回路全体のＩＣ内蔵化を実現で
きる。

【００１１】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の一実施の形態について説明するためのブロック
図である。この実施の形態において、従来の図６と同一
の構成部分には同一の符号を付して説明する。

【００１２】入力端子２に入力された映像信号を、入力
回路１に入力する。入力回路１には、入力端子２より入
力された映像信号を入力する。水平タイミング信号発生
回路１１は、映像信号の水平帰線消去期間にタイミング
パルスを生成する。調整したいフィルタ回路４の中心周
波数ｆｏと同一の周波数を持つ基準信号を、基準信号発
生回路５により発生させて、水平タイミング信号発生回
路１１のタイミングパルスに基づいて映像信号に挿入す
る。この基準信号が挿入された映像信号を、位相差検出
回路６とフィルタ回路４にそれぞれ入力する。フィルタ
回路４は、入力された基準信号の位相が９０°遅れとな
る信号作り、位相差検出回路６に入力する。位相差検出
回路６は、水平タイミング発生回路１１で生成されたタ
イミングパルスに基づいて、水平帰線消去期間の入力回
路１の出力とフィルタ回路４の出力との位相差を検出す
る。

【００１３】検出された位相差は、電流として検出さ
れ、この電流をコンデンサによって直流電圧に変換す
る。この直流電圧に応じて調整回路７がフィルタ回路４
の中心周波数ｆｏを調整する。

【００１４】この実施の形態によれば、垂直帰線消去期
間より期間の短い、水平帰線消去期間で位相差を検出す
ることにより、位相差検出のために必要なコンデンサ
は、数十ＰＦ程度の容量があれば中心周波数ｆｏの調整
が可能となる。従って、コンデンサのＩＣへの内蔵化が
可能となる。

【００１５】次に図２を用いてこの発明の他の実施の形
態について説明する。この実施の形態は、フィルタ回路
のＱを高くすると、映像信号の水平帰線消去期間に挿入
した基準信号が、フィルタ回路４を通過したとき、基準
信号がなまってしまい終了点が絵柄期間にかかってしま
うことを防止する。

【００１６】フィルタ回路４のＱが高く基準信号がなま
ってしまう場合、水平帰線消去期間にフィルタ回路４の
Ｑを下げる制御を行う。このために、水平タイミング発
生回路１１からＱを制御するタイミングパルスが必要と
なる。映像信号にクロマ信号を用いたタイミング発生回
路１１によって生成された制御パルスＱＣを発生してい
る間に、フィルタ回路４のＱが低下するようにする。こ
のときのフィルタ回路４の出力は、基準信号期間はＱが
低下しているため絵柄期間に比べ信号のなまりが少な
い。

【００１７】次に、Ｑを下げる度合いについて述べる。
基準信号がなまることによって、絵柄期間に基準信号成
分が残留すると、映像にノイズとして映し出されてしま
う。さらに、映像信号の手前にはバースト信号やＩＤ信
号が重畳されており、バースト信号やＳＥＣＡＭ方式Ｉ
Ｄ（アイデント）信号を後段で使用する場合には、基準
信号がバースト信号やＩＤ信号に到達する以前、もしく
は水平帰線消去期間内で終了するようなＱに設定するこ
とが望ましい。

【００１８】例を上げると、ＳＥＣＡＭ方式の処理の場
合、カラーデコーダ前段のベルフィルタには、Ｑ＝１６
程度の高いフィルタが要求されており、水平帰線消去期
間にＱを１／３〜２／３に下げないと、ＩＤ信号に基準
信号の残留分が重畳してしまい色復調が困難になる。Ｓ
ＥＣＡＭ方式のベルフィルタの場合、Ｑを１／３〜２／
３に下げれば、基準信号が水平帰線消去期間に終了する
ことを実験により確認している。

【００１９】基準信号が挿入されている水平帰線消去期
間に、フィルタ回路４のＱを下げることによって応答性
が早くなり、基準信号が絵柄信号に妨害を与えることな
く自動調整が可能となる。

【００２０】図４は、水平タイミング発生回路１１の具
体例を示すものである。一般的には水平帰線消去期間内
に、タイミングパルスを発生させるものであるため、同
期分離回路４１により水平同期と分離し、これを遅延、
整形してパルスを生成することが考えられる。しかし、
弱電界時のように水平同期信号の品位が劣化すると安定
した品位の同期パルスが得られなくなる。

【００２１】通常の映像信号処理では、水平同期をＡＦ
Ｃと呼ばれるＰＬＬにて再生するのが通例となってお
り、これを流用すれば安定した品位のタイミングパルス
を簡単に生成できる。また、僅かな素子の追加で実現で
きる。次にＡＦＣを用いた作用につて述べる。

【００２２】複合映像信号に重畳されている水平同期信
号を同期分離回路４１にて分離する。内部発振器である
ＶＣＯ４３の出力を水平同期周波数までカウントダウン
した信号と水平同期信号をＡＦＣ４２にてロックさせ、
ＶＣＯ４３の出力信号の周波数を水平同期信号と同期さ
せる。この水平同期信号に同期した信号によってタイミ
ングパルスを生成する。ＶＣＯ４３は、通常３２ｆＨの
周波数をとるので、カウントダウン回路４４で分周した
信号を適宜合成すれば所望のタイミング、位相にパルス
が得られる。このことによって、フィルタ回路４を受信
映像の同期がとれる限界の弱電界まで安定して自動調整
することができる。

【００２３】次に、９０度位相ポイントについて述べ
る。現在ＩＣに内蔵されるフィルタ回路としては、図５
のようなバイクワッド型が一般的である。構成はｇｍア
ンプＧ１，Ｇ２、コンデンサＣ１，Ｃ２、バッファＥ
１，Ｅ２からなる２次のバンドパスフィルタである。

【００２４】入力端子Ｖinに入力された信号は、コンデ
ンサＣ１を介してバッファＥ１の入力とｇｍアンプＧ１
の第１の出力との間に入力する。バッファＥ１の出力
は、ｇｍアンプＧ２の正入力端子へ入力する。このｇｍ
アンプＧ２の正入力が９０度位相ポイントとなる。ｇｍ
アンプＧ２の第１の出力は、コンデンサＣ２を介して接
地するとともに、バッファＥ２を介して出力端子Ｖout
より出力する。ｇｍアンプＧ２の第２の出力は、接地す
る。出力端子Ｖout の出力を、ｇｍアンプＧ１，Ｇ２の
負入力端子にフィードバックする。ｇｍアンプＧ１の正
入力および第２の出力はそれぞれ接地する。

【００２５】一例として、バンドパスフィルタを取り上
げた。前述のベルフィルタも基本的には同じである。バ
ンドパスフィルタの場合、出力端子Ｖout では中心周波
数ｆｏで位相が０度となる。この部分は、９０度位相差
の検出ポイントとしては適さない。一方、Ｖ９０端で見
ると周波数特性はハイパスフィルタとなっており中心周
波数ｆｏでの位相は９０度になる。従って、Ｖ９０端子
を９０位相差を持つ端子とし、位相差検出回路の出力す
るように接続する。

【００２６】ハイパスフィルタやローパスフィルタ等の
場合、９０度位相差のある端子は出力端子Ｖout になる
こともある。この場合は、出力端子Ｖout 端信号を位相
差検出回路へ出力する。フィルタ回路の形状や特性によ
り９０度位相ポイントは変わるが、９０位相差信号を位
相差検出回路へ接続すれば、効果は変わらない。

【００２７】

【発明の効果】以上説明したように、この発明のフィル
タ自動調整回路によれば、水平帰線消去期間にフィルタ
回路の自動調整を行うことにより、位相差検出回路の外
付けコンデンサの内蔵化が可能となる。また、水平帰線
消去期間にフィルタ回路のＱを下げた場合、早い応答性
を持ち、絵柄期間への基準信号の妨害をなくすことがで
きる。

【図面の簡単な説明】

【図１】この発明の一実施の形態を説明するためのブロ
ック図。

【図２】この発明の他の実施の形態を説明するためのブ
ロック図。

【図３】図２の動作を説明するために用いた信号波形
図。

【図４】この発明に用いる水平タイミング発生回路の具
体例について説明するためのブロック図。

【図５】ＩＣ内蔵化可能なフィルタ回路例について説明
するためのブロック図。

【図６】従来のフィルタ回路の自動調整回路について説
明するためのブロック図。

【符号の説明】

１…入力回路、３…水平タイミング発生回路、４…フィ
ルタ回路、５…基準信号発生回路、６…位相検出回路、
７…調整回路、１１…水平タイミング発生回路 。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力された映像信号の水平帰線期間に、
   タイミングパルスを発生させる水平タイミング発生回路
   と、 基準信号を発生させる基準信号発生回路と、 前記タイミングパルスが発生された期間の前記映像信号
   に、前記基準信号を挿入する入力手段と、 前記挿入された基準信号の周波数を設定するとともに、
   該基準信号の位相と所定の位相差を持たせて出力するフ
   ィルタ回路と、 前記タイミングパルスに基づいて、前記位相差を検出す
   る検出手段と、 前記検出手段により検出された位相差に基づいて前記フ
   ィルタ回路の中心周波数を制御する制御手段とからなる
   ことを特徴とするフィルタ自動調整回路。
2. 【請求項２】 水平タイミング発生回路に、水平帰線消
   去期間外では水平帰線消去期間よりフィルタ回路のＱを
   低くする機能を有してなることを特徴とする請求項１記
   載のフィルタ自動調整回路。
3. 【請求項３】 フィルタ回路を通過した基準信号の残留
   分が、水平帰線消去期間内で終了するようなフィルタ回
   路のＱに可変する機能を有してなることを特徴とする請
   求項２記載のフィルタ自動調整回路。
4. 【請求項４】 映像信号をＳＥＣＡＭ方式の映像信号
   に、フィルタ回路をベルフィルタにし、映像信号の水平
   帰線消去期間内のフィルタ回路のＱを、水平帰線消去期
   間外のフィルタ回路のＱに対して１／３〜２／３に設定
   してなることを特徴とする請求項２記載のフィルタ自動
   調整回路。
5. 【請求項５】 タイミング発生回路は、映像信号の水平
   同期信号に同期するＰＬＬ回路で構成してなることを特
   徴とする請求項１〜４のいずれかに記載のフィルタ自動
   調整回路。