JPH09233372A - ノイズ除去回路およびノイズ除去方法 - Google Patents

Abstract

(57)【要約】 【課題】 遅延素子の容量を縮小させて製造コストの低
減化を図るとともに、ある一つの基本周波数の倍音成分
を多く含むノイズを除去することが可能なノイズ除去回
路を提供する。 【解決手段】 入力信号は、係数乗算器５でその振幅が
１／２にされた後、プレフィルタ３およびイコライザ６
に入力される。プレフィルタ３は、入力信号から、サン
プリングの際の折り返し歪みを生ずる不要な帯域を除去
し、遅延素子１に出力する。遅延素子１は、入力信号に
目的とするノイズの基本波の１周期分の遅延を生じさせ
るもので、他の回路３〜７と異なり、クロック回路２に
より発生されたクロックによって動作する。遅延素子１
からの出力はポストフィルタ４に入力され、ポストフィ
ルタ４は、サブサンプリングによって生じた不要な帯域
を除去し、加算器７に出力する。イコライザ６に入力さ
れた信号は、低域のレベルが一定量減衰されて出力され
る。この出力が、加算器７により、ポストフィルタ４の
出力を反転したものと加算される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号から不要なノ
イズ成分を除去するノイズ除去回路およびノイズ除去方
法に関し、特に、ある一つの基本周波数の倍音成分を多
く含むノイズを除去するノイズ除去回路およびノイズ除
去方法に関する。

【０００２】

【従来の技術】入力信号に混入するノイズのうち、ある
一つの基本周期の倍音を多く含むノイズがある。例え
ば、モータなどの回転によって発生するノイズは、その
回転周期の倍音成分を多く含むことが知られている。

【０００３】特に、カメラ一体型ＶＴＲのように、マイ
ク録音をする機器では、ＶＴＲヘッドの回転により発生
するノイズがマイクから混入しやすいが、このノイズは
ヘッドの回転数を基本周期とする倍音成分を多く含んで
いる。

【０００４】図７は、このようなノイズの周波数特性の
一例を示す図であり、かかるノイズは、同図に示すよう
に、基本波の倍数の周波数スペクトルをもち、その周波
数スペクトルのレベルは、一般的に基本波が最もレベル
が高く、高周波域になるほどそのレベルは小さくなって
ゆく。

【０００５】このような特性をもつノイズを除去するた
めに、従来から、くし型フィルタを用いて、この倍音成
分を除去することが行われている。

【０００６】図８は、このくし型フィルタの構成の一例
を示すブロック図であり、かかるくし型フィルタは、同
図に示すように、遅延素子１０１と、係数乗算器１０２
と、加算器１０３とにより構成されている。遅延素子１
０１は、入力信号に目的とするノイズの基本波の１周期
分の遅延を生じさせるためのものであり、この遅延素子
１０１をデジタル回路で構成する場合には、例えばメモ
リ素子を用いて、遅延時間に応じて連続したメモリ空間
を確保する。係数乗算器１０２は、同図の例では入力信
号に“１／２”を乗算するものが選択されている。さら
に、加算器１０３は、遅延素子１０１の出力信号を反転
して、係数乗算器１０２の出力と加算する。

【０００７】図９は、このくし型フィルタの周波数特性
を示す図であり、同図を前記図７と比較すると、ちょう
どノイズの持つ周波数（ｎＦ，ｎ＝１，２，…）のとこ
ろのレベルが“０”となっている。したがって、このく
し型フィルタで倍音成分を多く含むノイズを除去でき
る。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来のノイズ除去回路では、低い周波数が基本となってい
るノイズを除去しようとして、前記くし型フィルタを用
いると、その構成要素である遅延素子１０１の規模が大
きくなってしまうという問題があった。

【０００９】例えば、民生用デジタルＶＴＲにおいて、
サンプリング周波数４８ｋＨｚで音声信号をデジタル録
音する場合には、ＶＴＲヘッドの回転周波数は１５０Ｈ
ｚであるため、倍音成分を除去するためのくし型フィル
タの遅延素子は、３２０サンプル分必要となる。これを
１６ｂｉｔ、２チャンネルで録音するので、総計１，２
８０バイト分のメモリが必要となる。

【００１０】本発明は、上記問題に鑑みてなされたもの
で、遅延素子の容量を縮小させて製造コストの低減化を
図るとともに、ある一つの基本周波数の倍音成分を多く
含むノイズを除去することが可能なノイズ除去回路を提
供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
本発明のノイズ除去回路は、入力信号に所定値を乗算す
る乗算回路と、該乗算された信号から第１の高域成分を
除去する第１の高域成分除去回路と、該高域成分が除去
された信号を所定時間遅延させる遅延素子と、該遅延さ
れた信号から第２の高域成分を除去する第２の高域成分
除去回路と、前記乗算手段により乗算された信号から所
定の低域成分を減衰させる低域成分減衰回路と、前記第
２の高域成分除去回路により第２の高域成分が除去され
た信号を反転して前記低域成分減衰回路により低減成分
が減衰された信号に加算する加算回路とを有し、前記遅
延素子は、該遅延素子以外の回路の動作クロックよりも
遅い動作クロックで動作することを特徴とする。

【００１２】また、上記目的を達成するため本発明のノ
イズ除去方法は、入力信号に所定値を乗算し、該乗算さ
れた信号から第１の高域成分を除去し、該高域成分が除
去された信号を所定時間遅延させ、該遅延された信号か
ら第２の高域成分を除去し、前記乗算された信号から所
定の低域成分を減衰させ、前記第２の高域成分が除去さ
れた信号を反転して前記低減成分が減衰された信号に加
算し、前記時間遅延を、該時間遅延以外に用いる動作ク
ロックよりも遅い動作クロックで行うことを特徴とす
る。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１４】図１は、本発明の実施の一形態に係るノイ
ズ除去回路の構成を示すブロック図である。

【００１５】同図において、本実施の形態のノイズ除去
回路は、遅延素子１と、サブサンプル用のクロックを発
生するクロック発生回路２と、サブサンプリングのため
のプレフィルタ３と、サブサンプリングのためのポスト
フィルタ４と、入力信号に係数１／２を乗算するための
係数乗算器５と、イコライザ（ＥＱ）６と、ポストフィ
ルタ４の出力を反転して、イコライザ６からの出力を加
算する加算器７とにより構成されている。ここで、プレ
フィルタ３およびポストフィルタ４は、ともにローパス
フィルタ（ＬＰＦ）の特性を有し、各構成要素１〜７
は、図のように接続されている。

【００１６】入力信号は、係数乗算器５でその振幅が１
／２にされた後、プレフィルタ３およびイコライザ６に
入力される。プレフィルタ３は、入力信号から、サンプ
リングの際の折り返し歪みを生ずる不要な帯域（すなわ
ち、サブサンプリングする周波数の１／２の周波数（ナ
イキスト周波数）以上の帯域）を除去し、遅延素子１に
出力する。

【００１７】遅延素子１は、前記図８の遅延素子１０１
と同様に、入力信号に目的とするノイズの基本波の１周
期分の遅延を生じさせる。本実施の形態では、遅延素子
１は、他の回路３〜７と異なり、クロック回路２により
発生されたクロックによって動作する。クロック回路２
が発生するクロックは、元のクロック、すなわち他の回
路３〜７に供給されるクロックよりも周波数の低いサブ
サンプル用のクロックである。そのため、遅延素子１で
遅延する時間は、ノイズの基本波の１周期分の時間であ
るが、動作クロックが遅いため、遅延素子１を構成する
メモリのメモリ容量は、従来の遅延素子１０１が必要と
した量よりも少なくすることができる。

【００１８】遅延素子１からの出力はポストフィルタ４
に入力され、ポストフィルタ４は、サブサンプリングに
よって生じた不要な帯域（すなわち、ナイキスト周波数
以上の帯域）を除去し、加算器７に出力する。

【００１９】一方、イコライザ６に入力された信号は、
低域のレベルが一定量減衰されて出力される。この出力
が、加算器７により、ポストフィルタ４の出力を反転し
たものと加算される。

【００２０】図２は、本実施の形態のノイズ除去回路の
周波数特性を示す図である。遅延素子１をサブサンプル
したクロックで動作させた結果、低域でのみくし型フィ
ルタの特性を示している。前述のように、目的とするノ
イズの特性は、基本波が最もレベルが高く、高域の倍音
になるほどレベルが低くなるので、本実施の形態のノイ
ズ除去回路で、十分ノイズを除去できる。

【００２１】イコライザ６は、具体的には図３に示すよ
うに、フィルタ回路として実現できる。図３は、イコラ
イザ６をフィルタ回路で構成した場合の一例を示すブロ
ック図であり、同図には、１次のデジタルフィルタでイ
コライザ６を構成した例が示されている。

【００２２】同図において、イコライザ６は、３つの係
数乗算器８，１０，１１と２つの加算器１２，１３と、
遅延素子９とにより構成されている。本実施の形態で
は、１次のフィルタであるから、１クロック分の遅延を
生じさせる。

【００２３】イコライザ６の周波数特性は、図４に示す
ように、低域が低く、高域はそのまま通過するように設
計される。係数の具体的な値は、プレフィルタ３および
ポストフィルタ４の特性によって異なる。たとえばプレ
フィルタ３およびポストフィルタ４に４タップの移動平
均フィルタ（図６の回路）を用いた場合、係数は、ｋ＝
０．９３７５，ａ＝−０．７５，ｂ＝０．６２５とな
る。

【００２４】このイコライザ６がない場合、すなわちサ
ブサンプルしたくし型フィルタのみでノイズ除去フィル
タを構成すると（すなわち、図１でイコライザ６がない
場合）、周波数特性は図５に示すように、低域がくし型
フィルタの特性を示しながらも強調され、不自然な周波
数特性となってしまう。

【００２５】本実施の形態のノイズ除去回路を、前記民
生用デジタルＶＴＲに適用して、前述のように４８ｋＨ
ｚの１６ｂｉｔ、２チャンネルの音声信号を録音し、１
５０ＨｚのＶＴＲヘッドの回転によるノイズの除去を目
的とする場合に、遅延素子を１／４のクロックで動作さ
せると、遅延素子を構成するのに必要なメモリ量は８０
サンプル分、３２０バイトで十分である。プレフィルタ
３およびポストフィルタ４を、それぞれ４タップの移動
平均フィルタで構成し、イコライザ回転６を１次のデジ
タルフィルタとすると、従来のくし型フィルタを追加し
た回路よりも、本実施の形態により削減された遅延素子
の量の方が大きく、結果として従来よりも小さな回路規
模で、ノイズ除去回路が実現できる。

【００２６】なお、本実施の形態では、ノイズ除去回路
を図１のようにハードウェア的に構成したが、これに限
らず、ソフトウェア的に構成してもよい。

【００２７】

【発明の効果】以上説明したように、本発明に依れば、
所定値が乗算された入力信号から第１の高域成分が除去
された後、所定時間遅延され、この遅延された信号から
第２の高域成分が除去され、前記所定値が乗算された入
力信号から所定の低域成分が減衰され、前記第２の高域
成分が除去された信号が反転されて前記減衰された信号
に加算され、前記時間遅延を、該遅延時間以外に用いる
動作クロックよりも遅い動作クロックで行うようにした
ので、遅延素子の容量を縮小させて製造コストの低減化
を図るとともに、ある一つの基本周波数の倍音成分を多
く含むノイズを除去することが可能となる効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係るノイズ除去回路の
構成を示すブロック図である。

【図２】本実施の形態のノイズ除去回路の周波数特性を
示す図である。

【図３】図１のイコライザをフィルタ回路で構成した場
合の一例を示すブロック図である。

【図４】図３のイコライザの周波数特性を示す図であ
る。

【図５】図１のノイズ除去回路からイコライザを省略し
た場合のノイズ除去回路の周波数特性を示す図である。

【図６】図１のプレフィルタおよびポストフィルタとし
て４タップの移動平均フィルタを用いた場合にその回路
構成を示すブロック図である。

【図７】ある一つの基本周期の倍音を多く含むノイズの
周波数特性の一例を示す図である。

【図８】従来のくし型フィルタの構成の一例を示すブロ
ック図である。

【図９】図８のくし型フィルタの周波数特性を示す図で
ある。

【符号の説明】

１ 遅延素子 ２ サブサンプルクロック発生回路 ３ プレフィルタ ４ ポストフィルタ ５ 係数乗算器 ６ イコライザ ７ 加算器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力信号に所定値を乗算する乗算回路
   と、 該乗算された信号から第１の高域成分を除去する第１の
   高域成分除去回路と、 該高域成分が除去された信号を所定時間遅延させる遅延
   素子と、 該遅延された信号から第２の高域成分を除去する第２の
   高域成分除去回路と、 前記乗算手段により乗算された信号から所定の低域成分
   を減衰させる低域成分減衰回路と、 前記第２の高域成分除去回路により第２の高域成分が除
   去された信号を反転して前記低域成分減衰回路により低
   減成分が減衰された信号に加算する加算回路とを有し、 前記遅延素子は、該遅延素子以外の回路の動作クロック
   よりも遅い動作クロックで動作することを特徴とするノ
   イズ除去回路。
2. 【請求項２】 入力信号に所定値を乗算し、 該乗算された信号から第１の高域成分を除去し、 該高域成分が除去された信号を所定時間遅延させ、 該遅延された信号から第２の高域成分を除去し、 前記乗算された信号から所定の低域成分を減衰させ、 前記第２の高域成分が除去された信号を反転して前記低
   減成分が減衰された信号に加算し、 前記時間遅延を、該時間遅延以外に用いる動作クロック
   よりも遅い動作クロックで行うことを特徴とするノイズ
   除去方法。