JPH0923640A - Ｄｃ／ｄｃコンバータのパルス幅変調回路 - Google Patents
Ｄｃ／ｄｃコンバータのパルス幅変調回路Info
- Publication number
- JPH0923640A JPH0923640A JP16726995A JP16726995A JPH0923640A JP H0923640 A JPH0923640 A JP H0923640A JP 16726995 A JP16726995 A JP 16726995A JP 16726995 A JP16726995 A JP 16726995A JP H0923640 A JPH0923640 A JP H0923640A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- input voltage
- pulse
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 238000009499 grossing Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】入力電圧によりゲインが変化することを防止す
る。 【解決手段】ＤＣ／ＤＣコンバータの出力電圧の誤差電
圧ＶEAと三角波又は鋸歯状波の電圧Ｖc を比較器１４で
比較し、この比較結果に応じた幅のパルスでスイッチＱ
を駆動するパルス信号を生成するＤＣ／ＤＣコンバータ
のパルス幅変調回路について、三角波または鋸歯状波の
一定周期における立ち上がり又は立ち下がり勾配の期間
を最大オン期間とし、この立ち上がり又は立ち下がり勾
配を入力電圧ＶINに略比例させる事により、最大オン期
間を入力電圧ＶINに略反比例させ、入力電圧ＶINの変化
でゲインが変わらないようにする。
る。 【解決手段】ＤＣ／ＤＣコンバータの出力電圧の誤差電
圧ＶEAと三角波又は鋸歯状波の電圧Ｖc を比較器１４で
比較し、この比較結果に応じた幅のパルスでスイッチＱ
を駆動するパルス信号を生成するＤＣ／ＤＣコンバータ
のパルス幅変調回路について、三角波または鋸歯状波の
一定周期における立ち上がり又は立ち下がり勾配の期間
を最大オン期間とし、この立ち上がり又は立ち下がり勾
配を入力電圧ＶINに略比例させる事により、最大オン期
間を入力電圧ＶINに略反比例させ、入力電圧ＶINの変化
でゲインが変わらないようにする。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＣ／ＤＣコンバータ
の出力電圧の誤差電圧と三角波又は鋸歯状波の電圧を比
較して入力ＤＣ電圧をパルス幅変調するＤＣ／ＤＣコン
バータのパルス幅変調回路に関する。
の出力電圧の誤差電圧と三角波又は鋸歯状波の電圧を比
較して入力ＤＣ電圧をパルス幅変調するＤＣ／ＤＣコン
バータのパルス幅変調回路に関する。
【０００２】
【従来の技術】一般に、ＤＣ／ＤＣコンバータの出力電
圧の誤差電圧と三角波又は鋸歯状波の電圧を比較し、比
較結果に応じたパルス幅で入力ＤＣ電圧をスイッチング
する場合、オン期間は所定の最大値の範囲内になるよう
に制御される。図５は従来のＤＣ／ＤＣコンバータを示
し、図６はその主要信号を示している。図５及び図６に
おいて、ＤＣ入力電圧ＶINはＭＯＳＦＥＴにより構成さ
れるスイッチＱにより、パルス幅（デューティ比）が可
変のパルス制御信号ｄに基づいてオン、オフされ、次い
でダイオードＤ、インダクタンスＬ及びコンデンサＣ１
により構成される出力平滑回路（フィルタ）により平滑
されて出力される。
圧の誤差電圧と三角波又は鋸歯状波の電圧を比較し、比
較結果に応じたパルス幅で入力ＤＣ電圧をスイッチング
する場合、オン期間は所定の最大値の範囲内になるよう
に制御される。図５は従来のＤＣ／ＤＣコンバータを示
し、図６はその主要信号を示している。図５及び図６に
おいて、ＤＣ入力電圧ＶINはＭＯＳＦＥＴにより構成さ
れるスイッチＱにより、パルス幅（デューティ比）が可
変のパルス制御信号ｄに基づいてオン、オフされ、次い
でダイオードＤ、インダクタンスＬ及びコンデンサＣ１
により構成される出力平滑回路（フィルタ）により平滑
されて出力される。
【０００３】この出力電圧は抵抗Ｒ１及びＲ２により分
圧され、この分圧電圧と基準電圧Ｖref との誤差電圧ｃ
がエラーアンプ（ＥＡ）１により生成され、比較器（Ｃ
ＯＭＰ）２に出力される。また、基準発振器（ＯＳＣ）
３はスイッチＱがオンになる区間の最大値ｔM を決定す
るために一定周期Ｔのパルス信号ｂをＮＡＮＤゲートｄ
に出力すると共に、一定周期Ｔ、定電流でコンデンサＣ
２を駆動して充放電することにより一定周波数、一定波
形の三角波（又は鋸波）ａを生成している。
圧され、この分圧電圧と基準電圧Ｖref との誤差電圧ｃ
がエラーアンプ（ＥＡ）１により生成され、比較器（Ｃ
ＯＭＰ）２に出力される。また、基準発振器（ＯＳＣ）
３はスイッチＱがオンになる区間の最大値ｔM を決定す
るために一定周期Ｔのパルス信号ｂをＮＡＮＤゲートｄ
に出力すると共に、一定周期Ｔ、定電流でコンデンサＣ
２を駆動して充放電することにより一定周波数、一定波
形の三角波（又は鋸波）ａを生成している。
【０００４】比較器２は誤差電圧ｃが三角波ａの電圧Ｖ
P より高い区間でハイレベルとなる信号をＮＡＮＤゲー
トｄに出力し、ＮＡＮＤゲートｄは比較器２からの入力
電圧と基準発振器３からのパルス信号ｂが共にハイレベ
ルの時（区間ｔon）にロウレベルとなるパルス制御信号
ｄを出力することによりスイッチＱをオンにする。した
がって、この回路では、スイッチＱがオンになる区間ｔ
onの最大値（最大オン期間）は、一定周波数、一定波形
の三角波ａにより決定される。
P より高い区間でハイレベルとなる信号をＮＡＮＤゲー
トｄに出力し、ＮＡＮＤゲートｄは比較器２からの入力
電圧と基準発振器３からのパルス信号ｂが共にハイレベ
ルの時（区間ｔon）にロウレベルとなるパルス制御信号
ｄを出力することによりスイッチＱをオンにする。した
がって、この回路では、スイッチＱがオンになる区間ｔ
onの最大値（最大オン期間）は、一定周波数、一定波形
の三角波ａにより決定される。
【０００５】
【発明が解決しようとする課題】ところで、従来のＤＣ
／ＤＣコンバータにおいて、入力電圧ＶINと制御ループ
ゲインの関係は下記の式（１）で表される。 ＧL ＝ＧEA ×ＶIN×（ｔM ／Ｔ）／ＶP ×Ｒ２／（Ｒ１＋Ｒ２） ×ＧF …（１） 但し、ＧL ：一巡ループゲイン ＧEA：エラーアンプのゲイン ＧF ：出力フィルタのゲイン Ｔ ：基準発振器の１周期 ｔM ：最大オン時間 ＶP ：三角波の電圧 Ｒ１，Ｒ２：分圧抵抗 したがって、式（１）から明らかなように、周期Ｔと最
大オン時間ｔM が一定であれば一巡ループゲインＧL は
入力電圧ＶINに比例するので、入力電圧ＶINが高い場合
の条件で安定して動作するようにループゲインＧL が決
められ、入力電圧ＶINが低い場合にはループゲインＧL
が低くなるという問題点がある。
／ＤＣコンバータにおいて、入力電圧ＶINと制御ループ
ゲインの関係は下記の式（１）で表される。 ＧL ＝ＧEA ×ＶIN×（ｔM ／Ｔ）／ＶP ×Ｒ２／（Ｒ１＋Ｒ２） ×ＧF …（１） 但し、ＧL ：一巡ループゲイン ＧEA：エラーアンプのゲイン ＧF ：出力フィルタのゲイン Ｔ ：基準発振器の１周期 ｔM ：最大オン時間 ＶP ：三角波の電圧 Ｒ１，Ｒ２：分圧抵抗 したがって、式（１）から明らかなように、周期Ｔと最
大オン時間ｔM が一定であれば一巡ループゲインＧL は
入力電圧ＶINに比例するので、入力電圧ＶINが高い場合
の条件で安定して動作するようにループゲインＧL が決
められ、入力電圧ＶINが低い場合にはループゲインＧL
が低くなるという問題点がある。
【０００６】また、入力電圧ＶINが高い場合に安定して
動作させるために、入力電圧ＶINが高いときのループゲ
インＧL に合わせて出力フィルタ（Ｌ、Ｃ）の減衰量を
大きくしなければならず、そのため出力フィルタ（Ｌ、
Ｃ）が大きくなるという問題点がある。本発明は、この
ような従来の問題点に鑑み、入力電圧によりゲインが変
化することを防止することができるＤＣ／ＤＣコンバー
タのパルス幅変調回路を提供することを目的とする。
動作させるために、入力電圧ＶINが高いときのループゲ
インＧL に合わせて出力フィルタ（Ｌ、Ｃ）の減衰量を
大きくしなければならず、そのため出力フィルタ（Ｌ、
Ｃ）が大きくなるという問題点がある。本発明は、この
ような従来の問題点に鑑み、入力電圧によりゲインが変
化することを防止することができるＤＣ／ＤＣコンバー
タのパルス幅変調回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
本発明は、ＤＣ／ＤＣコンバータの出力電圧の誤差電圧
と三角波又は鋸歯状波の電圧を比較し、この比較結果に
応じた幅のパルスでスイッチを駆動するパルス信号を生
成するＤＣ／ＤＣコンバータのパルス幅変調回路につい
て、三角波または鋸歯状波の一定周期における立ち上が
り又は立ち下がり勾配の期間を最大オン期間とし、この
立ち上がり又は立ち下がり勾配を入力電圧に略比例させ
る事により、最大オン期間を入力電圧に略反比例させる
回路を設けたことを特徴とする。
本発明は、ＤＣ／ＤＣコンバータの出力電圧の誤差電圧
と三角波又は鋸歯状波の電圧を比較し、この比較結果に
応じた幅のパルスでスイッチを駆動するパルス信号を生
成するＤＣ／ＤＣコンバータのパルス幅変調回路につい
て、三角波または鋸歯状波の一定周期における立ち上が
り又は立ち下がり勾配の期間を最大オン期間とし、この
立ち上がり又は立ち下がり勾配を入力電圧に略比例させ
る事により、最大オン期間を入力電圧に略反比例させる
回路を設けたことを特徴とする。
【０００８】この回路は、例えば、ＤＣ／ＤＣコンバー
タの出力電圧の誤差電圧と三角波又は鋸歯状波の振幅を
比較し、比較結果に応じた幅の第１のパルス信号を生成
する第１のパルス生成回路と、第１のパルス信号のオン
区間の最大値を制限する第２のパルス信号をそのデュー
ティ比が入力ＤＣ電圧に略反比例するように生成する第
２のパルス生成回路と、第２のパルス信号により幅が制
限された第１のパルス信号で入力ＤＣ電圧をオン、オフ
するスイッチング手段で構成される。
タの出力電圧の誤差電圧と三角波又は鋸歯状波の振幅を
比較し、比較結果に応じた幅の第１のパルス信号を生成
する第１のパルス生成回路と、第１のパルス信号のオン
区間の最大値を制限する第２のパルス信号をそのデュー
ティ比が入力ＤＣ電圧に略反比例するように生成する第
２のパルス生成回路と、第２のパルス信号により幅が制
限された第１のパルス信号で入力ＤＣ電圧をオン、オフ
するスイッチング手段で構成される。
【０００９】また入力電圧が所定電圧以下の場合に、三
角波又は鋸歯状波の一定周期における立ち上がり勾配又
は立ち下がり勾配を入力電圧に略比例させず、所定値に
固定する。このような本発明のパルス変調回路によれ
ば、三角波または鋸歯状波の一定周期における立ち上が
り又は立ち下がり勾配の期間を最大オン期間とし、この
立ち上がり又は立ち下がり勾配を入力電圧に略比例させ
る事により、最大オン期間を入力電圧に略反比例させる
ことで、ループゲインの入力電圧に対する依存関係を無
くすことができ、したがって、入力電圧によりゲインが
変化することを防止することができる。
角波又は鋸歯状波の一定周期における立ち上がり勾配又
は立ち下がり勾配を入力電圧に略比例させず、所定値に
固定する。このような本発明のパルス変調回路によれ
ば、三角波または鋸歯状波の一定周期における立ち上が
り又は立ち下がり勾配の期間を最大オン期間とし、この
立ち上がり又は立ち下がり勾配を入力電圧に略比例させ
る事により、最大オン期間を入力電圧に略反比例させる
ことで、ループゲインの入力電圧に対する依存関係を無
くすことができ、したがって、入力電圧によりゲインが
変化することを防止することができる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい実施の形態を説明する。図１は本発明に係るＤＣ
／ＤＣコンバータの一実施例を示す回路図である。図１
において、ＤＣ入力電圧ＶINはＭＯＳＦＥＴにより構成
されるスイッチＱにより、パルス幅（デューティ比）が
可変のパルス制御信号Ｖd に基づいてオン、オフされ、
次いでダイオードＤ、インダクタンスＬ及びコンデンサ
Ｃ１により構成される出力平滑回路（フィルタ）により
平滑されて出力される。
ましい実施の形態を説明する。図１は本発明に係るＤＣ
／ＤＣコンバータの一実施例を示す回路図である。図１
において、ＤＣ入力電圧ＶINはＭＯＳＦＥＴにより構成
されるスイッチＱにより、パルス幅（デューティ比）が
可変のパルス制御信号Ｖd に基づいてオン、オフされ、
次いでダイオードＤ、インダクタンスＬ及びコンデンサ
Ｃ１により構成される出力平滑回路（フィルタ）により
平滑されて出力される。
【００１１】この出力電圧は抵抗Ｒ１及びＲ２により分
圧され、この分圧電圧と基準電圧Ｖref との誤差電圧ｃ
がエラーアンプ（ＥＡ）１から比較器（ＣＯＭＰ１）１
４に出力される。基準発振器（ＯＳＣ）１１は一定周期
Ｔのパルス信号をＱ端子と（／Ｑ）端子（以下、記号
「／」は除算を除き、反転に用いる。）を出力し、Ｑ端
子信号はトランジスタ１２のベースに印加され、（／
Ｑ）端子信号はＮＡＮＤゲート１６に印加される。
圧され、この分圧電圧と基準電圧Ｖref との誤差電圧ｃ
がエラーアンプ（ＥＡ）１から比較器（ＣＯＭＰ１）１
４に出力される。基準発振器（ＯＳＣ）１１は一定周期
Ｔのパルス信号をＱ端子と（／Ｑ）端子（以下、記号
「／」は除算を除き、反転に用いる。）を出力し、Ｑ端
子信号はトランジスタ１２のベースに印加され、（／
Ｑ）端子信号はＮＡＮＤゲート１６に印加される。
【００１２】トランジスタ１２のコレクタにはコンデン
サＣ１の一端が接続され、エミッタには基準電圧源Ｖg
が接続されている。コンデンサＣ１には電流源１３を介
してＤＣ入力電圧ＶINに比例した電流ＩI （＝ＫＶIN，
Ｋは定数）が印加され、基準発振器１１のＱ端子信号が
ロウレベルの時にコンデンサＣ１が徐々に充電され、ま
た、Ｑ端子信号がハイレベルの時にトランジスタ１２が
オンになってコンデンサＣ１の充電電圧がエミッタ側に
流れ、したがって、トランジスタ１２のコレクタ電位Ｖ
c （＝コンデンサＣ１の充電電圧）が鋸波となる。ここ
で、基準電圧Ｖg は鋸歯状波の最低値を決定するために
用いられている。
サＣ１の一端が接続され、エミッタには基準電圧源Ｖg
が接続されている。コンデンサＣ１には電流源１３を介
してＤＣ入力電圧ＶINに比例した電流ＩI （＝ＫＶIN，
Ｋは定数）が印加され、基準発振器１１のＱ端子信号が
ロウレベルの時にコンデンサＣ１が徐々に充電され、ま
た、Ｑ端子信号がハイレベルの時にトランジスタ１２が
オンになってコンデンサＣ１の充電電圧がエミッタ側に
流れ、したがって、トランジスタ１２のコレクタ電位Ｖ
c （＝コンデンサＣ１の充電電圧）が鋸波となる。ここ
で、基準電圧Ｖg は鋸歯状波の最低値を決定するために
用いられている。
【００１３】このコレクタ電位Ｖc は比較器（ＣＯＭＰ
１）１４と比較器（ＣＯＭＰ２）１５に印加される。比
較器１４はこのコレクタ電位Ｖc とエラーアンプ１から
の誤差電圧ＶEAを比較し、Ｖc ＜ＶEAの時にハイレベル
となる信号Ｖe をＮＡＮＤゲート１６に出力する。ま
た、比較器１５はコレクタ電位Ｖc と基準電圧Ｖh （＜
ＶEA）を比較し、Ｖc ＜Ｖh の時にハイレベルとなる信
号Ｖf をＮＡＮＤゲート１６に出力する。ここで、基準
電圧Ｖh は鋸歯状波の最高値Ｐを決定するために用いら
れている。
１）１４と比較器（ＣＯＭＰ２）１５に印加される。比
較器１４はこのコレクタ電位Ｖc とエラーアンプ１から
の誤差電圧ＶEAを比較し、Ｖc ＜ＶEAの時にハイレベル
となる信号Ｖe をＮＡＮＤゲート１６に出力する。ま
た、比較器１５はコレクタ電位Ｖc と基準電圧Ｖh （＜
ＶEA）を比較し、Ｖc ＜Ｖh の時にハイレベルとなる信
号Ｖf をＮＡＮＤゲート１６に出力する。ここで、基準
電圧Ｖh は鋸歯状波の最高値Ｐを決定するために用いら
れている。
【００１４】ＮＡＮＤゲート１６はこれらの３つの入力
電圧（／Ｑ）、Ｖe Ｖf が共にハイレベルの時にロウレ
ベルの信号Ｖd をスイッチＱに印加することによりスイ
ッチＱをオンにする。次に、図２を参照して上記実施例
の動作を説明する。先ず、基準発振器１１のＱ端子信号
がハイレベル〔（／Ｑ）端子信号はロウレベル〕になる
とトランジスタ１２がオンになり、コンデンサＣ１の充
電電圧が放電されてエミッタ側に流れ、トランジスタ１
２のコレクタ電位Ｖc は基準電圧Ｖg まで低下する。
電圧（／Ｑ）、Ｖe Ｖf が共にハイレベルの時にロウレ
ベルの信号Ｖd をスイッチＱに印加することによりスイ
ッチＱをオンにする。次に、図２を参照して上記実施例
の動作を説明する。先ず、基準発振器１１のＱ端子信号
がハイレベル〔（／Ｑ）端子信号はロウレベル〕になる
とトランジスタ１２がオンになり、コンデンサＣ１の充
電電圧が放電されてエミッタ側に流れ、トランジスタ１
２のコレクタ電位Ｖc は基準電圧Ｖg まで低下する。
【００１５】次いで、Ｑ端子信号がロウレベル〔（／
Ｑ）端子信号はハイレベル〕になるとトランジスタ１２
がオフになり、コンデンサＣ１がＤＣ入力電圧ＶINに比
例した電流Ｉ1 により充電され、トランジスタ１２のコ
レクタ電位Ｖc が徐々に上昇する。次いで、Ｑ端子信号
がハイレベルになるとコンデンサＣ１の充電電圧が放電
され、コレクタ電位Ｖc が鋸波となる。
Ｑ）端子信号はハイレベル〕になるとトランジスタ１２
がオフになり、コンデンサＣ１がＤＣ入力電圧ＶINに比
例した電流Ｉ1 により充電され、トランジスタ１２のコ
レクタ電位Ｖc が徐々に上昇する。次いで、Ｑ端子信号
がハイレベルになるとコンデンサＣ１の充電電圧が放電
され、コレクタ電位Ｖc が鋸波となる。
【００１６】このようにしてトランジスタ１２のコレク
タ電位Ｖc が徐々に上昇すると、Ｖc ＜ＶEAの期間で比
較器１４の出力電圧Ｖe がハイレベルになり、また、Ｖ
c ＜Ｖh の期間で比較器１５の出力電圧Ｖf がハイレベ
ルになる。更に、この電圧Ｖe 、Ｖf と基準発振器１１
の（／Ｑ）端子信号が共にハイレベルになる期間ｔonで
ＮＡＮＤゲート１６の出力信号Ｖd がロウレベルにな
り、したがって、スイッチＱをオンになる。この場合、
スイッチＱが最大オンになる期間ｔM1は、（／Ｑ）端子
信号がハイレベルになった時からコンデンサＣ１の充電
電圧Ｖc が基準電圧Ｖh まで上昇する時までであり、し
たがって、ｔM1≧ｔonとなる。
タ電位Ｖc が徐々に上昇すると、Ｖc ＜ＶEAの期間で比
較器１４の出力電圧Ｖe がハイレベルになり、また、Ｖ
c ＜Ｖh の期間で比較器１５の出力電圧Ｖf がハイレベ
ルになる。更に、この電圧Ｖe 、Ｖf と基準発振器１１
の（／Ｑ）端子信号が共にハイレベルになる期間ｔonで
ＮＡＮＤゲート１６の出力信号Ｖd がロウレベルにな
り、したがって、スイッチＱをオンになる。この場合、
スイッチＱが最大オンになる期間ｔM1は、（／Ｑ）端子
信号がハイレベルになった時からコンデンサＣ１の充電
電圧Ｖc が基準電圧Ｖh まで上昇する時までであり、し
たがって、ｔM1≧ｔonとなる。
【００１７】次に、コンデンサＣ１の充電電圧Ｖc の鋸
波形について説明する。コンデンサＣ１の充電電圧Ｖc
は、入力電圧ＶINに比例した電流Ｉ1 により生成され、
また、最大オン区間ｔM1はコンデンサＣ１の充電電圧Ｖ
c と基準電圧Ｖh を比較することにより生成される。従
って、Ｑ端子信号がロウレベルになった時から充電電圧
Ｖc が基準電圧Ｖh に到達するまでの最大オン期間ｔM1
は、入力電圧ＶINに反比例する。
波形について説明する。コンデンサＣ１の充電電圧Ｖc
は、入力電圧ＶINに比例した電流Ｉ1 により生成され、
また、最大オン区間ｔM1はコンデンサＣ１の充電電圧Ｖ
c と基準電圧Ｖh を比較することにより生成される。従
って、Ｑ端子信号がロウレベルになった時から充電電圧
Ｖc が基準電圧Ｖh に到達するまでの最大オン期間ｔM1
は、入力電圧ＶINに反比例する。
【００１８】 ｔM1＝（Ｖh −Ｖg ）×Ｃ１／Ｉ1 ＝Ｖh ×Ｃ１／ＫＶＩＮ …（２） 但し、Ｃ１はコンデンサＣ１の容量 即ち、上記式（２）において、電流Ｉ1 は入力電圧ＶIN
に比例し、基準電圧Ｖh とコンデンサＣ１は定数である
ので、最大オン期間ｔM1は入力電圧ＶINに反比例する。
に比例し、基準電圧Ｖh とコンデンサＣ１は定数である
ので、最大オン期間ｔM1は入力電圧ＶINに反比例する。
【００１９】式（２）から一巡ループゲインＧL1を求め
ると次式（３）で表すことができる。 ＧL1＝ＧEA ×ＶIN×（ｔM1／Ｔ）／（Ｖh −ＶG ） ×Ｒ２／（Ｒ１＋Ｒ２） ×ＧF …（３） 式（３）から明らかなように、最大オン期間ｔM1は入力
電圧ＶINに反比例するので、一巡ループゲインＧL1は入
力電圧ＶINに関係ない一定値となり、したがって、入力
電圧ＶINが高い場合にもゲインＧL1を下げる必要がな
い。また、出力フィルタ（Ｌ、Ｃ）が大きくなることも
防止することができる。
ると次式（３）で表すことができる。 ＧL1＝ＧEA ×ＶIN×（ｔM1／Ｔ）／（Ｖh −ＶG ） ×Ｒ２／（Ｒ１＋Ｒ２） ×ＧF …（３） 式（３）から明らかなように、最大オン期間ｔM1は入力
電圧ＶINに反比例するので、一巡ループゲインＧL1は入
力電圧ＶINに関係ない一定値となり、したがって、入力
電圧ＶINが高い場合にもゲインＧL1を下げる必要がな
い。また、出力フィルタ（Ｌ、Ｃ）が大きくなることも
防止することができる。
【００２０】ここで、コンデンサＣ１の充電時の鋸波Ｖ
c の立ち上がり勾配Ｖc ／ｄｔが充電電流Ｉ1 すなわち
入力電圧ＶINに比例するので、入力電圧ＶINが比較的高
く、立ち上がり勾配Ｖc ／ｄｔが比較的大きい場合に
は、図３において実線で示すように一定周期Ｔの終りの
放電直前において鋸波Ｖc の電圧が基準電圧Ｖh より高
くなり、したがって、比較器１５の出力信号Ｖf のデュ
ーティ比が例えば６０％未満となり、正常に動作する。
c の立ち上がり勾配Ｖc ／ｄｔが充電電流Ｉ1 すなわち
入力電圧ＶINに比例するので、入力電圧ＶINが比較的高
く、立ち上がり勾配Ｖc ／ｄｔが比較的大きい場合に
は、図３において実線で示すように一定周期Ｔの終りの
放電直前において鋸波Ｖc の電圧が基準電圧Ｖh より高
くなり、したがって、比較器１５の出力信号Ｖf のデュ
ーティ比が例えば６０％未満となり、正常に動作する。
【００２１】しかしながら、入力電圧ＶINが比較的低
く、立ち上がり勾配Ｖc ／ｄｔが比較的小さい場合に
は、図３において一点鎖線で示すように、一定周期Ｔの
終りの放電直前において鋸波Ｖc の電圧が基準電圧Ｖh
より低くなり、したがって、比較器１５の出力信号Ｖf
のデューティ比が例えば８０％以上となり、正常に動作
しなくなる。
く、立ち上がり勾配Ｖc ／ｄｔが比較的小さい場合に
は、図３において一点鎖線で示すように、一定周期Ｔの
終りの放電直前において鋸波Ｖc の電圧が基準電圧Ｖh
より低くなり、したがって、比較器１５の出力信号Ｖf
のデューティ比が例えば８０％以上となり、正常に動作
しなくなる。
【００２２】そこで、図４に示すように、比較器１５の
出力信号Ｖf のデューティ比が例えば７０％以上となる
ような入力電圧ＶINがある値ＶIN´以下の場合には、充
電電流Ｉ1 を入力電圧ＶINに比例させないで、一定値Ｉ
1 ´に固定することにより、立ち上がり勾配Ｖc ／ｄｔ
を小さくしないで、正常に動作させることができる。
出力信号Ｖf のデューティ比が例えば７０％以上となる
ような入力電圧ＶINがある値ＶIN´以下の場合には、充
電電流Ｉ1 を入力電圧ＶINに比例させないで、一定値Ｉ
1 ´に固定することにより、立ち上がり勾配Ｖc ／ｄｔ
を小さくしないで、正常に動作させることができる。
【００２３】
【発明の効果】以上説明したように本発明によれば、三
角波または鋸歯状波の一定周期における立ち上がり又は
立ち下がり勾配の期間を最大オン期間とし、この立ち上
がり又は立ち下がり勾配を入力電圧に略比例させる事に
より、最大オン期間を入力電圧に略反比例させたこと
で、ループゲインに対する入力電圧の依存関係が無くな
り、したがって、入力電圧によりゲインが変化すること
を防止することができる。
角波または鋸歯状波の一定周期における立ち上がり又は
立ち下がり勾配の期間を最大オン期間とし、この立ち上
がり又は立ち下がり勾配を入力電圧に略比例させる事に
より、最大オン期間を入力電圧に略反比例させたこと
で、ループゲインに対する入力電圧の依存関係が無くな
り、したがって、入力電圧によりゲインが変化すること
を防止することができる。
【図１】本発明に係るＤＣ／ＤＣコンバータの一実施形
態を示す回路図
態を示す回路図
【図２】図１の回路の主要信号を示す波形図
【図３】入力ＤＣ電圧と鋸波の立ち上がり勾配の関係を
示す説明図
示す説明図
【図４】入力ＤＣ電圧と鋸波生成用の充電電流の関係を
示す説明図
示す説明図
【図５】従来のＤＣ／ＤＣコンバータを示す回路図
【図６】図５の回路の主要信号を示す波形図
１：エラーアンプ（ＥＡ） １１：基準発振器（ＯＳＣ） １２：トランジスタ １３：電流源 １４，１５：比較器 １６：ＮＡＮＤゲート Ｑ：スイッチ Ｄ：ダイオード Ｌ：インダクタンス Ｃ，Ｃ１：コンデンサ Ｒ１，Ｒ２：分圧抵抗 Ｖref ，Ｖg ，Ｖh ：基準電圧
Claims (3)
- 【請求項１】ＤＣ／ＤＣコンバータの出力電圧の誤差電
圧と三角波又は鋸歯状波の電圧を比較し、該比較結果に
応じた幅のパルスでスイッチを駆動するパルス信号を生
成するＤＣ／ＤＣコンバータのパルス幅変調回路に於い
て、 三角波または鋸歯状波の一定周期における立ち上がり又
は立ち下がり勾配の期間を最大オン期間とし、該立ち上
がり又は立ち下がり勾配を入力電圧に略比例させる事に
より、最大オン期間を入力電圧に略反比例させる回路を
設けたことを特徴とするＤＣ／ＤＣコンバータのパルス
幅変調回路。 - 【請求項２】請求項１記載のＤＣ／ＤＣコンバータのパ
ルス幅変調回路に於いて、前記回路は、 ＤＣ／ＤＣコンバータの出力電圧の誤差電圧と三角波又
は鋸歯状波の振幅を比較し、比較結果に応じた幅の第１
のパルス信号を生成する第１のパルス生成回路と、 前記第１のパルス信号のオン区間の最大値を制限する第
２のパルス信号をそのデューティ比が入力ＤＣ電圧に略
反比例するように生成する第２のパルス生成回路と、 前記第２のパルス信号により幅が制限された第１のパル
ス信号で入力ＤＣ電圧をオン、オフするスイッチング手
段とを備えたことを特徴とするＤＣ／ＤＣコンバータの
パルス幅変調回路。 - 【請求項３】請求項１記載のＤＣ／ＤＣコンバータのパ
ルス幅変調回路において、入力電圧が所定電圧以下の場
合に、三角波又は鋸歯状波の一定周期における立ち上が
り勾配又は立ち下がり勾配を入力電圧に略比例させず、
所定値に固定することを特徴とするＤＣ／ＤＣコンバー
タのパルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16726995A JPH0923640A (ja) | 1995-07-03 | 1995-07-03 | Ｄｃ／ｄｃコンバータのパルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16726995A JPH0923640A (ja) | 1995-07-03 | 1995-07-03 | Ｄｃ／ｄｃコンバータのパルス幅変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0923640A true JPH0923640A (ja) | 1997-01-21 |
Family
ID=15846615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16726995A Pending JPH0923640A (ja) | 1995-07-03 | 1995-07-03 | Ｄｃ／ｄｃコンバータのパルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0923640A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927986B2 (en) | 2002-03-26 | 2005-08-09 | Seiko Epson Corporation | Power supply and PWM circuits |
| KR101026984B1 (ko) * | 2008-09-26 | 2011-04-11 | 주식회사 코아로직 | 톱니파의 슬로프 보상기 및 ｄｃ/ｄｃ 변환기 |
| JP2011188602A (ja) * | 2010-03-08 | 2011-09-22 | Kyosan Electric Mfg Co Ltd | 電圧変換回路及び電圧変換方法 |
-
1995
- 1995-07-03 JP JP16726995A patent/JPH0923640A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927986B2 (en) | 2002-03-26 | 2005-08-09 | Seiko Epson Corporation | Power supply and PWM circuits |
| KR101026984B1 (ko) * | 2008-09-26 | 2011-04-11 | 주식회사 코아로직 | 톱니파의 슬로프 보상기 및 ｄｃ/ｄｃ 변환기 |
| JP2011188602A (ja) * | 2010-03-08 | 2011-09-22 | Kyosan Electric Mfg Co Ltd | 電圧変換回路及び電圧変換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3440314B2 (ja) | ２スイッチ付きバック・ブースト変換器 | |
| EP1909379B1 (en) | Method and apparatus for pulse width modulation | |
| US7075277B2 (en) | DC-DC converter | |
| US8085562B2 (en) | Merged ramp/oscillator for precise ramp control in one cycle PFC converter | |
| US5606296A (en) | Pulse width modulation control circuit | |
| CN116613989A (zh) | 具有无缝pwm/pfm转换的降压变换器电路 | |
| JPH10313572A (ja) | スイッチングレギュレータ制御方式 | |
| US5428633A (en) | He-Ne laser driving power supply with means for interrupting feedback control at driving start of the laser | |
| JPH0923640A (ja) | Ｄｃ／ｄｃコンバータのパルス幅変調回路 | |
| JP2003299356A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| CN100411289C (zh) | 脉冲发生器 | |
| JPH1014229A (ja) | 電力供給方法及び電源装置 | |
| JPH09135568A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3352050B2 (ja) | スイッチング電源制御回路 | |
| JPH05211766A (ja) | 高デューティサイクル電流制御型ｐｗｍレギュレータの安定性を改善する回路 | |
| KR100415187B1 (ko) | 고역률보상회로 | |
| JP2600103Y2 (ja) | 電源回路 | |
| US20260074608A1 (en) | Buck type switched-mode power supply | |
| US20260066790A1 (en) | Switching voltage generating device and voltage converting device including the same | |
| JP2007215152A (ja) | 制御回路、それを応用した負荷システムおよび可変調三角波発生器 | |
| JP3352048B2 (ja) | スイッチング電源用制御回路 | |
| JPH02111255A (ja) | 安定化したループ利得を有するスイッチング電圧調整器 | |
| RU1781789C (ru) | Стабилизирующий источник напр жени посто нного тока | |
| JPH10313233A (ja) | パルス発振回路 | |
| JP3139518B2 (ja) | 直流−直流変換器 |