JPH0923641A - スイッチング電源の駆動方式 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＣ−ＤＣコンバータ方式のスイッチング電
源の並列運転を行う際、負荷電流の分担調整が容易で、
安定した制御を行えるようにする。 【構成】 外部から与えられるＰＷＭ（pulse width mo
dulation) 制御用のスイッチングパルスＰＬＳ１に対
し、充電回路１によりコンデンサＣ１を充電し、その充
電電圧と負荷電流に応じたしきい値電圧Ｖｒｅｆ１とを
比較器Ｑ２で比較する。そして、この比較器Ｑ２の出力
と上記スイッチングパルスＰＬＳ１をオア（ＯＲ）ゲー
トＱ３に入力し、スイッチング電源のＰＷＭ制御信号を
生成する。すなわち、入力されたスイッチングパルスＰ
ＬＳ１のパルス幅に対して充電回路１による所定のパル
ス幅（オン時間）を加算し、その加算したパルス幅から
負荷電流に応じたパルス幅（オン時間）を減算してスイ
ッチング制御用のＰＷＭ信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特にＤＣ−ＤＣコンバ
ータ方式のスイッチング電源の並列運転に適したスイッ
チング電源の駆動方式に関するものである。

【０００２】

【従来の技術】図７は一般的なスイッチング電源の回路
構成を示す図である。同図中、Ｅは直流電源、ＳＷはス
イッチ、Ｌはチョークコイル、Ｄはダイオード、Ｃは平
滑コンデンサである。

【０００３】上記の回路動作については周知であるので
詳細は省略するが、外部からのスイッチングパルスによ
るＰＷＭ（パルス幅変調：pulse width modulation) に
より出力が制御される。その際、図８に示すように、ス
イッチング制御されるスイッチＳＷのオン（ＯＮ），オ
フ（ＯＦＦ）の周期をＴ、そのオン時間をτｏｎとする
と、平滑コンデンサＣの両端の出力電圧ＥｏはＥｏ＝Ｅ
・（τｏｎ／Ｔ）となる。

【０００４】図９は上記スイッチＳＷのオン，オフと出
力電圧（平滑コンデンサ電圧）Ｅｏの関係を示したもの
で、出力電圧ＥｏはＰＷＭ制御によるスイッチＳＷのオ
ン時間τｏｎのパルス幅（時間幅）で変化する。

【０００５】ここで、上記のようなスイッチング電源を
複数ブロック並列接続して並列運転を行う場合、その並
列接続の基本的な条件は各ブロックの出力特性が一致し
ていることである。もしこの出力特性が一致していない
と、並列接続された各ブロックの負荷電流が同一の値を
分担することができず、一方的に過負荷となるブロック
が発生し、装置全体としては極めて危険な状態で稼働さ
れることとなる。

【０００６】例えば、発電機などで採用される並列接続
の条件は、無負荷時の出力電圧の一致と、負荷特性（レ
ギュレーション・カーブ）の一致であるが、これらの条
件は各ブロックの負荷分担が均一となるための条件とな
っている。

【０００７】また、出力電圧が増大すると各ブロックの
内部インピーダンスは相対的に低下する傾向があるが、
これは回路損失を軽減するための当然の結果であり、そ
れ自体は何ら問題ではない。しかし、並列接続を前提に
考えると、この内部インピーダンスの低下は負荷バラン
スの調整が大変難しくなることを意味している。

【０００８】このように、複数の電源（ブロック）を並
列運転する際の必要条件は、各々の無負荷電圧と内部イ
ンピーダンスが互いに近い値を持っていなければいけな
いということである。この理由は、上述のようにもし無
負荷電圧あるいは内部インピーダンスの違いが小さくて
も、各ブロックの負荷電流が大幅に異なる値になってし
まうからであり、そのことが図１０に示されている。

【０００９】例えば、一つのブロックの無負荷電圧をＶ
１とし、このブロックの負荷線（出力電流に対する出力
電圧の低下の様子を表す直線）を描き、同様にして無負
荷電圧をＶ２，Ｖ３，Ｖ４，Ｖ５とする負荷線をそれぞ
れ描き、五つのブロックの負荷線を描く。

【００１０】今、この五つのブロックが並列に接続され
ているとすると、それらの出力電圧Ｅｏは同一値を共有
することになる。また、異なる負荷線を有するブロック
の各々の負荷電流は、各負荷線の電圧値がＥｏの時の電
流値であるので、無負荷電圧が異なれば負荷線が電圧軸
に沿って平行移動したことになる。

【００１１】したがって、図１０に示すように各々の電
流はＩ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５のように定まる。そ
して、もし現実にこのような特性であれば、負荷電流の
分担は極めてアンバランスとなる。

【００１２】また、低損失，高出力のコンバータ（変換
器）の中核を形成する技術はスイッチング方式であり、
優れた制御性を実現するために採用されている制御方式
は前述のＰＷＭ制御である。このＰＷＭ以外に簡便で実
用性の高い制御方式を実現しようとすることは、今のと
ころ事実上不可能である。

【００１３】そして、複数ブロックの並列接続における
上記スイッチング方式の基本的な問題点は、ＰＷＭパル
ス（スイッチングパルス）の幅が転送途中で立ち上がり
及び立ち下がりの遅れによって発生する遅延時間の累積
に起因して変わることであり、この遅延時間は各ブロッ
クに固有の量が発生するだけでなく、周囲温度の変化に
よっても変わり、周囲条件の変化に対して敏感である。

【００１４】さらに、通常の場合各ブロックの平滑コン
デンサ間に循環電流が流れるのを防止するためにダイオ
ードが使用されているが、これの配線等に付随するイン
ダクタンスにエネルギーが蓄積され、このエネルギーに
よって計算外の電圧上昇が発生し、この昇圧効果により
負荷バランスの調整が更に困難な状況に陥る。

【００１５】上記昇圧効果の最も特徴的な側面は、全く
同一に製作されたブロックであっても負荷側の事情によ
り発生する何らかの原因で負荷のバランスが崩れると、
一層負荷のアンバランスが拡大される可能性があること
である。現実にこの効果の発生する条件は、電圧の上昇
分と線路損失による低下分の関係だけで、通常は線路損
失が電圧上昇分を上回ることが多いので、現象としては
現れない。

【００１６】なお、発熱などにより線路損失を一定値以
上にできない場合には、何らかの工夫が必要であること
は言うまでもない。

【００１７】

【発明が解決しようとする課題】ところで、従来のスイ
ッチング電源の駆動方式にあっては、上述のように複数
ブロックの並列運転を行う場合、負荷のアンバランスに
よって負荷電流の調整が難しく、安定した制御ができな
いという問題点があった。

【００１８】すなわち、負荷のアンバランスの発生要因
には、上記のように各ブロックの固体差（無負荷電圧と
内部インピーダンス）、遅延時間の差異（ＰＷＭのパル
ス幅の差）、及び昇圧効果（ライン・インピーダンスの
大小と線路損失）があり、特に昇圧効果の現象によって
調整等で各ブロックの特性を揃えても負荷電流がある一
定値を越えた時点で負荷バランスが崩れる可能性があ
る。

【００１９】本発明は、上記のような問題点に着目して
なされたもので、並列運転を行う際に負荷電流の調整が
容易で、安定した制御が可能なスイッチング電源の駆動
方式を提供することを目的としている。

【００２０】

【課題を解決するための手段】本発明に係るスイッチン
グ電源の駆動方式は、パルス幅変調により出力が制御さ
れるスイッチング電源の駆動方式において、外部から与
えられたスイッチングパルスのパルス幅に対して所定の
オン時間幅を加算する加算手段と、その加算したパルス
幅から負荷電流に応じたオン時間幅を減算する減算手段
とを備え、その減算したパルスでスイッチング制御する
ように構成したものである。

【００２１】

【作用】本発明によれば、外部から与えられたパルス幅
に対して一定のパルス幅が加算され、この加算されたパ
ルス幅から負荷電流に応じた量が減算され、この減算さ
れたパルス幅でＰＷＭ制御が行われる。

【００２２】

【実施例】図１は本発明の一実施例を示す回路構成図で
ある。同図において、１は外部から与えられたスイッチ
ングパルスＰＬＳ１に対してコンデンサＣ１を一定電流
で充電する充電回路、２はコンデンサＣ１の放電回路、
３は負荷電流を検出するセンサで、その検出信号は放電
回路２に入力される。

【００２３】また、Ｑ１はスイッチングパルスＰＬＳ１
を反転して放電回路２に入力する反転器、Ｑ２はコンデ
ンサＣ１の電圧と所定のしきい値電圧Ｖｒｅｆ１を比較
する比較器、Ｑ３はこの比較器Ｑ２の出力とスイッチン
グパルスＰＬＳ１が入力されるオア（ＯＲ）ゲートで、
その出力によりスイッチング電源のＰＷＭ制御が行われ
る。ＺＤはコンデンサＣ１と並列に接続されたツェナー
ダイオードである。

【００２４】ここで、上記充電回路１によりスイッチン
グパルスＰＬＳ１のパルス幅に対して所定のオン時間
（パルス幅）を加算する加算手段が構成され、また放電
回路２によりその加算されたパルス幅から負荷電流に応
じてオン時間（パルス幅）を減算する減算手段が構成さ
れている。そして、上記減算されたパルスでスイッチン
グ電源のスイッチング制御が行われるようになってい
る。

【００２５】次に動作について説明する。従来では、負
荷をバランスさせる積極的な手段がなく、ＰＷＭ動作を
主体にした場合にパルスの遅延時間が許容差以上になる
ことがあり、負荷電流の調整が困難であった。

【００２６】しかし本実施例では、負荷バランスを調整
する手段が設けられており、スイッチング電源の並列運
転を行う際に負荷電流の調整が容易で、安定した制御が
可能となっている。

【００２７】すなわち、外部から与えられるスイッチン
グパルスＰＬＳ１のパルス幅に対しある一定のパルス幅
が加算され、その加算されたパルス幅から負荷電流に応
じた量が減算される。これにより、そのブロックの負荷
電流は一定のバラツキ内に収まることとなる。

【００２８】また、上記加算するパルス幅（タグ・パル
ス幅）は、外部からのスイッチングパルスＰＬＳ１のパ
ルス幅がある一定値以下の場合はそのパルス幅に比例す
るように与える（ミニマム・タグパルス）。

【００２９】このタグパルスを用いる方式の利点は、多
重にスイッチング電源を並列接続した場合に、各々のブ
ロックが自動的に最適なパルス幅を自己が分担する負荷
電流に応じて決定するため、極めて負荷のアンバランス
が起き難いことである。

【００３０】図２は上述の本実施例の制御動作を示す図
である。図１の回路で、外部から与えられるスイッチン
グパルスＰＬＳ１に対し、充電回路１によりコンデンサ
Ｃ１を一定電流Ｉ１で充電すると、そのコンデンサＣ１
の電圧Ｖ１は一定の傾斜で上昇する。この時、放電回路
２は休止状態にある。

【００３１】その際、コンデンサＣ１の電圧が一定の値
を越えないようにクリップすれば、図２の（ａ）に示す
ようなパルスが得られる。そして、スイッチングパルス
ＰＬＳ１の１周期の終了と同時にコンデンサＣ１に蓄積
された電荷を放電回路２により放電させる。この時、充
電回路１は休止状態にある。

【００３２】また、上記の放電の方法と時間設定に対し
ては、放電電流をある一定値と負荷電流に比例する値と
の合計で行う。図２の（ｂ）にその様子を示す。放電の
際のコンデンサ電圧の下降の程度は、負荷電流が大きい
程速く、負荷電流が小さい程遅い。

【００３３】さらに、上記コンデンサＣ１の両端電圧を
比較器Ｑ２で監視しており、その時得られるパルス幅は
負荷電流に応じたパルス幅となっている。すなわち、コ
ンデンサＣ１の両端電圧が一定値（Ｖｒｅｆ１）に達す
ると比較器Ｑ２の出力は低（Ｌｏｗ）から高（Ｈｉｇ
ｈ）になり、負荷電流が少なければパルス幅は大きいの
で、次のサイクル（周期）では大きな負荷電流を分担す
ることになる。反対に、負荷電流が大きければパルス幅
は小さいので、次のサイクルでは少ない負荷電流を分担
することになる。

【００３４】このように、負荷電流を検出する際の平均
値測定動作が適切であれば、負荷電流の分担は従来より
数段改善されたものとなる。図３の（ａ）〜（ｄ）は図
１の各部の出力波形を示したものであり、最終的にオア
ゲートＱ３のゲート出力がブロックのスイッチング制御
部に送出され、ＦＥＴ等のスイッチング素子が駆動され
る。

【００３５】図４は本発明の他の実施例を示す回路構成
図であり、図１と同一符号は同一構成要素を示してい
る。

【００３６】前述の図１の実施例では、パルス幅の作成
（タグパルスの発生）に関して「負荷電流に比例して放
電させる方法」、つまりコンデンサＣ１の放電電流を一
定値＋負荷電流に比例した値として採用したが、本実施
例では、放電電流は一定として電圧比較のしきい値を負
荷電流に比例させるようにした「負荷電流しきい値型」
を採用している。

【００３７】すなわち、図４の回路でセンサ３は負荷電
流を検出し、その負荷電流に比例した電圧をしきい値電
圧Ｖｒｅｆ２として比較器Ｑ２に入力する。これによ
り、図５の（ａ）〜（ｃ）に示すように負荷電流の大小
に応じて比較器Ｑ２での比較レベルが可変され、負荷電
流が大きい時はパルス幅が小さくなり、負荷電流が小さ
い時はパルス幅が大きくなる。図６の（ａ）〜（ｄ）は
図４の回路の各部の出力波形を示したものである。

【００３８】このような構成としても前述の実施例と同
様の作用効果が得られ、並列運転の際に負荷電流の調整
が容易で、安定した制御を行うことができる。なお、制
御系全体がリニアであることが要求される場合にはこの
実施例の方が望ましく、また前述の実施例の方法を併せ
持つようにしても良い。

【００３９】

【発明の効果】以上のように、本発明によれば、外部か
ら与えられたＰＷＭ制御のパルス幅に対し所定幅を加算
するとともに、負荷電流に応じた量を減算するようにし
たため、並列運転を行う際に負荷電流の分担調整が容易
で、安定した制御を行うことができるという効果があ
る。

【図面の簡単な説明】

【図１】 本発明の一実施例を示す回路構成図

【図２】 一実施例の動作を示す説明図

【図３】 図１の回路の各部の出力波形図

【図４】 本発明の他の実施例を示す回路構成図

【図５】 他の実施例の動作を示す説明図

【図６】 図４の回路の各部の出力波形図

【図７】 一般的なスイッチング電源の一例を示す回路
構成図

【図８】 図７のスイッチの動作状態を示す説明図

【図９】 図７の回路の出力電圧を示す波形図

【図１０】 負荷電圧と負荷電流の関係を示す説明図

【符号の説明】

１ 充電回路（加算手段） ２ 放電回路（減算手段） ３ センサ Ｑ２ 比較器 Ｑ３ オアゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パルス幅変調により出力が制御されるス
   イッチング電源の駆動方式において、外部から与えられ
   たスイッチングパルスのパルス幅に対して所定のオン時
   間幅を加算する加算手段と、その加算したパルス幅から
   負荷電流に応じたオン時間幅を減算する減算手段とを備
   え、その減算したパルスでスイッチング制御することを
   特徴とするスイッチング電源の駆動方式。