JPH0923653A

JPH0923653A - 直流電源装置

Info

Publication number: JPH0923653A
Application number: JP7173294A
Authority: JP
Inventors: Hiroshi Kamiya; 宏神谷
Original assignee: Shinko Co Ltd
Current assignee: Shinko Co Ltd
Priority date: 1995-07-10
Filing date: 1995-07-10
Publication date: 1997-01-21

Abstract

(57)【要約】【課題】簡単な回路で安定な出力電圧が得られる直流電
源装置を実現する。【解決手段】交流を整流するダイオードブリッジ２８の
出力端子にコンデンサ２４，ダイオード３０およびＦＥ
Ｔ３４を直列に接続する。ダイオード３０はダイオード
ブリッジ２８によって整流された電流の方向が順方向で
ある向きに接続し、コンデンサ２４の両端子電圧を出力
電圧として取り出す。コンパレータ３２によりダイオー
ドブリッジ２８の出力電圧に比例する検出電圧Ｖδを基
準電圧Ｖγと比較し、基準電圧Ｖγ以下の状態ではＦＥ
Ｔ３４をＯＮ状態とし、基準電圧Ｖγを超える状態では
ＯＦＦ状態とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電圧を所望の
直流電圧に変換する直流電源装置に関するものである。

【０００２】

【従来の技術】交流電圧源の交流を所望の電圧の直流に
変換する従来の汎用直流電源装置における出力電圧の安
定化回路は、シリーズ型またはスイッチング型のレギュ
レータとされることが多い。図４はシリーズ型レギュレ
ータの構成例である。このレギュレータは、交流電圧源
１００の電圧や、負荷１０２の負荷容量の変動などによ
って変動する出力電圧Ｖ_OUTと、基準電圧源１０４の安
定な基準電圧Ｖ_REFとの差に基づいて検出された出力電
圧変動が、負帰還制御により打ち消されることによっ
て、出力電圧Ｖ _OUTが安定化されるものである。交流電
圧源１００の電圧である入力交流電圧Ｖ _INは、シリーズ
型レギュレータの前段でダイオードブリッジ１０６等の
全波整流回路によって全波整流され、コンデンサ１０８
によって平滑化されて未だ十分安定とはいえない直流電
圧とされ、シリーズ型レギュレータへの入力電圧とされ
る。シリーズ型レギュレータの出力電圧Ｖ_OUTから、抵
抗値がそれぞれＲ₁ およびＲ₂ の固定抵抗器１１０，１
１２による抵抗分割によって検出電圧Ｖ_Dが得られる。
この検出電圧Ｖ_Dと基準電圧Ｖ_REFとの比較が比較回路
１１４で行われる。比較回路１１４は、検出電圧Ｖ_Dの
基準電圧Ｖ_REFに対する変動を打ち消すようにトランジ
スタ１１６のベース−エミッタ間電圧を制御する。トラ
ンジスタ１１６のエミッタ電圧はさらに平滑回路１１８
により平滑化されて出力電圧Ｖ_OUTとされる。平滑回路
１１８は容量の大きなコンデンサや、コンデンサとコイ
ルや抵抗器とを組み合わせた簡単なパッシブフィルタと
される場合が多い。このような構成で用いられる場合、
トランジスタ１１６は、事実上常に電流が流れている状
態である。さらに、ＯＮ／ＯＦＦ動作ではないので、コ
レクタ−エミッタ間での損失が大きく、エネルギ変換効
率が悪い。したがって、熱を発生するため、放熱対策を
講ずる必要がある。また、非安定化入力電圧Ｖ_INをあら
かじめ安定化出力電圧Ｖ_OUTに近い電圧とするために、
整流回路の前段で変圧器による変圧が行われるのが普通
である。

【０００３】図５はスイッチング型レギュレータの構成
例である。このレギュレータは、交流電圧源２００の電
圧や、負荷２０２の負荷容量の変動などによって変動す
る出力電圧Ｖ_OUTと、基準電圧源２０４の安定な基準電
圧Ｖ_REFとの差として検出された出力電圧変動が、トラ
ンジスタ２０６のＯＮ／ＯＦＦのデューティ比制御によ
り打ち消されることによって、出力電圧Ｖ_OUTが安定化
されるものである。交流電圧源２００の電圧である入力
交流電圧Ｖ_INは、スイッチング型レギュレータの前段で
ダイオードブリッジ２０８等の全波整流回路によって全
波整流され、コンデンサ２１０等によって平滑化されて
未だ十分安定とはいえない直流電圧とされ、スイッチン
グ型レギュレータへの入力電圧とされる。スイッチング
型レギュレータの出力電圧Ｖ_OUTから、抵抗値がそれぞ
れＲ₁ およびＲ₂ の固定抵抗器２１２，２１４による抵
抗分割によって検出電圧Ｖ_Dが得られる。この検出電圧
Ｖ_Dと基準電圧Ｖ_REFとの比較が比較回路２１６で行わ
れる。比較回路２１６は、検出電圧Ｖ_Dの基準電圧Ｖ
_REFに対する変動量を、制御パルス発生回路２１８に出
力する。制御パルス発生回路２１８は、比較回路２１６
の出力値に基づいて、トランジスタ２０６のＯＮ／ＯＦ
Ｆ制御のデューティ比を、検出電圧Ｖ_Dの基準電圧Ｖ
_REFに対する変動が打ち消されるように変更する。制御
パルス発生回路２１８の出力は、通常、数１０ｋＨｚの
周波数の矩形波であり、この矩形波のデューティ比を、
検出電圧Ｖ_Dの基準電圧Ｖ_REFに対する変動量が打ち消
されるように変更するのである。この制御によって、ト
ランジスタ２０６と平滑回路２２０を流れる電流は、ト
ランジスタ２０６がＯＮとされたときには導通され、Ｏ
ＦＦとされたときには遮断される。この断続的な電流
は、平滑回路２２０によって滑らかな電圧値に変換され
る。このために、平滑回路２２０には、たとえば容量の
大きなコンデンサが含まれる。このコンデンサの充電電
圧は出力電圧Ｖ_OUTよりも大きいが、充電される期間は
トランジスタ２０６がＯＮである期間のみである。この
期間が最適な長さよりも短く、十分に充電が行われない
場合は、事実上負荷２０２に十分な電圧を供給できな
い。逆に、この期間が最適な長さより長ければ、負荷２
０２に過大な電圧が供給されてしまう。したがって、負
荷２０２に安定に電圧を供給するためのトランジスタ２
０６のＯＮ期間は、負荷２０２の負荷容量の変動に応じ
て適正な長さに制御されなければならない。このような
制御よる出力電圧Ｖ_OUTの安定性を負荷容量の変動が大
きい場合にも確保するため、上述のように、制御パルス
発生回路２１８で発生させられる制御パルスの周波数は
数１０ｋＨｚ以上とされる。そのため、パルス発振のた
めの回路構成に加えて放射妨害ノイズを低減する措置を
講ずる必要がある。

【０００４】これらレギュレータへの入力電圧は、必ず
しも図４および５に示すような直流電圧である必要はな
い。たとえば、コンデンサ１０８，２１０をなくした
り、さらにダイオードブリッジ１０６，２０８をなくし
たりできるのである。しかし、そうするためには、比較
回路や制御パルス発生回路の構成に、レギュレータへの
入力電圧波形を監視する機能が必要となり、構成がより
複雑になるので逆効果である。

【０００５】

【発明が解決しようとする課題】しかし、装置に組み込
まれて使用されるＤＣモータなど比較的負荷容量が小さ
い機器の電源としては、従来の構成は過度に安定な電力
供給性能を有し、そのために不要なコスト高や大形化を
招いている場合がある。そこで、本発明の課題は、でき
るかぎり簡単な回路構成で、負荷容量に対応して必要十
分な出力電圧の安定性能を有し、安価な直流電源装置を
得ることである。

【０００６】

【課題を解決するための手段】上記課題は、交流を整流
する整流回路と、その整流回路の出力端子に直列に接続
されたコンデンサ，ダイオードおよび電流遮断素子とを
備え、かつ、前記ダイオードが前記整流回路によって整
流された電流の方向が順方向である向きに接続され、か
つ、前記コンデンサの両端子電圧を出力電圧とする直流
電源装置において、前記整流回路によって整流された電
流の電圧が設定値以下の状態では前記電流遮断素子を電
流遮断しない状態とし、設定値を超える状態では電流を
遮断する状態とする整流電圧対応電流遮断制御手段を設
けることによって解決される。

【０００７】

【作用】本発明に係る直流電源装置の電圧出力は、電流
遮断素子のＯＮ／ＯＦＦ状態を切換制御することによっ
て、その両端電圧ができるかぎり一定に保たれるように
充電制御されるコンデンサの両端電圧として取り出され
る。交流電圧源からの入力は整流回路により整流され、
整流後の電圧がコンデンサの両端に印加されるのである
が、その際、整流回路とコンデンサとの回路にダイオー
ドが直列に挿入される。このダイオードは、整流回路か
らコンデンサへの充電のための電流は許容するが、コン
デンサの放電による電流が整流回路側へ逆流することは
阻止する。このままの状態では、整流回路の出力電圧
が、コンデンサによって平滑化され、整流回路の出力電
圧の最大電圧に固定されのみで、コンデンサの両端電圧
である出力電圧は可変ではない。そこで、整流回路，コ
ンデンサ，ダイオードからなる回路に、さらに、電流遮
断素子が直列に挿入される。この電流遮断素子による電
流遮断制御は、整流回路の出力電圧の値と、設定値とに
基づいて行われる。整流回路の出力電圧が、設定値を超
える場合に電流の遮断が行われるのである。したがっ
て、コンデンサに設定電圧以上の充電が行われることが
なく、直流電源装置としての出力電圧がこの設定電圧に
決まる。このように、本発明に係る直流電源装置におい
ては、整流回路の出力電圧がコンデンサの両端にそのま
ま印加されて充電が行われるのではなく、整流回路の出
力電圧が設定電圧以下である期間のみ、コンデンサが充
電される。コンデンサの充電電圧の上限が制限されるこ
とによって直流電源装置としての出力電圧の上限が規定
されるのである。

【０００８】交流電圧源から直流電源装置および負荷へ
の電力供給は、電流遮断素子の状態によって経路が異な
る。つまり、電流遮断素子が電流を遮断していない状態
では、交流電圧源からの電力は直接負荷に供給されると
ともに、コンデンサにも蓄積される。コンデンサへの充
電は、整流回路，コンデンサ，ダイオードおよび電流遮
断素子を直列に接続する回路の全抵抗成分が小さいほど
高速で行われる。本発明に係る直流電源装置は、コンデ
ンサの充電の際に電流が流れる経路上に純抵抗がなく、
通常の負荷状態において、事実上十分高速で充電が可能
である。一方、電流遮断素子が電流を遮断している状態
では、負荷に供給される電力は、交流電圧源からはゼロ
であり、すべてコンデンサによって賄われる。したがっ
て、負荷の消費電力の大きさに対して、コンデンサの容
量を十分大きくしておけば、安定な直流電圧を供給でき
るのである。

【０００９】

【発明の効果】このように本発明によれば、従来の直流
電源装置のような出力電圧変動に基づく帰還制御や高速
スイッチングなどの複雑な機構を必要としないため、回
路構成が簡単になり、コストを低減でき、小形化が可能
になる。また、電力を供給する通路に含まれている能動
素子である電流遮断素子は、電流を遮断している期間に
おける電力の損失が極わずかであり、事実上無視でき
る。したがって、エネルギロスによる回路の発熱が少な
く、エネルギ変換効率が高い。本発明に係る直流電源装
置においては、コンデンサの放電に伴う出力電圧の変動
が負荷容量に依存した大きさで生じる。しかし、コンデ
ンサ容量を負荷容量に対して十分大きなものとすること
で、出力電圧の変動を実使用上問題ないレベルに抑える
ことができる。設定電圧を安定化することは簡単な回路
構成で実現できるため、交流電圧源の電圧変動に対する
出力電圧の変動が少ない回路が簡単に実現できるのであ
る。このことは、交流電流源の電圧が大きくシフトする
場合においてもそうである。たとえば、１００Ｖ国内商
用電源用に設計された直流電源装置でも、２２０Ｖ欧州
商用電源で支障なく動作させることができるのである。
さらに、交流電圧源の周波数変動に対する出力電圧の変
動も、同様の理由でわずかで済む。

【００１０】

【発明の補足説明】本発明は請求項１に記載の態様の
他、以下に列挙する態様でも実施できる。（１）前記整流電圧対応電流遮断制御手段がツェナダイ
オードを有し、このツェナダイオードのツェナ電圧に基
づいて前記設定電圧を決定する設定電圧決定手段を含む
ことを特徴とする請求項１に記載の直流電源装置。（２）前記整流電圧対応電流遮断制御手段が、前記整流
回路の出力電圧と前記設定電圧との大きさの比較を行う
比較回路を有し、この比較回路の動作電源として前記ツ
ェナダイオードのツェナ電圧が用いられており、かつ、
前記比較回路の動作電源電圧が前記ツェナ電圧をその許
容範囲内に含むように設定されていることを特徴とする
態様１に記載の直流電源装置。

【００１１】

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。以下の説明では、ある点の”電
圧”とは、図１に示した直流電源装置における各点にお
ける電位Ｖ₀ との電位差を意味するものとする。図２
は、図１に示した各点の電圧であるＶα，Ｖβ，Ｖγ，
Ｖδ，Ｖεと、電流Ｉ_Dとの概略の値を図示したもので
ある。図１において、固定抵抗器１０，１２，１４，１
６，１８の抵抗値はそれぞれＲ₁ 〜Ｒ₅ であり、可変抵
抗器２０の端子１−２間抵抗値はＶＲ_MAXである。ツェ
ナダイオード２２のツェナ電圧はＶ_Z、コンデンサ２４
の容量はＣである。以下、これらの回路素子の定数をそ
れぞれ、抵抗値Ｒ₁ 〜Ｒ₅ ，抵抗値ＶＲ_MAX，ツェナ電
圧Ｖ_Z，容量Ｃと略記する。本実施形態の回路は、他
に、交流電圧源２６の電圧Ｖ_INを全波整流し整流電圧Ｖ
αを生成するダイオードブリッジ２８，ダイオード３
０，コンパレータ３２，電流遮断素子としてのアバラン
シェ・エンハンスメント型ｎチャンネルＭＯＳＦＥＴ３
４（以下、ＦＥＴ３４と略記する）を備えている。

【００１２】固定抵抗器１０は、ツェナ電圧Ｖ_Zをコン
パレータ３２における比較の基準として利用するため
に、整流電圧Ｖαと電圧Ｖβとの間の電位差を、その両
端間電圧降下として生成し、また、ツェナ電圧Ｖ_Zを安
定化するためのツェナダイオード２２の逆バイアス電流
を供給する役割も果たすものである。つまり、固定抵抗
器１０とツェナダイオード２２とによって、定電圧生成
部が構成されており、電圧Ｖβが定電圧として得られ
る。電圧Ｖβはコンパレータ３２の電源電圧でもある。
したがって、ツェナ電圧Ｖ_Zはコンパレータ３２の電源
電圧の許容範囲内の値とされている。ただし、電圧Ｖβ
が定電圧であるのは、整流電圧Ｖαが固定抵抗器１０の
抵抗値Ｒ₁ と、可変抵抗器２０の抵抗値ＶＲ_MAXと固定
抵抗器１２の抵抗値Ｒ₂ との和の抵抗値とで、抵抗分割
されて生成される電圧がツェナ電圧Ｖ _Z以上である期間
のみである。なお、コンパレータ３２は常に動作する必
要はなく、後述するように、電圧Ｖβが定電圧である期
間のみ正しく動作すればよいため、電圧Ｖβをコンパレ
ータ３２の電源電圧として使用できる。

【００１３】可変抵抗器２０および固定抵抗器１２は、
電圧Ｖβを抵抗値可変の抵抗分割によって適当な電圧に
降圧して可変の安定電圧を得、これを基準電圧Ｖγとす
る基準電圧生成部を構成している。電圧Ｖβがツェナ電
圧Ｖ_Zに固定されると、基準電圧Ｖγも固定電圧値にな
る。以下、この固定電圧値をＶγ^*で表す。固定抵抗器
１４および１６は、整流電圧Ｖαを抵抗分割によってス
ケーリングを行った電圧を検出電圧Ｖδとする整流電圧
検出部を構成している。検出電圧Ｖδは、整流電圧Ｖα
同様、大きく脈動する電圧である。コンデンサ２４は、
その両端端子電圧が出力電圧として負荷３６に接続され
るものであり、直流電圧出力の平滑化の役目も担ってい
る。ダイオード３０はコンデンサ２４の両端端子電圧が
整流電圧Ｖαを超える場合に、コンデンサ２４からダイ
オードブリッジ２８への逆電流が生じ、コンデンサ２４
に蓄積された電荷のロスが生じないようにするために挿
入されている。

【００１４】コンパレータ３２としてはオペアンプが用
いられている。オペアンプをコンパレータとして使用す
る場合、２本の入力端子＋および−への入力電圧の大小
に対応して、出力電圧Ｖ_OUTが電源電圧Ｖ_DD，Ｖ_SSのい
ずれかの電圧とされる。すなわち、入力端子＋の入力電
圧が入力端子−の入力電圧を上回る場合は出力電圧はＶ
_DDとされ、逆に、入力端子−の入力電圧が入力端子＋の
入力電圧を上回る場合は出力電圧はＶ_SSとされるのであ
る。本実施形態では、入力端子＋と−の電圧，電源電圧
Ｖ_DDとＶ_SS，および出力電圧Ｖ_OUTはそれぞれ、基準電
圧Ｖγ，検出電圧Ｖδ，電圧Ｖβ，電圧Ｖ₀ ，電圧Ｖε
である。したがって、電圧Ｖεは、検出電圧Ｖδが基準
電圧Ｖγを上回る場合には電圧Ｖ₀ となり、逆に、基準
電圧Ｖγが検出電圧Ｖδを上回る場合には電圧Ｖβとな
る。

【００１５】本実施形態で使用されているオペアンプ
は、入力インピーダンス無限大，出力インピーダンスゼ
ロの理想オペアンプであるものとして以下の説明を行
う。固定抵抗器１８の存在によって、後述するように、
電圧Ｖβがコンパレータ３２の動作電圧に達していない
期間中にも、ＦＥＴ３４のＧ−Ｓ間電圧Ｖ_GSが電圧Ｖβ
とされ、電圧Ｖβの値に対応してＦＥＴ３４のドレイン
電流Ｉ_Dが制御され、コンデンサ２４が充電される。ま
た、コンパレータ３２の出力電圧Ｖ_OUT（電圧Ｖε）が
電源電圧Ｖ_SS（電圧Ｖ₀ ）となった場合には、固定抵抗
器１８の電圧降下によって、ＦＥＴ３４のＧ−Ｓ間電圧
がゼロとなり、ＦＥＴ３４が確実にＯＦＦ状態となる。

【００１６】以下、本実施形態の直流電源装置の動作を
説明する。電圧Ｖβが、電位Ｖ₀ とツェナ電圧Ｖ_Zとの
間を変動する場合を考える。このとき、整流電圧Ｖαは
ゼロと、次式で計算される電圧Ｖα〔Ｖ_Z〕との間を変
動する。Ｖα〔Ｖ_Z〕＝Ｖ_Z・（Ｒ₁ ＋Ｒ₂ ＋ＶＲ_MAX）／（Ｒ
₂ ＋ＶＲ_MAX）この０−Ｖα〔Ｖ_Z〕区間を区間１と称する（図２参
照）。ツェナ電圧Ｖ_Zは前述のようにコンパレータ３２
の電源電圧の許容範囲内に設定されている。本実施形態
では、コンパレータ３２が正常に動作する最低の電源電
圧である電圧Ｖ_CMPは、ツェナ電圧Ｖ_Zよりも低い電圧
に設定されている。ゼロから、コンパレータ３２が動作
するまでの整流電圧Ｖαの区間は、区間１に含まれる
が、特に、区間２と称することとする（図２参照）。区
間２では、コンパレータ３２は動作しておらず、その出
力端子はハイインピーダンス状態であるとしてよいの
で、コンパレータ３２の出力端子電圧Ｖ_OUTは電圧Ｖβ
に等しい。

【００１７】コンパレータ３２は、電圧Ｖβが電圧Ｖ
_CMPに達し、動作可能となった時点では、出力電圧Ｖ
_OUTが電源電圧Ｖ_DDとなるようにされている。すなわ
ち、区間１および２では基準電圧Ｖγの方が検出電圧Ｖ
δよりも大きくなるように、抵抗値Ｒ₁ 〜Ｒ₄ ，抵抗値
ＶＲ_MAXおよびツェナ電圧Ｖ_Zが決められているのであ
る。基準電圧Ｖγと検出電圧Ｖδは、ともに整流電圧Ｖ
αの固定抵抗器による抵抗分割電圧として生成される。
したがって、整流電圧Ｖαがさらに上昇し、区間２の上
限、すなわち、電圧Ｖβがツェナ電圧Ｖ_Zに等しい時点
を超え、基準電圧Ｖγがツェナ電圧Ｖ_Zを可変抵抗器２
０と固定抵抗器１２との抵抗分割によって定まる固定電
圧値Ｖγ^*となり（区間１の上限）、さらに、検出電圧
Ｖδがこの固定電圧値Ｖγ^*を上回る時点まで、その大
小関係は変わらないのである。この時点で整流電圧Ｖα
は、区間２の上限を上回る。区間２の上限から、検出電
圧値Ｖδが固定電圧値Ｖγ^*を上回る時点までの区間を
区間３と称する（図２参照）。ここで、固定電圧値Ｖγ
^*の値は、検出電圧Ｖδの最大値Ｖδ_MAX＝｛Ｒ₄ ／
（Ｒ ₃ ＋Ｒ₄ ）｝・Ｖα_MAXよりも小さい値に調整され
る。もし、Ｖγ^*＞Ｖδ_MAXであると、コンパレータ３
２の出力電圧Ｖ_OUTは常にＶ_DDであることとなり、後述
するＦＥＴ３４による電流の遮断が行われないため、直
流出力電圧が最大整流電圧Ｖα_MAX付近に固定され、変
更が不可能となる。逆に、Ｖγ^*＜Ｖδ_MAXである範囲
に固定電圧値Ｖγ^*を可変抵抗器２０によって調整すれ
ば、Ｖγ^*＜Ｖδとなる整流電圧Ｖαの区間が存在す
る。これを区間４と称する（図２参照）。区間４では、
検出電圧Ｖδが基準電圧Ｖγの固定電圧値Ｖγ^*を上回
るので、コンパレータ３２の出力電圧Ｖ_OUTは電位Ｖ₀
となる。以下の説明の便宜上、区間３と区間４の境界の
整流電圧Ｖαの値を、遮断整流電圧Ｖα_CUTと称する。

【００１８】整流電圧Ｖαの値に対応して、電圧Ｖεが
コンパレータ３２の出力電圧Ｖ_OUTとして上記のように
制御されると、ＦＥＴ３４のドレイン電流Ｉ_Dは、以下
に説明するように制御される。区間２でのＦＥＴ３４の
Ｄ−Ｓ間電圧Ｖ_DSは、ダイオード３０の順方向電圧降下
等はあるものの、ほぼ整流電圧Ｖαに等しいとしてよ
い。また、整流電圧Ｖαの変化に伴って、Ｇ−Ｓ間電圧
Ｖ_GS（電圧Ｖε、電圧Ｖβに等しい）も変化するため、
ＦＥＴ３４の動作をＶ_DS−Ｉ_DS線図で概略的に表すと、
図３に破線で示したようになる。もちろんこの図は正確
な値を示すものではないが、整流電圧Ｖαの増加に伴っ
てＦＥＴ３４のドレイン電流Ｉ_Dも増加することがわか
る。したがって、コンデンサ２４がこのドレイン電流Ｉ
_Dによって充電される。この状況は、整流電圧Ｖαが区
間２を超えた区間１内においても同様である。ただし、
この場合の電圧Ｖεは区間２でのように、コンパレータ
３２の出力端子のインピーダンスが高いために電圧Ｖβ
と等しくなるわけではない。整流電圧Ｖαが区間２を上
回る区間１内では、コンパレータ３２が動作を開始し、
かつ、基準電圧Ｖγが検出電圧Ｖδを上回っているた
め、コンパレータ３２の比較結果として、出力電圧Ｖ
_OUTが電圧Ｖβに等しくなるのである。

【００１９】整流電圧Ｖαが増加して、電圧Ｖβがツェ
ナ電圧Ｖ_Zに達した後の区間３に入ると、電圧Ｖεはツ
ェナ電圧Ｖ_Zに固定される。したがって、ドレイン電流
Ｉ_Dも固定電流値Ｉ_D ^*に固定される。また、上述のよ
うに基準電圧Ｖγも固定電圧値Ｖγ^*に固定される。整
流電圧Ｖαがさらに増加すると、検出電圧Ｖδが、基準
電圧Ｖγの固定電圧値Ｖγ^*を上回る区間４に入る。こ
のとき、コンパレータ３２の出力電圧Ｖ_OUT、すなわち
電圧Ｖεは電圧Ｖ₀ であり、ＦＥＴ３４は完全にＯＦＦ
状態とされ、ドレイン電流Ｉ_Dはゼロとなり、ダイオー
ドブリッジ２８，コンデンサ２４，ダイオード３０およ
びＦＥＴ３４からなる直列回路が遮断され、コンデンサ
２４への充電が禁止される。整流電圧Ｖαは、その最大
電圧Ｖα_MAXを超えると減少に転じ、整流電圧Ｖαの減
少に伴い、上述の動作シーケンスが逆に行われることと
なる。図１に示した回路図には、各回路素子の定数の値
が付記されている。これらの定数の値を用いると、交流
電圧源の電圧がＡＣ１００Ｖであり、また、負荷の最大
電流容量が０．３Ａ程度の誘導負荷である場合に、直流
出力電圧としてＤＣ５０〜１３５Ｖが得られており、実
使用上問題のない範囲で調整が可能であり、安定な出力
電圧が得られている。しかもこの性能は、周波数範囲５
０〜６０Ｈｚ，電圧範囲９０〜２６０Ｖで交流電圧源電
圧が変動しても維持されるのである。

【００２０】以上、本直流電源装置の動作を要するに、
ツェナダイオード２２等によって生成された基準電圧Ｖ
γの固定電圧値Ｖγ^*と検出電圧Ｖδとの大きさの比較
結果に基づいて、整流電圧Ｖαが遮断整流電圧Ｖα_CUT
を超える場合に、コンデンサ２４の充電電流、すなわち
ＦＥＴ３４のドレイン電流Ｉ_Dを遮断することによっ
て、コンデンサ２４の充電電圧の上限を規定し、コンデ
ンサ２４の平滑機能を同時に利用することによって、そ
の両端端子電圧として取り出される直流電圧出力の安定
化を計るものである。基準電圧Ｖγの固定電圧値Ｖγ^*
が本直流電源装置の出力電圧を設定するための設定電圧
なのである。また、本実施形態では、基準電圧Ｖγの固
定電圧値Ｖγ^*と検出電圧Ｖδとの大きさの比較に用い
られるコンパレータ３２の電源電圧Ｖ_DDとＶ_SSとの電位
差は、通常のオペアンプの使用方法とは異なって、整流
電圧Ｖαの変化にともなって変動する。しかし、コンパ
レータ３２による比較がおこなわれるべき期間には、こ
の電位差はツェナダイオード２２等によって一定に保た
れており、動作に支障が起きない構成とされているので
ある。すなわち、整流電圧Ｖαという変動する電圧をそ
の電源電圧として用いなければならない状況にあってな
お、基準電圧Ｖγを定電圧化するために用いるツェナ電
圧Ｖ_Zをその電源電圧として共用できるため、性能を維
持し、かつ、回路素子数を極力少なくすることができる
のである。以上、本発明の一実施態様を具体的に説明し
たが、この他にも特許請求の範囲を逸脱することなく、
当業者の知識に基づいて種々の変形，改良を施した態様
で各請求項の発明を実施することができる。

【図面の簡単な説明】

【図１】本発明の一実形態である直流電源装置を示す回
路図である。

【図２】図１の直流電源装置の各点の電圧変化を示すグ
ラフである。

【図３】図１の直流電源装置におけるＦＥＴの動作特性
例を示すグラフである。

【図４】従来の直流電源装置に用いられる出力電圧安定
化回路方式の一つであるシリーズ型レギュレータの概略
を示すブロック図である。

【図５】従来の直流電源装置に用いられる出力電圧安定
化回路方式の一つであるスイッチング型レギュレータの
概略を示すブロック図である。

【符号の説明】

１０〜１８固定抵抗器２０可変抵抗器２２ツェナダイオード２４コンデンサ２６交流電圧源２８ダイオードブリッジ３０ダイオード３２コンパレータ３４アバランシェ・エンハンスメント型ｎチャ
ンネルMOSFET ３６負荷

Claims

【特許請求の範囲】

【請求項１】交流を整流する整流回路と、その整流回
路の出力端子に直列に接続されたコンデンサ，ダイオー
ドおよび電流遮断素子とを備え、かつ、前記ダイオード
が前記整流回路によって整流された電流の方向が順方向
である向きに接続され、かつ、前記コンデンサの両端子
電圧を出力電圧とする直流電源装置において、前記整流回路の出力電圧が設定電圧以下の状態では前記
電流遮断素子を電流を遮断しない状態とし、設定電圧を
超える状態では電流を遮断する状態とする整流電圧対応
電流遮断制御手段を設けたことを特徴とする直流電源装
置。