JPH09236812A - アクティブマトリクス基板及び液晶表示装置 - Google Patents
アクティブマトリクス基板及び液晶表示装置Info
- Publication number
- JPH09236812A JPH09236812A JP4190096A JP4190096A JPH09236812A JP H09236812 A JPH09236812 A JP H09236812A JP 4190096 A JP4190096 A JP 4190096A JP 4190096 A JP4190096 A JP 4190096A JP H09236812 A JPH09236812 A JP H09236812A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active matrix
- signal
- pixel electrode
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 画素電極と遮光層とが重なる面積を減少させ
ることにより、開口率が向上したアクティブマトリクス
基板及び液晶表示装置を提供する。 【解決手段】 マトリクス状に配置された複数の画素電
極と、スイッチング素子と、該スイッチング素子を制御
する信号を与える第１の信号配線と、該スイッチング素
子を介して該画素電極に信号を与える第２の信号配線
と、を有するアクティブマトリクス基板であって、該第
１及び第２の信号配線の少なくとも一方は、透明導体か
らなる第１の層と、該第１の層よりも幅狭に形成された
遮光性導体からなる第２の層と含む２層構造を有する。
該画素電極は、絶縁膜を介して該第１及び第２の信号配
線の少なくとも一方に重畳し、かつ該画素電極は該第２
の層に重畳する部分を有する。
ることにより、開口率が向上したアクティブマトリクス
基板及び液晶表示装置を提供する。 【解決手段】 マトリクス状に配置された複数の画素電
極と、スイッチング素子と、該スイッチング素子を制御
する信号を与える第１の信号配線と、該スイッチング素
子を介して該画素電極に信号を与える第２の信号配線
と、を有するアクティブマトリクス基板であって、該第
１及び第２の信号配線の少なくとも一方は、透明導体か
らなる第１の層と、該第１の層よりも幅狭に形成された
遮光性導体からなる第２の層と含む２層構造を有する。
該画素電極は、絶縁膜を介して該第１及び第２の信号配
線の少なくとも一方に重畳し、かつ該画素電極は該第２
の層に重畳する部分を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下ＴＦＴという）などのスイッチング素子を備えた
液晶表示装置に関する。
（以下ＴＦＴという）などのスイッチング素子を備えた
液晶表示装置に関する。
【０００２】
【従来の技術】図５は、ＴＦＴを用いた従来の液晶表示
装置のアクティブマトリクス基板２００の構成を示す回
路図である。図５に示すように、アクティブマトリクス
基板２００は、マトリクス状に配置された複数の画素電
極２１と、各画素電極２１に接続されたスイッチング素
子であるＴＦＴ２４とを有している。ＴＦＴ２４のゲー
ト電極はゲート信号配線２２に接続されており、ゲート
信号配線２２からゲート電極に入力されるゲート信号に
よってＴＦＴ２４の駆動（オン・オフ）が制御される。
また、ＴＦＴ２４のソース電極はソース信号配線２３に
接続されており、ＴＦＴ２４の駆動時（オン時）に、Ｔ
ＦＴ２４を介してデータ（表示）信号が画素電極２１に
入力される。ゲート信号配線２２及びソース信号配線２
３は、マトリクス状に配列された各画素電極２１の周囲
を通り、互いに直交するように設けられている。さら
に、ＴＦＴ２４のドレイン電極は画素電極２１及び付加
容量２５に接続されている。付加容量２５の対向電極は
それそれ共通配線２６に接続されている。
装置のアクティブマトリクス基板２００の構成を示す回
路図である。図５に示すように、アクティブマトリクス
基板２００は、マトリクス状に配置された複数の画素電
極２１と、各画素電極２１に接続されたスイッチング素
子であるＴＦＴ２４とを有している。ＴＦＴ２４のゲー
ト電極はゲート信号配線２２に接続されており、ゲート
信号配線２２からゲート電極に入力されるゲート信号に
よってＴＦＴ２４の駆動（オン・オフ）が制御される。
また、ＴＦＴ２４のソース電極はソース信号配線２３に
接続されており、ＴＦＴ２４の駆動時（オン時）に、Ｔ
ＦＴ２４を介してデータ（表示）信号が画素電極２１に
入力される。ゲート信号配線２２及びソース信号配線２
３は、マトリクス状に配列された各画素電極２１の周囲
を通り、互いに直交するように設けられている。さら
に、ＴＦＴ２４のドレイン電極は画素電極２１及び付加
容量２５に接続されている。付加容量２５の対向電極は
それそれ共通配線２６に接続されている。
【０００３】図６は、従来の液晶表示装置におけるアク
ティブマトリクス基板２００のＴＦＴ２４部分の断面図
である。図６に示されるように、アクティブマトリクス
基板２００において、透明絶縁性基板２７上に、ゲート
電極２８が形成され、ゲート電極２８を覆うようにゲー
ト絶縁膜３３が形成されている。ゲート電極２８は、図
５に示すゲート信号配線２２に接続されている。ゲート
絶縁膜３３の上にはゲート電極２８と対向するように半
導体層３２が形成されている。半導体層３２の中央部上
にはチャネル保護層３６が形成されている。チャネル保
護層３６の両側には、チャネル保護層３６の両端部に重
畳し、半導体層３２を覆うようにして、ｎ＋Ｓｉ層であ
るコンタクト層３１が形成されている。 コンタクト層
３１は、チャネル保護層３６上で２つの部分３１ａ及び
３１ｂに分断された形となる。
ティブマトリクス基板２００のＴＦＴ２４部分の断面図
である。図６に示されるように、アクティブマトリクス
基板２００において、透明絶縁性基板２７上に、ゲート
電極２８が形成され、ゲート電極２８を覆うようにゲー
ト絶縁膜３３が形成されている。ゲート電極２８は、図
５に示すゲート信号配線２２に接続されている。ゲート
絶縁膜３３の上にはゲート電極２８と対向するように半
導体層３２が形成されている。半導体層３２の中央部上
にはチャネル保護層３６が形成されている。チャネル保
護層３６の両側には、チャネル保護層３６の両端部に重
畳し、半導体層３２を覆うようにして、ｎ＋Ｓｉ層であ
るコンタクト層３１が形成されている。 コンタクト層
３１は、チャネル保護層３６上で２つの部分３１ａ及び
３１ｂに分断された形となる。
【０００４】コンタクト層３１ａ及び３１ｂには、それ
ぞれ、ソース電極２９及びドレイン電極３０が接続され
ている。ソース電極２９は、ソース配線２３から延長し
て形成される。
ぞれ、ソース電極２９及びドレイン電極３０が接続され
ている。ソース電極２９は、ソース配線２３から延長し
て形成される。
【０００５】さらに、ＴＦＴ２４、ゲート信号配線２
２、及びソース信号配線２３を覆って層間絶縁膜３４が
形成されている。層間絶縁膜３４の上には、透明導電膜
である画素電極２１が形成されている。画素電極２１
は、コンタクトホール３５を通してドレイン電極３０に
電気的に接続している。
２、及びソース信号配線２３を覆って層間絶縁膜３４が
形成されている。層間絶縁膜３４の上には、透明導電膜
である画素電極２１が形成されている。画素電極２１
は、コンタクトホール３５を通してドレイン電極３０に
電気的に接続している。
【０００６】このように層間絶縁膜３４を形成すること
により、図７に示すように、ゲート信号配線２２及びソ
ース信号配線２３上に、層間絶縁膜３４を介して画素電
極２１を重畳させることができる。ドレイン電極３０か
ら延長して形成された付加容量電極２５は、共通配線２
６に対向している。
により、図７に示すように、ゲート信号配線２２及びソ
ース信号配線２３上に、層間絶縁膜３４を介して画素電
極２１を重畳させることができる。ドレイン電極３０か
ら延長して形成された付加容量電極２５は、共通配線２
６に対向している。
【０００７】このような構造は、例えば、特開昭５８−
１７２６８５号公報にも開示されている。このような構
成によって、液晶表示装置の開口率を向上させることが
できると共に、各信号配線２２、２３に起因する電界を
シールドして液晶の配向不良を制御することができる。
１７２６８５号公報にも開示されている。このような構
成によって、液晶表示装置の開口率を向上させることが
できると共に、各信号配線２２、２３に起因する電界を
シールドして液晶の配向不良を制御することができる。
【０００８】アクティブマトリクス基板２００を、液晶
層を挟んで対向基板と貼り合わせることにより液晶表示
装置が構成される。
層を挟んで対向基板と貼り合わせることにより液晶表示
装置が構成される。
【０００９】このような液晶表示装置においては、通
常、画素電極以外の箇所を遮光すべく、各画素に対応し
た開口部を有する遮光層が形成される。カラー液晶表示
装置の場合、遮光層は、対向基板上に設けられたカラー
フィルターの画素境界部に対応する部分（すなわち、異
なる色の境界部）に設けられる場合が最も一般的であ
る。但し、この場合は基板の貼り合わせに高い精度が要
求されるため、遮光層をアクティブマトリクス基板側に
設ける場合もある。
常、画素電極以外の箇所を遮光すべく、各画素に対応し
た開口部を有する遮光層が形成される。カラー液晶表示
装置の場合、遮光層は、対向基板上に設けられたカラー
フィルターの画素境界部に対応する部分（すなわち、異
なる色の境界部）に設けられる場合が最も一般的であ
る。但し、この場合は基板の貼り合わせに高い精度が要
求されるため、遮光層をアクティブマトリクス基板側に
設ける場合もある。
【００１０】また、画素電極２１を、層間絶縁膜３４に
設けられたコンタクトホール３５を介してドレイン電極
３０と接続し、ゲート信号配線２２及びソース信号配線
２３を遮光層として兼用する構造は、例えば、特開平４
−３０７５２１号公報にも開示されている（図８）。図
８に示されるように、信号配線（遮光層）２２及び２３
を画素（影を付けた部分）２１と重ねることができるた
め、それだけ開口率を向上できる。
設けられたコンタクトホール３５を介してドレイン電極
３０と接続し、ゲート信号配線２２及びソース信号配線
２３を遮光層として兼用する構造は、例えば、特開平４
−３０７５２１号公報にも開示されている（図８）。図
８に示されるように、信号配線（遮光層）２２及び２３
を画素（影を付けた部分）２１と重ねることができるた
め、それだけ開口率を向上できる。
【００１１】
【発明が解決しようとする課題】しかしながら、上述の
ように、ゲート信号配線２２及びソース信号配線２３を
遮光層として兼用した場合でも、画素電極２１と各信号
配線とがオーバーラップする部分は遮光されてしまうた
め、画素電極２１の最大面積を表示部として活かすこと
ができない。各信号配線の幅を狭くすることにより、遮
光される面積を小さくすることができるが、配線幅の減
少は、信号配線の高抵抗化、及び断線等の問題を引き起
こすことになる。
ように、ゲート信号配線２２及びソース信号配線２３を
遮光層として兼用した場合でも、画素電極２１と各信号
配線とがオーバーラップする部分は遮光されてしまうた
め、画素電極２１の最大面積を表示部として活かすこと
ができない。各信号配線の幅を狭くすることにより、遮
光される面積を小さくすることができるが、配線幅の減
少は、信号配線の高抵抗化、及び断線等の問題を引き起
こすことになる。
【００１２】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、画素電極と遮光層とが
重なる面積を減少させることにより、開口率が向上した
液晶表示装置を提供することにある。
あり、その目的とするところは、画素電極と遮光層とが
重なる面積を減少させることにより、開口率が向上した
液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板と、該絶縁性基板上にマトリ
クス状に配置された複数の画素電極と、該画素電極に対
応して設けられたスイッチング素子と、該スイッチング
素子を制御する信号を該スイッチング素子に与える第１
の信号配線と、該第１の配線に交差するように配置さ
れ、該スイッチング素子を介して該画素電極に信号を与
える第２の信号配線と、を有する。該アクティブマトリ
クス基板において、該第１及び第２の信号配線の少なく
とも一方は、透明導体からなる第１の層と、該第１の層
よりも幅狭に形成された遮光性導体からなる第２の層と
を含む２層構造を有しており、該画素電極と、該スイッ
チング素子及び第１及び第２の信号配線との間に、絶縁
膜が形成され、該画素電極は、該絶縁膜を介して該第１
及び第２の信号配線の少なくとも一方に重畳し、かつ該
画素電極は該第２の層に重畳する部分を有しており、そ
のことにより上記目的が達成される。
リクス基板は、絶縁性基板と、該絶縁性基板上にマトリ
クス状に配置された複数の画素電極と、該画素電極に対
応して設けられたスイッチング素子と、該スイッチング
素子を制御する信号を該スイッチング素子に与える第１
の信号配線と、該第１の配線に交差するように配置さ
れ、該スイッチング素子を介して該画素電極に信号を与
える第２の信号配線と、を有する。該アクティブマトリ
クス基板において、該第１及び第２の信号配線の少なく
とも一方は、透明導体からなる第１の層と、該第１の層
よりも幅狭に形成された遮光性導体からなる第２の層と
を含む２層構造を有しており、該画素電極と、該スイッ
チング素子及び第１及び第２の信号配線との間に、絶縁
膜が形成され、該画素電極は、該絶縁膜を介して該第１
及び第２の信号配線の少なくとも一方に重畳し、かつ該
画素電極は該第２の層に重畳する部分を有しており、そ
のことにより上記目的が達成される。
【００１４】前記画素電極は、好ましくは、前記第１及
び第２の信号配線の両方に重畳している。
び第２の信号配線の両方に重畳している。
【００１５】前記２層構造を有する信号配線において、
前記透明導体からなる前記第１の層は、前記遮光性導体
からなる前記第２の層の下に形成されていてもよい。
前記透明導体からなる前記第１の層は、前記遮光性導体
からなる前記第２の層の下に形成されていてもよい。
【００１６】前記２層構造を有する信号配線において、
前記透明導体からなる前記第１の層は、前記遮光性導体
からなる前記第２の層の上に形成されていてもよい。
前記透明導体からなる前記第１の層は、前記遮光性導体
からなる前記第２の層の上に形成されていてもよい。
【００１７】前記スイッチング素子は、前記第２の信号
配線に接続されたソース電極と、前記画素電極に接続さ
れたドレイン電極とを有し、該第２の信号配線は前記２
層構造を有しており、該ソース電極及び該ドレイン電極
は、該第２の信号配線の前記第１の層と同一の透明導体
層から形成されている場合がある。
配線に接続されたソース電極と、前記画素電極に接続さ
れたドレイン電極とを有し、該第２の信号配線は前記２
層構造を有しており、該ソース電極及び該ドレイン電極
は、該第２の信号配線の前記第１の層と同一の透明導体
層から形成されている場合がある。
【００１８】本発明の液晶表示装置は、上記のアクティ
ブマトリクス基板と、対向基板と、該アクティブマトリ
クス基板及び該対向基板の間に挟持された液晶層と、を
備えており、そのことにより上記目的が達成される。
ブマトリクス基板と、対向基板と、該アクティブマトリ
クス基板及び該対向基板の間に挟持された液晶層と、を
備えており、そのことにより上記目的が達成される。
【００１９】
【発明の実施の形態】以下、本発明を実施の形態によっ
て説明する。
て説明する。
【００２０】（実施例１）図１は、本発明の１つの実施
の形態による液晶表示装置のアクティブマトリクス基板
１００の１画素部分の構成を示す平面図である。図２
は、図１に示されるアクティブマトリクス基板１００の
Ａ−Ａ’断面図である。
の形態による液晶表示装置のアクティブマトリクス基板
１００の１画素部分の構成を示す平面図である。図２
は、図１に示されるアクティブマトリクス基板１００の
Ａ−Ａ’断面図である。
【００２１】アクティブマトリクス基板１００の全体的
な構成は図５に示される従来のアクティブマトリクス基
板２００と同様である。アクティブマトリクス基板１０
０上には、複数の画素電極１がマトリクス状に設けられ
ており、各画素電極１の周囲を通り、互いに直交するよ
うに、複数のゲート信号配線２及びソース信号配線３が
設けられている。
な構成は図５に示される従来のアクティブマトリクス基
板２００と同様である。アクティブマトリクス基板１０
０上には、複数の画素電極１がマトリクス状に設けられ
ており、各画素電極１の周囲を通り、互いに直交するよ
うに、複数のゲート信号配線２及びソース信号配線３が
設けられている。
【００２２】図１及び２に示されるように、ゲート信号
配線２とソース信号配線３との交差部には、画素電極１
に接続されるスイッチング素子としてのＴＦＴ４が設け
られている。ＴＦＴ４のゲート電極８はゲート信号配線
２に接続されており、ゲート信号配線２からゲート電極
８に入力されるゲート信号によってＴＦＴ４の駆動（オ
ン・オフ）が制御される。また、ＴＦＴ４のソース電極
９はソース信号配線３に接続されており、ＴＦＴ４のソ
ース電極９にデータ信号が入力される。図１に示される
ように、ドレイン電極１０から延長して形成された付加
容量電極５は、共通配線６に対向している。
配線２とソース信号配線３との交差部には、画素電極１
に接続されるスイッチング素子としてのＴＦＴ４が設け
られている。ＴＦＴ４のゲート電極８はゲート信号配線
２に接続されており、ゲート信号配線２からゲート電極
８に入力されるゲート信号によってＴＦＴ４の駆動（オ
ン・オフ）が制御される。また、ＴＦＴ４のソース電極
９はソース信号配線３に接続されており、ＴＦＴ４のソ
ース電極９にデータ信号が入力される。図１に示される
ように、ドレイン電極１０から延長して形成された付加
容量電極５は、共通配線６に対向している。
【００２３】さらに、ＴＦＴ４のドレイン電極１０に
は、コンタクトホール１５を介して画素電極１が接続さ
れている。ゲート信号配線２とソース信号配線３は、そ
の一部が画素電極１の外周部分に重畳するように形成さ
れている。ゲート信号配線２は遮光性導体層で形成され
ている。ソース信号配線３は、遮光性導体の上層３ｂと
透明性導体の下層３ａとを含む２層構造を有している。
両信号配線の遮光性導体層の部分が、画素電極の形成さ
れていない部分を覆う遮光膜の役目を果たしている。
は、コンタクトホール１５を介して画素電極１が接続さ
れている。ゲート信号配線２とソース信号配線３は、そ
の一部が画素電極１の外周部分に重畳するように形成さ
れている。ゲート信号配線２は遮光性導体層で形成され
ている。ソース信号配線３は、遮光性導体の上層３ｂと
透明性導体の下層３ａとを含む２層構造を有している。
両信号配線の遮光性導体層の部分が、画素電極の形成さ
れていない部分を覆う遮光膜の役目を果たしている。
【００２４】次に、図２を参照しながら、アクティブマ
トリクス基板１００を更に詳しく説明する。図２に示さ
れるように、アクティブマトリクス基板１００におい
て、透明絶縁性基板７上にゲート電極８が形成され、そ
の上に、ゲート電極８を覆うように絶縁性基板７全体に
ゲート絶縁膜１３が形成されている。ゲート電極８は、
図１に示されるように、ゲート信号配線２に接続されて
いる。ゲート絶縁膜１３の上にはゲート電極８に対向す
るように半導体層１２が形成されている。半導体層１２
の中央部の上にはチャネル保護層１６が形成されてい
る。チャネル保護層１６の両側には、チャネル保護層１
６の両端部に重畳し、半導体層１２を覆うようにして、
ｎ＋Ｓｉ層からなるコンタクト層１１が形成されてい
る。 コンタクト層１１は、チャネル保護層１６上で２
つの部分１１ａ及び１１ｂに分断された形となる。
トリクス基板１００を更に詳しく説明する。図２に示さ
れるように、アクティブマトリクス基板１００におい
て、透明絶縁性基板７上にゲート電極８が形成され、そ
の上に、ゲート電極８を覆うように絶縁性基板７全体に
ゲート絶縁膜１３が形成されている。ゲート電極８は、
図１に示されるように、ゲート信号配線２に接続されて
いる。ゲート絶縁膜１３の上にはゲート電極８に対向す
るように半導体層１２が形成されている。半導体層１２
の中央部の上にはチャネル保護層１６が形成されてい
る。チャネル保護層１６の両側には、チャネル保護層１
６の両端部に重畳し、半導体層１２を覆うようにして、
ｎ＋Ｓｉ層からなるコンタクト層１１が形成されてい
る。 コンタクト層１１は、チャネル保護層１６上で２
つの部分１１ａ及び１１ｂに分断された形となる。
【００２５】コンタクト層１１ａ及び１１ｂに重畳する
ように、それぞれ、ソース電極９及びドレイン電極１０
が形成されている。ソース電極９は、ソース配線３の透
明導体層３ａから延長して形成される。ドレイン電極１
０も透明導体層から形成されている。ソース信号配線３
は、透明導体層３ａの上に遮光性導体層３ｂが設けられ
た２層構造を有している。ソース信号配線３の上層であ
る遮光性導体層３ｂの幅は、ソース信号配線３全体にわ
たり、下層である透明導体層３ａよりも狭く形成されて
いる。
ように、それぞれ、ソース電極９及びドレイン電極１０
が形成されている。ソース電極９は、ソース配線３の透
明導体層３ａから延長して形成される。ドレイン電極１
０も透明導体層から形成されている。ソース信号配線３
は、透明導体層３ａの上に遮光性導体層３ｂが設けられ
た２層構造を有している。ソース信号配線３の上層であ
る遮光性導体層３ｂの幅は、ソース信号配線３全体にわ
たり、下層である透明導体層３ａよりも狭く形成されて
いる。
【００２６】ＴＦＴ４、ゲート信号配線２、及びソース
信号配線３を覆って層間絶縁膜１４が形成されている。
層間絶縁膜１４の上には、透明導電膜である画素電極１
が形成されている。画素電極１は、層間絶縁膜１４に形
成されたコンタクトホール１５を通してドレイン電極１
０に電気的に接続している。
信号配線３を覆って層間絶縁膜１４が形成されている。
層間絶縁膜１４の上には、透明導電膜である画素電極１
が形成されている。画素電極１は、層間絶縁膜１４に形
成されたコンタクトホール１５を通してドレイン電極１
０に電気的に接続している。
【００２７】画素電極１は、層間絶縁膜１４を介してゲ
ート信号配線２及びソース信号配線３に重畳するように
パターニングされている。ソース信号配線３に重畳する
部分においては、透明導体層３ａのみでなく幅狭の遮光
性導体層３ｂにまで重畳するように延長している。従っ
て、ゲート及びソース信号配線２及び３の遮光導体層が
各画素間の遮光膜を兼ねるだけでなく、ソース信号配線
３の遮光性導体層３ｂを幅狭に形成した分、従来のソー
ス信号配線に比べて、有効画素領域を広げることができ
る。更に、遮光性導体層３ｂを幅狭に形成しても、十分
な配線幅を有する透明導体層３ａによってソース信号配
線３の断線を防止し、更に低抵抗を維持することができ
る。
ート信号配線２及びソース信号配線３に重畳するように
パターニングされている。ソース信号配線３に重畳する
部分においては、透明導体層３ａのみでなく幅狭の遮光
性導体層３ｂにまで重畳するように延長している。従っ
て、ゲート及びソース信号配線２及び３の遮光導体層が
各画素間の遮光膜を兼ねるだけでなく、ソース信号配線
３の遮光性導体層３ｂを幅狭に形成した分、従来のソー
ス信号配線に比べて、有効画素領域を広げることができ
る。更に、遮光性導体層３ｂを幅狭に形成しても、十分
な配線幅を有する透明導体層３ａによってソース信号配
線３の断線を防止し、更に低抵抗を維持することができ
る。
【００２８】（実施例２）図３は、もう１つの実施例に
よるアクティブマトリクス基板１１０の断面を示してい
る。実施例１によるアクティブマトリクス基板１００に
おいては、ソース信号配線３の２層構造は、下層３ａを
透明導体層、上層３ｂを遮光性導体層としたが、本実施
例では、ソース信号配線３の下層３ａ’を遮光性導体層
で形成し、上層３ｂ’を透明導体層で形成している。
よるアクティブマトリクス基板１１０の断面を示してい
る。実施例１によるアクティブマトリクス基板１００に
おいては、ソース信号配線３の２層構造は、下層３ａを
透明導体層、上層３ｂを遮光性導体層としたが、本実施
例では、ソース信号配線３の下層３ａ’を遮光性導体層
で形成し、上層３ｂ’を透明導体層で形成している。
【００２９】本実施例においては、まず、下層３ａ’を
遮光性導体層で幅狭に形成し、上層３ｂ’を透明導体層
で形成する。上層３ｂ’の幅は、ソース信号配線３の全
体にわたって、下層３ａ’よりも広くなっている。本実
施例では、ソース信号配線３の上層３ｂ’、ソース電極
９、及びドレイン電極１０を透明導電膜から同時に形成
することができる。アクティブマトリクス基板１１０の
その他の構成は、実施例１のアクティブマトリクス基板
１００の構成と同様である。本実施例によっても、実施
例１と同様の効果を得ることができる。
遮光性導体層で幅狭に形成し、上層３ｂ’を透明導体層
で形成する。上層３ｂ’の幅は、ソース信号配線３の全
体にわたって、下層３ａ’よりも広くなっている。本実
施例では、ソース信号配線３の上層３ｂ’、ソース電極
９、及びドレイン電極１０を透明導電膜から同時に形成
することができる。アクティブマトリクス基板１１０の
その他の構成は、実施例１のアクティブマトリクス基板
１００の構成と同様である。本実施例によっても、実施
例１と同様の効果を得ることができる。
【００３０】（実施例３）図４は、また別の実施例によ
るアクティブマトリクス基板１２０の平面図である。実
施例１及び２によるアクティブマトリクス基板１００及
び１１０においては、ソース信号配線３を２層構造とし
たが、本実施例においては、さらにゲート信号線２を２
層構造としている。図４に示されるように、ゲート信号
配線２は透明導体層２ａと、透明導体層２ａよりも幅狭
に形成された遮光性導体層２ｂとを有している。
るアクティブマトリクス基板１２０の平面図である。実
施例１及び２によるアクティブマトリクス基板１００及
び１１０においては、ソース信号配線３を２層構造とし
たが、本実施例においては、さらにゲート信号線２を２
層構造としている。図４に示されるように、ゲート信号
配線２は透明導体層２ａと、透明導体層２ａよりも幅狭
に形成された遮光性導体層２ｂとを有している。
【００３１】ゲート信号配線２を２層構造とする場合に
おいても、ソース信号配線３と同様に、透明導体層２ａ
及び遮光性導体層２ｂのどちらを上層あるいは下層にし
てもよい。遮光性導体層２ｂはゲート電極８と同時に形
成できる。
おいても、ソース信号配線３と同様に、透明導体層２ａ
及び遮光性導体層２ｂのどちらを上層あるいは下層にし
てもよい。遮光性導体層２ｂはゲート電極８と同時に形
成できる。
【００３２】画素電極１は、層間絶縁膜を介してゲート
信号配線２及びソース信号配線３に重畳するようにパタ
ーニングされている。画素電極１は、ソース信号配線３
に重畳する部分においては、透明導体層３ａのみでなく
幅狭の遮光性導体層３ｂにまで重畳するように延長して
いる。同様に、ゲート信号配線２に重畳する部分におい
ては、透明導体層２ａのみでなく幅狭の遮光性導体層２
ｂにまで重畳するように延長している。アクティブマト
リクス基板１２０のその他の構成は、実施例１及び２の
アクティブマトリクス基板１００及び１１０の構成と同
様である。
信号配線２及びソース信号配線３に重畳するようにパタ
ーニングされている。画素電極１は、ソース信号配線３
に重畳する部分においては、透明導体層３ａのみでなく
幅狭の遮光性導体層３ｂにまで重畳するように延長して
いる。同様に、ゲート信号配線２に重畳する部分におい
ては、透明導体層２ａのみでなく幅狭の遮光性導体層２
ｂにまで重畳するように延長している。アクティブマト
リクス基板１２０のその他の構成は、実施例１及び２の
アクティブマトリクス基板１００及び１１０の構成と同
様である。
【００３３】このように、ゲート及びソース信号配線２
及び３を共に２層構造とすることで、遮光導体層２ｂ及
び３ｂが各画素間の遮光膜を兼ねるだけでなく、遮光性
導体層２ｂ及び３ｂを幅狭に形成した分、従来のゲート
及びソース信号配線に比べて有効画素領域を広げること
ができる。更に、遮光性導体層２ｂ及び３ｂを幅狭に形
成しても、十分な配線幅を有する透明導体層２ａ及び３
ａによって、それぞれゲート及びソース信号配線２及び
３の断線を防止し、更に低抵抗を維持することができ
る。本実施例によれば、一方の信号配線のみを２層構造
とした場合よりも更に開口率の向上を図ることができ
る。
及び３を共に２層構造とすることで、遮光導体層２ｂ及
び３ｂが各画素間の遮光膜を兼ねるだけでなく、遮光性
導体層２ｂ及び３ｂを幅狭に形成した分、従来のゲート
及びソース信号配線に比べて有効画素領域を広げること
ができる。更に、遮光性導体層２ｂ及び３ｂを幅狭に形
成しても、十分な配線幅を有する透明導体層２ａ及び３
ａによって、それぞれゲート及びソース信号配線２及び
３の断線を防止し、更に低抵抗を維持することができ
る。本実施例によれば、一方の信号配線のみを２層構造
とした場合よりも更に開口率の向上を図ることができ
る。
【００３４】
【発明の効果】本発明によれば、走査信号配線及びゲー
ト信号配線が遮光層を兼ねていることより、各画素の境
界部分を覆う遮光層を基板上に別途形成する必要がな
い。従って、高度な貼り合わせ技術を用いることなく液
晶表示素子の製造を行える。
ト信号配線が遮光層を兼ねていることより、各画素の境
界部分を覆う遮光層を基板上に別途形成する必要がな
い。従って、高度な貼り合わせ技術を用いることなく液
晶表示素子の製造を行える。
【００３５】さらに、ソース信号配線及びゲート信号配
線を、透明導電体層と透明導電体層より幅の狭い遮光性
導電体層との２層構造とすることにより、信号配線全体
が遮光膜とはならず、信号配線と画素電極とが重なる部
分をも開口部として表示に利用できる。従って、信号配
線と画素電極とを重ねた従来の構造よりも、さらに開口
率が向上する。
線を、透明導電体層と透明導電体層より幅の狭い遮光性
導電体層との２層構造とすることにより、信号配線全体
が遮光膜とはならず、信号配線と画素電極とが重なる部
分をも開口部として表示に利用できる。従って、信号配
線と画素電極とを重ねた従来の構造よりも、さらに開口
率が向上する。
【図１】本発明の実施形態の１つで、ソース信号配線が
透明導電膜と遮光性金属の２層構造となっている液晶表
示装置の画素部分を示す平面図である。
透明導電膜と遮光性金属の２層構造となっている液晶表
示装置の画素部分を示す平面図である。
【図２】図１で、２層構造のソース信号配線の下層が透
明導電膜、上層が遮光性金属からなる液晶表示装置のＡ
−Ａ’部分の断面図である。
明導電膜、上層が遮光性金属からなる液晶表示装置のＡ
−Ａ’部分の断面図である。
【図３】図１で、２層構造のソース信号配線の下層が遮
光性金属、上層が透明導電膜からなる液晶表示装置のＡ
−Ａ’部分の断面図である。
光性金属、上層が透明導電膜からなる液晶表示装置のＡ
−Ａ’部分の断面図である。
【図４】本発明の実施形態の１つで、ゲート信号配線及
びソース信号配線が透明導電膜と遮光性金属の２層構造
となっている液晶表示装置の画素部分を示す平面図であ
る。
びソース信号配線が透明導電膜と遮光性金属の２層構造
となっている液晶表示装置の画素部分を示す平面図であ
る。
【図５】従来のアクティブマトリクス基板を備えた液晶
表示装置の構成を示す回路図である。
表示装置の構成を示す回路図である。
【図６】図５の液晶表示装置の断面図である。
【図７】従来の液晶表示装置の平面図である。
【図８】従来の液晶表示装置の平面図である。
１ 画素電極 ２ ゲート信号配線 ３ ソース信号配線 ３ａ，３ｂ’ 遮光性導体層 ３ｂ，３ａ’ 透明導体層 ４ ＴＦＴ ５ 付加容量電極 ６ 共通配線 ７ 透明絶縁性基板 ８ ゲート電極 ９ ソース電極 １０ ドレイン電極 １１ コンタクト層 １２ 半導体層 １３ ゲート絶縁膜 １４ 層間絶縁膜 １５ コンタクトホール １６ チャネル保護膜
Claims (6)
- 【請求項１】 絶縁性基板と、 該絶縁性基板上にマトリクス状に配置された複数の画素
電極と、 該画素電極に対応して設けられたスイッチング素子と、 該スイッチング素子を制御する信号を該スイッチング素
子に与える第１の信号配線と、 該第１の配線に交差するように配置され、該スイッチン
グ素子を介して該画素電極に信号を与える第２の信号配
線と、 を有するアクティブマトリクス基板であって、 該第１及び第２の信号配線の少なくとも一方は、透明導
体からなる第１の層と、該第１の層よりも幅狭に形成さ
れた遮光性導体からなる第２の層とを含む２層構造を有
しており、 該画素電極と、該スイッチング素子及び第１及び第２の
信号配線との間に、絶縁膜が形成され、 該画素電極は、該絶縁膜を介して該第１及び第２の信号
配線の少なくとも一方に重畳し、かつ該画素電極は該第
２の層に重畳する部分を有する、 アクティブマトリクス基板。 - 【請求項２】 前記画素電極は、前記第１及び第２の信
号配線の両方に重畳している、請求項１に記載のアクテ
ィブマトリクス基板。 - 【請求項３】 前記２層構造を有する信号配線におい
て、前記透明導体からなる前記第１の層は、前記遮光性
導体からなる前記第２の層の下に形成されている、請求
項１及び２の何れかに記載のアクティブマトリクス基
板。 - 【請求項４】 前記２層構造を有する信号配線におい
て、前記透明導体からなる前記第１の層は、前記遮光性
導体からなる前記第２の層の上に形成されている、請求
項１及び２の何れかに記載のアクティブマトリクス基
板。 - 【請求項５】 前記スイッチング素子は、前記第２の信
号配線に接続されたソース電極と、前記画素電極に接続
されたドレイン電極とを有し、 該第２の信号配線は前記２層構造を有しており、 該ソース電極及び該ドレイン電極は、該第２の信号配線
の前記第１の層と同一の透明導体層から形成されてい
る、請求項１〜４のいずれかに記載のアクティブマトリ
クス基板。 - 【請求項６】 請求項１から６の何れかに記載のアクテ
ィブマトリクス基板と、 対向基板と、 該アクティブマトリクス基板及び該対向基板との間に挟
持された液晶層と、 を備えた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4190096A JPH09236812A (ja) | 1996-02-28 | 1996-02-28 | アクティブマトリクス基板及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4190096A JPH09236812A (ja) | 1996-02-28 | 1996-02-28 | アクティブマトリクス基板及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09236812A true JPH09236812A (ja) | 1997-09-09 |
Family
ID=12621172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4190096A Withdrawn JPH09236812A (ja) | 1996-02-28 | 1996-02-28 | アクティブマトリクス基板及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09236812A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004514950A (ja) * | 2000-12-02 | 2004-05-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス液晶ディスプレイのようなピクセル化装置 |
| JP2004212945A (ja) * | 2002-12-27 | 2004-07-29 | Lg Philips Lcd Co Ltd | 反射型液晶表示装置 |
| KR100488936B1 (ko) * | 1997-12-29 | 2005-08-31 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 |
| US7110068B2 (en) | 2002-07-30 | 2006-09-19 | Hitachi Displays, Ltd. | Liquid crystal display device |
| JP2016219840A (ja) * | 2009-03-05 | 2016-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1996
- 1996-02-28 JP JP4190096A patent/JPH09236812A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488936B1 (ko) * | 1997-12-29 | 2005-08-31 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 |
| JP2004514950A (ja) * | 2000-12-02 | 2004-05-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス液晶ディスプレイのようなピクセル化装置 |
| US7110068B2 (en) | 2002-07-30 | 2006-09-19 | Hitachi Displays, Ltd. | Liquid crystal display device |
| JP2004212945A (ja) * | 2002-12-27 | 2004-07-29 | Lg Philips Lcd Co Ltd | 反射型液晶表示装置 |
| JP2016219840A (ja) * | 2009-03-05 | 2016-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018082187A (ja) * | 2009-03-05 | 2018-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018151634A (ja) * | 2009-03-05 | 2018-09-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11233132B2 (en) | 2009-03-05 | 2022-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11961894B2 (en) | 2009-03-05 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078366A (en) | Array substrate comprising semiconductor contact layers having same outline as signal lines | |
| US20020131003A1 (en) | Active matrix type liquid crystal display device and method of manufacturing the same | |
| JPH0980416A (ja) | 液晶表示装置 | |
| KR970022467A (ko) | 액정 표시 장치 | |
| JP2003215599A (ja) | 液晶表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| US6300987B1 (en) | Thin film transistor array panels for liquid crystal displays | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| US6097457A (en) | Liquid crystal display | |
| US6999060B2 (en) | Liquid crystal display and fabricating method thereof | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| KR950029822A (ko) | 액정 표시 장치 | |
| JPH09236812A (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| JP4114409B2 (ja) | 表示装置 | |
| JP3327508B2 (ja) | 液晶表示装置 | |
| JP2008064961A (ja) | 配線構造、及び表示装置 | |
| JPH07199222A (ja) | 液晶表示装置 | |
| JP2001331124A (ja) | マトリクスアレイ基板 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JPH0950044A (ja) | アクティブマトリクス表示装置 | |
| JP3279929B2 (ja) | 液晶表示装置 | |
| CN111752056B (zh) | 面板及其像素结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |