JPH09237182A

JPH09237182A - 通信装置

Info

Publication number: JPH09237182A
Application number: JP8283212A
Authority: JP
Inventors: Hirosuke Gotou; 寛介後藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1995-10-05
Filing date: 1996-10-04
Publication date: 1997-09-09

Abstract

(57)【要約】【課題】旧システムプログラムを受信した新システム
プログラムに更新する機能を持った通信装置において、
システムプログラムの更新時に途中で電源断などの異常
が発生しても復旧を可能にし、また更新時のアドレッシ
ングを容易にする。【解決手段】システムプログラムを記憶しておく不揮
発性メモリ３と、更新時に一時的に旧システムプログラ
ムを記憶し、且つ、電源断時にバッテリにより電源供給
が可能なバックアップ機能付きＲＡＭ２ａとを備え、上
記バックアップ付きＲＡＭ２ａ内に記憶した旧システム
プログラムに基づいて受信した新システムプログラムを
上記不揮発メモリに記憶するように構成する。また、上
記において、更新時に不揮発性メモリ３のアドレス空間
とバックアップ機能付きＲＡＭ２ａのアドレス空間とを
相互に交換するアドレス空間制御部４を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はファクシミリ装置、
通信手段を備えたパーソナルコンピュータ、複合装置な
どの通信装置に係り、特にシステムプログラムを受信し
た新たなシステムプログラムに更新する機能を備えた通
信装置において、更新処理途中に電源断等の異常が発生
した場合であっても、旧プログラムが失われることがな
いようにした通信装置に関する。

【０００２】

【従来の技術】互いに多数の端末装置間にて通信を行う
際に、通信装置相互間のプログラムの互換性がしばしば
問題になる。特に、多数の端末装置が互換性のあるプロ
グラムによって通信可能な状態にセットされたシステム
において、プログラムを更新する場合は、すべての端末
装置を一挙に更新し得ることが望ましい。そのため、従
来から通信装置のプログラム更新に際しては、新プログ
ラムをネットワークを介してそれぞれの更新先の端末装
置に配布し、自動的に更新する手段が採用されるように
なった。ところで、プログラムの種類は、ハードウェア
などが関係する制御・管理などを行うシステムプログラ
ムと、上記システムプログラムの上で動作するアプリケ
ーションプログラムに大別することができる。例えば、
受信したプログラム（システムプログラムやアプリケー
ションプログラム）を所定のメモリに書き込む（記憶さ
せる）ような処理はシステムプログラムに基づいて行
う。システムプログラムを更新する場合においても、受
信した新システムプログラムをＲＡＭに書き込む処理は
旧システムプログラムで行う必要があり、すべてのプロ
グラムを正常にＲＡＭに書き込んだ後に、新プログラム
による処理に移行することになる。従って、プログラム
の更新に際しては、先ず、受信した新システムプログラ
ムをＲＡＭに書き込み、例えば不揮発性メモリ内などに
記憶されている旧システムプログラムをこの旧システム
プログラムに従って一旦ＲＡＭにコピーすると共に、該
ＲＡＭにコピーした旧システムプログラムの所要アドレ
スにジャンプし、以下、ジャンプ先の旧システムプログ
ラムに従って、上記ＲＡＭ内に記憶した新システムプロ
グラムを旧システムプログラムが記憶されていた上記不
揮発性メモリ内に書き込む。

【０００３】

【発明が解決しようとする課題】しかしながら、上記し
たような従来の手法では、不揮発性メモリに新システム
プログラムを書き込み途中で電源断などが発生すると、
ＲＡＭ内の旧システムプログラムが失われ、しかも上記
不揮発性メモリ内のシステムプログラムも一部が移転し
ていることから不完全なものとなり、電源が回復して
も、新旧いづれのプログラムにも復旧が不可能になる。
また、不揮発性メモリへの新システムプログラムの書き
込みが終了している場合であっても、チェックが不完全
で新システムプログラムの書き込みミスが訂正されてい
ない場合は、同様に復旧が不可能になる。また、旧シス
テムプログラムをコピー後、新システムプログラムを不
揮発性メモリに書き込み、その書き込みチェックが終了
するまで旧システムプログラムが新アドレス空間で動作
するので、その間のサブルーチンの使用や割込み処理な
どの際のアドレス変換が複雑になるというアドレッシン
グ上の問題があった。

【０００４】本発明は上記のような従来の通信装置にお
けるプログラム更新の際の諸問題を解決するためになさ
れたものであって、システムプログラムの更新時に電源
断などの異常が発生しても復旧が可能な通信装置を提供
すること、および更新時のアドレッシングを容易にし、
且つ、高信頼性で実現できる通信装置を提供することを
目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の通信装置では、旧システムプログラ
ムを受信した新システムプログラムに更新する機能を持
った通信装置において、システムプログラムを記憶して
おく不揮発性メモリと、更新時に一時的に旧システムプ
ログラムを記憶し、且つ、電源断時にバッテリにより電
源供給が可能なバックアップ機能付きＲＡＭとを備え、
上記バックアップ付きＲＡＭ内に記憶した旧システムプ
ログラムに基づいて受信した新システムプログラムを上
記不揮発メモリに記憶するように構成にしたことを特徴
とする。請求項２記載の通信装置では、上記請求項１の
通信装置において、更新時に上記不揮発性メモリのアド
レス空間とバックアップ付きＲＡＭのアドレス空間とを
互いに交換するアドレス空間制御部を備えたことを特徴
とする。請求項３記載の通信装置では、上記請求項１の
通信装置において、上記バックアップ機能付きＲＡＭは
少なくとも新システムプログラムを記憶させる第１の領
域と、旧システムプログラムを記憶させる第２の領域と
を有し、且つ、更新時に不揮発性メモリのアドレス空間
と上記バックアップ機能付きＲＡＭの第２の領域のアド
レス空間とを互いに交換するアドレス空間制御部を備え
たことを特徴とする。請求項４記載の通信装置では、上
記請求項１の通信装置において、上記バックアップ機能
付きＲＡＭは少なくとも新システムプログラムを記憶さ
せる第１の領域と旧システムプログラムの一部、すなわ
ち旧システムプログラムのうち更新中に使用されるプロ
グラムのみを記憶する第２の領域とを有し、且つ、更新
時に上記バックアップ付きＲＡＭの第２の領域のアドレ
ス空間を不揮発性メモリの所定のアドレス空間に移転す
ると共に上記不揮発性メモリのアドレス空間を任意の未
使用アドレス空間に移転するアドレス空間制御部を備え
たことを特徴とする。

【０００６】

【作用】本発明は上記のように構成したので、請求項１
記載の通信装置では、システムプログラムの更新時に電
源が切断されても旧システムプログラムは破壊されな
い。また、請求項２乃至４記載の通信装置では、システ
ムプログラム更新中も、システムプログラムのフェッチ
（取り込み）はそれまで通りのアドレス空間から行われ
る。

【０００７】

【発明の実施の形態】以下、図面に示した実施例に基づ
いて本発明を詳細に説明する。図１（ａ）は本発明に係
る通信装置の実施の形態の一例を示すブロック構成図で
あり、この例ではファクシミリ通信機能を備えた通信装
置が例示されている。図示するようにこの通信装置は、
システムプログラムを記憶している例えばフラッシュメ
モリのような不揮発性メモリ３と、上記システムプログ
ラムに従って装置全体を管理、制御するＣＰＵ５と、操
作者が通信装置に指示を与えるためのキーボードやファ
クシミリ装置から操作者にメッセージ等を与えるための
表示手段などから成る操作表示部６と、スキャナ７から
読み取った画情報及びそれを符号化復号化部（ＤＣＲ）
10によって圧縮した画情報データや、受信した圧縮画情
報データ及びそれをＤＣＲ10によって伸長した画情報な
どを一時的に格納しておく第１のＲＡＭ１と、ＤＣＲ10
によって伸長された受信画情報を上記第１のＲＡＭ１を
介して出力するプロッタ８と、モデムおよび網制御装置
（ＮＣＵ）を含み公衆電話網を介してファクシミリ送受
信などを行う通信部９などを備えている。

【０００８】この構成においてファクシミリを送信する
場合の制御例を説明すれば、まずＣＰＵ５の制御に従っ
てスキャナ７により画情報を第１のＲＡＭ１に読み込
む。その画情報はＤＣＲ10によって圧縮され再び第１の
ＲＡＭ１に格納される。また、操作表示部６により指定
された宛先などの発呼時指定情報がＣＰＵ５によって取
得され、この宛先情報を受け取った通信部９は指定され
た宛先との間に呼を設定する。続いて、通信部９により
フェーズＢ伝送手順が実行された後、フェーズＣに移行
し、第１のＲＡＭ１内に記憶された上記画情報データが
通信部９内のモデムによって変調され、ＮＣＵを介して
送出される。受信時は、ＮＣＵにより呼が設定された
後、フェーズＢにおいてモデムを介して所定の交信が行
われ、フェーズＣに移行し圧縮された画情報データを受
信する。その画情報データは通信部９を介して第１のＲ
ＡＭ１に格納され、更にＤＣＲ10により伸長された後、
第１のＲＡＭ１を介してプロッタ８に出力される。

【０００９】なお、通信部９はデータモデムおよびデー
タ通信用ＮＣＵを含み、公衆回線を介して他の通信装置
との間でデータ通信を行うこともできる。

【００１０】また、この実施の形態に示す通信装置は、
システムプログラムなどの更新時に一時的に不揮発性メ
モリ３内のシステムプログラムなどを記憶するための揮
発性メモリを用いたＲＡＭ（以下第２のＲＡＭと称す）
２ａを備えている。この第２のＲＡＭ２ａにはバックア
ップ電源１２が接続されており、図示しない手段により
システムの電源断が検出されると、そのバックアップ電
源１２から自動的に電源が供給されるようになってい
る。したがって、この第２のＲＡＭ２ａ自体は揮発性メ
モリであるが、システム電源が断状態になってもこれに
記憶されているデータが失われることがない。また、こ
の実施の形態に示す通信装置はアドレス空間制御部４を
備えている。このアドレス空間制御部４は、図１
（ｂ）、（ｃ）にも示すように、チップセレクト信号線
（ＣＳ）を介して第２のＲＡＭ２ａ及び不揮発性メモリ
３と接続されたアドレスデーコーダ４ａとメモリ管理ブ
ロック11とを含んでおり、メモリ管理ブロック11内のフ
ラグの状態に基づいてアドレスデーコーダ４ａがチップ
セレクト信号線を切り換えることにより、システムプロ
グラムなどの更新時に不揮発性メモリ３のアドレス空間
と第２のＲＡＭ２ａのアドレス空間とを互いに交換す
る。

【００１１】図１（ｂ）、（ｃ）は、アドレス空間制御
部４の動作の詳細を示している。図示するように、この
アドレス空間制御部４は、２つの状態にて動作すること
ができる。即ちこの場合、第１の状態においては、図１
（ｂ）に示すように、第２のＲＡＭ２ａは100000h 〜17
FFFFh のアドレス空間に割り付けられ、不揮発性メモリ
３はF80000h 〜FFFFFFh のアドレス空間に割り付けられ
る。第２の状態においては、アドレスデーコーダ４ａが
上記２つのアドレス空間を互いに置き換えることによ
り、図１（ｃ）に示すように、第２のＲＡＭ２ａはF800
00h 〜FFFFFFh のアドレス空間に割り付けられ、不揮発
性メモリ３は100000h 〜17FFFFh のアドレス空間に割り
付けられる。このようにして、アドレスデーコーダ４ａ
は、不揮発性メモリ３のアドレス空間と第２のＲＡＭ２
ａのアドレス空間とを実質的に交換することができる。

【００１２】図２は上記図１に示した実施の形態の動作
を説明するための動作フロー図である。以下、図１、図
２及び図３に示すメモリ領域構成に基づいて第１の実施
の形態の動作を説明する。まず、データ通信用ＮＣＵお
よびデータモデム等を介して通信部９が他の通信装置
（サービスセンターなどの通信装置）からデ−タを受信
し、受信情報中にシステムプログラム更新を要求する情
報を含んでいることを認知すると、通信部９はその旨を
ＣＰＵ５に通知し、その通知を受けたＣＰＵ５は更新プ
ログラムを起動させる（Ｓ１）。そのとき、各メモリの
アドレス空間は例えば後述するが図３（ａ）に示すよう
に割り付けられており、上記更新プログラムは不揮発性
メモリ（例えばフラッシュメモリ）３内のシステムプロ
グラムに含まれているものとする。図３に示す例では、
左側の数字は16進数で示したアドレスであり、ＲＡＭ
１,ＲＡＭ２, Ｆｌａｓｈメモリと記載したアドレス空
間は、それぞれ第１のＲＡＭ１, 第２のＲＡＭ２ａ, 不
揮発性メモリ３夫々に割り付けられた領域（アドレス空
間）である。なお、図３に示すように、この実施の形態
では通信装置内のシステムプログラムは全て不揮発性メ
モリ３内に記憶されているものとする。

【００１３】次に、起動された更新プログラムに従って
ＣＰＵ５は受信した新システムプログラムを第１のＲＡ
Ｍ１内に格納（記憶）し、次いで上記更新プログラムに
従って、不揮発性メモリ３内（Ｆｌａｓｈメモリ領域）
の旧システムプログラムを第２のＲＡＭ２にコピーする
（Ｓ２）。さらに、メモリ管理ブロック11内のフラグの
状態を非活性状態（リセット）から活性状態（セット）
に変化させる。すると、アドレスデーコーダ４ａがチッ
プセレクト信号線を切り換えることにより、不揮発性メ
モリ３のアドレス空間と第２のＲＡＭ２ａのアドレス空
間とを交換する（Ｓ３）。この結果、アドレス空間の割
り付けは図３（ｂ）のようになる。つまり、上記アドレ
スデーコーダ４ａは、予め又はそのとき、ＣＰＵ５によ
りメモリ管理ブロック11内のフラグの状態に応じて、不
揮発性メモリ３に接続されていた上位アドレス信号線と
第２のＲＡＭ２ａに接続された対応する上位アドレス信
号線を切り換える。

【００１４】このようにして、先ず旧システムプログラ
ムに従って、ＣＰＵ５はそれまで通りアドレス空間F800
00（16進）〜FFFFFF（16進…以下ｈと略す）内のデータ
をフェッチ（取り込み）するが、それは第２のＲＡＭ２
ａにコピーされた実行中のプログラムに続くシステムプ
ログラム（更新プログラム）をフェッチすることにな
る。従って、ＣＰＵ５はそれまで通りシステムプログラ
ムをフェッチしつつ、フェッチしたシステムプログラム
に従って動作する。また、このシステムプログラム更新
中、様々な割込みや更新プログラムのサブルーチンコー
ルなどが発生し、システムプログラム内の対応するプロ
グラムのフェッチとＣＰＵによる実行が発生するが、上
記対応するプログラムに記述されたジャンプ命令やサブ
ルーチンコール命令などがF80000（ｈ）〜FFFFFF（ｈ）
内のアドレスを示していても正常に実行することができ
る。

【００１５】次に、第２のＲＡＭ２ａに記憶された旧シ
ステムプログラム内の更新プログラムに従って、ＣＰＵ
５は新しいアドレス空間に移された不揮発性メモリ（例
えばＦｌａｓｈメモリ）３内の旧システムプログラムを
消去し、消去した領域に第１のＲＡＭ１内の新システム
プログラムをコピーする（Ｓ４）。そして、コピーが終
了すると、正しくコピーできたか否かをチェックするた
めに、不揮発性メモリ３内にコピーされた新システムプ
ログラムと第１のＲＡＭ１内の新システムプログラムと
が同一であるか否かを比較する処理、即ち、ベリファイ
チェックを行う（Ｓ５）。ベリファイチェックの結果が
ＯＫであれば（Ｓ６でＹｅｓならば）、続いて、メモリ
管理ブロック11内のフラグをリセットする。すると、ア
ドレスデーコーダ４ａがチップセレクト信号線を切り換
え、不揮発性メモリ３と第２のＲＡＭ２ａのアドレス空
間を元の状態、つまり図３（ａ）の状態に戻す（Ｓ
７）。このようにして、不揮発性メモリ３内のシステム
プログラムの更新が終了すれば、不揮発性メモリ３内に
は新システムプログラムが格納されたことになる。した
がって、この状態でシステムリセットを行うと（Ｓ
８）、この通信装置は新システムプログラムに従って立
ち上がり、それ以後の動作が実行される。

【００１６】上記において、ベリファイチェックの結果
がＯＫでない場合は、上記フラグをセットしたまま、例
えば操作表示部６にその旨を示すメッセージを表示して
終了する。この場合、システムリセットが行われると、
通信装置は第２のＲＡＭ２ａ内の旧システムプログラム
に従って立ち上がり、例えば旧システムプログラム内の
更新プログラムに従って、相手先（例えばサービスセン
ター）の通信装置へ新システムプログラムの再送要求を
出し、その要求に従って再送された新システムプログラ
ムを第１のＲＡＭ１に格納し、前記ステップＳ４からく
り返す。上記実施の形態では、上述したように第２のＲ
ＡＭ２ａがバッテリーによりバックアップされているの
で、更新中、つまり前記Ｓ４およびＳ５の期間中に電源
断などの異常が発生しても、第２のＲＡＭ２ａ内の旧シ
ステムプログラムはそのまま保存されるので破壊される
虞が無い。したがって、その後、電源が復旧すれば、こ
の通信装置は第２のＲＡＭ２ａに保存された旧システム
プログラムに従って立ち更新をやり直すことが可能とな
る。

【００１７】図４は本発明に係る通信装置の第２の実施
の形態を示すブロック構成図である。同図に示すバック
アップ電源１２付きＲＡＭ２ｂは、図５（ａ）に示すよ
うに、少なくとも新システムプログラムが格納される第
１の領域12と、旧システムプログラムがコピーされる第
２の領域13を備えている。また、図４に示すアドレス空
間制御部４は前記アドレス空間制御部４と同様に構成さ
れ、システムプログラム更新時に不揮発性メモリ３のア
ドレス空間とＲＡＭ２ｂの第２の領域13を交換する。な
お、第１の実施の形態の第１のＲＡＭ１の役割をバック
アップ電源１２でバックアップされたＲＡＭ２ｂの第１
の領域12が果たしているので、ＲＡＭはＲＡＭ２ｂのみ
でよい。その他の構成は第１の実施の形態と同じであ
る。動作フローは図２に示す第１の実施の形態と同じで
あるが、不揮発性メモリ３内の旧システムプログラムの
コピー（Ｓ２）はＲＡＭ２ｂの第２の領域に行われ、ア
ドレスデコーダ４ｂがチップセレクト線を切り換えるこ
とによるアドレス空間の交換（Ｓ３）は不揮発性メモリ
３のアドレス空間と上記第２の領域との間で行われる
（図５参照）。上記第２の実施の形態は、ＲＡＭを１個
しか備えない装置構成で第１の実施の形態と同様に機能
するので、低コスト化を図る上で都合がよい。

【００１８】図６は本発明に係る通信装置の第３の実施
の形態を示すブロック構成図である。同図に示すバック
アップ電源１２付きＲＡＭ２ｃは、図７（ａ）に示すよ
うに、少なくとも新システムプログラムが格納される第
１の領域12と、旧システムプログラムの一部がコピーさ
れる第２の領域14とを備えている。また、図６に示すア
ドレス空間制御部４は前記アドレス空間制御部４と同様
に構成され、システムプログラム更新時に不揮発性メモ
リ３のアドレス空間を任意の未使用アドレス空間に移
し、ＲＡＭ２ｃの第２の領域14のアドレス空間をそれま
での不揮発性メモリ３のアドレス空間に移す( 図７参
照) 。したがって第２の実施の形態と同様にこの実施の
形態でも、ＲＡＭはＲＡＭ２ｃのみでよい。また、その
他の構成は第１の実施の形態と同じである。この例に示
す通信装置の動作フローは図２に示す第１の実施の形態
と同じであるが、不揮発性メモリ３内の旧システムプロ
グラムのコピー（Ｓ２）は一部のみがバックアップ電源
１２によってバックアップされたＲＡＭ２ｃの第２の領
域14に行われる。なお、上記の一部のシステムプログラ
ムとは更新中に使用されるプログラムであり、例えば更
新プログラムや、上記更新プログラムで使用されるサブ
ルーチン、及び更新中に発生する可能性のある各種割り
込みに対応したプログラムなどであり、これらは不揮発
性メモリ３の連続する領域にまとめて記憶されている。

【００１９】また、アドレス空間の変更（Ｓ３）では図
７の例の場合、アドレスデコーダ４ｃは、メモリ管理ブ
ロック11内のフラグがリセット状態のとき、アドレス空
間F80000（ｈ）〜FFFFFF（ｈ）をデコードして不揮発性
メモリ３をチップセレクトし、フラグがセットされたと
き、アドレス空間100000（ｈ）〜17FFFF（ｈ）（図７ｂ
参照）をデコードして不揮発性メモリ３をチップセレク
トすると共に、その後フラグがリセットされたときには
アドレス空間FC0000（ｈ）〜FFFFFF（ｈ）（図７（ｂ）
参照）をデコードしてＲＡＭ２ｃの第２の領域14をアク
セスする。なお、上記のデコード、チップセレクト、領
域セレクト（アクセス）はアドレスデコーダ４ｃ及びメ
モリ管理ブロック11内の論理回路などによって実現され
る。

【００２０】すなわち、この第３の実施の形態では、シ
ステムプログラム更新の際、まず、ＣＰＵ５は不揮発性
メモリ３内の旧システムプログラムに含まれている更新
プログラムを起動させる（Ｓ１）。そして、起動された
更新プログラムに従って、受信した新システムプログラ
ムをＲＡＭ２ｃの第１の領域12内に格納し（Ｓ２）、次
いで上記更新プログラムに従って、不揮発性メモリ３内
の旧システムプログラムをＲＡＭ２ｃの第２の領域14に
コピーする（Ｓ２）。その後、メモリ管理ブロック11内
のフラグをセットすることにより、アドレスデーコーダ
４ａによりチップセレクト信号線を切り換えを行って、
不揮発性メモリ３のアドレス空間とＲＡＭ２ｃの第２の
第2 の領域14のアドレス空間とを交換する（Ｓ３）。こ
の結果、アドレス空間の割り付けは図７（ｂ）のように
なる。

【００２１】次に、ＣＰＵ５は、ＲＡＭ２ｃの第２の領
域14に記憶された更新プログラムに従って、新しいアド
レス空間に移された不揮発性メモリ３内の旧システムプ
ログラムを消去し、消去した領域にＲＡＭ２ｃの第１の
領域12内の新システムプログラムをコピーする（Ｓ
４）。そして、コピーが終了すると、ベリファイチェッ
クを行い（Ｓ５）、チェック結果がＯＫであれば（Ｓ６
でＹｅｓならば）、続いて、メモリ管理ブロック11内の
フラグをリセットする。すると、アドレスデーコーダ４
ａがチップセレクト信号線を切り換え、不揮発性メモリ
３とＲＡＭ２ｃの第２の領域14のアドレス空間を元の状
態、つまり図７（ａ）の状態に戻す（Ｓ７）。

【００２２】このようにして、不揮発性メモリ３内のシ
ステムプログラムの更新が終了すれば、不揮発性メモリ
３内には新システムプログラムが格納されたことにな
る。したがって、この状態でシステムリセットを行うと
（Ｓ８）、この通信装置は新システムプログラムに従っ
て立ち上がり、それ以後の動作が実行される。上記のよ
うに第３の実施の形態では、旧システムプログラムの一
部のみＲＡＭにコピーしてシステムプログラムの更新処
理を行えるようにしたことで、第２の実施の形態よりも
ＲＡＭの容量を少なくすることができ、さらなる低コス
ト化が可能となる。以上、説明した実施の形態では、全
てバックアップ付きＲＡＭ、およびアドレス空間を変え
るアドレス空間制御部を備えた場合を示したが、本発明
の実施に際しては、この例に限定する必要はなく、例え
ばアドレス空間を変えるアドレス空間制御部について
は、バックアップ機能を備えない構成も可能である。つ
まり、バックアップ付きＲＡＭを備え、システムプログ
ラム更新時には、それまでと同一のアドレス空間を有す
るバックアップ付きＲＡＭに旧システムプログラムを移
すように構成してもよい。但しその場合、前記のよう
に、更新プログラムで使用されるサブルーチンや割込み
に対応したプログラムも上記アドレス空間のバックアッ
プ付きＲＡＭ上でプログラムのフェッチができるように
考慮する必要がある。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
第１に、システムプログラムの更新時に電源が切断され
ても旧システムプログラムは破壊されないので、電源の
再投入により復旧が可能になる。第２に、システムプロ
グラム更新中も、システムプログラムのフェッチ（取り
込み）はそれまで通りのアドレス空間から行われるの
で、更新中に実行されるサブルーチンコールや割込み処
理プログラムをフェッチする際のアドレッシングが極め
て容易になり、しかも高信頼性で実現される。第３に、
ＲＡＭをバックアップ付きＲＡＭのみで構成する方法で
は上記の効果に加えて低コスト化も可能であり、更に、
旧システムプログラムの一部だけをコピーする構成で
は、ＲＡＭ容量をより一層少なくし得るので、さらなる
低コスト化が可能である。

【図面の簡単な説明】

【図１】（ａ）は本発明に係る通信装置の第１の実施の
形態を示すブロック構成図、（ｂ）及び（ｃ）は（ａ）
に示す通信装置の要部の動作説明図。

【図２】本発明の第１の実施の形態の動作例を示すフロ
ー図。

【図３】本発明の第１の実施の形態を説明するためのメ
モリ領域構成図であって、（ａ）は更新前、（ｂ）は更
新後のメモリ領域構成図。

【図４】本発明に係る通信装置の第２の実施の形態を示
すブロック構成図。

【図５】本発明の第２の実施の形態を説明するためのメ
モリ領域構成図であって、（ａ）は更新前、（ｂ）は更
新後のメモリ領域構成図。

【図６】本発明に係る通信装置の第３の実施の形態を示
すブロック構成図。

【図７】本発明の第３の実施の形態を説明するメモリ領
域構成図であって、（ａ）は更新前、（ｂ）は更新後の
メモリ領域構成図。

【符号の説明】

１…第１のＲＡＭ、２ａ、２ｂ、２ｃ…バックアップ付
きＲＡＭ（第２のＲＡＭ）、３…不揮発性メモリ、４…
アドレス空間制御部、４ａ、４ｂ、４ｃ…アドレスデコ
ーダ、５…ＣＰＵ、11…メモリ管理ブロック、12…バッ
クアップ電源。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/00 １０６Ｈ０４Ｌ 13/00 ３１７

Claims

【特許請求の範囲】

【請求項１】旧システムプログラムを受信した新シス
テムプログラムに更新する機能を持った通信装置におい
て、システムプログラムを記憶しておく不揮発性メモリ
と、更新時に一時的に旧システムプログラムを記憶し、
且つ、電源断時にバッテリにより電源供給が可能なバッ
クアップ機能付きＲＡＭとを備え、上記バックアップ付
きＲＡＭ内に記憶した旧システムプログラムに基づいて
受信した新システムプログラムを上記不揮発メモリに記
憶するように構成にしたことを特徴とする通信装置。
【請求項２】請求項１の通信装置において、更新時に
上記不揮発性メモリのアドレス空間とバックアップ付き
ＲＡＭのアドレス空間とを互いに交換するアドレス空間
制御部を備えたことを特徴とする通信装置。
【請求項３】請求項１の通信装置において、上記バッ
クアップ機能付きＲＡＭは少なくとも新システムプログ
ラムを記憶させる第１の領域と、旧システムプログラム
を記憶させる第２の領域とを有し、且つ、更新時に不揮
発性メモリのアドレス空間と上記バックアップ機能付き
ＲＡＭの第２の領域のアドレス空間とを互いに交換する
アドレス空間制御部を備えたことを特徴とする通信装
置。
【請求項４】請求項１の通信装置において、上記バッ
クアップ機能付きＲＡＭは少なくとも新システムプログ
ラムを記憶させる第１の領域と旧システムプログラムの
うち更新中に使用されるプログラムのみを記憶する第２
の領域とを有し、且つ、更新時に上記バックアップ付き
ＲＡＭの第２の領域のアドレス空間を不揮発性メモリの
所定のアドレス空間に移転すると共に上記不揮発性メモ
リのアドレス空間を任意の未使用アドレス空間に移転す
るアドレス空間制御部を備えたことを特徴とする通信装
置。