JPH09237972A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH09237972A JPH09237972A JP8042523A JP4252396A JPH09237972A JP H09237972 A JPH09237972 A JP H09237972A JP 8042523 A JP8042523 A JP 8042523A JP 4252396 A JP4252396 A JP 4252396A JP H09237972 A JPH09237972 A JP H09237972A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- thermal expansion
- wiring board
- coefficient
- outermost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】従来、有機樹脂と無機質フィラーとの複合材料
からなる絶縁層を有する配線基板では、絶縁層と半導体
素子との熱膨張係数が大きく異なり、半導体素子の搭載
状態が劣化する等、耐久性に欠ける等の問題があった。 【解決手段】無機質フィラーと有機樹脂とを均一に混合
した複合材料よりなる絶縁層2と低抵抗金属からなる導
体回路3とが多層に積層されてなる多層配線基板1であ
って、最外層の絶縁層4の熱膨張係数を内部の絶縁層5
の熱膨張係数よりも小さくする。例えば、最外層の絶縁
層4中の低熱膨張の無機質フィラー含有量を内部の絶縁
層5中のそれよりも多くし、望ましくは、最外層の室温
〜250℃における熱膨張係数を10〜60×10-6/
℃、内部の絶縁層を30〜100×10-6/℃に制御
し、また、最外層の絶縁層4の上面に半導体素子を搭載
させる。
からなる絶縁層を有する配線基板では、絶縁層と半導体
素子との熱膨張係数が大きく異なり、半導体素子の搭載
状態が劣化する等、耐久性に欠ける等の問題があった。 【解決手段】無機質フィラーと有機樹脂とを均一に混合
した複合材料よりなる絶縁層2と低抵抗金属からなる導
体回路3とが多層に積層されてなる多層配線基板1であ
って、最外層の絶縁層4の熱膨張係数を内部の絶縁層5
の熱膨張係数よりも小さくする。例えば、最外層の絶縁
層4中の低熱膨張の無機質フィラー含有量を内部の絶縁
層5中のそれよりも多くし、望ましくは、最外層の室温
〜250℃における熱膨張係数を10〜60×10-6/
℃、内部の絶縁層を30〜100×10-6/℃に制御
し、また、最外層の絶縁層4の上面に半導体素子を搭載
させる。
Description
【0001】
【発明の属する技術分野】本発明は、絶縁層が無機質フ
ィラーと有機樹脂との複合材料からなり、半導体用パッ
ケージや混成集積回路基板等に用いられる多層配線基板
に関するものである。
ィラーと有機樹脂との複合材料からなり、半導体用パッ
ケージや混成集積回路基板等に用いられる多層配線基板
に関するものである。
【0002】
【従来技術】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用される配線基板として、比
較的高密度の配線が可能な多層セラミック配線基板が多
用されている。この多層セラミック配線基板は、アルミ
ナなどの絶縁基板と、その表面に形成されたWやMo等
の高融点金属からなる配線導体とから構成されるもの
で、この絶縁基板の一部に凹部が形成され、この凹部内
に半導体素子が収納され、蓋体によって凹部を気密に封
止されるものである。
を収納するパッケージに使用される配線基板として、比
較的高密度の配線が可能な多層セラミック配線基板が多
用されている。この多層セラミック配線基板は、アルミ
ナなどの絶縁基板と、その表面に形成されたWやMo等
の高融点金属からなる配線導体とから構成されるもの
で、この絶縁基板の一部に凹部が形成され、この凹部内
に半導体素子が収納され、蓋体によって凹部を気密に封
止されるものである。
【0003】ところが、このような多層セラミック配線
基板を構成するセラミックスは、硬くて脆い性質を有す
ることから、製造工程または搬送工程において、セラミ
ックスの欠けや割れ等が発生しやすく、半導体素子の気
密封止性が損なわれることがあるために歩留りが低い等
の問題があった。
基板を構成するセラミックスは、硬くて脆い性質を有す
ることから、製造工程または搬送工程において、セラミ
ックスの欠けや割れ等が発生しやすく、半導体素子の気
密封止性が損なわれることがあるために歩留りが低い等
の問題があった。
【0004】また、多層セラミック配線基板において
は、焼結前のグリーンシートにメタライズインクを印刷
して、印刷後のシートを積層して焼結させて製造される
が、その製造工程において、高温での焼成により焼成収
縮が生じるために、得られる基板に反り等の変形や寸法
のばらつき等が発生しやすいという問題があり、回路基
板の超高密度化やフリップチップ等のような基板の平坦
度の厳しい要求に対して、十分に対応できないという問
題があった。
は、焼結前のグリーンシートにメタライズインクを印刷
して、印刷後のシートを積層して焼結させて製造される
が、その製造工程において、高温での焼成により焼成収
縮が生じるために、得られる基板に反り等の変形や寸法
のばらつき等が発生しやすいという問題があり、回路基
板の超高密度化やフリップチップ等のような基板の平坦
度の厳しい要求に対して、十分に対応できないという問
題があった。
【0005】そこで、最近では、プリント基板では銅箔
を接着した基板表面にエッチング法により微細な回路を
形成し、しかるのちにこの基板を積層して多層化した基
板も提案されている。また、このようなプリント基板に
おいては、その強度を高めるために、有機樹脂に対し
て、球状あるいは繊維状の無機質フィラーを分散させた
基板も提案されており、これらの複合材料からなる絶縁
基板上に多数の半導体素子を搭載したマルチチップモジ
ュール(MCM)等への適用も検討されている。
を接着した基板表面にエッチング法により微細な回路を
形成し、しかるのちにこの基板を積層して多層化した基
板も提案されている。また、このようなプリント基板に
おいては、その強度を高めるために、有機樹脂に対し
て、球状あるいは繊維状の無機質フィラーを分散させた
基板も提案されており、これらの複合材料からなる絶縁
基板上に多数の半導体素子を搭載したマルチチップモジ
ュール(MCM)等への適用も検討されている。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな有機樹脂と無機質フィラーとの複合材料からなる絶
縁基板によれば、複合材料の一成分である有機樹脂の熱
膨張係数が約100×10-6/℃であるのに対して、絶
縁基板上に搭載される半導体素子の熱膨張係数は2.5
×10-6/℃と大きく異なる。そのために、半導体素子
を搭載した基板に対して、繰り返し熱履歴が負荷される
と、半導体素子と基板との間に発生する応力によって、
半導体素子の搭載状態が劣化し、長期安定性に欠ける等
の問題があった。
うな有機樹脂と無機質フィラーとの複合材料からなる絶
縁基板によれば、複合材料の一成分である有機樹脂の熱
膨張係数が約100×10-6/℃であるのに対して、絶
縁基板上に搭載される半導体素子の熱膨張係数は2.5
×10-6/℃と大きく異なる。そのために、半導体素子
を搭載した基板に対して、繰り返し熱履歴が負荷される
と、半導体素子と基板との間に発生する応力によって、
半導体素子の搭載状態が劣化し、長期安定性に欠ける等
の問題があった。
【0007】また、絶縁基板の熱膨張係数を半導体素子
に整合することも考えられるが、絶縁基板としての性能
上、電気絶縁性、誘電率、誘電損失あるいは強度などの
特性や、内部に配設された導体回路やスルーホール等と
の熱膨張のマッチングなどの特性を満足させることも必
要であり、最近ではコンデンサやフィルターとしての機
能を内蔵させる場合もあり、これら絶縁基板として要求
される種々の特性を満足しつつ熱膨張係数を半導体素子
に整合するのは、材料設計上も非常に難しい問題であっ
た。
に整合することも考えられるが、絶縁基板としての性能
上、電気絶縁性、誘電率、誘電損失あるいは強度などの
特性や、内部に配設された導体回路やスルーホール等と
の熱膨張のマッチングなどの特性を満足させることも必
要であり、最近ではコンデンサやフィルターとしての機
能を内蔵させる場合もあり、これら絶縁基板として要求
される種々の特性を満足しつつ熱膨張係数を半導体素子
に整合するのは、材料設計上も非常に難しい問題であっ
た。
【0008】
【課題を解決するための手段】本発明者らは、上記のよ
うな問題点について鋭意検討した結果、無機質フィラー
と有機樹脂との複合材料からなる絶縁層と、導体回路と
が多層に積層された多層配線基板において、その最外層
のみを低熱膨張化させることにより、配線基板の絶縁層
としての種々の要求特性を満足しつつ、半導体素子との
熱膨張特性の整合を図ることができることを知見し本発
明に至った。
うな問題点について鋭意検討した結果、無機質フィラー
と有機樹脂との複合材料からなる絶縁層と、導体回路と
が多層に積層された多層配線基板において、その最外層
のみを低熱膨張化させることにより、配線基板の絶縁層
としての種々の要求特性を満足しつつ、半導体素子との
熱膨張特性の整合を図ることができることを知見し本発
明に至った。
【0009】即ち、本発明の多層配線基板は、無機質フ
ィラーと有機樹脂とを均一に混合した複合材料よりなる
絶縁層と低抵抗金属からなる導体回路とが多層に積層さ
れてなる多層配線基板であって、最外層の絶縁層の熱膨
張係数が内部の絶縁層の熱膨張係数よりも小さいことを
特徴とするものであり、具体的には、前記絶縁層中に低
熱膨張の無機質フィラーを含み、前記最外層の絶縁層中
の前記低熱膨張の無機質フィラー含有量が、前記内部の
絶縁層中のそれよりも多いものである。また、前記低熱
膨張の無機質フィラーが、Siを含む酸化物からなるこ
とが望ましい。
ィラーと有機樹脂とを均一に混合した複合材料よりなる
絶縁層と低抵抗金属からなる導体回路とが多層に積層さ
れてなる多層配線基板であって、最外層の絶縁層の熱膨
張係数が内部の絶縁層の熱膨張係数よりも小さいことを
特徴とするものであり、具体的には、前記絶縁層中に低
熱膨張の無機質フィラーを含み、前記最外層の絶縁層中
の前記低熱膨張の無機質フィラー含有量が、前記内部の
絶縁層中のそれよりも多いものである。また、前記低熱
膨張の無機質フィラーが、Siを含む酸化物からなるこ
とが望ましい。
【0010】さらに、室温から250℃における熱膨張
係数が前記最外層の絶縁層が10〜60×10-6/℃で
あり、前記内部の絶縁層が30〜100×10-6/℃で
あり、前記最外層の絶縁層の上面に半導体素子が搭載さ
れることを特徴とするものである。
係数が前記最外層の絶縁層が10〜60×10-6/℃で
あり、前記内部の絶縁層が30〜100×10-6/℃で
あり、前記最外層の絶縁層の上面に半導体素子が搭載さ
れることを特徴とするものである。
【0011】
【作用】本発明の高密度多層配線基板は、フィラーと樹
脂とを均一に混合した複合材料よりなる基板表面に、
銅、アルミニウム等低抵抗金属よりなる回路を印刷等の
方法で形成した回路基板を積層し、最外層に内部の絶縁
層よりも低膨張係数の絶縁層を積層することにより、絶
縁基板としての電気的特性や内部導体回路等とのマッチ
ングを図るために高熱膨張の絶縁基板を用いた場合にお
いても、半導体素子との熱膨張係数の整合を行うことが
できるために、過酷な熱サイクルが付与された場合にお
いても半導体素子と配線基板との間に発生する応力によ
って、半導体素子の搭載状態が劣化することがなく長期
安定性が得られる。
脂とを均一に混合した複合材料よりなる基板表面に、
銅、アルミニウム等低抵抗金属よりなる回路を印刷等の
方法で形成した回路基板を積層し、最外層に内部の絶縁
層よりも低膨張係数の絶縁層を積層することにより、絶
縁基板としての電気的特性や内部導体回路等とのマッチ
ングを図るために高熱膨張の絶縁基板を用いた場合にお
いても、半導体素子との熱膨張係数の整合を行うことが
できるために、過酷な熱サイクルが付与された場合にお
いても半導体素子と配線基板との間に発生する応力によ
って、半導体素子の搭載状態が劣化することがなく長期
安定性が得られる。
【0012】これにより、多層配線基板における回路の
超微細化、精密化の要求に応えつつ、過酷な条件で使用
されるような携帯情報端末等の小型情報機器の基板やメ
モリーカード等小型薄膜基板等としてその信頼性を高め
ることができる。
超微細化、精密化の要求に応えつつ、過酷な条件で使用
されるような携帯情報端末等の小型情報機器の基板やメ
モリーカード等小型薄膜基板等としてその信頼性を高め
ることができる。
【0013】
【発明の実施の形態】本発明の多層配線基板の概略図を
図1に示した。本発明の多層配線基板1は、複数の絶縁
層2と、導体回路3をと具備し、導体回路3は、絶縁層
2間、または絶縁層2の表面に形成されている。
図1に示した。本発明の多層配線基板1は、複数の絶縁
層2と、導体回路3をと具備し、導体回路3は、絶縁層
2間、または絶縁層2の表面に形成されている。
【0014】本発明によれば、上記絶縁層は、無機質フ
ィラーと有機樹脂との複合材料からなり、無機質フィラ
ーは、は有機樹脂中に50〜80体積%の割合で均一に
分散されたものである。
ィラーと有機樹脂との複合材料からなり、無機質フィラ
ーは、は有機樹脂中に50〜80体積%の割合で均一に
分散されたものである。
【0015】この複合材料を構成する無機質フィラーと
しては、SiO2 、Al2 O3 、ZrO2 、TiO2 、
AlN、SiC、BaTiO3 、SrTiO3 、ゼオラ
イト、CaTiO3 、ほう酸アルミニウム等の公知の材
料が使用できる。フィラーの形状は平均粒径が20μm
以下、特に10μm以下、最適には7μm以下の略球形
状の粉末の他、平均アスペクト比が2以上、特に5以上
の繊維状のものや、織布物も使用できる。
しては、SiO2 、Al2 O3 、ZrO2 、TiO2 、
AlN、SiC、BaTiO3 、SrTiO3 、ゼオラ
イト、CaTiO3 、ほう酸アルミニウム等の公知の材
料が使用できる。フィラーの形状は平均粒径が20μm
以下、特に10μm以下、最適には7μm以下の略球形
状の粉末の他、平均アスペクト比が2以上、特に5以上
の繊維状のものや、織布物も使用できる。
【0016】一方、無機質フィラーが分散される有機樹
脂としては、PPE(ポリフェニレンエーテル)、BT
レジン(ビスマレイミドトリアジン)、エポキシ樹脂、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂等の樹脂
からなり、とりわけ原料として室温で液体の熱硬化性樹
脂であることが望ましい。
脂としては、PPE(ポリフェニレンエーテル)、BT
レジン(ビスマレイミドトリアジン)、エポキシ樹脂、
ポリイミド樹脂、フッ素樹脂、フェノール樹脂等の樹脂
からなり、とりわけ原料として室温で液体の熱硬化性樹
脂であることが望ましい。
【0017】本発明によれば、上記の配線基板におい
て、最外層の絶縁層4の熱膨張係数が、内部の絶縁層5
の熱膨張係数よりも小さいことが大きな特徴である。最
外層の絶縁層も無機質フィラーと有機樹脂との複合材料
から構成されるものであるが、熱膨張係数を小さくする
ためには、内部の絶縁層中の無機質フィラーよりも比較
的熱膨張係数の小さい無機質フィラーを含有させたり、
内部および最外層ともに同様のフィラーを用いた場合、
熱膨張係数の小さいフィラーの量を内部の絶縁層よりも
最外層の絶縁層における含有量を多くすればよい。
て、最外層の絶縁層4の熱膨張係数が、内部の絶縁層5
の熱膨張係数よりも小さいことが大きな特徴である。最
外層の絶縁層も無機質フィラーと有機樹脂との複合材料
から構成されるものであるが、熱膨張係数を小さくする
ためには、内部の絶縁層中の無機質フィラーよりも比較
的熱膨張係数の小さい無機質フィラーを含有させたり、
内部および最外層ともに同様のフィラーを用いた場合、
熱膨張係数の小さいフィラーの量を内部の絶縁層よりも
最外層の絶縁層における含有量を多くすればよい。
【0018】このような比較的熱膨張係数の小さいフィ
ラーとしては、溶融SiO2 、SiC、Si3 N4 が挙
げられ、これらの中でもSiO2 が最も効果的である。
このようなフィラーを用いて、そのフィラーの含有量を
制御することにより、最外層の絶縁層の熱膨張係数を半
導体素子の熱膨張係数により近似させることができる。
ラーとしては、溶融SiO2 、SiC、Si3 N4 が挙
げられ、これらの中でもSiO2 が最も効果的である。
このようなフィラーを用いて、そのフィラーの含有量を
制御することにより、最外層の絶縁層の熱膨張係数を半
導体素子の熱膨張係数により近似させることができる。
【0019】具体的には、最外層の室温〜250℃にお
ける熱膨張係数は10〜60×10-6/℃、特に10〜
40×10-6/℃、前記内部の絶縁層が30〜100×
10-6/℃であることが好適である。
ける熱膨張係数は10〜60×10-6/℃、特に10〜
40×10-6/℃、前記内部の絶縁層が30〜100×
10-6/℃であることが好適である。
【0020】なお、熱膨張係数の小さい絶縁層は、最外
層として、最上面のみでは、熱膨張差により配線基板が
変形する場合があるため、配線基板の最上面と最下面の
両側に形成することが望ましい。そして、これら最外層
の絶縁層の表面、または別途低熱膨張のポリイミド等か
らなる配線層を介して半導体素子6を搭載させることに
より、信頼性の高い配線基板を提供できる。
層として、最上面のみでは、熱膨張差により配線基板が
変形する場合があるため、配線基板の最上面と最下面の
両側に形成することが望ましい。そして、これら最外層
の絶縁層の表面、または別途低熱膨張のポリイミド等か
らなる配線層を介して半導体素子6を搭載させることに
より、信頼性の高い配線基板を提供できる。
【0021】また、本発明において、導体回路として
は、銅、アルミニウム、金、銀等からなることが望まし
い。また、回路の必要に応じて、Ni−Cr等の高抵抗
の金属を用いる場合もある。
は、銅、アルミニウム、金、銀等からなることが望まし
い。また、回路の必要に応じて、Ni−Cr等の高抵抗
の金属を用いる場合もある。
【0022】次ぎに、上記の配線基板を作製するには、
まず、絶縁層として、無機質フィラー粉末と粉末または
液状の有機樹脂とを混練機等の手段によって十分に混合
し、これをドクターブレード法等によってシート状に成
形した後、有機樹脂を半硬化させる。半硬化には、有機
樹脂は熱可塑性樹脂の場合には、加熱下で混合したもの
を冷却し、熱硬化性樹脂の場合には、完全固化するに十
分な温度よりもやや低い温度に加熱すればよい。
まず、絶縁層として、無機質フィラー粉末と粉末または
液状の有機樹脂とを混練機等の手段によって十分に混合
し、これをドクターブレード法等によってシート状に成
形した後、有機樹脂を半硬化させる。半硬化には、有機
樹脂は熱可塑性樹脂の場合には、加熱下で混合したもの
を冷却し、熱硬化性樹脂の場合には、完全固化するに十
分な温度よりもやや低い温度に加熱すればよい。
【0023】そして、この絶縁層の表面に導体回路を形
成する。導体回路の形成には、銅等の金属箔を絶縁層に
接着剤で張りつけた後に、回路パターンのレジストを形
成して酸等によって不要な部分の金属をエッチング除去
するか、予め打ち抜きした金属箔を張りつける。他の方
法としては、絶縁層の表面に導体ペーストを回路パター
ンにスクリーン印刷や、フォトレジスト法等によって形
成した後、乾燥して加圧し、絶縁層に密着させることで
形成できる。
成する。導体回路の形成には、銅等の金属箔を絶縁層に
接着剤で張りつけた後に、回路パターンのレジストを形
成して酸等によって不要な部分の金属をエッチング除去
するか、予め打ち抜きした金属箔を張りつける。他の方
法としては、絶縁層の表面に導体ペーストを回路パター
ンにスクリーン印刷や、フォトレジスト法等によって形
成した後、乾燥して加圧し、絶縁層に密着させることで
形成できる。
【0024】次に、導体回路を形成した絶縁層を所望に
よっては、打ち抜き法はレーザー加工によりビアホール
を形成して導体を充填後に、複数の絶縁層を積層して、
絶縁層の有機樹脂が完全に硬化させる。
よっては、打ち抜き法はレーザー加工によりビアホール
を形成して導体を充填後に、複数の絶縁層を積層して、
絶縁層の有機樹脂が完全に硬化させる。
【0025】本発明では、上記の積層工程において、多
層基板の最外層に、熱膨張係数が内部の絶縁層の熱膨張
係数よりも小さい絶縁層を積層する。この熱膨張係数の
小さい絶縁層は、前述した通り、内部の絶縁層中の無機
質フィラーよりも比較的熱膨張係数の小さい無機質フィ
ラーを含有するか、または、内部および最外層ともに同
様のフィラーを用いた場合、熱膨張係数の小さいフィラ
ーの量を内部の絶縁層よりも最外層の絶縁層における含
有量の多い絶縁層を作製して、これを積層すればよい。
層基板の最外層に、熱膨張係数が内部の絶縁層の熱膨張
係数よりも小さい絶縁層を積層する。この熱膨張係数の
小さい絶縁層は、前述した通り、内部の絶縁層中の無機
質フィラーよりも比較的熱膨張係数の小さい無機質フィ
ラーを含有するか、または、内部および最外層ともに同
様のフィラーを用いた場合、熱膨張係数の小さいフィラ
ーの量を内部の絶縁層よりも最外層の絶縁層における含
有量の多い絶縁層を作製して、これを積層すればよい。
【0026】
【実施例】無機質フィラーとして、平均粒径が5μmの
SiO2 粉末、平均アスペクト比20、短径10μmの
SiO2 ガラスファイバー、平均粒径が3μmのBaT
iO3 粉末を用い、有機樹脂として、BTレジン(ビス
マレイミドトリアジン)、エポキシ樹脂、フェノール樹
脂、PPE(ポリフェニレンエーテル)、液晶ポリマー
(液晶性芳香族ポリエステル)、ポリイミド樹脂を用い
て、これらを内部絶縁層用、最外層絶縁層用として表1
の比率で混合してスラリーを調製した。そして、ポリエ
チレンテレフタレート(PET)樹脂からなる転写シー
ト表面に形成された厚さ12μmの銅箔に対して、予め
エッチングによって銅配線パターンを形成し、そのパタ
ーンに上記のスラリーを流し加熱して半硬化させた後、
上記転写シートを剥がして回路パターンが形成された絶
縁層を形成した。
SiO2 粉末、平均アスペクト比20、短径10μmの
SiO2 ガラスファイバー、平均粒径が3μmのBaT
iO3 粉末を用い、有機樹脂として、BTレジン(ビス
マレイミドトリアジン)、エポキシ樹脂、フェノール樹
脂、PPE(ポリフェニレンエーテル)、液晶ポリマー
(液晶性芳香族ポリエステル)、ポリイミド樹脂を用い
て、これらを内部絶縁層用、最外層絶縁層用として表1
の比率で混合してスラリーを調製した。そして、ポリエ
チレンテレフタレート(PET)樹脂からなる転写シー
ト表面に形成された厚さ12μmの銅箔に対して、予め
エッチングによって銅配線パターンを形成し、そのパタ
ーンに上記のスラリーを流し加熱して半硬化させた後、
上記転写シートを剥がして回路パターンが形成された絶
縁層を形成した。
【0027】また、無機質フィラーとして、ガラスクロ
スを用いたものは、有機樹脂に溶剤を混合して、この混
合液をガラスクロスに含浸させた。そして、有機樹脂が
含浸されたガラス含有クロスを上記銅配線パターンに乗
せて加熱により半硬化させた後、転写シートを剥がして
パターンを転写させた。
スを用いたものは、有機樹脂に溶剤を混合して、この混
合液をガラスクロスに含浸させた。そして、有機樹脂が
含浸されたガラス含有クロスを上記銅配線パターンに乗
せて加熱により半硬化させた後、転写シートを剥がして
パターンを転写させた。
【0028】このようにして作製した内部絶縁層を5層
積層して、さらに最上層および最下層に最外層絶縁層を
積層した後、これを再度加熱して完全硬化させて多層配
線基板を作製した。
積層して、さらに最上層および最下層に最外層絶縁層を
積層した後、これを再度加熱して完全硬化させて多層配
線基板を作製した。
【0029】なお、最外層および内部層の室温〜250
℃における熱膨張係数を測定し、表1に示した。また、
得られた基板に対しては、半導体素子をダイボンディン
グペーストにより最外層の表面に接着した後、−40℃
から125℃の繰り返し温度サイクルを付与し、100
サイクル処理後の基板の状態を観察して、半導体素子の
搭載状態が劣化したものや、配線の抵抗に変化が見られ
たものの不良品の個数を表1に示した。
℃における熱膨張係数を測定し、表1に示した。また、
得られた基板に対しては、半導体素子をダイボンディン
グペーストにより最外層の表面に接着した後、−40℃
から125℃の繰り返し温度サイクルを付与し、100
サイクル処理後の基板の状態を観察して、半導体素子の
搭載状態が劣化したものや、配線の抵抗に変化が見られ
たものの不良品の個数を表1に示した。
【0030】
【表1】
【0031】表1の試料No.1と試料No.2、試料No.
3と試料No.4、試料No.5と試料No.6、試料No.7
〜10、試料No.11と試料No.12、試料No.13と
試料No.14の比較から明らかなように、最外層に低熱
膨張係数の絶縁層を積層した本発明品では、同一材質に
より形成した試料No.1、3、5、7、11、13に対
して、いずれも熱サイクル試験後の不良率が低下し信頼
性の高い配線基板を作製することができた。また、試料
No.15〜20に示されるように、あらゆる材質の組み
合わせも可能であり、これにより信頼性の高い基板を作
製できる。
3と試料No.4、試料No.5と試料No.6、試料No.7
〜10、試料No.11と試料No.12、試料No.13と
試料No.14の比較から明らかなように、最外層に低熱
膨張係数の絶縁層を積層した本発明品では、同一材質に
より形成した試料No.1、3、5、7、11、13に対
して、いずれも熱サイクル試験後の不良率が低下し信頼
性の高い配線基板を作製することができた。また、試料
No.15〜20に示されるように、あらゆる材質の組み
合わせも可能であり、これにより信頼性の高い基板を作
製できる。
【0032】
【発明の効果】以上詳述した通り、本発明の高密度多層
配線基板は、配線基板の最外層に内部の絶縁層よりも低
膨張係数の絶縁層を積層することにより、高熱膨張の絶
縁層を用いた場合においても、半導体素子との熱膨張係
数の整合を行うことができるために、半導体素子を搭載
するパッケージなどの配線基板として、回路の超微細
化、精密化の要求に応えつつ、耐久性を有するものであ
り、過酷な条件下で用いられる携帯情報端末等の小型情
報機器の基板やメモリーカード等小型基板として最適な
特性を発揮することができる。
配線基板は、配線基板の最外層に内部の絶縁層よりも低
膨張係数の絶縁層を積層することにより、高熱膨張の絶
縁層を用いた場合においても、半導体素子との熱膨張係
数の整合を行うことができるために、半導体素子を搭載
するパッケージなどの配線基板として、回路の超微細
化、精密化の要求に応えつつ、耐久性を有するものであ
り、過酷な条件下で用いられる携帯情報端末等の小型情
報機器の基板やメモリーカード等小型基板として最適な
特性を発揮することができる。
【図1】本発明の多層配線基板の概略図である。
1 多層配線基板 2 絶縁層 3 導体回路 4 最外層の絶縁層 5 内部の絶縁層 6 半導体素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笹森 理一 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内
Claims (5)
- 【請求項1】無機質フィラーと有機樹脂との複合材料か
らなる絶縁層と、低抵抗金属からなる導体回路とが多層
に積層された多層配線基板であって、最外層の絶縁層の
熱膨張係数が内部の絶縁層の熱膨張係数よりも小さいこ
とを特徴とする多層配線基板。 - 【請求項2】前記絶縁層中に低熱膨張の無機質フィラー
を含み、前記最外層の絶縁層中の前記低熱膨張の無機質
フィラー含有量が、前記内部の絶縁層中のそれよりも多
いことを特徴とする請求項1記載の多層配線基板。 - 【請求項3】前記低熱膨張の無機質フィラーが、Siを
含む酸化物からなる請求項2記載の多層配線基板。 - 【請求項4】室温〜250℃における熱膨張係数が前記
最外層の絶縁層が10〜60×10-6/℃、前記内部の
絶縁層が30〜100×10-6/℃である請求項1乃至
請求項3のうちのいずれか1つの多層配線基板。 - 【請求項5】前記最外層の絶縁層の上面に半導体素子が
搭載される請求項1乃至請求項4のうちのいずれか1つ
の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042523A JPH09237972A (ja) | 1996-02-29 | 1996-02-29 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042523A JPH09237972A (ja) | 1996-02-29 | 1996-02-29 | 多層配線基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003386943A Division JP2004140385A (ja) | 2003-11-17 | 2003-11-17 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237972A true JPH09237972A (ja) | 1997-09-09 |
Family
ID=12638450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8042523A Pending JPH09237972A (ja) | 1996-02-29 | 1996-02-29 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237972A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023253A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2003023251A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2003023252A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| US7883765B2 (en) | 2006-06-02 | 2011-02-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate, method for producing same, and electronic component |
| JP2011114121A (ja) * | 2009-11-26 | 2011-06-09 | Kyocera Corp | 配線基板 |
| US8030579B2 (en) | 2001-03-14 | 2011-10-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2013021374A (ja) * | 2012-10-29 | 2013-01-31 | Ibiden Co Ltd | 多層プリント配線板 |
| US9232642B2 (en) | 2012-07-20 | 2016-01-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package |
-
1996
- 1996-02-29 JP JP8042523A patent/JPH09237972A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030579B2 (en) | 2001-03-14 | 2011-10-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US8324512B2 (en) | 2001-03-14 | 2012-12-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US9040843B2 (en) | 2001-03-14 | 2015-05-26 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2003023253A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2003023251A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2003023252A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| US7883765B2 (en) | 2006-06-02 | 2011-02-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate, method for producing same, and electronic component |
| JP2011114121A (ja) * | 2009-11-26 | 2011-06-09 | Kyocera Corp | 配線基板 |
| US9232642B2 (en) | 2012-07-20 | 2016-01-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package |
| JP2013021374A (ja) * | 2012-10-29 | 2013-01-31 | Ibiden Co Ltd | 多層プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4409209B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP3547423B2 (ja) | 部品内蔵モジュール及びその製造方法 | |
| KR100755088B1 (ko) | 다층 기판 및 그 제조방법 | |
| US7140104B2 (en) | Method of producing circuit component built-in module with embedded circuit component | |
| US7656644B2 (en) | iTFC with optimized C(T) | |
| WO1992018213A1 (en) | High dielectric constant flexible ceramic composite | |
| JP3537620B2 (ja) | 多層配線基板 | |
| JPH09237972A (ja) | 多層配線基板 | |
| CN1953169A (zh) | 电源芯线器件及其制造方法 | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| JP2004140385A (ja) | 多層配線基板 | |
| JPH09237973A (ja) | 多層配線基板 | |
| JPH09293968A (ja) | 多層配線基板およびその製造方法 | |
| JPH10190241A (ja) | 多層配線基板 | |
| JP3085649B2 (ja) | 転写シート及びそれを用いた配線基板の製造方法 | |
| JP3199661B2 (ja) | 多層配線基板 | |
| JP4496858B2 (ja) | 電子部品及び多層基板 | |
| JP3232002B2 (ja) | 配線基板 | |
| JP2003040670A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP2004134421A (ja) | コンデンサ内蔵配線基板及びその製造方法 | |
| JP3145621B2 (ja) | 配線基板及びその製造方法 | |
| JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
| JP2004172342A (ja) | セラミック積層基板の製造方法 | |
| JP3297576B2 (ja) | 配線基板及びその製造方法 | |
| JP3323060B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040818 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041008 |