JPH09245689A - 電界放出型冷陰極を用いた画像表示装置 - Google Patents
電界放出型冷陰極を用いた画像表示装置Info
- Publication number
- JPH09245689A JPH09245689A JP5602996A JP5602996A JPH09245689A JP H09245689 A JPH09245689 A JP H09245689A JP 5602996 A JP5602996 A JP 5602996A JP 5602996 A JP5602996 A JP 5602996A JP H09245689 A JPH09245689 A JP H09245689A
- Authority
- JP
- Japan
- Prior art keywords
- line
- cathode
- display device
- image display
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】
【課題】電界放出型冷陰極を用いた画像表示装置におい
て電気的ショート、リーク、更に絶縁破壊に起因する画
面の点欠陥、ライン欠陥の発生を防止する。 【解決手段】画像表示装置はアクティブ領域11内にマ
トリックス状に配置された複数の画素を有する。各画素
は、カソードライン12、エミッタ14、ゲートライン
16等から構成される電界放出型冷陰極を有する。カソ
ードライン12は、横方向に平行に延びる多数のライン
素子12aからなる。ゲートライン16は縦方向に平行
に延びる多数のライン素子16aからなる。1画素に対
応するカソードライン素子12a及びゲートライン素子
16aは共に複数本の素子からなり、これらは給電電極
12b、16bに接続される。各ゲートライン素子16
aと給電電極16bとを接続するようにアクティブ領域
11外にヒューズ17が配設される。
て電気的ショート、リーク、更に絶縁破壊に起因する画
面の点欠陥、ライン欠陥の発生を防止する。 【解決手段】画像表示装置はアクティブ領域11内にマ
トリックス状に配置された複数の画素を有する。各画素
は、カソードライン12、エミッタ14、ゲートライン
16等から構成される電界放出型冷陰極を有する。カソ
ードライン12は、横方向に平行に延びる多数のライン
素子12aからなる。ゲートライン16は縦方向に平行
に延びる多数のライン素子16aからなる。1画素に対
応するカソードライン素子12a及びゲートライン素子
16aは共に複数本の素子からなり、これらは給電電極
12b、16bに接続される。各ゲートライン素子16
aと給電電極16bとを接続するようにアクティブ領域
11外にヒューズ17が配設される。
Description
【0001】
【発明の属する技術分野】本発明は電界放出型冷陰極を
用いた画像表示装置に関し、特に平板型画像表示装置に
関する。
用いた画像表示装置に関し、特に平板型画像表示装置に
関する。
【0002】
【従来の技術】半導体集積回路を中心に発達してきた微
細加工技術を用いて電界放出型冷陰極を形成する方法の
開発が近年活発に進められている。これまでに、超高速
マイクロ波デバイス、パワーデバイス、電子線デバイ
ス、平板型画像表示装置等への微小冷陰極の応用研究が
行われている。この代表的な例としては、C. A. Spindt
らにより提案された製造方法(Jounal of Applied Phys
ics, Vol. 47, 5248 (1976) )や、転写モールド法(特
願平4−186753)等が知られている。更に、冷陰
極を用いた電子装置、例えば平板型画像表示装置の試み
もなされている。
細加工技術を用いて電界放出型冷陰極を形成する方法の
開発が近年活発に進められている。これまでに、超高速
マイクロ波デバイス、パワーデバイス、電子線デバイ
ス、平板型画像表示装置等への微小冷陰極の応用研究が
行われている。この代表的な例としては、C. A. Spindt
らにより提案された製造方法(Jounal of Applied Phys
ics, Vol. 47, 5248 (1976) )や、転写モールド法(特
願平4−186753)等が知られている。更に、冷陰
極を用いた電子装置、例えば平板型画像表示装置の試み
もなされている。
【0003】このような冷陰極を用いた電子装置、例え
ば平板型画像表示装置においては、基板上にSpindt法で
形成された多数の冷陰極と、透明電極及び蛍光体層を有
するガラスフェイスプレートとが所定の間隔をあけて対
向配置される。画像の表示は、冷陰極からの電子線によ
る発光を光源として行われる。従って、この表示装置
は、液晶を用いた表示装置とは異なり、バックライトが
不要で、自己発光型となる。このため、この表示装置
は、低消費電力化の可能性があり、この点から注目を集
めている。
ば平板型画像表示装置においては、基板上にSpindt法で
形成された多数の冷陰極と、透明電極及び蛍光体層を有
するガラスフェイスプレートとが所定の間隔をあけて対
向配置される。画像の表示は、冷陰極からの電子線によ
る発光を光源として行われる。従って、この表示装置
は、液晶を用いた表示装置とは異なり、バックライトが
不要で、自己発光型となる。このため、この表示装置
は、低消費電力化の可能性があり、この点から注目を集
めている。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
平板型画像表示装置においては、ゲートライン電極とカ
ソードライン電極との間で電気的ショートやリークが発
生しやすく、ディスプレイのライン欠陥、点欠陥、更に
絶縁破壊が多発するなどの問題がある。
平板型画像表示装置においては、ゲートライン電極とカ
ソードライン電極との間で電気的ショートやリークが発
生しやすく、ディスプレイのライン欠陥、点欠陥、更に
絶縁破壊が多発するなどの問題がある。
【0005】この様な問題を回避するため、エミッタを
多数のセクションに分割し、カソードライン電極とエミ
ッタとの間に抵抗バラスト層を介在させる方法(IEEE T
RANSACTIONS ON ELECTRON DEVICES, Vol. 38, No. 10,
October, 1991 )や、ヒューズを用いる方法(1993年秋
期応用物理学会予稿集27p-Y-9 )等が提案されている。
しかしながら抵抗バラスト層だけでは電流を完全に遮断
できないため、電気的リーク対策には不完全である。ま
た、ヒューズ構造を採用すると、エミッタの形成密度を
大きくすることが難しく、このため、エミッション電流
が低下し、輝度が低下する等の問題が発生する。
多数のセクションに分割し、カソードライン電極とエミ
ッタとの間に抵抗バラスト層を介在させる方法(IEEE T
RANSACTIONS ON ELECTRON DEVICES, Vol. 38, No. 10,
October, 1991 )や、ヒューズを用いる方法(1993年秋
期応用物理学会予稿集27p-Y-9 )等が提案されている。
しかしながら抵抗バラスト層だけでは電流を完全に遮断
できないため、電気的リーク対策には不完全である。ま
た、ヒューズ構造を採用すると、エミッタの形成密度を
大きくすることが難しく、このため、エミッション電流
が低下し、輝度が低下する等の問題が発生する。
【0006】本発明はかかる問題点に鑑みてなされたも
のであり、電界放出型冷陰極を用いた画像表示装置にお
いて、電気的ショート、リーク、更に絶縁破壊に起因す
る画面の点欠陥、ライン欠陥を防ぐことにより高輝度の
画像表示機能を得ることを目的とする。
のであり、電界放出型冷陰極を用いた画像表示装置にお
いて、電気的ショート、リーク、更に絶縁破壊に起因す
る画面の点欠陥、ライン欠陥を防ぐことにより高輝度の
画像表示機能を得ることを目的とする。
【0007】
【課題を解決するための手段】本発明の第1の視点は、
電界放出型冷陰極を用いた画像表示装置において、アク
ティブ領域内にマトリックス状に配置された複数の画素
の夫々に少なくとも1つが対応するように配設された複
数のエミッタと、前記画素の夫々に属する前記エミッタ
に接続されたカソードラインと、絶縁膜を介して前記カ
ソードライン上に配設され、前記エミッタから電子を放
出させるため、前記画素の夫々に属する前記エミッタに
対向する部分を有するゲートラインと、を具備し、各画
素に対応する前記ゲートラインが複数のライン素子から
なり、各ライン素子は前記アクティブ領域外に配設され
た個別のヒューズを介して給電電極に接続されることを
特徴とする。
電界放出型冷陰極を用いた画像表示装置において、アク
ティブ領域内にマトリックス状に配置された複数の画素
の夫々に少なくとも1つが対応するように配設された複
数のエミッタと、前記画素の夫々に属する前記エミッタ
に接続されたカソードラインと、絶縁膜を介して前記カ
ソードライン上に配設され、前記エミッタから電子を放
出させるため、前記画素の夫々に属する前記エミッタに
対向する部分を有するゲートラインと、を具備し、各画
素に対応する前記ゲートラインが複数のライン素子から
なり、各ライン素子は前記アクティブ領域外に配設され
た個別のヒューズを介して給電電極に接続されることを
特徴とする。
【0008】本発明の第2の視点は、電界放出型冷陰極
を用いた画像表示装置において、アクティブ領域内にマ
トリックス状に配置された複数の画素の夫々に少なくと
も1つが対応するように配設された複数のエミッタと、
前記画素の夫々に属する前記エミッタに接続されたカソ
ードラインと、絶縁膜を介して前記カソードライン上に
配設され、前記エミッタから電子を放出させるため、前
記画素の夫々に属する前記エミッタに対向する部分を有
するゲートラインと、を具備し、各画素に対応する前記
カソードラインが複数のライン素子からなり、各ライン
素子は個別のヒューズを介して給電電極に接続されるこ
とを特徴とする。
を用いた画像表示装置において、アクティブ領域内にマ
トリックス状に配置された複数の画素の夫々に少なくと
も1つが対応するように配設された複数のエミッタと、
前記画素の夫々に属する前記エミッタに接続されたカソ
ードラインと、絶縁膜を介して前記カソードライン上に
配設され、前記エミッタから電子を放出させるため、前
記画素の夫々に属する前記エミッタに対向する部分を有
するゲートラインと、を具備し、各画素に対応する前記
カソードラインが複数のライン素子からなり、各ライン
素子は個別のヒューズを介して給電電極に接続されるこ
とを特徴とする。
【0009】本発明の第3の視点は、第2の視点に係る
電界放出型冷陰極を用いた画像表示装置において、前記
ヒューズが前記アクティブ領域外に配設されることを特
徴とする。
電界放出型冷陰極を用いた画像表示装置において、前記
ヒューズが前記アクティブ領域外に配設されることを特
徴とする。
【0010】本発明の第4の視点は、第1乃至3の視点
のいずれかに係る電界放出型冷陰極を用いた画像表示装
置において、前記カソードラインが抵抗バラスト層を介
して前記エミッタに接続されることと、前記ヒューズ
が、溶断時間0.1msec以下の即断ヒューズである
ことと、を特徴とする。
のいずれかに係る電界放出型冷陰極を用いた画像表示装
置において、前記カソードラインが抵抗バラスト層を介
して前記エミッタに接続されることと、前記ヒューズ
が、溶断時間0.1msec以下の即断ヒューズである
ことと、を特徴とする。
【0011】
【発明の実施の形態】図1は本発明の実施の形態に係る
電界放出型冷陰極を用いた平板型画像表示装置のアレイ
基板を示す平面図であり、図2は図1のII−II線に沿っ
た平板型画像表示装置の断面図である。
電界放出型冷陰極を用いた平板型画像表示装置のアレイ
基板を示す平面図であり、図2は図1のII−II線に沿っ
た平板型画像表示装置の断面図である。
【0012】本画像表示装置はアクティブ領域11内に
マトリックス状に配置された複数の画素を有する。各画
素は、後述する態様のエミッタやゲートライン(電極)
から構成される電界放出型冷陰極を有する。
マトリックス状に配置された複数の画素を有する。各画
素は、後述する態様のエミッタやゲートライン(電極)
から構成される電界放出型冷陰極を有する。
【0013】本画像表示装置は支持体としてのガラス基
板10を有する。ガラス基板10上には、パターニング
された導電層からなるカソードライン(電極)12が配
設される。カソードライン(電極)12は、横方向に平
行に延びる多数のライン素子12aからなる。
板10を有する。ガラス基板10上には、パターニング
された導電層からなるカソードライン(電極)12が配
設される。カソードライン(電極)12は、横方向に平
行に延びる多数のライン素子12aからなる。
【0014】カソードライン12上に抵抗バラスト層1
3が配設され、更にその上に絶縁層15を介して複数の
ゲートライン(電極)16が配設される。ゲートライン
(電極)16は縦方向に平行に延びる多数のライン素子
16aからなる。
3が配設され、更にその上に絶縁層15を介して複数の
ゲートライン(電極)16が配設される。ゲートライン
(電極)16は縦方向に平行に延びる多数のライン素子
16aからなる。
【0015】即ち、カソードライン12とゲートライン
16とは、互いに直交し、その交点に画素が形成され
る。1画素に対応するカソードライン12のライン素子
12aは所望の本数、例えば4本乃至5本からなり、1
画素分の複数本のライン素子12aは、アクティブ領域
11外で共通の給電電極12bに接続される。一方、1
画素に対応するゲートライン16のライン素子16aは
所望の本数、例えば9本からなり、1画素分の複数本の
ライン素子16aは、アクティブ領域11外で共通の給
電電極16bに接続される。なお、図1においては、作
図の都合上、1画素分のカソードライン素子12a及び
ゲートライン素子16aは夫々3本で示す。
16とは、互いに直交し、その交点に画素が形成され
る。1画素に対応するカソードライン12のライン素子
12aは所望の本数、例えば4本乃至5本からなり、1
画素分の複数本のライン素子12aは、アクティブ領域
11外で共通の給電電極12bに接続される。一方、1
画素に対応するゲートライン16のライン素子16aは
所望の本数、例えば9本からなり、1画素分の複数本の
ライン素子16aは、アクティブ領域11外で共通の給
電電極16bに接続される。なお、図1においては、作
図の都合上、1画素分のカソードライン素子12a及び
ゲートライン素子16aは夫々3本で示す。
【0016】抵抗バラスト層13上には複数の電界放出
型のエミッタ14が配設される。エミッタ14は例えば
spindt法または転写モールド法で作製される。1画素に
対応するエミッタ14は、複数個のエミッタ14からな
るエミッタアレイを構成する。絶縁膜15及びゲートラ
イン素子16aには、各エミッタ14に対応して開口部
が形成される。従って、ゲートライン素子16aは、僅
かな隙間をおいて各エミッタ14を包囲する電極として
機能する。
型のエミッタ14が配設される。エミッタ14は例えば
spindt法または転写モールド法で作製される。1画素に
対応するエミッタ14は、複数個のエミッタ14からな
るエミッタアレイを構成する。絶縁膜15及びゲートラ
イン素子16aには、各エミッタ14に対応して開口部
が形成される。従って、ゲートライン素子16aは、僅
かな隙間をおいて各エミッタ14を包囲する電極として
機能する。
【0017】ゲートライン16の各ライン素子16aと
給電電極16bとを接続するようにヒューズ17が配設
される。ヒューズ17はゲートライン素子16aとは別
の材料から形成された導電層からなり、アクティブ領域
11外に配置される。
給電電極16bとを接続するようにヒューズ17が配設
される。ヒューズ17はゲートライン素子16aとは別
の材料から形成された導電層からなり、アクティブ領域
11外に配置される。
【0018】ガラス基板10と対向するようにガラスフ
ェイスプレート20が所定の間隙をあけて配設される。
ガラス基板10とガラスフェイスプレート20との間
は、アクティブ領域11の周囲を包囲するシール部材1
8により気密な真空空間19として形成される。エミッ
タ14と対向するガラス基板10内面には、ITOから
なる透明電極(アノード電極)21と蛍光体層22とが
順に積層される。
ェイスプレート20が所定の間隙をあけて配設される。
ガラス基板10とガラスフェイスプレート20との間
は、アクティブ領域11の周囲を包囲するシール部材1
8により気密な真空空間19として形成される。エミッ
タ14と対向するガラス基板10内面には、ITOから
なる透明電極(アノード電極)21と蛍光体層22とが
順に積層される。
【0019】図3は図1及び図2図示の平板型画像表示
装置のアレイ基板の製造方法の実施例を工程順に示す断
面図である。先ず、ガラス基板10にカソード金属膜を
蒸着すると共に抵抗層13を形成した。カソード金属と
してITOを用い、また、抵抗層13は厚さ約5μmの
アモルファスSi層から形成した。次に、ステッパー露
光及びエッチングにより、抵抗層13及びカソード金属
膜をパターニングし、上面上に抵抗層13を有するカソ
ードライン素子12aを形成した(図3(a))。
装置のアレイ基板の製造方法の実施例を工程順に示す断
面図である。先ず、ガラス基板10にカソード金属膜を
蒸着すると共に抵抗層13を形成した。カソード金属と
してITOを用い、また、抵抗層13は厚さ約5μmの
アモルファスSi層から形成した。次に、ステッパー露
光及びエッチングにより、抵抗層13及びカソード金属
膜をパターニングし、上面上に抵抗層13を有するカソ
ードライン素子12aを形成した(図3(a))。
【0020】カソードライン素子12aは、長さ14m
m、幅18μm、ライン素子間隔2μmとした。1画素
(100μm角)に対応するカソードライン素子12a
を5本とし、これを1まとめとして共通の給電電極12
b(幅90μm)に接続した。
m、幅18μm、ライン素子間隔2μmとした。1画素
(100μm角)に対応するカソードライン素子12a
を5本とし、これを1まとめとして共通の給電電極12
b(幅90μm)に接続した。
【0021】次に、抵抗層13上に絶縁層15を、例え
ばデポ酸化膜をCVD装置を用いて形成した。更に、絶
縁層15上にゲート金属膜としてMoSi膜を蒸着する
と共にパターニングし、ゲートライン素子16a及び給
電電極16bを形成した。また、温度上昇の速いAgを
蒸着すると共にパターニングし、ヒューズ17を形成し
た(図3(b))。
ばデポ酸化膜をCVD装置を用いて形成した。更に、絶
縁層15上にゲート金属膜としてMoSi膜を蒸着する
と共にパターニングし、ゲートライン素子16a及び給
電電極16bを形成した。また、温度上昇の速いAgを
蒸着すると共にパターニングし、ヒューズ17を形成し
た(図3(b))。
【0022】ゲートライン素子16aは、長さ14m
m、幅9μm、ライン素子間隔1μmとした。1画素
(100μm角)に対応するゲートライン素子16aを
9本とし、これを1まとめとして共通の給電電極16b
(幅90μm)に接続した。ヒューズ17は、長さ50
μm、幅2μmとし、溶断時間0.1msec以下の超
速動ヒューズとした。
m、幅9μm、ライン素子間隔1μmとした。1画素
(100μm角)に対応するゲートライン素子16aを
9本とし、これを1まとめとして共通の給電電極16b
(幅90μm)に接続した。ヒューズ17は、長さ50
μm、幅2μmとし、溶断時間0.1msec以下の超
速動ヒューズとした。
【0023】次に、エッチングによりエミッタ形成用の
窓として、エッチングによりゲートライン16及び絶縁
層15に直径約1μmの開口部15aを形成した。次
に、ゲートライン素子16a、給電電極16b、ヒュー
ズ17等の表面に犠牲層を塗布し、試料をターゲットに
対して傾けて回転させながらエミッタ金属を蒸着するこ
とにより、開口部15aの内部にエミッタ14を形成し
た(図3(c))。エミッタ14は高さ約1.2μmの
円錐形状とし、エミッタ金属としてMoを用いた。エミ
ッタ14を形成後、余分なエミッタ金属を犠牲層と共に
除去した。
窓として、エッチングによりゲートライン16及び絶縁
層15に直径約1μmの開口部15aを形成した。次
に、ゲートライン素子16a、給電電極16b、ヒュー
ズ17等の表面に犠牲層を塗布し、試料をターゲットに
対して傾けて回転させながらエミッタ金属を蒸着するこ
とにより、開口部15aの内部にエミッタ14を形成し
た(図3(c))。エミッタ14は高さ約1.2μmの
円錐形状とし、エミッタ金属としてMoを用いた。エミ
ッタ14を形成後、余分なエミッタ金属を犠牲層と共に
除去した。
【0024】次に、透明電極(アノード電極)21と蛍
光体層22とを配設したガラスフェースプレート20
を、ガラス基板10に対して500μmの間隔で対向さ
せ、貼り合わせた(図2)。次に、カソードライン給電
電極12b、及びゲートライン給電電極16bに駆動回
路を取付けた。この様にして、1画素が100μm角
で、アクティブ領域11が13.5mm角の平面画像表
示装置を完成した。
光体層22とを配設したガラスフェースプレート20
を、ガラス基板10に対して500μmの間隔で対向さ
せ、貼り合わせた(図2)。次に、カソードライン給電
電極12b、及びゲートライン給電電極16bに駆動回
路を取付けた。この様にして、1画素が100μm角
で、アクティブ領域11が13.5mm角の平面画像表
示装置を完成した。
【0025】このような条件で形成された平板型画像表
示装置おいて、画素信号に応じてゲート−カソード間に
120Vの電圧、及びアノード−カソード間に400V
の電圧を印加して駆動させた。その結果、画素の発光輝
度に優れると共に、各輝度がばらつきが少ない、良好な
画像が得ることができた。また画面の点欠陥、ライン欠
陥の発生は少なく、装置寿命は従来の装置に比較して大
きく向上した。また、即断ヒューズ17は、ショートし
た部分の電流が抵抗バラスト層13の効果で抑制される
前に溶断し、即ち、ヒューズ17が確実に動作すること
が分かった。
示装置おいて、画素信号に応じてゲート−カソード間に
120Vの電圧、及びアノード−カソード間に400V
の電圧を印加して駆動させた。その結果、画素の発光輝
度に優れると共に、各輝度がばらつきが少ない、良好な
画像が得ることができた。また画面の点欠陥、ライン欠
陥の発生は少なく、装置寿命は従来の装置に比較して大
きく向上した。また、即断ヒューズ17は、ショートし
た部分の電流が抵抗バラスト層13の効果で抑制される
前に溶断し、即ち、ヒューズ17が確実に動作すること
が分かった。
【0026】図4は本発明の別の実施の形態に係る電界
放出型冷陰極を用いた平板型画像表示装置のアレイ基板
を示す平面図であり、図5は図4のV −V 線に沿った平
板型画像表示装置の断面図である。
放出型冷陰極を用いた平板型画像表示装置のアレイ基板
を示す平面図であり、図5は図4のV −V 線に沿った平
板型画像表示装置の断面図である。
【0027】この平板型画像表示装置においては、カソ
ードライン12の各ライン素子12aと給電電極12b
とを接続するようにヒューズ17が配設される。ヒュー
ズ17はカソードライン素子12aとは別の材料から形
成された導電層からなり、アクティブ領域11外に配置
される。一方、ゲートライン素子16aはアクティブ領
域11外においてヒューズ17なしで直接給電電極12
bに接続される。図4及び図5図示の平板型画像表示装
置は、その他の点において、図1及び図2図示の平板型
画像表示装置と実質的に同じであるため、対応する部分
に共通の符号を付して詳細な説明を省略する。なお、カ
ソードライン12のヒューズ17は、アクティブ領域1
1内におけるエミッタ14の密度を低下させないように
形成することができるため、アクティブ領域11内に配
設してもよい。
ードライン12の各ライン素子12aと給電電極12b
とを接続するようにヒューズ17が配設される。ヒュー
ズ17はカソードライン素子12aとは別の材料から形
成された導電層からなり、アクティブ領域11外に配置
される。一方、ゲートライン素子16aはアクティブ領
域11外においてヒューズ17なしで直接給電電極12
bに接続される。図4及び図5図示の平板型画像表示装
置は、その他の点において、図1及び図2図示の平板型
画像表示装置と実質的に同じであるため、対応する部分
に共通の符号を付して詳細な説明を省略する。なお、カ
ソードライン12のヒューズ17は、アクティブ領域1
1内におけるエミッタ14の密度を低下させないように
形成することができるため、アクティブ領域11内に配
設してもよい。
【0028】図6は図4及び図5図示の平板型画像表示
装置のアレイ基板の製造方法の実施例を工程順に示す断
面図である。先ず、ガラス基板10にカソード金属膜を
蒸着すると共に抵抗層13を形成した。カソード金属と
してITOを用い、また、抵抗層13は厚さ約5μmの
ポリSi層から形成した。次に、ステッパー露光及びエ
ッチングにより、抵抗層13及びカソード金属膜をパタ
ーニングし、上面上に抵抗層13を有するカソードライ
ン素子12aを形成した。また、温度上昇の速いAgを
蒸着すると共にパターニングし、ヒューズ17を形成し
た(図6(a))。
装置のアレイ基板の製造方法の実施例を工程順に示す断
面図である。先ず、ガラス基板10にカソード金属膜を
蒸着すると共に抵抗層13を形成した。カソード金属と
してITOを用い、また、抵抗層13は厚さ約5μmの
ポリSi層から形成した。次に、ステッパー露光及びエ
ッチングにより、抵抗層13及びカソード金属膜をパタ
ーニングし、上面上に抵抗層13を有するカソードライ
ン素子12aを形成した。また、温度上昇の速いAgを
蒸着すると共にパターニングし、ヒューズ17を形成し
た(図6(a))。
【0029】カソードライン素子12aは、長さ14m
m、幅18μm、ライン素子間隔2μmとした。1画素
(100μm角)に対応するカソードライン素子12a
を5本とし、これを1まとめとして共通の給電電極12
b(幅90μm)に接続した。ヒューズ17は、長さ5
0μm、幅2μmとし、溶断時間0.1msec以下の
超速動ヒューズとした。
m、幅18μm、ライン素子間隔2μmとした。1画素
(100μm角)に対応するカソードライン素子12a
を5本とし、これを1まとめとして共通の給電電極12
b(幅90μm)に接続した。ヒューズ17は、長さ5
0μm、幅2μmとし、溶断時間0.1msec以下の
超速動ヒューズとした。
【0030】次に、抵抗層13上に、例えばSOGフィ
ルム(ガラス)をスピンコーティングすることにより、
厚さ1.8μmの絶縁層15を形成した。更に、絶縁層
15上にゲート金属膜としてCr膜を蒸着すると共にパ
ターニングし、ゲートライン素子16a及び給電電極1
6bを形成した(図6(b))。
ルム(ガラス)をスピンコーティングすることにより、
厚さ1.8μmの絶縁層15を形成した。更に、絶縁層
15上にゲート金属膜としてCr膜を蒸着すると共にパ
ターニングし、ゲートライン素子16a及び給電電極1
6bを形成した(図6(b))。
【0031】ゲートライン素子16aは、長さ14m
m、幅9μm、ライン素子間隔1μmとした。1画素
(100μm角)に対応するゲートライン素子16aを
9本とし、これを1まとめとして共通の給電電極16b
(幅90μm)に接続した。
m、幅9μm、ライン素子間隔1μmとした。1画素
(100μm角)に対応するゲートライン素子16aを
9本とし、これを1まとめとして共通の給電電極16b
(幅90μm)に接続した。
【0032】次に、エッチングによりエミッタ形成用の
窓として、エッチングによりゲートライン16及び絶縁
層15に直径約1.6μmの開口部15aを形成した。
次に、ゲートライン素子16等の表面に犠牲層を塗布
し、試料をターゲットに対して傾けて回転させながらエ
ミッタ金属を蒸着することにより、開口部15aの内部
にエミッタ14を形成した(図6(c))。エミッタ1
4は高さ約1.8μmの円錐形状とし、エミッタ金属と
してMoを用いた。エミッタ14を形成後、余分なエミ
ッタ金属を犠牲層と共に除去した。
窓として、エッチングによりゲートライン16及び絶縁
層15に直径約1.6μmの開口部15aを形成した。
次に、ゲートライン素子16等の表面に犠牲層を塗布
し、試料をターゲットに対して傾けて回転させながらエ
ミッタ金属を蒸着することにより、開口部15aの内部
にエミッタ14を形成した(図6(c))。エミッタ1
4は高さ約1.8μmの円錐形状とし、エミッタ金属と
してMoを用いた。エミッタ14を形成後、余分なエミ
ッタ金属を犠牲層と共に除去した。
【0033】次に、透明電極(アノード電極)21と蛍
光体層22とを配設したガラスフェースプレート20
を、ガラス基板10に対して500μmの間隔で対向さ
せ、貼り合わせた(図5)。次に、カソードライン給電
電極12b、及びゲートライン給電電極16bに駆動回
路を取付けた。この様にして、1画素100μm角で、
アクティブ領域11が13.5mm角の平面画像表示装
置を完成した。
光体層22とを配設したガラスフェースプレート20
を、ガラス基板10に対して500μmの間隔で対向さ
せ、貼り合わせた(図5)。次に、カソードライン給電
電極12b、及びゲートライン給電電極16bに駆動回
路を取付けた。この様にして、1画素100μm角で、
アクティブ領域11が13.5mm角の平面画像表示装
置を完成した。
【0034】このような条件で形成された平板型画像表
示装置おいて、画素信号に応じてゲート−カソード間に
120Vの電圧、及びアノード−カソード間に350V
の電圧を印加して駆動させた。その結果、画素の発光輝
度に優れると共に、各輝度がばらつきが少ない、良好な
画像が得ることができた。また画面の点欠陥、ライン欠
陥の発生は少なく、装置寿命は従来の装置に比較して大
きく向上した。また、即断ヒューズ17は、ショートし
た部分の電流が抵抗バラスト層13の効果で抑制される
前に溶断し、即ち、ヒューズ17が確実に動作すること
が分かった。
示装置おいて、画素信号に応じてゲート−カソード間に
120Vの電圧、及びアノード−カソード間に350V
の電圧を印加して駆動させた。その結果、画素の発光輝
度に優れると共に、各輝度がばらつきが少ない、良好な
画像が得ることができた。また画面の点欠陥、ライン欠
陥の発生は少なく、装置寿命は従来の装置に比較して大
きく向上した。また、即断ヒューズ17は、ショートし
た部分の電流が抵抗バラスト層13の効果で抑制される
前に溶断し、即ち、ヒューズ17が確実に動作すること
が分かった。
【0035】図7は、従来技術に従ってアクティブ領域
内(画素内)にヒューズを配設した比較例と、本発明に
従って、アクティブ領域外に設置した実施例とにおけ
る、1画素内のヒューズ個数と1画素内に配設可能なエ
ミッタ個数との関係を示すグラフである。図7において
線L1及び線L2は、夫々本発明による実施例及び従来
技術による比較例を示す。
内(画素内)にヒューズを配設した比較例と、本発明に
従って、アクティブ領域外に設置した実施例とにおけ
る、1画素内のヒューズ個数と1画素内に配設可能なエ
ミッタ個数との関係を示すグラフである。図7において
線L1及び線L2は、夫々本発明による実施例及び従来
技術による比較例を示す。
【0036】比較例の場合、1画素(100μm角)に
1μmサイズのエミッタを1μmピッチで配設し、ヒュ
ーズ長を10μmにしてエミッタアレイを多数のセクシ
ョンに分割した。線L2で示すように、アクティブ領域
内(画素内)にヒューズを配設した場合、1画素に配設
可能なエミッタ数はヒューズ個数の増加に従い大きく減
少する。その関係は、1画素中のエミッタ数をα、ヒュ
ーズ個数をmとすると、およそα=2500−500
(m)1/2 の式で表される。
1μmサイズのエミッタを1μmピッチで配設し、ヒュ
ーズ長を10μmにしてエミッタアレイを多数のセクシ
ョンに分割した。線L2で示すように、アクティブ領域
内(画素内)にヒューズを配設した場合、1画素に配設
可能なエミッタ数はヒューズ個数の増加に従い大きく減
少する。その関係は、1画素中のエミッタ数をα、ヒュ
ーズ個数をmとすると、およそα=2500−500
(m)1/2 の式で表される。
【0037】一方、本実施例の場合、1画素(100μ
m角)に対応するゲートライン16を1μm間隔で多数
のライン素子16aに分割し、ヒューズ17はアクティ
ブ領域11外に配設した。線L1で示すように、本発明
のおいては、1画素に配設可能なエミッタ数はヒューズ
個数の増加に対して、その減少が小さい。その関係は、
1画素中のエミッタ数をα、ヒューズ個数をmとする
と、およそα=2500−25mの式で表される。
m角)に対応するゲートライン16を1μm間隔で多数
のライン素子16aに分割し、ヒューズ17はアクティ
ブ領域11外に配設した。線L1で示すように、本発明
のおいては、1画素に配設可能なエミッタ数はヒューズ
個数の増加に対して、その減少が小さい。その関係は、
1画素中のエミッタ数をα、ヒューズ個数をmとする
と、およそα=2500−25mの式で表される。
【0038】図8は、アノード−ゲート間がショートし
たときに流れる電流の増減の様子を時間に対して示すグ
ラフである。このグラフは、1チップ当り約0.8μA
のエミッション電流が得られるエミッタ下部に、約10
E+9Ωの抵抗バラスト層を形成した素子(約0.1μ
A/tip)を想定している。図8において、ショート
が発生した時間をグラフ原点とする。
たときに流れる電流の増減の様子を時間に対して示すグ
ラフである。このグラフは、1チップ当り約0.8μA
のエミッション電流が得られるエミッタ下部に、約10
E+9Ωの抵抗バラスト層を形成した素子(約0.1μ
A/tip)を想定している。図8において、ショート
が発生した時間をグラフ原点とする。
【0039】図8図示の如く、エミッタに流れる電流は
初期に急激に増大し、抵抗バラスト効果により印加電圧
は抵抗層で吸収され、電流は0.1msecでピークに
達した後、消滅する。溶断時間が上記電流ピーク時間よ
り長い(0.1msec以上)従来のヒューズを用いた
場合、ヒューズが溶断しないことがある。この場合、電
流の一時的な急激な増大により、ショート周辺領域のエ
ミッタが過電流により破壊される可能性がある。このよ
うなことから、ヒューズが確実に動作するには電流ピー
ク時間以下の約0.1msecで溶断し、低い動作過電
圧を有する超速動ヒューズが有効であることが分かる。
初期に急激に増大し、抵抗バラスト効果により印加電圧
は抵抗層で吸収され、電流は0.1msecでピークに
達した後、消滅する。溶断時間が上記電流ピーク時間よ
り長い(0.1msec以上)従来のヒューズを用いた
場合、ヒューズが溶断しないことがある。この場合、電
流の一時的な急激な増大により、ショート周辺領域のエ
ミッタが過電流により破壊される可能性がある。このよ
うなことから、ヒューズが確実に動作するには電流ピー
ク時間以下の約0.1msecで溶断し、低い動作過電
圧を有する超速動ヒューズが有効であることが分かる。
【0040】このように、図1乃至図8に沿って説明し
た平面型画像表示装置においては、1画素に対応するゲ
ートラインまたはカソードラインが複数のライン素子に
分割され、各ライン素子に対して、アクティブ領域外で
ヒューズが接続される。従って、アクティブ領域内のエ
ミッタ形成密度が高まり、エミッタ個数の増大に伴い、
エミッション電流を増大させることができ、画像の高輝
度化が実現可能となる。
た平面型画像表示装置においては、1画素に対応するゲ
ートラインまたはカソードラインが複数のライン素子に
分割され、各ライン素子に対して、アクティブ領域外で
ヒューズが接続される。従って、アクティブ領域内のエ
ミッタ形成密度が高まり、エミッタ個数の増大に伴い、
エミッション電流を増大させることができ、画像の高輝
度化が実現可能となる。
【0041】また、アクティブ領域内でヒューズの溶断
が生じないため、溶断で飛散したヒューズの破片に起因
するゲート、エミッタ間の二次絶縁破壊やショートが抑
制される。更に、1セクションあたりエミッタ形成個数
が多くなり、高い電流が得られる。また、ヒューズ1本
当りに流れる電流値も大きくなり、容易にヒューズが溶
断するようになる。従って、微小電流では溶断させるこ
とが困難であったヒューズ構造でも採用しやすくなる。
また、ヒューズに0.1msec以下で動作する超速動
ヒューズを用いることにより、抵抗バラスト層との併用
が可能となり、画面ムラの無い均一な画像と、ライン欠
陥や点欠陥、更に、画面の絶縁破壊の発生を抑えた信頼
性の高い画像表示装置を提供することが可能となる。
が生じないため、溶断で飛散したヒューズの破片に起因
するゲート、エミッタ間の二次絶縁破壊やショートが抑
制される。更に、1セクションあたりエミッタ形成個数
が多くなり、高い電流が得られる。また、ヒューズ1本
当りに流れる電流値も大きくなり、容易にヒューズが溶
断するようになる。従って、微小電流では溶断させるこ
とが困難であったヒューズ構造でも採用しやすくなる。
また、ヒューズに0.1msec以下で動作する超速動
ヒューズを用いることにより、抵抗バラスト層との併用
が可能となり、画面ムラの無い均一な画像と、ライン欠
陥や点欠陥、更に、画面の絶縁破壊の発生を抑えた信頼
性の高い画像表示装置を提供することが可能となる。
【0042】図9は電界放出型冷陰極の変更例の製造方
法を工程順に示す断面図である。図9図示の方法はSpin
dt法を利用したものである。先ず、シリコン基板51上
に絶縁膜として二酸化珪素(SiO2 )膜52等を熱酸
化若しくはCVD法で約1μmに堆積する。次に、ゲー
ト電極となるシリコン(Si)膜53及びアルミニウム
(Al)膜54を、例えばスパッタ法で夫々300、1
00nmに形成する(図9(a))。
法を工程順に示す断面図である。図9図示の方法はSpin
dt法を利用したものである。先ず、シリコン基板51上
に絶縁膜として二酸化珪素(SiO2 )膜52等を熱酸
化若しくはCVD法で約1μmに堆積する。次に、ゲー
ト電極となるシリコン(Si)膜53及びアルミニウム
(Al)膜54を、例えばスパッタ法で夫々300、1
00nmに形成する(図9(a))。
【0043】次に、Al膜54、Si膜53及びSiO
2 膜52を、レジストをマスクとして選択的にエッチン
グし、直径約1.5μm程度のホール55を形成する
(図9(b))。
2 膜52を、レジストをマスクとして選択的にエッチン
グし、直径約1.5μm程度のホール55を形成する
(図9(b))。
【0044】次に、エミッタ56となる金属例えばモリ
ブデンMoを真空蒸着する。この際、シリコン基板51
を回転させ、Moは垂直方向から蒸着することにより、
ホール55の直径がMoの堆積と共に塞がっていくこと
を利用し、ホール55内にMoを円錐状に堆積させる
(図9(c))。
ブデンMoを真空蒸着する。この際、シリコン基板51
を回転させ、Moは垂直方向から蒸着することにより、
ホール55の直径がMoの堆積と共に塞がっていくこと
を利用し、ホール55内にMoを円錐状に堆積させる
(図9(c))。
【0045】次に、Al膜54のエッチング除去と共に
蒸着したMo膜56aを除去することにより、円錐型M
o層を冷陰極のエミッタ56(FEエミッタ)とする電
界放出型冷陰極を作製する(図9(d))。
蒸着したMo膜56aを除去することにより、円錐型M
o層を冷陰極のエミッタ56(FEエミッタ)とする電
界放出型冷陰極を作製する(図9(d))。
【0046】次に、陽極酸化を行う。ここで、エミッタ
周辺約1μm以外を、レジスト等57で被覆する。電解
液として例えば0.01規定の水酸化カリウム溶液中5
8を用い、ゲート電極となるSi膜53のみに電圧を印
加する(図9(e))。
周辺約1μm以外を、レジスト等57で被覆する。電解
液として例えば0.01規定の水酸化カリウム溶液中5
8を用い、ゲート電極となるSi膜53のみに電圧を印
加する(図9(e))。
【0047】陽極酸化膜59の厚さは印加電圧のみで決
まり、30Vで約50nmの膜厚が得られる。次に、ゲ
ート電極53及びFEエミッタ56とは絶縁された、電
子を捕獲するためのアノード電極60等を別に配設する
(図9(f))。
まり、30Vで約50nmの膜厚が得られる。次に、ゲ
ート電極53及びFEエミッタ56とは絶縁された、電
子を捕獲するためのアノード電極60等を別に配設する
(図9(f))。
【0048】図10は電界放出型冷陰極の別の変更例の
製造方法を工程順に示す断面図である。図10は転写モ
ールド法を利用したものである。先ず、約0.5mmの
厚さのシリコン(100)基板71上に異方性エッチン
グ保護膜72としてSiO2 を熱酸化法により約100
nm堆積する。次に、レジスト等をマスクとして、Si
O2 膜72を弗化アンモニウム等で選択的にエッチング
する。次に、残ったSiO2 膜72をマスクとして水酸
化カリウム水溶液でSiの異方性エッチングを行い、3
ミクロンサイズのV字型の溝73を形成する(図10
(a))。
製造方法を工程順に示す断面図である。図10は転写モ
ールド法を利用したものである。先ず、約0.5mmの
厚さのシリコン(100)基板71上に異方性エッチン
グ保護膜72としてSiO2 を熱酸化法により約100
nm堆積する。次に、レジスト等をマスクとして、Si
O2 膜72を弗化アンモニウム等で選択的にエッチング
する。次に、残ったSiO2 膜72をマスクとして水酸
化カリウム水溶液でSiの異方性エッチングを行い、3
ミクロンサイズのV字型の溝73を形成する(図10
(a))。
【0049】SiO2 膜72を除去後、再度熱酸化を行
い厚さ0.5μmのSiO2 膜74を形成する(図10
(b))。熱酸化によりV字型の異方性エッチング溝は
先端が鋭くなる。SiO2 膜74は、エミッタとゲート
との間の絶縁膜にもなる。
い厚さ0.5μmのSiO2 膜74を形成する(図10
(b))。熱酸化によりV字型の異方性エッチング溝は
先端が鋭くなる。SiO2 膜74は、エミッタとゲート
との間の絶縁膜にもなる。
【0050】次に、FEエミッタ75となるモリブデン
(Mo)をスパッタ法により約3μm、接着層76とし
てAl膜を0.3μm形成する(図10(c))。次
に、0.5mmの厚さのガラス基板77を静電接着によ
り接着させ、シリコン(100)基板71をエッチング
により除去する。エッチングによりV字型の溝は逆にピ
ラミッド型に転写される(図10(d))。
(Mo)をスパッタ法により約3μm、接着層76とし
てAl膜を0.3μm形成する(図10(c))。次
に、0.5mmの厚さのガラス基板77を静電接着によ
り接着させ、シリコン(100)基板71をエッチング
により除去する。エッチングによりV字型の溝は逆にピ
ラミッド型に転写される(図10(d))。
【0051】次に、ゲート電極78となるAl膜を例え
ばスパッタ法で300nmに形成する(図10
(e))。次に、レジスト79を全面に塗布し、該レジ
ストをCDE(Chemical-Dry-Etching)によりゲートメ
タルAl膜の先端80が出るまでエッチングする(図1
0(f))。
ばスパッタ法で300nmに形成する(図10
(e))。次に、レジスト79を全面に塗布し、該レジ
ストをCDE(Chemical-Dry-Etching)によりゲートメ
タルAl膜の先端80が出るまでエッチングする(図1
0(f))。
【0052】次に、残ったレジスト79をマスクとして
Al膜の先端のみをエッチングにより開口させ、SiO
2 膜も先端81のみをエッチングにより開口する。これ
によりモリブデンが露出し、FEエミッタ75となる。
そして、レジスト79を除去する(図10(g))。
Al膜の先端のみをエッチングにより開口させ、SiO
2 膜も先端81のみをエッチングにより開口する。これ
によりモリブデンが露出し、FEエミッタ75となる。
そして、レジスト79を除去する(図10(g))。
【0053】次に、FEエミッタの周辺3μmのAlゲ
ート電極78のみを選択的に陽極酸化膜82で約100
nmの厚さで被覆する(図10(h))。陽極酸化は、
電解液83として10%硫酸水溶液中で50Vの電圧を
印加し、レジスト84で不要な領域を被覆して選択的に
行う。その後温水で洗浄する。
ート電極78のみを選択的に陽極酸化膜82で約100
nmの厚さで被覆する(図10(h))。陽極酸化は、
電解液83として10%硫酸水溶液中で50Vの電圧を
印加し、レジスト84で不要な領域を被覆して選択的に
行う。その後温水で洗浄する。
【0054】次に、ゲート電極78、FEエミッタ75
とは絶縁された、電子を捕獲するためのアノード電極8
5等を別に配設する(図10(i))。図9及び図10
図示の電界放出型冷陰極においては、ゲート電極が保護
膜である陽極酸化膜により被覆される。これにより電界
分布の不均一性が減少し、ゲート電極に加わる電界は陽
極酸化膜の比誘電率に反比例して低下する。このためゲ
ート電極とFEエミッタとの間の放電破壊がなく、高均
一で、高品質の電界放出型冷陰極を提供することができ
る。
とは絶縁された、電子を捕獲するためのアノード電極8
5等を別に配設する(図10(i))。図9及び図10
図示の電界放出型冷陰極においては、ゲート電極が保護
膜である陽極酸化膜により被覆される。これにより電界
分布の不均一性が減少し、ゲート電極に加わる電界は陽
極酸化膜の比誘電率に反比例して低下する。このためゲ
ート電極とFEエミッタとの間の放電破壊がなく、高均
一で、高品質の電界放出型冷陰極を提供することができ
る。
【0055】即ち、ゲート電極に加わる電界は、Siゲ
ート電極では約1/4、Alゲート電極では1/8とな
る。このため、ゲート電極印加電圧100VでのFEエ
ミッタの放電破壊率は、従来は60%程度と大きかった
が、本発明によれば0.1%と大幅に減少する。また、
電界放出電流も、1冷陰極あたり、従来は1pA〜1n
Aと分布が大きかったのに対して、本発明によれば0.
5〜1nAと均一な特性が得られる。なお、ゲート電極
が、Si、Al以外の、チタン、タンタル等の他の金属
からなる場合でも、同じ効果を有する陽極酸化膜を形成
することができる。
ート電極では約1/4、Alゲート電極では1/8とな
る。このため、ゲート電極印加電圧100VでのFEエ
ミッタの放電破壊率は、従来は60%程度と大きかった
が、本発明によれば0.1%と大幅に減少する。また、
電界放出電流も、1冷陰極あたり、従来は1pA〜1n
Aと分布が大きかったのに対して、本発明によれば0.
5〜1nAと均一な特性が得られる。なお、ゲート電極
が、Si、Al以外の、チタン、タンタル等の他の金属
からなる場合でも、同じ効果を有する陽極酸化膜を形成
することができる。
【0056】
【発明の効果】本発明によれば、電気的ショート、リー
ク、更に絶縁破壊に起因する画面の点欠陥、ライン欠陥
の発生が防止され、高輝度の画像表示機能を有する、電
界放出型冷陰極を用いた平板型画像表示装置を提供する
ことができる。
ク、更に絶縁破壊に起因する画面の点欠陥、ライン欠陥
の発生が防止され、高輝度の画像表示機能を有する、電
界放出型冷陰極を用いた平板型画像表示装置を提供する
ことができる。
【図1】本発明の実施の形態に係る電界放出型冷陰極を
用いた平板型画像表示装置のアレイ基板を示す平面図。
用いた平板型画像表示装置のアレイ基板を示す平面図。
【図2】図1のII−II線に沿った平板型画像表示装置の
断面図。
断面図。
【図3】図1及び図2図示の平板型画像表示装置のアレ
イ基板の製造方法の実施例を工程順に示す断面図。
イ基板の製造方法の実施例を工程順に示す断面図。
【図4】本発明の別の実施の形態に係る電界放出型冷陰
極を用いた平板型画像表示装置のアレイ基板を示す平面
図。
極を用いた平板型画像表示装置のアレイ基板を示す平面
図。
【図5】図4のV −V 線に沿った平板型画像表示装置の
断面図。
断面図。
【図6】図4及び図5図示の平板型画像表示装置のアレ
イ基板の製造方法の実施例を工程順に示す断面図。
イ基板の製造方法の実施例を工程順に示す断面図。
【図7】実施例と比較例とにおける、1画素内のヒュー
ズ個数と1画素内に配設可能なエミッタ個数との関係を
示すグラフ。
ズ個数と1画素内に配設可能なエミッタ個数との関係を
示すグラフ。
【図8】アノード−ゲート間がショートしたときに流れ
る電流の増減の様子を時間に対して示すグラフ。
る電流の増減の様子を時間に対して示すグラフ。
【図9】電界放出型冷陰極の変更例の製造方法を工程順
に示す断面図。
に示す断面図。
【図10】電界放出型冷陰極の別の変更例の製造方法を
工程順に示す断面図。
工程順に示す断面図。
10…ガラス基板、11…アクティブ領域、12…カソ
ードライン、12a…ライン素子、12b…給電電極、
13…抵抗バラスト層、14…エミッタ、15…絶縁
層、16…ゲートライン、16a…ライン素子、16b
…給電電極、17…ヒューズ、18…シール部材、19
…気密空間、20…ガラスフェイスプレート、22…透
明電極(アノード電極)、22…蛍光体層。
ードライン、12a…ライン素子、12b…給電電極、
13…抵抗バラスト層、14…エミッタ、15…絶縁
層、16…ゲートライン、16a…ライン素子、16b
…給電電極、17…ヒューズ、18…シール部材、19
…気密空間、20…ガラスフェイスプレート、22…透
明電極(アノード電極)、22…蛍光体層。
Claims (4)
- 【請求項1】アクティブ領域内にマトリックス状に配置
された複数の画素の夫々に少なくとも1つが対応するよ
うに配設された複数のエミッタと、 前記画素の夫々に属する前記エミッタに接続されたカソ
ードラインと、 絶縁膜を介して前記カソードライン上に配設され、前記
エミッタから電子を放出させるため、前記画素の夫々に
属する前記エミッタに対向する部分を有するゲートライ
ンと、を具備し、各画素に対応する前記ゲートラインが
複数のライン素子からなり、各ライン素子は前記アクテ
ィブ領域外に配設された個別のヒューズを介して給電電
極に接続されることを特徴とする電界放出型冷陰極を用
いた画像表示装置。 - 【請求項2】アクティブ領域内にマトリックス状に配置
された複数の画素の夫々に少なくとも1つが対応するよ
うに配設された複数のエミッタと、 前記画素の夫々に属する前記エミッタに接続されたカソ
ードラインと、 絶縁膜を介して前記カソードライン上に配設され、前記
エミッタから電子を放出させるため、前記画素の夫々に
属する前記エミッタに対向する部分を有するゲートライ
ンと、を具備し、各画素に対応する前記カソードライン
が複数のライン素子からなり、各ライン素子は個別のヒ
ューズを介して給電電極に接続されることを特徴とする
電界放出型冷陰極を用いた画像表示装置。 - 【請求項3】前記ヒューズが前記アクティブ領域外に配
設されることを特徴とする請求項2に記載の電界放出型
冷陰極を用いた画像表示装置。 - 【請求項4】前記カソードラインが抵抗バラスト層を介
して前記エミッタに接続されることと、前記ヒューズ
が、溶断時間0.1msec以下の即断ヒューズである
ことと、を特徴とする請求項1乃至3のいずれかに記載
の電界放出型冷陰極を用いた画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5602996A JPH09245689A (ja) | 1996-03-13 | 1996-03-13 | 電界放出型冷陰極を用いた画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5602996A JPH09245689A (ja) | 1996-03-13 | 1996-03-13 | 電界放出型冷陰極を用いた画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09245689A true JPH09245689A (ja) | 1997-09-19 |
Family
ID=13015652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5602996A Pending JPH09245689A (ja) | 1996-03-13 | 1996-03-13 | 電界放出型冷陰極を用いた画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09245689A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003042A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 전계 방출 표시 소자 |
| KR100296879B1 (ko) * | 1999-06-18 | 2001-07-12 | 김순택 | 전계 방출 표시소자의 제조방법 |
| WO2006010387A1 (en) * | 2004-07-28 | 2006-02-02 | Commissariat A L'energie Atomique | High resolution cathode structure |
| US7382088B2 (en) | 2005-08-24 | 2008-06-03 | Canon Kabushiki Kaisha | Electron source and image display apparatus |
| JP2010097738A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Corp | プラズマディスプレイパネル |
| US7733003B2 (en) | 2004-10-26 | 2010-06-08 | Canon Kabushiki Kaisha | Image forming apparatus with reduced loss of electron source caused by the inert gas |
| WO2018168776A1 (ja) * | 2017-03-14 | 2018-09-20 | Agc株式会社 | 熱サイクルシステム |
-
1996
- 1996-03-13 JP JP5602996A patent/JPH09245689A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296879B1 (ko) * | 1999-06-18 | 2001-07-12 | 김순택 | 전계 방출 표시소자의 제조방법 |
| KR20010003042A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 전계 방출 표시 소자 |
| WO2006010387A1 (en) * | 2004-07-28 | 2006-02-02 | Commissariat A L'energie Atomique | High resolution cathode structure |
| FR2873852A1 (fr) * | 2004-07-28 | 2006-02-03 | Commissariat Energie Atomique | Structure de cathode a haute resolution |
| US7880375B2 (en) | 2004-07-28 | 2011-02-01 | Commissariat A L'energie Atomique | Triode cathode apparatus and method of making a triode cathode apparatus |
| US7733003B2 (en) | 2004-10-26 | 2010-06-08 | Canon Kabushiki Kaisha | Image forming apparatus with reduced loss of electron source caused by the inert gas |
| US7382088B2 (en) | 2005-08-24 | 2008-06-03 | Canon Kabushiki Kaisha | Electron source and image display apparatus |
| JP2010097738A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Corp | プラズマディスプレイパネル |
| WO2018168776A1 (ja) * | 2017-03-14 | 2018-09-20 | Agc株式会社 | 熱サイクルシステム |
| CN110402361A (zh) * | 2017-03-14 | 2019-11-01 | Agc株式会社 | 热循环系统 |
| JPWO2018168776A1 (ja) * | 2017-03-14 | 2020-05-14 | Agc株式会社 | 熱サイクルシステム |
| US10830518B2 (en) | 2017-03-14 | 2020-11-10 | AGC Inc. | Heat cycle system |
| EP3598040B1 (en) * | 2017-03-14 | 2026-04-29 | AGC Inc. | Heat cycle system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050071480A (ko) | 탄소 나노튜브 평판 디스플레이용 장벽 금속층 | |
| JPH09245689A (ja) | 電界放出型冷陰極を用いた画像表示装置 | |
| US7567027B2 (en) | Negative hole structure having a protruded portion and electron emission device including the same | |
| JPH0817365A (ja) | 電界放出装置及びその製造方法 | |
| KR100378103B1 (ko) | 전자원, 화상 형성 장치 및 전자원 제조 방법 | |
| JPH07282718A (ja) | フィールドエミッション素子を用いた表示装置 | |
| JP2907024B2 (ja) | 電子放出素子 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| KR20070012134A (ko) | 집속 전극을 갖는 전자방출소자 및 그 제조방법 | |
| KR100260260B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR20020031819A (ko) | 전계방출표시소자의 제조방법 | |
| KR100288078B1 (ko) | 몰드트랜스퍼기술을이용한필드에미터어레이형성방법 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| KR100375224B1 (ko) | 전계방출소자의 전극제조 방법 | |
| KR20060001503A (ko) | 캐소드 전극에 저항층이 도입된 전자 방출 소자 | |
| KR100784511B1 (ko) | 전계 방출 표시 장치 및 그의 제조방법 | |
| KR0136686B1 (ko) | 실리콘 필드 에미터 및 그 제조방법 | |
| KR20020031820A (ko) | 전계방출표시소자 및 그 제조방법 | |
| US20060214558A1 (en) | Image display device | |
| KR20010039308A (ko) | 퓨즈형 다단계 저항을 구비하는 전계방출표시소자 | |
| KR20070014495A (ko) | 전자방출표시장치의 잔사 제거방법 | |
| KR20000002642A (ko) | 전계방출소자의 게이트 전극 형성방법 | |
| KR20070060834A (ko) | 전자방출소자의 제조방법 | |
| KR19990043864A (ko) | 전계 방출 표시소자의 제조방법 | |
| JPH09231919A (ja) | 電界放出型冷陰極を用いた画像表示装置 |