JPH09246391A - 配線設計方法および配線設計装置 - Google Patents

配線設計方法および配線設計装置

Info

Publication number
JPH09246391A
JPH09246391A JP8049295A JP4929596A JPH09246391A JP H09246391 A JPH09246391 A JP H09246391A JP 8049295 A JP8049295 A JP 8049295A JP 4929596 A JP4929596 A JP 4929596A JP H09246391 A JPH09246391 A JP H09246391A
Authority
JP
Japan
Prior art keywords
wiring
relay point
delay
route
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8049295A
Other languages
English (en)
Inventor
Takayuki Yamauchi
貴行 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8049295A priority Critical patent/JPH09246391A/ja
Priority to US08/810,446 priority patent/US5926397A/en
Publication of JPH09246391A publication Critical patent/JPH09246391A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 LSI等の設計において、配線長を短くし、
かつ必要最低限の遅延調整素子を用いて遅延制御を実現
する。 【解決手段】 信号の供給源・供給先となるセルを配置
し(S1)、供給源と各供給先との間の経路上に必要最
低限の中継点を生成し(S3)、その経路に配線を施す
(S5)。配線の寄生成分(配線容量および配線抵抗)
を抽出し(S7)、その寄生成分に応じて中継点に挿入
する遅延調整素子(セル)を決定する(S8)。この決
定は、遅延調整素子のサイズが最小となるように行われ
る。決定された遅延調整素子を中継点に挿入する(S
9)。これにより、配線前に設けた中継点に挿入する遅
延調整素子のサイズを配線完了後に決定しているので、
全てのレイアウト(配置・配線)の結果の影響を考慮し
た遅延制御を、再配線を行うことなく実現することがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路、
プリント配線基板などの配線が施される電子回路部品の
設計において、信号伝搬遅延を制御しうる配線設計方法
および配線設計装置に関するものである。
【0002】
【従来の技術】論理回路においては、信号伝搬遅延が適
切に制御されないと、回路動作を高速化することができ
ない。その典型的な例が、同期式回路におけるクロック
スキューの問題である。同期式回路では、クロック信号
が複数の素子の動作を同期させるが、クロック信号の供
給源から複数の供給先への信号伝搬遅延がそれぞれの供
給経路で異なる場合には、その差すなわちクロックスキ
ューにより回路の動作速度が低下したり、回路の正常な
動作が妨げられたりする。
【0003】このような問題に対し、特開平6−215
071号公報には、配線長を制御するクロック配線設計
装置が開示されている。この装置は、図16に示すよう
に、クロック信号の供給源となるクロックドライバ10
1から供給先となる各ブロック102〜105までの配
線長が等しくなるように配線を決定している。
【0004】一方、特開平6−89938号公報には、
クロック信号の各供給経路における遅延時間差を吸収す
るように遅延時間を調整する方法が開示されている。こ
の方法では、図17に示すように、クロック信号の供給
源111と、論理回路領域112に設けられた供給先と
なる各論理回路113〜116との間に、駆動能力を備
えた遅延調整回路117…が設けられている。また、こ
の方法では、予め設定された複数の遅延調整回路117
…から、シミュレーションにより遅延時間のずれがなく
なるような遅延調整回路117を特定するようになって
いる。
【0005】ところで、従来は、例えば、図18に示す
ような手順で回路設計が行われていた。
【0006】まず、各セルを所望の位置に配置し(S1
01)、遅延制御の対称となる信号について、信号の供
給源とセルとの間に配線を施す(S102)。次いで、
その他の配線必要な箇所に配線を施し(S103)、配
線の寄生成分を抽出する(S104)。さらに、配線が
完了した状態での信号遅延が設計通りに制御されている
か、信号のタイミングを検証する(S105)。ここ
で、タイミングの遅延が設計通りに制御されていない場
合は、抽出された寄生成分に基づいて配線が修正され
(S106)、再び寄生成分を抽出する(S104)。
【0007】
【発明が解決しようとする課題】ところが、上記前者の
装置では、各配線長を等しくするために、ブロック10
2への配線のように迂回する配線が必要となる。それゆ
え、電子回路部品の面積や消費電力が増加するという問
題がある。また、LSI等においては、素子の微細化が
進んでいるため、配線抵抗や配線容量の影響が増大して
いる。したがって、配線抵抗や配線容量を考慮した遅延
モデルでは、配線長を等しくするだけでは正しく遅延を
制御することができない。さらに、他の配線結果によ
り、遅延の制御対象となる配線の容量が変化して遅延時
間が変わるとき、その誤差を調整することができない。
【0008】一方、後者の方法では、予め設けられた複
数の遅延調整回路117…から最適な遅延調整回路11
7を選択するので、他の配線結果の影響を考慮すること
ができる。しかしながら、遅延調整回路117と論理回
路113〜116とを別の領域に設けるため、それらの
間の配線が長くなり、配線に要する面積と配線容量が増
加するという問題がある。配線容量が多いほど駆動能力
の高い遅延調整回路117が必要となるため、配線容量
と遅延調整回路117の両者の負荷容量の影響により消
費電力の増加を招く。
【0009】加えて、後者の方法では、上記のように、
固定化された複数の遅延調整回路117…から最適の遅
延調整回路117を選択するようになっているので、使
用されない遅延調整回路117…は無駄になってしま
う。複数の論理回路113〜116の個々に対し、選択
可能なように複数の遅延調整回路117…が設けられる
ので、論理回路が増加するほど無駄になる遅延調整回路
117…が多くなる。しかも、1つの遅延調整回路11
7から複数の論理回路にクロック信号を供給する場合、
その間の経路における遅延時間差を調整することができ
ない。
【0010】また、前記のような手順による回路設計で
は、一旦配線を行ってから、遅延制御が所望通りとなる
ように配線を修正する処理を繰り返して行う。したがっ
て、設計に手間がかかり、効率があまり良くなかった。
【0011】本発明は、上記の事情に鑑みてなされたも
のであって、配線の前に寄生成分等の配線の影響を考慮
することにより、配線長を短くし、かつ必要最低限の遅
延調整回路を用いて遅延制御を実現することを目的とし
ている。
【0012】
【課題を解決するための手段】本発明の第1の配線設計
方法または第1の配線設計装置は、上記の課題を解決す
るために、信号の供給源および供給先となる素子を配置
し、配置された供給源の素子と各供給先の素子との間に
配線を施す方法または装置において、(1)配置された
供給源の素子から供給先の素子へ至る配線予定経路を決
定するとともに、その経路に施されるべき配線の配線抵
抗および配線容量の予測に基づいて上記経路の途中に中
継点を設定し、(2)配線前に各配線予定経路における
信号の遅延時間を調整する遅延調整素子を挿入するため
の領域を調整すべき遅延時間に応じた大きさに上記中継
点に確保するという、(1)および(2)の各工程また
は各手段を備えていることを特徴としている。
【0013】第1の配線設計方法または装置では、配線
予定経路上に中継点が設定され、その中継点に遅延調整
素子の配置用の領域が確保された後に配線が行われる。
これにより、配線後の配線抵抗および配線容量が中継点
の設定時における予測と異なる場合、遅延調整素子の大
きさを配線後の配線抵抗および配線容量に応じて設定す
ることにより、素子の再配置または素子間の再配線を行
うことなく、配線抵抗および配線容量の配線前後の差に
よる影響をなくすことができる。それゆえ、配線前に設
定した配線における遅延時間を配線後にも維持すること
ができる。
【0014】上記の第1の配線設計方法または装置は、
好ましくは、(1)の工程または手段が、配線予定経路
上に中継点の候補位置を設定し、各候補位置について目
標とする遅延制御の達成度合いを評価するとともに最良
の評価が得られた候補位置を中継点として選出する工程
または手段を有している。これにより、遅延時間の短縮
や各経路間の遅延時間を等しくするといった特定の目標
について遅延制御を行うことができる。また、遅延制御
の評価の高い有効な中継点が選出されるので、中継点の
数が必要最小限に制限される。
【0015】また、最良の評価が得られた候補位置が複
数存在する場合、中継点の大きさが最小になる候補位置
を中継点として選出すれば、遅延調整素子の挿入用に確
保される領域が小さくなる。
【0016】上記の第1の配線設計方法または装置は、
好ましくは、素子の配置結果に基づいて配線密度を算出
し、(2)の工程または手段が、遅延調整素子の配置用
の領域を配線密度に応じた大きさに確保する。これによ
り、配線密度により決まる配線間の容量を考慮した大き
さの領域を確保することができる。それゆえ、配線間の
容量に基づく遅延時間を領域の大きさに反映させること
ができる。
【0017】上記の第1の配線設計方法または装置は、
好ましくは、(1)の工程または手段が、供給先の素子
を特定の属性に基づいてグループ化し、供給源の素子と
各グループとの間に配線予定経路を決定する。これによ
り、配線数が多くなっても、供給先の素子がグループ化
されているので、供給先の素子単位で中継点を決定する
場合に比べて中継点の決定数を少なくすることができ
る。
【0018】また、上記のグループ化において、1つの
グループの負荷容量が許容値を越えないように制限すれ
ば、グループ内での配線長を短く抑えることができる。
【0019】本発明の第2の配線設計方法または第2の
配線設計装置は、上記の課題を解決するために、信号の
供給源および供給先となる素子を配置し、配置された供
給源の素子と各供給先の素子との間に配線を施す方法ま
たは装置において、(1)配置された供給源の素子から
供給先の素子へ至る配線予定経路を決定するとともに、
その経路に施されるべき配線の配線抵抗および配線容量
の予測に基づいて上記経路の途中に中継点を設定し、
(2)配線前に各配線予定経路における信号の遅延時間
を調整する遅延調整素子を挿入するための領域を調整す
べき遅延時間に応じた大きさに上記中継点に確保し、
(3)配線後の配線容量および配線抵抗を抽出し、
(4)抽出された配線容量および配線抵抗に基づいて、
与えられた信号遅延時間の制約を満たし得る遅延調整素
子を決定して上記中継点に挿入するという、(1)ない
し(4)の各工程または各手段を備えていることを特徴
としている。
【0020】第2の配線設計方法または装置では、遅延
調整素子のパラメータを配線後の配線抵抗および配線容
量に応じた値に設定することにより、配線後に抽出され
た配線容量および配線抵抗に基づいて、与えられた信号
遅延時間の制約を満たし得る遅延調整素子を決定するの
で、配線抵抗および配線容量が中継点の設定時における
予測と異なっても、素子や配線のレイアウトを変更する
ことなく、配線抵抗および配線容量の配線前後の差によ
る影響をなくすことができる。それゆえ、配線前に設定
した配線における遅延時間を配線後にも維持することが
できる。
【0021】上記の第2の配線設計方法または装置は、
好ましくは、(1)の工程または手段が、抽出された配
線抵抗および配線容量に基づき、各中継点について目標
とする遅延制御の達成度合いを評価し、各中継点につい
ての最良の評価に基づいて遅延調整素子の大きさを設定
する。これにより、遅延時間の短縮や各経路間の遅延時
間を等しくするといった特定の目標について最も望まし
い遅延制御を行うことができる。
【0022】
【発明の実施の形態】本発明の実施の一形態について図
1ないし図15に基づいて説明すれば、以下の通りであ
る。
【0023】本実施の形態に係る配線設計装置は、図5
に示すように、配線系1と、中継点挿入系2とを備えて
いる。配線系1は、セル(素子)の配置からセル間の配
線までを担う一方、中継点挿入系2は、仮配線の段階で
中継点を設定し、その中継点に適当な遅延調整素子を挿
入することにより遅延制御を担う。
【0024】上記のセルは、信号の供給源となる供給源
セルと、信号の供給先となる供給先セルとである。供給
源セルは、クロックなどの同期信号を発生する回路素子
であり、供給先セルは、同期信号に基づいて動作するフ
リップフロップなどの最小の単位の回路素子である。
【0025】また、本配線設計装置は、データベース3
・4と、入力部5と、制御部6とを備えている。
【0026】データベース3は、配置・配線処理を行う
ために必要なレイアウト情報を全て格納している。その
情報は、配置・配線対象となるセルの接続情報、配線情
報、配線の容量や抵抗に関する情報などである。
【0027】データベース4は、信号伝搬遅延制御を行
うために必要な情報を全て格納している。その情報は、
遅延制御対象となる信号、目的とする制御方式に関する
情報、供給先セルのグループ化に関する情報、中継点の
位置やサイズに関する情報、供給先の遅延値の情報など
である。これらの情報は、入力部5を介して予めデータ
ベース4に入力されている。
【0028】制御部6は、配線系1および中継点挿入系
2における後述する各部による処理の実行や、その各部
とデータベース3・4との間のデータの入出力を制御す
るようになっている。
【0029】配線系1は、配置部11、配線密度算出部
12、配線部13および寄生成分抽出部14を備えてい
る。
【0030】配置部11は、信号の供給源となるセルと
信号の供給先となるセルとを予め定められた配置・接続
情報に基づいて配置するようになっている。配置部11
は、SA(Simmulated Annealing)法、二次計画法、Mi
n-Cut 法、ペア交換法などの既存の手法を用いてセルの
配置を行う。
【0031】配線密度算出部12は、配置部11により
配置されたセル間に上記の配置・接続情報に基づいて配
線可能領域において仮の配線を行い、配線可能領域の各
ブロックを通過する配線密度を算出するようになってい
る。
【0032】大規模LSIの配線工程においては、大ま
かな配線経路を概略配線により決定し、その配線経路に
おいて他の配線や素子との間の設計規則を満たすように
最終的な配線経路を決定する二段階配線手法がよく用い
られる。上記概略配線では、全体を格子状の領域に分割
し、各配線がどの領域を通過するかが決定される。配線
密度算出部12は、この手法を用いることにより、領域
の大きさに対して通過する配線の本数を求めるようにな
っている。
【0033】配線部13は、後述する中継点領域確保部
26により中継点を挿入するための領域が確保される
と、配置・接続情報に基づいてセル間の配線を行うよう
になっている。
【0034】寄生成分抽出部14は、配線後の寄生容量
(配線抵抗や配線容量)を抽出するようになっている。
【0035】中継点挿入系2は、中継点生成部21、供
給先グループ化部22、コスト算出部23、遅延計算部
24、サイズ算出部25、中継点領域確保部26および
中継点セル挿入部27を備えている。
【0036】中継点生成部21は、供給先グループ化部
22、コスト算出部23、遅延計算部24およびサイズ
算出部25の処理結果に基づいて、配線密度算出部12
による仮の配線において、最適な遅延値を与える中継点
を予想して生成するようになっている。具体的には、次
のような処理を行う。
【0037】(21-1)供給源セルから、供給先グループ
化部22により後述のように形成された供給先セルのグ
ループまでの経路を決定する。 (21-2)中継点の挿入候補位置を生成する。 (21-3)生成した挿入候補位置から遅延制御に有効な箇
所を選択し、その箇所に挿入する中継点を決定する。
【0038】供給先グループ化部22は、供給先のセル
を、分布状態、遅延制御条件などの特定の条件(属性)
に基づいてグループ化するようになっている。グループ
化は、例えば、図6(a)ないし(c)に示すように行
われる。
【0039】まず、図6(a)に示すように、1つの供
給源セルuと、複数の供給先セルv…とが配置された領
域において、1つの供給先セルvを取り出す。この供給
先セルvすなわち抽出セルpを核としてグループGi
形成する。図6(b)に示すように、他のグループにつ
いても、抽出セルpを核として同様にグループGi を形
成する。グループ化が完了すると、各供給先セルv…
は、図6(c)に示すように、グループg1 ・g2 …と
してグループ単位で扱われるようになる。
【0040】上記の供給先セルvの取り出し方として
は、次のような方法があり、供給先セルv…の分布状態
に応じて適当な方法を用いる。
【0041】(22-1)供給源セルuに最も近い供給先セ
ルvを選ぶ方法 この方法では、供給先セルv…が供給源セルuに近い領
域に片寄って分布している場合、供給源セルuに最も近
い供給先セルvを取り出す。これにより、この供給先セ
ルvの周辺に配置されている供給先セルv…、すなわち
配線遅延の影響が小さい供給先セルv…が優先的にグル
ープ化される。この結果、供給源セルuから離れた位置
で分散している供給先セルv…が供給源セルuに近いグ
ループと異なるグループを形成しやすくなる。
【0042】(22-2)供給源セルuに最も遠い供給先セ
ルvを選ぶ方法 この方法では、供給先セルv…が供給源セルuに遠い領
域に片寄って分布している場合、供給源セルuに最も遠
い供給先セルvを取り出す。これにより、この供給先セ
ルvの周辺に配置されている供給先セルv…、すなわち
配線遅延の影響が大きい供給先セルv…が優先的にグル
ープ化される。この結果、供給源セルuから離れた位置
で互いに近接している供給先セルv…が同じグループを
形成しやすくなる。
【0043】(22-3)乱数を用いて供給先セルvを選ぶ
方法 この方法では、供給先セルv…が供給源セルuに対しほ
ぼ均一に分布している場合、乱数を用いて供給先セルv
を取り出す。これにより、グループの位置が部分的に集
中せず、図6(a)に示すように、グループ化された供
給先セルv…を包含する最小矩形Ri で表されるグルー
プの領域の大きさのばらつきが少なくなる。
【0044】(22-4)遅延制御条件に従って供給先セル
vを選ぶ方法 この方法では、すでに形成されたグループとの遅延時間
の差が最も少なくなる要求のある特定の供給先セルvを
取り出す。これにより、遅延時間の差が少なくなるグル
ープが優先して形成される。
【0045】このように、セルの分布状態や遅延制御条
件に応じて最適なセル抽出方法を用いることにより、セ
ルの配置方法に依存せずに効果的な遅延制御が可能にな
る。
【0046】コスト算出部23は、中継点生成部21に
より生成された中継点の挿入候補位置から遅延制御に有
効な箇所を選択するために、次のようなコスト式を用い
て各候補位置を評価するようになっている。コスト式
は、目的とする遅延制御の達成度合いを表し、コスト式
の演算結果であるコスト値が小さいほど、その候補位置
の評価が高くなる。
【0047】なお、以下の各コスト式においては、供給
源セルからグループへの最大の遅延値をdmax 、最小の
遅延値をdmin 、Fをコスト値、α・β・γを定数、S
を中継点のサイズの総和としている。
【0048】(23-1)F=dmax −dmin このコスト式によれば、全ての供給先セル間の遅延時間
の差を小さくすることができる。
【0049】(23-2)F=(dmax −dmin )×dmin このコスト式によれば、全ての供給先セル間の遅延時間
の差を小さくし、かつ遅延時間を小さくすることができ
る。
【0050】 (23-3)F=α×(dmax −dmin )+β×dmin このコスト式によれば、遅延時間を等しくするという要
求と、遅延時間を小さくするという要求に優先順位があ
る場合、αおよびβを適宜設定することにより、いずれ
かをどの程度優先させるかを重み付けすることができ
る。例えば、αの値を大きくしβの値を小さくすれば、
遅延時間のばらつきをなくすことが優先されるが、ばら
つきが同じであれば遅延時間を小さくすることができ
る。
【0051】(23-4)F=α×(dmax −dmin )+β
×dmin +γ×S このコスト式によれば、(23-3)のコスト式に加えて中
継点の設定数を制御することができる。γを大きくすれ
ば、中継点のサイズの総和を小さくするという要求を優
先させ、中継点が無制限に決定されるという不都合を防
止することができる。
【0052】その他、特定の供給先セル間の遅延時間の
みを用いたコスト式を定めて、必要のある供給先セル間
の制御条件を考慮することもできる。例えば、特定の供
給先セル間の遅延時間の差のみを小さくしたい場合に
は、その遅延時間差を含むコスト式を用いれば、より少
ない中継点で遅延を制御することができる。
【0053】このように、コスト式の定義を適宜設定す
ることにより、種々の条件に対する遅延制御が可能にな
る。
【0054】遅延計算部24は、コスト式の演算に用い
るための遅延時間を計算するようになっている。サイズ
算出部25は、コスト式の演算に用いるための中継点の
サイズまたは中継点に挿入される遅延調整素子のサイズ
を算出するようになっている。
【0055】中継点領域確保部26は、中継点生成部2
1により生成された中継点に後述する遅延調整素子を挿
入するための領域を確保するようになっている。領域の
大きさは、調整すべき遅延時間に応じた面積に設定され
るが、具体的には、後述のようにして各中継点について
求められたサイズに、配線後の遅延調整のための余裕が
加えられている。また、中継点領域確保部26は、領域
がすでに他のセルで占められている場合には、そのセル
を移動させて遅延調整素子の挿入が可能となるように領
域を確保する。
【0056】中継点セル挿入部27は、最終的に中継点
に挿入する遅延調整素子(セル)が決定すると、そのセ
ルを中継点に挿入するようになっている。
【0057】上記のように構成される配線設計装置によ
る遅延制御の手順を図1ないし図4のフローチャートを
参照して説明する。
【0058】まず、配置部11により供給源セルおよび
供給先セルの配置が行われ(S1)、配線密度算出部1
2により、仮の配線が施されるとともに、その配線につ
いての配線密度が算出される(S2)。配線密度により
配線間の容量が異なることから、ここで配線密度を求め
ておくことにより、中継点領域確保部26が確保する領
域をその容量を考慮した必要最小限の大きさに確保する
ことができる。
【0059】次いで、中継点生成部21により、供給源
セルと供給先セルとの間の配線経路が決定され、併せ
て、供給先グループ化部22、コスト算出部23、遅延
計算部24およびサイズ算出部25に基づいて配線経路
において中継点が生成される(S3)。中継点が生成さ
れると、中継点領域確保部26により、生成された中継
点に遅延調整素子を挿入するための領域が確保される
(S4)。
【0060】その後、配線部11により、遅延制御の対
象となる信号についての配線が中継点の生成において決
定された配線経路にしたがって行われ(S5)、続いて
残りの配線も行われる(S6)。配線が完了すると、寄
生成分抽出部14により配線容量や配線抵抗が寄生成分
として抽出される(S7)。
【0061】さらに、上記の寄生成分とデータベース3
に格納された供給経路情報とにより、中継点に挿入する
遅延制御素子(セル)のパラメータを決定する(S
8)。そして、そのパラメータを持つ遅延制御素子をデ
ータベース4に設けられたライブラリから選んで、中継
点に挿入する(S9)。
【0062】ところで、前記のS3における中継点の生
成は、図2に示すフローチャートの手順で行われる。
【0063】最初に、供給先グループ化部22により、
供給先セルのグループ化が行われる(S11)。する
と、中継点生成部21により、供給源セルから確定した
グループまでの経路が決定され(S12)、中継点を挿
入する候補位置が生成されて(S13)、さらに中継点
が決定される(S14)。
【0064】上記のS11におけるグループ化の処理
は、具体的には、図3のフローチャートの手順で行われ
る。その手順を図6を用いながら詳細に説明する。
【0065】まず、全要素(供給先セル)の集合をDと
し、i番目のグループをGi で表し、iを1に初期化し
ておくことにより、1番目のグループから順にグループ
を形成する(S21)。この状態で、図6(a)に示す
ように、前述のような方法でDから要素を1つ取り出し
てpとすることで(S22)、Dからpを除き、G
グループの核となるpを加える(S23)。
【0066】次いで、Dの各要素についてGとの距
離を求め、Gi に属するいずれかの要素との距離が最短
となる要素をqとして取り出す(S24)。このとき、
図6(a)にて破線で囲まれた構成途中のGi に最も近
いqが選ばれる。そして、Giに属する全要素とこのq
とを包含する最小矩形Ri を求める(S25)。このと
き、Ri の周囲長をLとしておく。
【0067】続いて、グループGi の負荷容量を算出す
る(S26)。配線密度が高い箇所では配線間隔が狭い
ために単位長さ当たりの配線容量が増加し、配線密度が
低い箇所では単位長さ当たりの配線容量が減少するの
で、ここで、以前に求めておいた配線密度を用いて単位
長さ当たりの配線容量を決定する。そして、その配線容
量を加えて負荷容量を算出する。
【0068】さらに、Gi の負荷容量が予め定められた
許容値を越えるか否かを判定し(S27)、越える場合
は、Dが空であるか否かを確認する(S28)。許容値
は、例えば、グループ内の配線を行うときに、グループ
の大きさがグループ内での配線遅延の影響を無視できる
ような値に設定されている。
【0069】そして、図6(b)に示すように、Dが空
である場合は、グループの構築を終え、全てのグループ
の位置を決めて(S29)、処理を完了する。ここで、
グループの位置は、図6(c)に示すように、グループ
内の各要素の負荷を重さと見なしたときの重心位置とし
ている。
【0070】また、S27において、Gi の負荷容量が
許容値を越えない場合は、qをGiに加え、Dからqを
除いて(S30)、処理をS24に戻す。一方、S28
において、Dが空でない場合は、次のグループの構築に
移行するためにiをi+1として(S31)、処理をS
22に戻す。
【0071】上記のように、遅延時間の精度上無視でき
る供給先セルの集合をグループに分けることにより、後
の中継点挿入処理の効率化を図ることができる。また、
負荷容量の許容値によってグループの大きさが制限され
るので、グループ内の配線長が短く抑えられる。これに
より、グループ内に限定すれば、配線長をそろえる従来
の制御方法も配線長があまり増大しないので有効な方法
となる。さらに、グループ内で正確な制御を行う場合に
は、グループ化と従来の配線長制御技術とを組み合わせ
ることも可能である。
【0072】前記のS13における中継点挿入候補位置
生成の処理は、具体的には、次のようにして行われる。
まず、図7に示すように、供給源セルuから各グループ
1〜g4 までの経路を×で表される分岐点により配線
セグメントW…に分割する。すなわち、配線セグメント
Wは、供給源セルuと分岐点との間の経路および分岐点
とグループg1 〜g4 との間の経路になる。また、図8
(a)に示すように、配線セグメントWの両端点のう
ち、供給源セルuに近い方を始点とし、他方を終点とす
る。
【0073】次いで、各配線セグメントW…上における
始点から終点までの間に、始点からの距離が単位長さ毎
(0,1,2,…)に候補位置を生成する。例えば、図
8(b)に示すように、配線セグメントWの始点・終点
間の距離が2である場合、距離0、距離1および距離2
の位置に、■で示すように候補位置が生成される。ただ
し、距離0の場合は、始点の直後に候補位置が生成さ
れ、距離2の場合は、終点の直前に候補位置が生成され
る。
【0074】上記のS14における中継点決定の処理
は、具体的には、図4(a)(b)のフローチャートの
手順で行われる。
【0075】まず、図4(a)に示すように、上記のよ
うにして生成された候補位置に挿入すべき中継点を中継
点挿入候補(中継点挿入候補位置)から選択する(S4
1)。ここでは、図4(b)に示すように、各候補につ
いて遅延時間を算出し(S51)、その遅延時間に基づ
いて、中継点のサイズを決定するとともに、前述のコス
ト式を用いてコスト値を算出する(S52)。そして、
コスト値が最小となる候補を中継点として選び(S5
3)、その候補とコスト値とを次の処理に返す。
【0076】次いで、前回選ばれた候補に対しコスト値
が減少しているか否かを判定し(S42)、減少してい
る選択された候補を中継点とする(S43)。続いて、
中継点が最大数を越えるまでに定められたか否かが判定
され(S44)、最大数を越えていない場合は、中継点
挿入候補がなくなったか否かが判定される(S45)。
ここで、中継点挿入候補がなくなれば、全ての中継点が
出力されたことになり(S46)、処理が完了する。
【0077】また、S42の処理において、コスト値が
減少しなかった場合は、これ以上のコスト値の減少がな
いと考えられるので、処理がS46に移行する。S44
の処理において、中継点が予め定められた最大数を越え
た場合も、同様に処理がS46に移行する。さらに、S
45の処理において、中継点挿入候補がまだあれば、処
理がS41に戻る。
【0078】ここで、上記のS51における遅延時間の
算出の具体的な方法について説明する。
【0079】配線は、抵抗成分と容量成分とからなる等
価回路で表すことができる。ここで、πモデルを用いれ
ば、図9(a)に示す長さが1の配線は、図9(b)に
示すように、全配線容量が2分割されて両端に接続さ
れ、その容量間が全配線抵抗で接続される等価回路に置
き換えられる。この等価回路では、長さ1当たりの配線
容量を0.2とし、長さ1当たりの配線抵抗を250と
している。
【0080】単位長さ当たりの配線抵抗は、ほぼ配線の
幅に反比例し、単位長さ当たりの配線容量は、ほぼ配線
の幅に比例する。すなわち、配線幅を変化させる手段を
設けても、ある程度遅延時間を変化させることができ
る。したがって、配線幅を変化させる場合も遅延制御が
可能であるが、ここでは、説明の便宜上、配線幅を一定
としている。
【0081】図10(a)に示すように、配線の途中に
バッファセルbsが設けられた場合、バッファセルbs
は、ゲートアレイなどにおいてトランジスタで構成さ
れ、トランジスタにより大きさ(サイズ)が決まる。ま
た、バッファセルbsのサイズと抵抗値とは反比例の関
係にある。したがって、抵抗および容量により遅延計算
を行うモデルにおいて、バッファセルbsは、図10
(b)に示すように、その負荷容量CB とサイズsによ
って変化する抵抗とで表される。その抵抗は、1000
をサイズs(1≦s≦10)で除した値とする。なお、
1000という値は、s=1のときの抵抗値である。
【0082】なお、バッファセルbsの負荷容量が配線
容量に対して十分小さい場合は、その負荷容量CB を無
視してもよい。また、バッファセルbsの内部遅延Dが
微小である場合も同様に無視できる。以降の説明では、
簡略化のために、バッファセルbsの負荷容量CB と内
部遅延Dを無視するが、無視しない場合においても、無
視する場合と同等の効果が得られる。
【0083】次に、抵抗および容量の等価回路を用いた
遅延計算の一例について説明する。
【0084】図11(a)に示すように、Elmoreのモデ
ルでは、点A・Bの間の遅延時間dabは、両点間の抵抗
RとB点における負荷容量Cとの積で表される。例え
ば、図11(b)に示すような、長さLの配線の終端で
ある点B以降の負荷容量が0.1の配線は、上記のモデ
ルを適用すれば、図11(c)に示すように等価的に置
き換えられる。この等価回路において、点Bにおける全
負荷容量は、点B以降の負荷容量(0.1)と点Bにお
ける配線容量(0.1×L)とを加えた値になる。
【0085】したがって、この配線の等価回路における
遅延時間dabは、 dab=R×C =(250×L)×(0.1×L+0.1) と計算される。ここで、L=1、L=5の場合は、それ
ぞれ50、750となる。
【0086】一方、図12(a)に示すように、途中の
点P(点A・P間の距離がL1 となり、点P・B間の距
離がL2 となる点)にバッファセルbsが挿入された配
線は、図12(b)に示す等価回路で表される。この等
価回路における点A・P間の遅延時間dapと点P・B間
の遅延時間dpbとは、それぞれ、 dap=(250×L1 )×(0.1×L1 ) dpb=(1000/s)×(0.1×L2 ×2+0.
1)+(250×L2 )×(0.1×L2 +0.1) と計算される。
【0087】ここで、L1 =3、L2 =2、s=5のと
き、dap=225、dpb=250となる。したがって、
点A・B間の遅延時間dabは、 dab=dap+dpb=225+250=475 となる。
【0088】上記のように、長さ5の配線においてバッ
ファセルbsを挿入しない場合は、遅延時間が750で
あったが、始点(点A)から長さ3の位置にバッファセ
ルbsを挿入することで遅延時間を475に短縮するこ
とができる。すなわち、バッファセルbsの挿入は、遅
延時間を制御する作用があるので、バッファセルbsを
遅延調整素子として利用することができる。
【0089】続いて、前述の手順による中継点決定の具
体例について説明する。
【0090】図13(a)に示す例では、供給源セルu
と、グループg1 〜g4 とを有し、分岐点b1 ・b2
設けられており、各配線セグメント上に中継点挿入候補
1〜p20が生成されている。図13(a)に示す状態
は、第1回目の中継点挿入候補の選択を示しているの
で、中継点は挿入されていない。
【0091】このような構成において、各候補p1 〜p
20について、それぞれを中継点とした場合の供給源セル
uから各グループg1 〜g4 までの遅延時間を上記の方
法により算出する。この計算の結果では、表1に示すよ
うに、候補p3 ・p4 についてのコスト値が最小とな
る。また、これらの候補p3 ・p4 を中継点として定め
る場合、その中継点のサイズsは、候補p3 で3.69
となり、候補p4 で2.11となり、候補p4 の方が小
さくなる。したがって、図13(b)に示すように、候
補p4 が中継点として選ばれる。
【0092】なお、表1のコスト値は、前述の(23-2)
のコスト式に基づいて算出されている。
【0093】
【表1】
【0094】候補p4 についての計算を詳細に説明す
る。以下の計算においては、長さ1当たりの配線容量を
0.2(=0.1+0.1)とし、長さ1当たりの配線
抵抗を250とし、g1 〜g4 の負荷容量を0.1とす
する。
【0095】u−b1 間の遅延時間dub1 は、b1 以降
の負荷容量が0.2×5+0.1+0.1であることか
ら、 dub1 =250×2×(0.2×2/2+0.2×5+0.1+0.1) =500×1.4=700 と計算される。また、b1 −g1 間の遅延時間db1g1
1 −g2 間の遅延時間db1g2は、それぞれ、 db1g1=250×2×(0.2×2/2+0.1) =500×0.3=150 db1g2=250×3×(0.2×3/2+0.1) =750×0.4=300 と計算される。
【0096】したがって、u−g1 間の遅延時間
ug1 、b1 −g2 間の遅延時間dug2 は、それぞれ、 dug1 =700+150=850 dug2 =700+300=1000 一方、u−p4 間の遅延時間dup4 は、 dup4 =250×3×(0.2×3/2)=750×
0.3=225 と計算される。また、p4 −b2 間の遅延時間d
p4b2は、p4 に前述のバッファセルが挿入されると考え
られ、さらにb2 以降の負荷容量が0.2×4+0.1
+0.1であることから、 dp4b2=(1000/s)×(0.2×4+0.1+0.1) =(1000/s)×1.0=1000/s と計算される。
【0097】b2 −g3 間の遅延時間db2g3、b2 −g
4 間の遅延時間db2g4は、それぞれ、 db2g3=250×2×(0.2×2/2+0.1) =500×0.3=150 db2g4=250×2×(0.2×2/2+0.1) =500×0.3=150 と計算される。
【0098】したがって、u−g3 間の遅延時間
ug3 、u−g4 間の遅延時間dug4 は、それぞれ、 dug3 =225+1000/s+150=375+10
00/s dug4 =225+1000/s+150=375+10
00/s 上記のように計算された遅延時間からsを求めるには、
次の計算を行う。
【0099】sの範囲が1≦s≦10に特定されている
ので、遅延時間dug3 ・dug4 =dとすれば、475≦
d≦1375となり、(23-2)のコスト式は、次のよう
に分類される。 (A)850≦d≦1000の場合 この範囲において、dmax =1000、dmin =850
であるので、コスト値Fは、 F=(1000−850)×850=127500 となる。 (B)475≦d<850の場合 この範囲において、dmax =1000であるので、コス
ト値Fは、 F=(1000−d)×d>127500 となる。この式は、上に凸となり、軸がd=500であ
る放物線を表している。このため、コスト値Fは、dが
軸から遠い850付近で最も小さくなる。 (C)1000<d≦1375の場合 この範囲において、dmin =850であるので、コスト
値Fは、 F=(d−850)×850>(1000−850)×850 =127500 となる。
【0100】したがって、(A)の場合、コスト値が最
小となる。この場合のsは、 850≦375+1000/s≦1000 を満たす範囲で、最小遅延時間dmin との差が最も小さ
くなるように定められるので、375+1000/s=
850を満たす値、すなわち2.11となる。
【0101】次に、中継点となった候補p4 を除く候補
1 〜p3 ・p5 〜p20について、上記の場合と同様に
して遅延時間を計算する。この計算の結果では、表2に
示すように、候補p15についてのコスト値が最小とな
り、この候補p15についての中継点のサイズsは1.3
3となる。ここで、コスト値が0となるため、次回の中
継点挿入候補の選択では、コスト値が減少することはな
い。したがって、図4(a)のS42の判定を経て、最
終的には候補p4 ・p15が中継点として出力される。
【0102】
【表2】
【0103】前述のS8(図1)の処理において、中継
点に挿入するセルのパラメータは、具体的には、次のよ
うに決定される。なお、寄生成分抽出部14により抽出
された寄生成分(配線容量および配線抵抗)が中継点決
定時の予測値と同じ場合には、中継点決定時に求めた中
継点のサイズをセルのパラメータとして用いる。
【0104】図14に、配線容量が中継点決定時の予測
値と異なる場合を例示する。この場合、配線における分
岐点b1 および中継点p4 の付近の2か所で、単位長さ
当たりの配線容量が0.2(予測値)から0.3に増加
している。ただし、配線抵抗および各グループの容量は
変化していない。また、中継点p4 ・p15に挿入する挿
入セルのサイズをそれぞれs1 、s2 とする。
【0105】上記例における供給源セルuから各グルー
プg1 〜g4 までの経路の遅延時間d1 〜d4 は、 d1 =675+300/s d2 =912.5 d3 =437.5+1000/s14 =437.5+1000/s1 と計算される。
【0106】ここで、前述の(23-2)のコスト式を用い
て、コスト値Fを最小にするs1 、s2 を求めると、s
1 =2.10、s2 =1.26となる。このとき、コス
ト値が0となり、各グループg1 〜g4 についての遅延
時間は全て912.5となる。
【0107】このようにしてサイズが決定された挿入セ
ルを中継点p4 ・p15に挿入することにより、配線容量
が予想値と異なっても、設計通りに遅延制御を行うこと
ができる。
【0108】また、配線抵抗が変化した場合も、同様な
方法で、各グループg1 〜g4 についての遅延時間を計
算し、コスト値を最小(または最大)にする挿入セルの
サイズを求めることにより、設計通りに遅延制御が可能
になる。あるいは、最小のコスト値を得るためのコスト
式に代えて、最大の計算値が最も高い評価を与える評価
式を導入すれば、その計算結果である評価値を最大値に
する挿入セルのサイズを求めることにより、設計通りに
遅延制御が可能になる。
【0109】なお、配線抵抗が一定の場合でも評価式を
導入する場合、図4(a)(b)に示す処理において
は、コスト値が評価値に代わり、S42の処理で評価値
が増加したか否かを判定し、S53の処理で評価値最大
の候補を選ぶことになる。
【0110】以上述べたように、本実施の形態に係る方
法および装置によれば、配線前に設けた中継点(挿入セ
ル)のサイズを配線完了後に決定しているので、全ての
レイアウト(配置・配線)の結果の影響を考慮した遅延
制御を、図15に示すように、再配線を行うことなく実
現することができる。
【0111】また、バッファセル(遅延制御素子)を設
けることにより遅延制御を行うので、配線の迂回を減少
させることができる。
【0112】また、遅延制御を行う中継点(バッファセ
ル)を制御対象となる供給先セルと分離せずに配置する
ので、これらの間の配線の増大を抑えることができる。
【0113】さらに、配線密度を予め求めておくことに
より、その配線密度に基づいて、中継点における領域確
保の処理において配線密度を利用して領域に必要な最小
限の大きさを求めることができ、中継点のサイズの小型
化を図ることができる。また、配線密度をグループ化の
処理におけるグループの負荷容量の計算に利用すること
ができる。
【0114】
【発明の効果】以上のように、本発明の請求項1に係る
配線設計方法は、配置工程により配置された供給源の素
子から供給先の素子へ至る配線予定経路を決定し、その
経路に施されるべき配線の配線抵抗および配線容量の予
測に基づいて上記経路の途中に中継点を設定する設定工
程と、配線工程の前に各配線予定経路における信号の遅
延時間を調整する遅延調整素子を挿入するための領域を
調整すべき遅延時間に応じた大きさに上記中継点に確保
する領域確保工程とを備えている構成である。
【0115】このように、予め上記の領域を確保してお
くことにより、配線後の配線抵抗および配線容量が中継
点の設定時における予測と異なる場合、遅延調整素子の
大きさを配線後の配線抵抗および配線容量に応じて設定
することで、素子の再配置または素子間の再配線を行う
ことなく、配線抵抗および配線容量の配線前後の差によ
る影響をなくすことができる。それゆえ、配線前に設定
した配線における遅延時間を配線後にも維持することが
できる。また、遅延制御のために設けられる中継点を供
給先の素子と分離して設ける必要がなくなるので、それ
らの間の配線の短縮化が可能になる。したがって、配線
設計の効率化だけでなく、設計された配線回路の面積お
よび消費電力の削減を図ることができるという効果を奏
する。
【0116】本発明の請求項2に係る配線設計方法は、
請求項1に係る配線設計方法における上記設定工程が、
配線予定経路上に中継点の候補位置を設定する候補設定
工程と、各候補位置について目標とする遅延制御の達成
度合いを評価し、最良の評価が得られた候補位置を中継
点として選出する選出工程とを有する構成である。
【0117】これにより、遅延時間の短縮や各経路間の
遅延時間を等しくするといった詳細な項目について遅延
制御を行うことができる。また、中継点の数を制限する
ことができる。したがって、より自由度が高く、かつ消
費電力の少ない配線設計を実現することができるという
効果を奏する。
【0118】本発明の請求項3に係る配線設計方法は、
請求項2に係る配線設計方法における上記選出工程が、
最良の評価が得られた複数の候補位置から中継点の大き
さが最小になる候補位置を中継点として選出するので、
遅延調整素子の挿入用に確保される領域が小さくなる。
したがって、中継点の占有面積を小さくすることができ
るという効果を奏する。
【0119】本発明の請求項4に係る配線設計方法は、
請求項1に係る配線設計方法に加えて、配置工程による
素子の配置結果に基づいて配線密度を算出する密度算出
工程を備え、上記領域確保工程が、算出された配線密度
に応じた大きさの領域を確保するので、配線密度により
決まる配線間の容量を考慮した大きさの領域を確保する
ことができ、配線間の容量に基づく遅延時間を領域の大
きさに反映させることができる。したがって、必要最小
限の大きさの領域を確保することができるという効果を
奏する。
【0120】本発明の請求項5に係る配線設計方法は、
請求項1に係る配線設計方法における上記設定工程が、
供給先の素子を特定の属性に基づいて分類するグループ
化工程を有し、供給源の素子と各グループとの間に配線
予定経路を決定するので、配線数が多くなっても、素子
がグループ化されることにより、素子単位で中継点を決
定する場合に比べて中継点の決定数を少なくすることが
できる。したがって、中継点決定の処理の効率化を図る
ことができるという効果を奏する。
【0121】本発明の請求項6に係る配線設計方法は、
請求項5に係る配線設計方法における上記グループ化工
程が、1つのグループの負荷容量が許容値を越えないよ
うに制限するので、グループ内での配線長を短く抑える
ことができる。それゆえ、グループの大きさを配線遅延
の影響が無視できる程度に制限することなどが可能にな
る。したがって、遅延制御の効率化を図ることができ
る。
【0122】本発明の請求項7に係る配線設計方法は、
配置工程により配置された供給源の素子から供給先の素
子へ至る配線予定経路を決定し、その経路に施されるべ
き配線の配線抵抗および配線容量の予測に基づいて上記
経路の途中に中継点を設定する設定工程と、配線工程の
前に各配線予定経路における信号の遅延時間を調整する
遅延調整素子を挿入するための領域を調整すべき遅延時
間に応じた大きさに上記中継点に確保する領域確保工程
と、上記配線工程により施された配線についての配線容
量および配線抵抗を抽出する抽出工程と、抽出された配
線容量および配線抵抗に基づいて、与えられた信号遅延
時間の制約を満たし得る遅延調整素子を決定して上記中
継点に挿入する挿入工程とを備えている構成である。
【0123】これにより、配線抵抗および配線容量が中
継点の設定時における予測と異なっても、素子や配線の
レイアウトを変更することなく、配線抵抗および配線容
量の配線前後の差による影響をなくすことができる。そ
れゆえ、配線前に設定した配線における遅延時間を配線
後にも維持することができる。また、遅延調整素子を挿
入することにより遅延時間が制御されるので、配線の迂
回が減少して信号伝搬経路全体の容量が減少する。さら
に、遅延制御のために中継点に挿入される遅延制御素子
を供給先の素子と分離する必要がなくなるので、それら
の間の配線の短縮化が可能になる。したがって、配線設
計の効率化だけでなく、設計された配線の消費電力およ
び配線面積の削減を図ることができるという効果を奏す
る。
【0124】本発明の請求項8に係る配線設計方法は、
請求項7に係る配線設計方法における上記挿入工程が、
抽出された配線抵抗および配線容量に基づき、各中継点
について目標とする遅延制御の達成度合いを評価し、各
中継点についての最良の評価に基づいて遅延調整素子の
大きさを設定するので、遅延時間の短縮や各経路間の遅
延時間を等しくするといった特定の目標について最も望
ましい遅延制御を行うことができるという効果を奏す
る。
【0125】本発明の請求項9に係る配線設計装置は、
配置手段により配置された供給源の素子から供給先の素
子へ至る配線予定経路を決定し、その経路に施されるべ
き配線の配線抵抗および配線容量の予測に基づいて上記
経路の途中に中継点を設定する設定手段と、配線前に各
配線予定経路における信号の遅延時間を調整する遅延調
整素子を挿入するための領域を調整すべき遅延時間に応
じた大きさに上記中継点に確保する領域確保手段とを備
えている構成であるので、請求項1に係る配線設計方法
と同様、配線設計の効率化を図ることができるという効
果を奏する。
【0126】本発明の請求項10に係る配線設計装置
は、請求項9に係る配線設計装置における上記設定手段
が、配線予定経路上に中継点の候補位置を設定し、各候
補位置について目標とする遅延制御の達成度合いを評価
し、最良の評価が得られた候補位置を中継点として選出
する構成であるので、請求項2に係る配線設計方法と同
様、より自由度が高く、かつ消費電力の少ない配線設計
を実現することができるという効果を奏する。
【0127】本発明の請求項11に係る配線設計装置
は、請求項10に係る配線設計装置における上記設定手
段が、最良の評価が得られた複数の候補位置から中継点
の大きさが最小になる候補位置を中継点として選出する
ので、請求項3に係る配線設計方法と同様、中継点の占
有面積を小さくすることができるという効果を奏する。
【0128】本発明の請求項12に係る配線設計装置
は、請求項9に係る配線設計装置に加えて、上記配置手
段による素子の配置結果に基づいて配線密度を算出する
密度算出手段を備え、上記領域確保手段が、算出された
配線密度に応じた大きさの領域を確保するので、請求項
4に係る配線設計方法と同様、必要最小限の大きさの領
域を確保することができるという効果を奏する。
【0129】本発明の請求項13に係る配線設計装置
は、請求項9に係る配線設計装置における上記設定手段
が、供給先の素子を特定の属性に基づいてグループ化
し、供給源の素子と各グループとの間に配線予定経路を
決定するので、請求項5に係る配線設計方法と同様、中
継点決定の処理の効率化を図ることができるという効果
を奏する。
【0130】本発明の請求項14に係る配線設計装置
は、請求項13に係る配線設計装置における上記設定手
段が、グループ化において、1つのグループの負荷容量
が許容値を越えないように制限するので、請求項6に係
る配線設計方法と同様、遅延制御の効率化を図ることが
できるという効果を奏する。
【0131】本発明の請求項15に係る配線設計装置
は、配置手段により配置された供給源の素子から供給先
の素子へ至る配線予定経路を決定し、その経路に施され
るべき配線の配線抵抗および配線容量の予測に基づいて
上記経路の途中に中継点を設定する設定手段と、配線前
に各配線予定経路における信号の遅延時間を調整する遅
延調整素子を挿入するための領域を調整すべき遅延時間
に応じた大きさに上記中継点に確保する領域確保手段
と、配線手段により施された配線についての配線容量お
よび配線抵抗を抽出する抽出手段と、抽出された配線容
量および配線抵抗に基づいて、与えられた信号遅延時間
の制約を満たし得る遅延調整素子を決定して上記中継点
に挿入する挿入手段とを備えている構成であるので、請
求項7に係る配線設計方法と同様、配線設計の効率化だ
けでなく、消費電力および配線面積の削減を図ることが
できるという効果を奏する。
【0132】本発明の請求項16に係る配線設計装置
は、請求項15に係る配線設計装置における上記挿入手
段が、抽出された配線抵抗および配線容量に基づき、各
中継点について目標とする遅延制御の達成度合いを評価
し、各中継点についての最良の評価に基づいて遅延調整
素子の大きさを設定するので、請求項8に係る配線設計
方法と同様、特定の目標について最も望ましい遅延制御
を行うことができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係る配線設計装置にお
いて遅延制御を含む配線レイアウト処理の手順を示すフ
ローチャートである。
【図2】図1の一連の処理における中継点生成処理の手
順を示すフローチャートである。
【図3】図2の一連の処理におけるグループ化処理の手
順を示すフローチャートである。
【図4】図2の一連の手順における中継点決定処理の手
順およびこの処理における中継点選択処理の手順を示す
フローチャートである。
【図5】上記配線設計装置の構成を示すブロック図であ
る。
【図6】供給先セルが図3のグループ化処理によりグル
ープ化される様子を示す説明図である。
【図7】供給源セルと各グループとの間に配線が施され
た状態を示す説明図である。
【図8】配線セグメントおよび配線セグメントにおける
中継点候補位置を示す説明図である。
【図9】単位長の配線およびその配線の遅延モデルを示
す回路図である。
【図10】バッファセルが設けられた単位長の配線およ
びその配線の遅延モデルを示す回路図である。
【図11】配線における抵抗および容量による遅延モデ
ル、長さLの配線およびこの配線に上記遅延モデルを適
用した例を示す回路図である。
【図12】バッファセルが設けられた配線における抵抗
および容量による遅延モデルを示す回路図である。
【図13】図4の中継点決定処理による中継点の決定の
具体例を示す説明図である。
【図14】図4の中継点決定処理による中継点の決定の
他の具体例を示す説明図である。
【図15】図1の処理を用いて完成した配線レイアウト
を示す説明図である。
【図16】従来の配線レイアウトを示す説明図である。
【図17】従来の他の配線レイアウトを示す説明図であ
る。
【図18】従来の配線レイアウト処理の手順を示すフロ
ーチャートである。
【符号の説明】
3・4 データベース 11 配置部(配置手段) 12 配線密度算出部(密度算出手段) 13 配線部(配線手段) 14 寄生成分抽出部(抽出手段) 21 中継点生成部(中継点設定手段) 22 供給先グループ化部 23 コスト算出部 25 サイズ算出部 26 中継点領域確保部(領域確保手段) 27 中継点セル挿入部(挿入手段) u 供給源セル(供給源の素子) v 供給先セル(供給先の素子) bs バッファセル(遅延制御素子)

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】信号の供給源および供給先となる素子を配
    置する配置工程と、配置された供給源の素子と各供給先
    の素子との間に配線を施す配線工程とを備えた配線設計
    方法において、 配置された供給源の素子から供給先の素子へ至る配線予
    定経路を決定し、その経路に施されるべき配線の配線抵
    抗および配線容量の予測に基づいて上記経路の途中に中
    継点を設定する設定工程と、 上記配線工程の前に各配線予定経路における信号の遅延
    時間を調整する遅延調整素子を挿入するための領域を調
    整すべき遅延時間に応じた大きさに上記中継点に確保す
    る領域確保工程とを備えていることを特徴とする配線設
    計方法。
  2. 【請求項2】上記設定工程は、配線予定経路上に中継点
    の候補位置を設定する候補設定工程と、各候補位置につ
    いて目標とする遅延制御の達成度合いを評価し、最良の
    評価が得られた候補位置を中継点として選出する選出工
    程とを有することを特徴とする請求項1に記載の配線設
    計方法。
  3. 【請求項3】上記選出工程は、最良の評価が得られた複
    数の候補位置から中継点の大きさが最小になる候補位置
    を中継点として選出することを特徴とする請求項2に記
    載の配線設計方法。
  4. 【請求項4】上記配置工程による素子の配置結果に基づ
    いて配線密度を算出する密度算出工程をさらに備え、 上記領域確保工程が、算出された配線密度に応じた大き
    さの領域を確保することを特徴とする請求項1に記載の
    配線設計方法。
  5. 【請求項5】上記設定工程は、供給先の素子を特定の属
    性に基づいて分類するグループ化工程を有し、供給源の
    素子と各グループとの間に配線予定経路を決定すること
    を特徴とする請求項1に記載の配線設計方法。
  6. 【請求項6】上記グループ化工程において、1つのグル
    ープの負荷容量が許容値を越えないように制限すること
    を特徴とする請求項5に記載の配線設計方法。
  7. 【請求項7】信号の供給源および供給先となる素子を配
    置する配置工程と、配置された供給源の素子と各供給先
    の素子との間に配線を施す配線工程とを備えた配線設計
    方法において、 配置された供給源の素子から供給先の素子へ至る配線予
    定経路を決定し、その経路に施されるべき配線の配線抵
    抗および配線容量の予測に基づいて上記経路の途中に中
    継点を設定する設定工程と、 上記配線工程の前に各配線予定経路における信号の遅延
    時間を調整する遅延調整素子を挿入するための領域を調
    整すべき遅延時間に応じた大きさに上記中継点に確保す
    る領域確保工程と、 上記配線工程により施された配線についての配線容量お
    よび配線抵抗を抽出する抽出工程と、 抽出された配線容量および配線抵抗に基づいて、与えら
    れた信号遅延時間の制約を満たし得る遅延調整素子を決
    定して上記中継点に挿入する挿入工程とを備えているこ
    とを特徴とする配線設計方法。
  8. 【請求項8】上記挿入工程は、抽出された配線抵抗およ
    び配線容量に基づき、各中継点について目標とする遅延
    制御の達成度合いを評価し、各中継点についての最良の
    評価に基づいて遅延調整素子の大きさを設定することを
    特徴とする請求項7に記載の配線設計方法。
  9. 【請求項9】信号の供給源および供給先となる素子を配
    置する配置手段と、配置された供給源の素子と各供給先
    の素子との間に配線を施す配線手段とを備えた配線設計
    装置において、 配置された供給源の素子から供給先の素子へ至る配線予
    定経路を決定し、その経路に施されるべき配線の配線抵
    抗および配線容量の予測に基づいて上記経路の途中に中
    継点を設定する設定手段と、 配線前に各配線予定経路における信号の遅延時間を調整
    する遅延調整素子を挿入するための領域を調整すべき遅
    延時間に応じた大きさに上記中継点に確保する領域確保
    手段とを備えていることを特徴とする配線設計装置。
  10. 【請求項10】上記設定手段は、配線予定経路上に中継
    点の候補位置を設定し、各候補位置について目標とする
    遅延制御の達成度合いを評価し、最良の評価が得られた
    候補位置を中継点として選出することを特徴とする請求
    項9に記載の配線設計装置。
  11. 【請求項11】上記設定手段は、最良の評価が得られた
    候補位置が複数存在する場合、中継点の大きさが最小に
    なる候補位置を中継点として選出することを特徴とする
    請求項10に記載の配線設計装置。
  12. 【請求項12】上記配置手段による素子の配置結果に基
    づいて配線密度を算出する密度算出手段をさらに備え、 領域確保手段が、算出された配線密度に応じた大きさの
    領域を確保することを特徴とする請求項9に記載の配線
    設計装置。
  13. 【請求項13】上記設定手段は、供給先の素子を特定の
    属性に基づいてグループ化し、供給源の素子と各グルー
    プとの間に配線予定経路を決定することを特徴とする請
    求項9に記載の配線設計装置。
  14. 【請求項14】上記設定手段は、グループ化において、
    1つのグループの負荷容量が許容値を越えないように制
    限することを特徴とする請求項13に記載の配線設計装
    置。
  15. 【請求項15】信号の供給源および供給先となる素子を
    配置する配置手段と、配置された供給源の素子と各供給
    先の素子との間に配線を施す配線手段とを備えた配線設
    計装置において、 上記配置手段により配置された供給源の素子から供給先
    の素子へ至る配線予定経路を決定し、その経路に施され
    るべき配線の配線抵抗および配線容量の予測に基づいて
    上記経路の途中に中継点を設定する設定手段と、 配線前に各配線予定経路における信号の遅延時間を調整
    する遅延調整素子を挿入するための領域を調整すべき遅
    延時間に応じた大きさに上記中継点に確保する領域確保
    手段と、 上記配線手段により施された配線についての配線容量お
    よび配線抵抗を抽出する抽出手段と、 抽出された配線容量および配線抵抗に基づいて、与えら
    れた信号遅延時間の制約を満たし得る遅延調整素子を決
    定して上記中継点に挿入する挿入手段とを備えているこ
    とを特徴とする配線設計装置。
  16. 【請求項16】上記挿入手段は、抽出された配線抵抗お
    よび配線容量に基づき、各中継点について目標とする遅
    延制御の達成度合いを評価し、各中継点についての最良
    の評価に基づいて遅延調整素子の大きさを設定すること
    を特徴とする請求項15に記載の配線設計装置。
JP8049295A 1996-03-06 1996-03-06 配線設計方法および配線設計装置 Pending JPH09246391A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8049295A JPH09246391A (ja) 1996-03-06 1996-03-06 配線設計方法および配線設計装置
US08/810,446 US5926397A (en) 1996-03-06 1997-03-04 Routing design method and routing design apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8049295A JPH09246391A (ja) 1996-03-06 1996-03-06 配線設計方法および配線設計装置

Publications (1)

Publication Number Publication Date
JPH09246391A true JPH09246391A (ja) 1997-09-19

Family

ID=12826939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8049295A Pending JPH09246391A (ja) 1996-03-06 1996-03-06 配線設計方法および配線設計装置

Country Status (2)

Country Link
US (1) US5926397A (ja)
JP (1) JPH09246391A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285134B2 (ja) * 1997-03-19 2002-05-27 富士通株式会社 集積回路におけるセル配置方法および装置
JPH10313058A (ja) * 1997-05-13 1998-11-24 Toshiba Corp 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法
JP4128251B2 (ja) * 1997-10-23 2008-07-30 富士通株式会社 配線密度予測方法およびセル配置装置
JP4229998B2 (ja) * 1998-01-19 2009-02-25 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP3530025B2 (ja) * 1998-06-16 2004-05-24 富士通株式会社 概略配線決定方法及び記憶媒体
JP3206557B2 (ja) * 1998-08-17 2001-09-10 日本電気株式会社 配線容量算出方法
US6260184B1 (en) * 1998-10-20 2001-07-10 International Business Machines Corporation Design of an integrated circuit by selectively reducing or maintaining power lines of the device
US6256766B1 (en) * 1998-11-03 2001-07-03 Lucent Technologies, Inc. Method and apparatus for reducing clock skew
ATE231992T1 (de) * 1998-11-30 2003-02-15 Actcon Control Ab Verfahren um objekte in den arbeitsbereich in eine rechneranwendung einzubringen
JP3391017B2 (ja) * 1999-06-16 2003-03-31 株式会社トッパンエヌイーシー・サーキットソリューションズ 経路決定支援装置、及びそのプログラムを記録した記録媒体
US6389581B1 (en) * 1999-07-16 2002-05-14 Silicone Graphics Inc. Optimizing repeaters positioning along interconnects
US6449759B1 (en) * 2000-02-28 2002-09-10 Advanced Micro Devices, Inc. System and method for automatic insertion and placement of repeater buffers on an integrated circuit floor plan
US6473887B1 (en) 2000-04-27 2002-10-29 International Business Machines Corporation Inclusion of global wires in capacitance extraction
US6480996B1 (en) 2000-07-06 2002-11-12 Sun Microsystems, Inc. System and method for transposing wires in a circuit design
US6484299B1 (en) 2000-07-07 2002-11-19 Micron Technology, Inc. Method and apparatus for PCB array with compensated signal propagation
US6480991B1 (en) * 2001-04-11 2002-11-12 International Business Machines Corporation Timing-driven global placement based on geometry-aware timing budgets
JP2002366595A (ja) * 2001-06-13 2002-12-20 Fujitsu Ltd 論理回路図設計装置、論理回路図設計方法、記録媒体およびプログラム
US6769104B2 (en) * 2002-05-08 2004-07-27 Agilent Technologies, Inc. Method and apparatus for minimizing clock skew in a balanced tree when interfacing to an unbalanced load
JP3616611B2 (ja) * 2002-05-14 2005-02-02 株式会社東芝 半導体集積回路装置の設計装置、半導体集積回路の設計方法および半導体集積回路設計プログラム
US7139987B2 (en) * 2002-07-11 2006-11-21 Cadence Design Systems, Inc. Analog integrated circuit layout design
US7082593B2 (en) * 2003-07-17 2006-07-25 Lsi Logic Corporation Method and apparatus of IC implementation based on C++ language description
US7356784B1 (en) 2003-12-05 2008-04-08 Cadence Design Systems, Inc. Integrated synthesis placement and routing for integrated circuits
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP2007294015A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路、及びbist回路設計方法
CN117688899B (zh) * 2024-02-02 2024-05-24 深圳华强电子网集团股份有限公司 一种基于高密度集成电路的布线分析优化系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367469A (en) * 1990-12-13 1994-11-22 Vlsi Technology, Inc. Predictive capacitance layout method for integrated circuits
JP2695078B2 (ja) * 1991-06-10 1997-12-24 株式会社東芝 データ処理装置クロック信号の分配方法
JPH068938A (ja) * 1992-06-23 1994-01-18 C C I Kk 支軸材
JP3048471B2 (ja) * 1992-09-08 2000-06-05 沖電気工業株式会社 クロック供給回路及びクロックスキュー調整方法
JPH07113933B2 (ja) * 1993-01-14 1995-12-06 日本電気株式会社 クロック配線設計装置
US5461576A (en) * 1993-09-01 1995-10-24 Arcsys, Inc. Electronic design automation tool for the design of a semiconductor integrated circuit chip
US5564022A (en) * 1994-02-09 1996-10-08 Intel Corporation Method and apparatus for automatically inserting clock buffers into a logic block to reduce clock skew
US5475607A (en) * 1994-04-12 1995-12-12 International Business Machines Corporation Method of target generation for multilevel hierarchical circuit designs
US5638291A (en) * 1994-10-14 1997-06-10 Vlsi Technology, Inc. Method and apparatus for making integrated circuits by inserting buffers into a netlist to control clock skew

Also Published As

Publication number Publication date
US5926397A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
JPH09246391A (ja) 配線設計方法および配線設計装置
US5638291A (en) Method and apparatus for making integrated circuits by inserting buffers into a netlist to control clock skew
US7992122B1 (en) Method of placing and routing for power optimization and timing closure
US7809971B2 (en) Clock distribution circuit, semiconductor integrated circuit and method of designing clock distribution circuit
US8661374B2 (en) Placement aware clock gate cloning and fanout optimization
CN101587508B (zh) 用于确定数据路径的路由的方法、系统及计算机程序产品
US5737237A (en) Method and apparatus for data path circuit layout design and memory medium for causing computer to execute data path circuit layout design
US6385761B1 (en) Flexible width cell layout architecture
JPH0554100A (ja) クロツク信号の分配方法
JP2001306647A (ja) タイミング検証方法
US20170177785A1 (en) Computer Implemented System and Method for Modifying a Layout of Standard Cells Defining a Circuit Component
US6941532B2 (en) Clock skew verification methodology for grid-based design
US5757657A (en) Adaptive incremental placement of circuits on VLSI chip
WO2001075687A9 (en) Method and apparatus to optimize an integrated circuit design using transistor folding
JP2003158186A (ja) クロック配線構造およびクロック伝搬遅延時間の調整方法
Zhong et al. Algorithms for simultaneous satisfaction of multiple constraints and objective optimization in a placement flow with application to congestion control
JP4400428B2 (ja) 半導体集積回路の設計方法と設計装置並びにプログラム
JP2701779B2 (ja) クロックスキュー低減方法
US20030074175A1 (en) Simulation by parts method for grid-based clock distribution design
JP3116915B2 (ja) クロックネットのレイアウト設計変更方式
CN100381974C (zh) 半导体集成电路装置及其设计方法
EP0218420A2 (en) Constrained optimization component placement system
JPH11238802A (ja) 自動配置配線方法及び自動配置配線装置
JP2000172367A (ja) クロック信号分配方法及びクロック分配回路
JP2006261458A (ja) クロックツリー安定化装置、および半導体装置