JPH09246552A - 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 - Google Patents
重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法Info
- Publication number
- JPH09246552A JPH09246552A JP8146307A JP14630796A JPH09246552A JP H09246552 A JPH09246552 A JP H09246552A JP 8146307 A JP8146307 A JP 8146307A JP 14630796 A JP14630796 A JP 14630796A JP H09246552 A JPH09246552 A JP H09246552A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- providing
- semiconductor layer
- conductivity type
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 高いブレークダウン電圧を得るために重畳さ
れたフィールドプレート構造を有する高電圧電力半導体
装置を提供すること。 【解決手段】 陽極と陰極の間に主電流が流れるように
する主接合部を備え、ｎ型の半導体層６４上にあるｐ型
の主接合領域７２上に設けられた主フィールドプレート
８０ａと半導体層６４上にあるｎ型またはｐ型の金属接
触用の不純物領域上に設けられた最終のフィールドプレ
ート８０ｄの間に少なくとも１つ以上のフローティング
フィールドプレート８０ｂ，８０ｃが絶縁膜を介在して
重畳される。電圧印加の際、フィールドプレート８０ａ
〜８０ｄとこれらの間にそれぞれ介在している絶縁膜か
らなる複数の静電容量Ｃ１〜Ｃ３が直列に設けられる構
造を有する。したがって、陽極と陰極の間に高電圧が印
加された際、これを適切に分配することにより、半導体
のブレークダウン電圧を無限平面ブレークダウン電圧の
近くまで向上できる。
れたフィールドプレート構造を有する高電圧電力半導体
装置を提供すること。 【解決手段】 陽極と陰極の間に主電流が流れるように
する主接合部を備え、ｎ型の半導体層６４上にあるｐ型
の主接合領域７２上に設けられた主フィールドプレート
８０ａと半導体層６４上にあるｎ型またはｐ型の金属接
触用の不純物領域上に設けられた最終のフィールドプレ
ート８０ｄの間に少なくとも１つ以上のフローティング
フィールドプレート８０ｂ，８０ｃが絶縁膜を介在して
重畳される。電圧印加の際、フィールドプレート８０ａ
〜８０ｄとこれらの間にそれぞれ介在している絶縁膜か
らなる複数の静電容量Ｃ１〜Ｃ３が直列に設けられる構
造を有する。したがって、陽極と陰極の間に高電圧が印
加された際、これを適切に分配することにより、半導体
のブレークダウン電圧を無限平面ブレークダウン電圧の
近くまで向上できる。
Description
【０００１】
【発明の属する技術分野】本発明は電力半導体装置、よ
り具体的には高いブレークダウン電圧を得ることを可能
とした重畳されたフィールドプレート構造を有する高電
圧の電力半導体装置およびその製造方法（a power semi
conductor device with a overlapped field plate str
ucture and a method of fabricating the same)に関す
る。
り具体的には高いブレークダウン電圧を得ることを可能
とした重畳されたフィールドプレート構造を有する高電
圧の電力半導体装置およびその製造方法（a power semi
conductor device with a overlapped field plate str
ucture and a method of fabricating the same)に関す
る。
【０００２】
【従来の技術】従来、様々な種類の電力半導体装置の中
でスイッチング機能を備えた電力半導体装置が優れたス
イッチング特性を得るためには、スイッチ−オン（swit
ch-on)の際に電力消耗が少なく、またスイッチング速度
（switching speed)も速くなければならない。さらに、
スイッチ−オフ（switch-off）の際には大きい耐圧、す
なわち高いブレークダウン電圧がなければならない。
でスイッチング機能を備えた電力半導体装置が優れたス
イッチング特性を得るためには、スイッチ−オン（swit
ch-on)の際に電力消耗が少なく、またスイッチング速度
（switching speed)も速くなければならない。さらに、
スイッチ−オフ（switch-off）の際には大きい耐圧、す
なわち高いブレークダウン電圧がなければならない。
【０００３】近年、このような電力半導体装置としてＩ
ＧＢＴ（insulated gate bipolar transistor)またはＳ
Ｉダイリスターが注目されている。図１２は従来技術に
おけるＩＧＢＴ素子の構造を示す断面図である。図１２
において、陽極（１１：コレクタ電極）が形成される高
濃度のｐ+ 型の半導体基板１２の上には高濃度のｎ+ 型
のバッファ層１３が設けられ、このｎ+ 型のバッファ層
１３の上には低濃度のｎ- 型の半導体層１４が設けられ
ている。また、このｎ- 型の半導体層１４の表面には熱
拡散によりｐ型の主接合領域１５が設けられ、このｐ型
の不純物領域１５の表面領域には熱拡散によって高濃度
のｎ+ 型の不純物領域１６が設けられている。
ＧＢＴ（insulated gate bipolar transistor)またはＳ
Ｉダイリスターが注目されている。図１２は従来技術に
おけるＩＧＢＴ素子の構造を示す断面図である。図１２
において、陽極（１１：コレクタ電極）が形成される高
濃度のｐ+ 型の半導体基板１２の上には高濃度のｎ+ 型
のバッファ層１３が設けられ、このｎ+ 型のバッファ層
１３の上には低濃度のｎ- 型の半導体層１４が設けられ
ている。また、このｎ- 型の半導体層１４の表面には熱
拡散によりｐ型の主接合領域１５が設けられ、このｐ型
の不純物領域１５の表面領域には熱拡散によって高濃度
のｎ+ 型の不純物領域１６が設けられている。
【０００４】上記ｐ型の不純物領域１５およびｎ+ 型の
不純物領域１６の上には陰極１７（エミッタ電極）が設
置されている。そしてｎ- 型の半導体層１４の上にはゲ
ート絶縁膜１８を介してゲート電極１９が設けられてい
る。
不純物領域１６の上には陰極１７（エミッタ電極）が設
置されている。そしてｎ- 型の半導体層１４の上にはゲ
ート絶縁膜１８を介してゲート電極１９が設けられてい
る。
【０００５】また、図１３は通常的なＳＩサイリスタ素
子の構造を示している。図１３に示すように、前述した
ＩＧＢＴと同様に陽極２１（ドレイン電極）が設けられ
る高濃度のｐ+ 型の半導体基板２２の上には高濃度のｎ
+ 型のバッファ層２３および低濃度のｎ- 型の半導体層
２４が設けられている。
子の構造を示している。図１３に示すように、前述した
ＩＧＢＴと同様に陽極２１（ドレイン電極）が設けられ
る高濃度のｐ+ 型の半導体基板２２の上には高濃度のｎ
+ 型のバッファ層２３および低濃度のｎ- 型の半導体層
２４が設けられている。
【０００６】そして、ｎ- 型の半導体層２４の表面領域
には熱拡散によって高濃度のｐ+ 型の不純物領域２５
（ゲートになる部分）および高濃度のｎ+ 型の不純物領
域２６が設けられている。ｎ+ 型の不純物領域２６の上
には陰極２７（ソース電極）が設けられ、ｐ+ 型の不純
物領域２５の上には絶縁膜２８が設けられている。
には熱拡散によって高濃度のｐ+ 型の不純物領域２５
（ゲートになる部分）および高濃度のｎ+ 型の不純物領
域２６が設けられている。ｎ+ 型の不純物領域２６の上
には陰極２７（ソース電極）が設けられ、ｐ+ 型の不純
物領域２５の上には絶縁膜２８が設けられている。
【０００７】前述したそれぞれの電力半導体装置はゲー
ト制御によって素子に流れる主電流の遮断が可能な素子
である。またこのような電力半導体装置の特に優れた点
はｐ+ 型の半導体基板１２，２２からｎ+ 型のバッファ
層１３，２３を経て高抵抗のｎ+ 型の半導体層１４，２
４が伝導度変調を引き起こすので電流密度を高めること
ができるという点である。従って双極性のトランジスタ
と比べ、高速スイッチングが可能であり、またオン抵抗
（on−resistance）が低いという利点がある。
ト制御によって素子に流れる主電流の遮断が可能な素子
である。またこのような電力半導体装置の特に優れた点
はｐ+ 型の半導体基板１２，２２からｎ+ 型のバッファ
層１３，２３を経て高抵抗のｎ+ 型の半導体層１４，２
４が伝導度変調を引き起こすので電流密度を高めること
ができるという点である。従って双極性のトランジスタ
と比べ、高速スイッチングが可能であり、またオン抵抗
（on−resistance）が低いという利点がある。
【０００８】
【発明が解決しようとする課題】このような従来のＩＧ
ＢＴまたはＳＩサイリスタ素子において、不純物領域１
５，２５の接合（junction）は均一な電界分布（electr
ic field distribution)を必要とするということはよく
知られている。
ＢＴまたはＳＩサイリスタ素子において、不純物領域１
５，２５の接合（junction）は均一な電界分布（electr
ic field distribution)を必要とするということはよく
知られている。
【０００９】すなわち、上記不純物領域の接合におい
て、端部分（edge portions)または大きい曲率（curvat
ure)の部分での電界分布は、平面部分（parallel-plane
portion）とは異なる。すなわち、端部分または曲率が
大きい部分には電界が集中するのでこれらの部分ではさ
らに速くブレークダウンが起こる。
て、端部分（edge portions)または大きい曲率（curvat
ure)の部分での電界分布は、平面部分（parallel-plane
portion）とは異なる。すなわち、端部分または曲率が
大きい部分には電界が集中するのでこれらの部分ではさ
らに速くブレークダウンが起こる。
【００１０】このように接合端部分（junction edges）
でのさらに高い電界はその端部分でさらに多い衝撃イオ
ン化（impact ionization)を誘導する。結果的に、不純
物領域の接合のブレークダウンが上記平面部分より端部
分でさらに速く発生する。
でのさらに高い電界はその端部分でさらに多い衝撃イオ
ン化（impact ionization)を誘導する。結果的に、不純
物領域の接合のブレークダウンが上記平面部分より端部
分でさらに速く発生する。
【００１１】したがって、前述したそれぞれ電力半導体
装置はその不純物領域の端部分（ラウンド部分）で発生
する高い電界に起因してブレークダウン電圧が極めて劣
化するという問題点があった。このようなブレークダウ
ン電圧を増加させるために様々な構造が開発されてき
た。その中で簡単な製造工程を利用して製造できる２つ
の構造がよく知られている。
装置はその不純物領域の端部分（ラウンド部分）で発生
する高い電界に起因してブレークダウン電圧が極めて劣
化するという問題点があった。このようなブレークダウ
ン電圧を増加させるために様々な構造が開発されてき
た。その中で簡単な製造工程を利用して製造できる２つ
の構造がよく知られている。
【００１２】その１つは図１４に示す電力半導体装置の
ように、ｐ型の半導体層４４の上に設けられた主接合
（main junction)領域４６から隔離されているがその近
くに形成されている拡散領域からなるフローティングフ
ィールドリング（floating field ring ）４８を備えた
電力半導体装置である。また、もう１つの電力半導体装
置は、図１５に示されているように、ｎ型の半導体層５
４の上に設けられた不純物領域上に形成された電極が、
ｐ+ 型の不純物領域５６の一部分の上にはもちろん、ｐ
−ｎ接合部である端部分を覆うようにして形成されたフ
ィールドプレート５８の構造を有する電力半導体装置で
ある。
ように、ｐ型の半導体層４４の上に設けられた主接合
（main junction)領域４６から隔離されているがその近
くに形成されている拡散領域からなるフローティングフ
ィールドリング（floating field ring ）４８を備えた
電力半導体装置である。また、もう１つの電力半導体装
置は、図１５に示されているように、ｎ型の半導体層５
４の上に設けられた不純物領域上に形成された電極が、
ｐ+ 型の不純物領域５６の一部分の上にはもちろん、ｐ
−ｎ接合部である端部分を覆うようにして形成されたフ
ィールドプレート５８の構造を有する電力半導体装置で
ある。
【００１３】図１４に戻って、電圧印加の際、フローテ
ィングフィールドリング４８によって空乏層４５が主接
合部４６の外側に位置しているフィールドリング４８の
外部まで延長されるため、主接合部４６の端部分に電界
が集中されることを防止しブレークダウン電圧を高くす
ることができる。
ィングフィールドリング４８によって空乏層４５が主接
合部４６の外側に位置しているフィールドリング４８の
外部まで延長されるため、主接合部４６の端部分に電界
が集中されることを防止しブレークダウン電圧を高くす
ることができる。
【００１４】しかし、このようなフィールドリング構造
を有する電力半導体装置でも、無限平面接合部から得る
ことができる耐圧の約６０〜８０％に過ぎない。そのう
えフィールドリング４８を作る際の拡散条件が変化する
ことによって、その絶縁耐圧も変るようになるという問
題点もあった。
を有する電力半導体装置でも、無限平面接合部から得る
ことができる耐圧の約６０〜８０％に過ぎない。そのう
えフィールドリング４８を作る際の拡散条件が変化する
ことによって、その絶縁耐圧も変るようになるという問
題点もあった。
【００１５】また、図１５に示した電力半導体装置で
は、電圧印加の際、フィールドプレート５８によって空
乏層５５が上記主接合部５６の端部分の外側の位置まで
延長し、フィールドプレート５８の外部まで延長して主
接合部５６の端部分に電界が集中することを防止するこ
とでブレークダウン電圧を高くすることができる。
は、電圧印加の際、フィールドプレート５８によって空
乏層５５が上記主接合部５６の端部分の外側の位置まで
延長し、フィールドプレート５８の外部まで延長して主
接合部５６の端部分に電界が集中することを防止するこ
とでブレークダウン電圧を高くすることができる。
【００１６】しかし、このようなフィールドプレート構
造を有する電力半導体装置でも無限平面接合部から得る
ことができる耐圧の約６０％に過ぎない。
造を有する電力半導体装置でも無限平面接合部から得る
ことができる耐圧の約６０％に過ぎない。
【００１７】一方、前述した電力半導体装置の中で上記
フィールドプレート構造を有する電力半導体装置におい
て、ｐ−ｎ接合部でのブレークダウン電圧を高くするた
めに前述したフィールドプレート５８と半導体層５４
（上記不純物領域の一部を含む）の間に設けられる酸化
膜等の絶縁層５９を厚くする方法があるが、このような
方法はフィールドプレート５８の使用効果を低下させる
だけではなく接合曲率が大きい部分（図１５の“Ａ”部
分）に電界が集中してその“Ａ”部分でブレークダウン
が発生する。また、この絶縁層５９をむしろ薄くする
と、フィールドプレート５８の終りの部分（図１５の
“Ｂ”部分）でブレークダウンが発生する。
フィールドプレート構造を有する電力半導体装置におい
て、ｐ−ｎ接合部でのブレークダウン電圧を高くするた
めに前述したフィールドプレート５８と半導体層５４
（上記不純物領域の一部を含む）の間に設けられる酸化
膜等の絶縁層５９を厚くする方法があるが、このような
方法はフィールドプレート５８の使用効果を低下させる
だけではなく接合曲率が大きい部分（図１５の“Ａ”部
分）に電界が集中してその“Ａ”部分でブレークダウン
が発生する。また、この絶縁層５９をむしろ薄くする
と、フィールドプレート５８の終りの部分（図１５の
“Ｂ”部分）でブレークダウンが発生する。
【００１８】また、前述した電力半導体装置において、
ｐ−ｎ接合部でのブレークダウン電圧を高くするための
方法として半導体層４４，５４をより厚く設ける方法が
ある。しかし、このような方法では、その半導体層が厚
ければ厚いほどオン特性とスイッチ特性とが却って低下
するという問題点を引き起こす。
ｐ−ｎ接合部でのブレークダウン電圧を高くするための
方法として半導体層４４，５４をより厚く設ける方法が
ある。しかし、このような方法では、その半導体層が厚
ければ厚いほどオン特性とスイッチ特性とが却って低下
するという問題点を引き起こす。
【００１９】また、たとえば特開平７−３２６７４３号
公報には、ｐ−ｎ接合の耐圧向上のため、直列接続容量
をｐ−ｎ接合終端部の絶縁膜上に形成した従来技術が示
されている。しかしながらこの従来技術でも効果的にブ
レークダウン電圧を高くすることはできなかった。
公報には、ｐ−ｎ接合の耐圧向上のため、直列接続容量
をｐ−ｎ接合終端部の絶縁膜上に形成した従来技術が示
されている。しかしながらこの従来技術でも効果的にブ
レークダウン電圧を高くすることはできなかった。
【００２０】したがって、本発明の目的は、前述した種
々の問題点を解決することであり、上に主フィールドプ
レートが設けられる主接合部と最終のフィールドプレー
トが設けられる金属接触用の不純物領域の間に、複数の
フローティングフィールドプレートが絶縁膜を介して部
分的にお互いに重畳されているようにし、主接合部の一
部を含みながら半導体層上に設けられる絶縁膜を厚くし
なくても高いブレークダウン電圧を有する電力半導体装
置とその製造方法を提供することにある。
々の問題点を解決することであり、上に主フィールドプ
レートが設けられる主接合部と最終のフィールドプレー
トが設けられる金属接触用の不純物領域の間に、複数の
フローティングフィールドプレートが絶縁膜を介して部
分的にお互いに重畳されているようにし、主接合部の一
部を含みながら半導体層上に設けられる絶縁膜を厚くし
なくても高いブレークダウン電圧を有する電力半導体装
置とその製造方法を提供することにある。
【００２１】本発明の他の目的は、複数のフローティン
グフィールドプレートが絶縁膜を間に置いて部分的にお
互いに重畳されているようにし、主接合領域が設けられ
る半導体層をさらに厚くしなくても高いブレークダウン
電圧を有する電力半導体装置とその製造方法を提供する
ことにある。
グフィールドプレートが絶縁膜を間に置いて部分的にお
互いに重畳されているようにし、主接合領域が設けられ
る半導体層をさらに厚くしなくても高いブレークダウン
電圧を有する電力半導体装置とその製造方法を提供する
ことにある。
【００２２】
【課題を解決するための手段】前述した目的を達成する
ための本発明の１つの特徴によると、電力半導体装置は
陽極と陰極とを有し、陽極と陰極の間に主電流が流れる
ようにする主接合部を有しながら、また第１の導電型の
半導体層上にある第２の導電型の主接合領域上に設けら
れた主フィールドプレートとこの半導体層上にある第１
の導電型または第２の導電型の金属接触用の不純物領域
上に設けられた最終フィールドプレートの間に少なくと
も２つのフローティングフィールドプレートが絶縁膜を
介在して重畳されている。そして、電圧印加の際、フィ
ールドプレートとこれらの間に、それぞれ介在されてい
る絶縁膜からなる複数の静電容量が直列に設けられる構
造を有する。
ための本発明の１つの特徴によると、電力半導体装置は
陽極と陰極とを有し、陽極と陰極の間に主電流が流れる
ようにする主接合部を有しながら、また第１の導電型の
半導体層上にある第２の導電型の主接合領域上に設けら
れた主フィールドプレートとこの半導体層上にある第１
の導電型または第２の導電型の金属接触用の不純物領域
上に設けられた最終フィールドプレートの間に少なくと
も２つのフローティングフィールドプレートが絶縁膜を
介在して重畳されている。そして、電圧印加の際、フィ
ールドプレートとこれらの間に、それぞれ介在されてい
る絶縁膜からなる複数の静電容量が直列に設けられる構
造を有する。
【００２３】この装置において、主フィールドプレート
と少なくとも２つのフローティングフィールドプレート
は主接合領域で金属接触用の不純物領域に近づくに従が
って絶縁膜によって重畳されるフィールドプレートが短
くなるように設けられている。
と少なくとも２つのフローティングフィールドプレート
は主接合領域で金属接触用の不純物領域に近づくに従が
って絶縁膜によって重畳されるフィールドプレートが短
くなるように設けられている。
【００２４】この装置において、静電容量は主フィール
ドプレートで最終のフィールドプレート側ほど小さい容
量を有する。
ドプレートで最終のフィールドプレート側ほど小さい容
量を有する。
【００２５】本発明の他の特徴によると、陽極と陰極と
を有し、陽極と陰極の間に主電流が流れるように接合部
を有する電力半導体装置の製造方法は、第１の導電型の
不純物を高濃度に含んでいる陽極層の上にこの陽極層の
不純物の濃度より低い第１の導電型の半導体層を設ける
工程と、第１の導電型の半導体層の上にパターニングさ
れた第１の絶縁膜を設ける工程と、第１の絶縁膜より薄
い第２の絶縁膜を第１の絶縁膜と露出された半導体層の
上に設ける工程と、第１，２の絶縁膜の上に第１の導電
膜を設ける工程と、第１の導電膜をパターニングしてフ
ィールドプレートの複数の下部層を設ける工程と、第１
の導電膜のパターニングの際に露出された半導体層に第
２の導電型の不純物を高濃度に注入して不純物領域を設
ける工程と、次いで全体の表面の上に第３の絶縁膜を設
ける工程と、第３の絶縁膜をパターニングして不純物領
域上にそして複数の下部層上にコンタクトホールを設け
る工程と、コンタクトホールを埋めながら第３の絶縁膜
上に第２の導電膜を設ける工程と、複数の下部層と電気
的に接触する第２の導電膜をお互いに電気的に隔離させ
るためにパターニングする工程とを含む。各フィールド
プレートは、第１の導電膜と第２の導電膜とが接続され
て設けられ、フィールドプレートのそれぞれが第３の絶
縁膜を介してその一部分が重畳され、この重畳された部
分の静電容量により陽極と陰極とに印加された電圧を分
圧することができる。
を有し、陽極と陰極の間に主電流が流れるように接合部
を有する電力半導体装置の製造方法は、第１の導電型の
不純物を高濃度に含んでいる陽極層の上にこの陽極層の
不純物の濃度より低い第１の導電型の半導体層を設ける
工程と、第１の導電型の半導体層の上にパターニングさ
れた第１の絶縁膜を設ける工程と、第１の絶縁膜より薄
い第２の絶縁膜を第１の絶縁膜と露出された半導体層の
上に設ける工程と、第１，２の絶縁膜の上に第１の導電
膜を設ける工程と、第１の導電膜をパターニングしてフ
ィールドプレートの複数の下部層を設ける工程と、第１
の導電膜のパターニングの際に露出された半導体層に第
２の導電型の不純物を高濃度に注入して不純物領域を設
ける工程と、次いで全体の表面の上に第３の絶縁膜を設
ける工程と、第３の絶縁膜をパターニングして不純物領
域上にそして複数の下部層上にコンタクトホールを設け
る工程と、コンタクトホールを埋めながら第３の絶縁膜
上に第２の導電膜を設ける工程と、複数の下部層と電気
的に接触する第２の導電膜をお互いに電気的に隔離させ
るためにパターニングする工程とを含む。各フィールド
プレートは、第１の導電膜と第２の導電膜とが接続され
て設けられ、フィールドプレートのそれぞれが第３の絶
縁膜を介してその一部分が重畳され、この重畳された部
分の静電容量により陽極と陰極とに印加された電圧を分
圧することができる。
【００２６】この方法において、上記複数のフィールド
プレートは上記不純物領域で上記半導体層側ほど上記絶
縁膜によって重畳されるフィールドプレートが短くな
る。
プレートは上記不純物領域で上記半導体層側ほど上記絶
縁膜によって重畳されるフィールドプレートが短くな
る。
【００２７】また、本発明の異なる特徴によると、陽極
と陰極およびゲートを有し、陽極と陰極との間に流れる
主電流をゲートで開閉できるようにした電力半導体装置
の製造方法は、第１の導電型の不純物を高濃度に含んで
いる陽極層の上に第２の導電型の不純物を高濃度に含ん
でいる第１の半導体層を設ける工程と、第１の半導体層
の上にこの第１の半導体層の不純物の濃度より低い第２
の導電型の第２の半導体層を設ける工程と、第２の半導
体層の表面には熱拡散によって設けられ、そして第１の
導電型の不純物を高濃度に含んでいる第１の不純物領域
を設ける工程と、第１の不純物領域の表面には熱拡散に
よって設けられ、そして第２の導電型の不純物を高濃度
に含んでいる第２の不純物領域を設ける工程と、第２の
不純物領域と第２の不純物領域の横表面上に設けられた
絶縁膜から延長されている複数の絶縁膜を間に置いてそ
してそれぞれ少なくとも一部分が重畳されている複数の
フィールドプレートを設ける工程とを含む。そして、陽
極と陰極とに電圧が印加される際、複数のフィールドプ
レートとそれらの間にそれぞれ設けられた複数の絶縁膜
が複数の静電容量を有して電圧を分圧する。
と陰極およびゲートを有し、陽極と陰極との間に流れる
主電流をゲートで開閉できるようにした電力半導体装置
の製造方法は、第１の導電型の不純物を高濃度に含んで
いる陽極層の上に第２の導電型の不純物を高濃度に含ん
でいる第１の半導体層を設ける工程と、第１の半導体層
の上にこの第１の半導体層の不純物の濃度より低い第２
の導電型の第２の半導体層を設ける工程と、第２の半導
体層の表面には熱拡散によって設けられ、そして第１の
導電型の不純物を高濃度に含んでいる第１の不純物領域
を設ける工程と、第１の不純物領域の表面には熱拡散に
よって設けられ、そして第２の導電型の不純物を高濃度
に含んでいる第２の不純物領域を設ける工程と、第２の
不純物領域と第２の不純物領域の横表面上に設けられた
絶縁膜から延長されている複数の絶縁膜を間に置いてそ
してそれぞれ少なくとも一部分が重畳されている複数の
フィールドプレートを設ける工程とを含む。そして、陽
極と陰極とに電圧が印加される際、複数のフィールドプ
レートとそれらの間にそれぞれ設けられた複数の絶縁膜
が複数の静電容量を有して電圧を分圧する。
【００２８】この方法において、上記複数のフィールド
プレートは、上記不純物領域で上記半導体層の方ほど上
記絶縁膜によって重畳されるフィールドプレートが短く
なるように形成されている。
プレートは、上記不純物領域で上記半導体層の方ほど上
記絶縁膜によって重畳されるフィールドプレートが短く
なるように形成されている。
【００２９】前述した電力半導体装置によると、陰極を
構成する複数のフィールドプレートを絶縁膜を介在して
重畳させることにより接合部の曲率部分に電界が集中さ
れることが防止できるだけでなくその絶縁耐圧も向上さ
せることができる。
構成する複数のフィールドプレートを絶縁膜を介在して
重畳させることにより接合部の曲率部分に電界が集中さ
れることが防止できるだけでなくその絶縁耐圧も向上さ
せることができる。
【００３０】
【発明の実施の形態】次に添付図面を参照し、本発明に
おける重畳されたフィールドプレート構造を有する電力
半導体装置およびその製造方法の実施の形態を詳細に説
明する。図１および図２を参照すると、本発明の実施の
形態における電力半導体装置は、重畳されたフィールド
プレート構造を有する。この重畳されたフィールドプレ
ート構造は、第１の導電型の半導体層６４の上に設けら
れた第２の導電型の主接合領域７２と、金属接触用の不
純物領域上に直接設けられたフィールドプレート８０
ａ，８０ｄとの間に、少なくとも２つのフローティング
フィールドプレート８０ｂ，８０ｃが絶縁膜を介して重
畳されている。このため、本実施の形態における電力半
導体装置は、フィールドプレート８０ａ〜８０ｄとこれ
らの間にそれぞれ介在されている絶縁膜からなる複数の
静電容量が直列に設けられる構造になっている。
おける重畳されたフィールドプレート構造を有する電力
半導体装置およびその製造方法の実施の形態を詳細に説
明する。図１および図２を参照すると、本発明の実施の
形態における電力半導体装置は、重畳されたフィールド
プレート構造を有する。この重畳されたフィールドプレ
ート構造は、第１の導電型の半導体層６４の上に設けら
れた第２の導電型の主接合領域７２と、金属接触用の不
純物領域上に直接設けられたフィールドプレート８０
ａ，８０ｄとの間に、少なくとも２つのフローティング
フィールドプレート８０ｂ，８０ｃが絶縁膜を介して重
畳されている。このため、本実施の形態における電力半
導体装置は、フィールドプレート８０ａ〜８０ｄとこれ
らの間にそれぞれ介在されている絶縁膜からなる複数の
静電容量が直列に設けられる構造になっている。
【００３１】すなわち、主接合領域７２の表面とこの表
面から離れている半導体層６４の表面との間に複数のフ
ィールドプレート８０ａ，８０ｂ，８０ｃ，８０ｄと複
数の絶縁膜７４ａ，７４ｂ，７４ｃから形成された複数
の静電容量Ｃ１，Ｃ２，Ｃ３が直列に配置されている。
面から離れている半導体層６４の表面との間に複数のフ
ィールドプレート８０ａ，８０ｂ，８０ｃ，８０ｄと複
数の絶縁膜７４ａ，７４ｂ，７４ｃから形成された複数
の静電容量Ｃ１，Ｃ２，Ｃ３が直列に配置されている。
【００３２】このような重畳されたフィールドプレート
構造を有する電力半導体装置において、陽極と陰極とに
電圧が印加される際、複数のフィールドプレート８０
ａ，８０ｂ，８０ｃとそれらの間にそれぞれ設けられた
複数の絶縁膜７４ａ，７４ｂ，７４ｃからなる複数の静
電容量Ｃ１，Ｃ２，Ｃ３が、図２に示すように直列に配
列されているため、印加された電圧が分配されてブレー
クダウン電圧を高めることができる。
構造を有する電力半導体装置において、陽極と陰極とに
電圧が印加される際、複数のフィールドプレート８０
ａ，８０ｂ，８０ｃとそれらの間にそれぞれ設けられた
複数の絶縁膜７４ａ，７４ｂ，７４ｃからなる複数の静
電容量Ｃ１，Ｃ２，Ｃ３が、図２に示すように直列に配
列されているため、印加された電圧が分配されてブレー
クダウン電圧を高めることができる。
【００３３】図１に戻って、本実施の形態による電力半
導体装置は、陽極６０が設けられ、この上に第１の導電
型の不純物を高濃度に含んでいる陽極層またはバッファ
層６２が形成されている。そして、この上に第１の導電
型の不純物を低濃度に含んでいる半導体層６４、そして
その上に第２の導電型の不純物を高濃度に含んでいる主
接合領域７２が設けられている。さらに、この主接合領
域７２の一部の表面上と半導体層６４の表面上に、絶縁
膜６６が設けられている。この絶縁膜６６と延長形成さ
れている複数の絶縁膜７４ａ，７４ｂ，７４ｃとをそれ
ぞれの間に置いて設けられ、図１に示すように、それぞ
れ少なくとも一部分が重なっている複数のフィールドプ
レート８０ａ，８０ｂ，８０ｃとにより重畳されたフィ
ールドプレート構造が形成されている。
導体装置は、陽極６０が設けられ、この上に第１の導電
型の不純物を高濃度に含んでいる陽極層またはバッファ
層６２が形成されている。そして、この上に第１の導電
型の不純物を低濃度に含んでいる半導体層６４、そして
その上に第２の導電型の不純物を高濃度に含んでいる主
接合領域７２が設けられている。さらに、この主接合領
域７２の一部の表面上と半導体層６４の表面上に、絶縁
膜６６が設けられている。この絶縁膜６６と延長形成さ
れている複数の絶縁膜７４ａ，７４ｂ，７４ｃとをそれ
ぞれの間に置いて設けられ、図１に示すように、それぞ
れ少なくとも一部分が重なっている複数のフィールドプ
レート８０ａ，８０ｂ，８０ｃとにより重畳されたフィ
ールドプレート構造が形成されている。
【００３４】前述したような重畳されたフィールドプレ
ート構造によると、図２に示されているように、陽極と
陰極とに電圧が印加される際、複数のフィールドプレー
ト８０ａ，８０ｂ，８０ｃとそれらの間にそれぞれ設け
られた複数の絶縁膜７４ａ，７４ｂ，７４ｃとが直列に
接続された複数の静電容量Ｃ１，Ｃ２，Ｃ３が形成され
る。
ート構造によると、図２に示されているように、陽極と
陰極とに電圧が印加される際、複数のフィールドプレー
ト８０ａ，８０ｂ，８０ｃとそれらの間にそれぞれ設け
られた複数の絶縁膜７４ａ，７４ｂ，７４ｃとが直列に
接続された複数の静電容量Ｃ１，Ｃ２，Ｃ３が形成され
る。
【００３５】したがって、この複数の静電容量Ｃ１，Ｃ
２，Ｃ３によって印加された電圧が分圧されてそのブレ
ークダウンの電圧を高めることができ、それによって本
実施の形態における電力半導体装置の絶縁耐圧が向上さ
れる。
２，Ｃ３によって印加された電圧が分圧されてそのブレ
ークダウンの電圧を高めることができ、それによって本
実施の形態における電力半導体装置の絶縁耐圧が向上さ
れる。
【００３６】図３〜図９は本実施の形態における電力半
導体装置の製造方法を示す工程別断面図であり、これら
図において図１または図２に示した各構成要素と同一機
能を有する構成要素については同一の参照符号を記して
ある。
導体装置の製造方法を示す工程別断面図であり、これら
図において図１または図２に示した各構成要素と同一機
能を有する構成要素については同一の参照符号を記して
ある。
【００３７】図３を参照すると、陽極が形成されるとと
もに高濃度で厚さが薄いｎ+ 型の陽極層またはバッファ
層６２の上には燐（Ｐ）をドーパントした低濃度のｎ-
型の半導体層６４をエピタキシャル成長により設けた
後、その半導体層６４の上に所定の厚さを有する酸化膜
を設ける。次いで、前記ｎ- 型の半導体層６４上にある
酸化膜をパターニングして酸化膜パターン６６を形成す
る。
もに高濃度で厚さが薄いｎ+ 型の陽極層またはバッファ
層６２の上には燐（Ｐ）をドーパントした低濃度のｎ-
型の半導体層６４をエピタキシャル成長により設けた
後、その半導体層６４の上に所定の厚さを有する酸化膜
を設ける。次いで、前記ｎ- 型の半導体層６４上にある
酸化膜をパターニングして酸化膜パターン６６を形成す
る。
【００３８】図４において、酸化膜パターン６６を形成
した後、酸化工程を実行して半導体層６４の露出表面上
に薄い酸化膜６８を設け、そしてこれら酸化膜６６，６
８の上に金属導電膜または導電性を有するポリシリコン
膜７０を蒸着する。なお、説明の便宜上、以下はこの膜
をポリシリコン膜として説明する。
した後、酸化工程を実行して半導体層６４の露出表面上
に薄い酸化膜６８を設け、そしてこれら酸化膜６６，６
８の上に金属導電膜または導電性を有するポリシリコン
膜７０を蒸着する。なお、説明の便宜上、以下はこの膜
をポリシリコン膜として説明する。
【００３９】続いて不純物領域形成用マスクを用いて上
記ポリシリコン膜７０と酸化膜６８とを除去すると、図
５に示したように、不純物領域が設けられる部分がオー
プンされ、そしてポリシリコン膜７０は４つの下部ポリ
シリコン部分７０ａ，７０ｂ，７０ｃ，７０ｄに間隔Ｗ
１，Ｗ２，Ｗ３を隔てて分離される。
記ポリシリコン膜７０と酸化膜６８とを除去すると、図
５に示したように、不純物領域が設けられる部分がオー
プンされ、そしてポリシリコン膜７０は４つの下部ポリ
シリコン部分７０ａ，７０ｂ，７０ｃ，７０ｄに間隔Ｗ
１，Ｗ２，Ｗ３を隔てて分離される。
【００４０】次に、図６に示したように、ｐ+ 型の不純
物のイオン注入および熱拡散工程を実行し、上記オープ
ンされた領域にｐ+ 型の主接合領域７２を設ける。
物のイオン注入および熱拡散工程を実行し、上記オープ
ンされた領域にｐ+ 型の主接合領域７２を設ける。
【００４１】また、導電性のポリシリコン部分７０ａ〜
７０ｄと露出された酸化膜６６の表面を含み、上記ｐ+
型の主接合領域７２上に絶縁膜であるＰＳＧ膜７４を図
７に示されたように塗布する。
７０ｄと露出された酸化膜６６の表面を含み、上記ｐ+
型の主接合領域７２上に絶縁膜であるＰＳＧ膜７４を図
７に示されたように塗布する。
【００４２】次に、図８に示したように上記ＰＳＧ膜７
４をパターニングし、上記ｐ+ 型の主接合領域７２上と
上記ポリシリコン部分７４ａ〜７４ｄ上とに開口部を設
ける。これら開口部によって上記ＰＳＧ膜７４はＰＳＧ
部分７４ａ，７４ｂ，７４ｃに区分される。
４をパターニングし、上記ｐ+ 型の主接合領域７２上と
上記ポリシリコン部分７４ａ〜７４ｄ上とに開口部を設
ける。これら開口部によって上記ＰＳＧ膜７４はＰＳＧ
部分７４ａ，７４ｂ，７４ｃに区分される。
【００４３】最後に金属膜をこれら開口部を充填しなが
ら上記基板上に設けた後、写真蝕刻工程によってこの金
属膜をパターニングすると図９に示したように開口部を
通じてポリシリコン部分７０ａ〜７０ｄと電気的に接触
してそしてＰＳＧ部分７４ａ，７４ｂ，７４ｃによって
お互いに電気的に絶縁されている金属膜７６ａ，７６
ｂ，７６ｃ，７６ｄが形成される。
ら上記基板上に設けた後、写真蝕刻工程によってこの金
属膜をパターニングすると図９に示したように開口部を
通じてポリシリコン部分７０ａ〜７０ｄと電気的に接触
してそしてＰＳＧ部分７４ａ，７４ｂ，７４ｃによって
お互いに電気的に絶縁されている金属膜７６ａ，７６
ｂ，７６ｃ，７６ｄが形成される。
【００４４】ここで、図１に示すように、上記ポリシリ
コンおよび金属部分７０ａ，７６ａは陰極として使用さ
れるフィールドプレート８０ａを構成し、ポリシリコン
および金属部分７０ｂ，７６ｂは第１のフローティング
フィールドプレート８０ｂを構成し、ポリシリコンおよ
び金属部分７０ｃ，７６ｃは第２のフローティングフィ
ールドプレート８０ｃを構成し、そしてポリシリコンお
よび金属部分７０ｄ，７６ｄは他のフィールドプレート
８０ｄを構成する。
コンおよび金属部分７０ａ，７６ａは陰極として使用さ
れるフィールドプレート８０ａを構成し、ポリシリコン
および金属部分７０ｂ，７６ｂは第１のフローティング
フィールドプレート８０ｂを構成し、ポリシリコンおよ
び金属部分７０ｃ，７６ｃは第２のフローティングフィ
ールドプレート８０ｃを構成し、そしてポリシリコンお
よび金属部分７０ｄ，７６ｄは他のフィールドプレート
８０ｄを構成する。
【００４５】上記フィールドプレート８０ａ〜８０ｄの
中のフィールドプレート８０ａは動作領域である上記ｐ
+ 型の主接合領域７２と電気的に接触されているため陰
極として使用される。
中のフィールドプレート８０ａは動作領域である上記ｐ
+ 型の主接合領域７２と電気的に接触されているため陰
極として使用される。
【００４６】また、上記フィールドプレート８０ａと第
１のフローティングフィールドプレート８０ｂにおいて
水平的に重畳される部分は約７２μｍであり、第１のフ
ローティングフィールドプレート８０ｂと第２のフロー
ティングフィールドプレート８０ｃの重畳部分は約３２
μｍであり、第２のフローティングフィールドプレート
８０ｃと他のフィールドプレート８０ｄの重畳部分は約
１６μｍである。
１のフローティングフィールドプレート８０ｂにおいて
水平的に重畳される部分は約７２μｍであり、第１のフ
ローティングフィールドプレート８０ｂと第２のフロー
ティングフィールドプレート８０ｃの重畳部分は約３２
μｍであり、第２のフローティングフィールドプレート
８０ｃと他のフィールドプレート８０ｄの重畳部分は約
１６μｍである。
【００４７】このように重畳された部分の長さは上記ｐ
+ 型の主接合領域７２から離れれば離れるほど約１／２
ずつ小さくなり直列に接続された静電容量のキャパシタ
ンスも約１／２ずつ減少されるように形成されている。
+ 型の主接合領域７２から離れれば離れるほど約１／２
ずつ小さくなり直列に接続された静電容量のキャパシタ
ンスも約１／２ずつ減少されるように形成されている。
【００４８】なお、本実施の形態では２つのフローティ
ングフィールドプレート８０ｂ，８０ｃが設けられてい
る構造とこのような構造を製造する方法について説明し
ているが、本発明はとくにこれに限定されるものではな
く、フローティングフィールドプレートが少なくとも２
つ以上に設けられていればよい。
ングフィールドプレート８０ｂ，８０ｃが設けられてい
る構造とこのような構造を製造する方法について説明し
ているが、本発明はとくにこれに限定されるものではな
く、フローティングフィールドプレートが少なくとも２
つ以上に設けられていればよい。
【００４９】すなわち、前述した重畳されたフィールド
プレート構造を有する電力半導体装置において、陽極と
陰極とに電圧が印加される際、複数のフィールドプレー
ト８０ａ，８０ｂ，８０ｃ，８０ｄとそれらの間にそれ
ぞれ設けられた複数の絶縁膜７４ａ，７４ｂ，７４ｃか
らなる複数の静電容量Ｃ１，Ｃ２，Ｃ３が直列に配列さ
れているので、印加された電圧が分配されるだけではな
く絶縁耐圧が大きく向上する。
プレート構造を有する電力半導体装置において、陽極と
陰極とに電圧が印加される際、複数のフィールドプレー
ト８０ａ，８０ｂ，８０ｃ，８０ｄとそれらの間にそれ
ぞれ設けられた複数の絶縁膜７４ａ，７４ｂ，７４ｃか
らなる複数の静電容量Ｃ１，Ｃ２，Ｃ３が直列に配列さ
れているので、印加された電圧が分配されるだけではな
く絶縁耐圧が大きく向上する。
【００５０】上記電力半導体装置に電源電圧を印加する
際、上記主接合領域の深さ（５μｍ，３μｍ）そして上
記酸化膜６６と半導体層６４の界面電荷の変動によって
電圧降下が生じる実験結果を次の表に示す。この表は上
記条件の下でシュミレーションにより得たものである。
際、上記主接合領域の深さ（５μｍ，３μｍ）そして上
記酸化膜６６と半導体層６４の界面電荷の変動によって
電圧降下が生じる実験結果を次の表に示す。この表は上
記条件の下でシュミレーションにより得たものである。
【００５１】
【表１】
【００５２】上記表から分かるように、本実施の形態に
よれば電圧が大きく落ちることはない。
よれば電圧が大きく落ちることはない。
【００５３】また、図１０および図１１に示されている
ように、本実施の形態の電力半導体装置に電圧が印加さ
れた際、重畳されたフィールドプレートが主接合領域７
２で金属接触用の不純物領域の方ほど絶縁膜６６と半導
体層６４との界面電位が高くなり、そしてその界面電界
が各フローティングフィールドプレートと絶縁膜とから
なる直列に接続された静電容量によって各ピークの高さ
がお互いにほぼ同じくなるように調節されていることを
示している。
ように、本実施の形態の電力半導体装置に電圧が印加さ
れた際、重畳されたフィールドプレートが主接合領域７
２で金属接触用の不純物領域の方ほど絶縁膜６６と半導
体層６４との界面電位が高くなり、そしてその界面電界
が各フローティングフィールドプレートと絶縁膜とから
なる直列に接続された静電容量によって各ピークの高さ
がお互いにほぼ同じくなるように調節されていることを
示している。
【００５４】なお、本実施の形態では第１の導電型の不
純物を高濃度に含んでいる陽極層の上にこの陽極層の不
純物濃度より低い第１の導電型の半導体層を形成すると
したが、本発明は特にこれに限定されるものではない。
すなわち、本発明ではたとえば第１の導電型の不純物を
高濃度に含んでいる陽極層の上に第２の導電型の不純物
を高濃度に含んでいる第１の半導体層を設け、この第１
の半導体層の上に第１の半導体層の不純物の濃度より低
い第２の導電型の第２の半導体層を設けてもよい。
純物を高濃度に含んでいる陽極層の上にこの陽極層の不
純物濃度より低い第１の導電型の半導体層を形成すると
したが、本発明は特にこれに限定されるものではない。
すなわち、本発明ではたとえば第１の導電型の不純物を
高濃度に含んでいる陽極層の上に第２の導電型の不純物
を高濃度に含んでいる第１の半導体層を設け、この第１
の半導体層の上に第１の半導体層の不純物の濃度より低
い第２の導電型の第２の半導体層を設けてもよい。
【００５５】この場合、第２の半導体層の表面は熱拡散
またはイオン注入によって形成され、第１の導電型の不
純物を高濃度に含んでいる第１の不純物領域と、第２の
導電型の不純物を高濃度に含んでいる第２の不純物領域
が設けられる。そして、前述した実施の形態と同様にこ
の場合でも、第１の不純物領域と第２の不純物領域の横
表面上に設けられた絶縁膜から延長されている複数の絶
縁膜を間に置いて、それぞれ少なくとも一部分が重畳さ
れている複数のフィールドプレートが形成される。そし
て、陽極と陰極とに電圧が印加される際、複数のフィー
ルドプレートとそれらの間にそれぞれ設けられた複数の
絶縁膜が複数の静電容量を有して電圧が分配される。
またはイオン注入によって形成され、第１の導電型の不
純物を高濃度に含んでいる第１の不純物領域と、第２の
導電型の不純物を高濃度に含んでいる第２の不純物領域
が設けられる。そして、前述した実施の形態と同様にこ
の場合でも、第１の不純物領域と第２の不純物領域の横
表面上に設けられた絶縁膜から延長されている複数の絶
縁膜を間に置いて、それぞれ少なくとも一部分が重畳さ
れている複数のフィールドプレートが形成される。そし
て、陽極と陰極とに電圧が印加される際、複数のフィー
ルドプレートとそれらの間にそれぞれ設けられた複数の
絶縁膜が複数の静電容量を有して電圧が分配される。
【００５６】この実施の形態においても、複数のフィー
ルドプレートは、不純物領域で半導体層の側ほど絶縁膜
によって重畳されるフィールドプレートが短くなるよう
に形成されている。したがって、この電力半導体装置で
も、陰極を構成する複数のフィールドプレートを絶縁膜
を介在させて重畳させることにより接合部の曲率部分に
電界が集中することを防止できるだけでなく、その絶縁
耐圧も向上させることができる。
ルドプレートは、不純物領域で半導体層の側ほど絶縁膜
によって重畳されるフィールドプレートが短くなるよう
に形成されている。したがって、この電力半導体装置で
も、陰極を構成する複数のフィールドプレートを絶縁膜
を介在させて重畳させることにより接合部の曲率部分に
電界が集中することを防止できるだけでなく、その絶縁
耐圧も向上させることができる。
【００５７】また、本実施の形態では特に主電流の電流
制御を行うゲートについては記載していないが、勿論、
本発明はゲートを備え、陽極と陰極との間に流れる主電
流をゲートにより開閉制御する構造にも適用可能であ
る。すなわち、たとえば図１に示すフィールドプレート
８０ａをゲート電極とすることで、このフィールドプレ
ート８０ａの外部まで延長する空乏層の形成が可能とな
る。したがって、主接合領域７２の端部分に電界が集中
することを効果的に防止することができ、ブレークダウ
ン電圧を高くすることが可能となる。
制御を行うゲートについては記載していないが、勿論、
本発明はゲートを備え、陽極と陰極との間に流れる主電
流をゲートにより開閉制御する構造にも適用可能であ
る。すなわち、たとえば図１に示すフィールドプレート
８０ａをゲート電極とすることで、このフィールドプレ
ート８０ａの外部まで延長する空乏層の形成が可能とな
る。したがって、主接合領域７２の端部分に電界が集中
することを効果的に防止することができ、ブレークダウ
ン電圧を高くすることが可能となる。
【００５８】以上、詳細に説明したように、本実施の形
態における電力半導体装置によると、陰極を構成する複
数のフィールドプレートを絶縁膜を介在して重畳させる
ことにより接合部の曲率部分に電界が集中されることが
防止できるだけでなく、その絶縁耐圧も向上させること
ができる構造を有する。
態における電力半導体装置によると、陰極を構成する複
数のフィールドプレートを絶縁膜を介在して重畳させる
ことにより接合部の曲率部分に電界が集中されることが
防止できるだけでなく、その絶縁耐圧も向上させること
ができる構造を有する。
【００５９】
【発明の効果】以上、詳細に説明したように本発明によ
る重畳されたフィールドプレート構造を有する電力半導
体装置によれば、陰極を構成する複数のフィールドプレ
ートが絶縁膜を介してお互いに一定の部分が重畳されて
いるので、これらのフィールドプレートと絶縁膜が直列
接続された複数の静電容量を構成する。
る重畳されたフィールドプレート構造を有する電力半導
体装置によれば、陰極を構成する複数のフィールドプレ
ートが絶縁膜を介してお互いに一定の部分が重畳されて
いるので、これらのフィールドプレートと絶縁膜が直列
接続された複数の静電容量を構成する。
【００６０】このような構造で、陽極と陰極に電圧が印
加される際、上記複数の静電容量によって印加された電
圧が分配されてブレークダウン電圧を高めることができ
る。その結果、電力半導体装置の絶縁耐圧が向上でき
る。
加される際、上記複数の静電容量によって印加された電
圧が分配されてブレークダウン電圧を高めることができ
る。その結果、電力半導体装置の絶縁耐圧が向上でき
る。
【図１】本発明の実施の形態による重畳されたフローテ
ィングフィールドプレート構造を有する電力半導体装置
の構造を示している断面図。
ィングフィールドプレート構造を有する電力半導体装置
の構造を示している断面図。
【図２】図１の電力半導体装置のフローティングフィー
ルドプレート構造の等価回路図。
ルドプレート構造の等価回路図。
【図３】図１に示した電力半導体装置の実施の形態を製
造するプロセス段階を示している断面図。
造するプロセス段階を示している断面図。
【図４】図１に示した電力半導体装置の実施の形態を製
造するプロセス段階を示している断面図。
造するプロセス段階を示している断面図。
【図５】図１に示した電力半導体装置の実施の形態を製
造するプロセス段階を示している断面図。
造するプロセス段階を示している断面図。
【図６】図１に示した電力半導体装置の実施の形態を製
造するプロセス段階を示している断面図。
造するプロセス段階を示している断面図。
【図７】図１に示した電力半導体装置の実施の形態を製
造するプロセス段階を示している断面図。
造するプロセス段階を示している断面図。
【図８】図１に示した電力半導体装置の実施の形態を製
造するプロセス段階を示している断面図。
造するプロセス段階を示している断面図。
【図９】図１に示した電力半導体装置の実施の形態を製
造するプロセス段階を示している断面図。
造するプロセス段階を示している断面図。
【図１０】図１に示した電力半導体装置に約５５０ボル
トの電源電圧を印加した場合、距離によるシリコンと酸
化膜の界面電位の変化を示すグラフである。
トの電源電圧を印加した場合、距離によるシリコンと酸
化膜の界面電位の変化を示すグラフである。
【図１１】図１に示した電力半導体装置に約５５０ボル
トの電源電圧を印加した場合、距離によるシリコンと酸
化膜の界面電界の変化を示しているグラフである。
トの電源電圧を印加した場合、距離によるシリコンと酸
化膜の界面電界の変化を示しているグラフである。
【図１２】従来の電力半導体装置の構造を示している断
面図。
面図。
【図１３】従来の他の電力半導体装置の構造を示してい
る断面図。
る断面図。
【図１４】従来のフローティングフィールドリング構造
を有する電力半導体装置の構造を概略的に示している図
面。
を有する電力半導体装置の構造を概略的に示している図
面。
【図１５】従来のフローティングフィールドプレート構
造を有する電力半導体装置の構造を概略的に示している
断面図。
造を有する電力半導体装置の構造を概略的に示している
断面図。
６０ 陽極 ６２ ｎ+ 型のバッファ層 ６４ ｎ- 型の半導体層 ６６ 酸化膜 ７２ ｐ+ 型の主接合領域 ７４ａ，７４ｂ，７４ｃ 絶縁膜 ８０ａ，８０ｂ，８０ｃ フィールドプレート（陰
極）
極）
Claims (6)
- 【請求項１】 陽極と陰極とを備え、前記陽極と陰極と
の間で主電流が流れるようにする主接合部を有する電力
半導体装置において、 第１の導電型の半導体層の上に形成された第２の導電型
の主接合領域上に設けられた主フィールドプレートと、 前記半導体層の上に形成された第１の導電型または第２
の導電型の金属接触用の不純物領域上に設けられた最終
フィールドプレートとを有し、 前記主フィールドプレートと最終フィールドプレートと
の間には少なくとも１つのフローティングフィールドプ
レートが絶縁膜を介して重畳され、 電圧の印加の際、前記主フィールドプレート、フローテ
ィングフィールドプレートおよび最終フィールドプレー
トとの間にそれぞれ介在されている絶縁膜からなる複数
の静電容量が直列に設けられる構造を有することを特徴
とする重畳されたフィールドプレート構造を有する電力
半導体装置。 - 【請求項２】 陽極と陰極とを備え、前記陽極と陰極と
の間に主電流が流れるように接合部を有する電力半導体
装置の製造方法において、 前記陽極が設けられ、そして第１の導電型の不純物を高
濃度に含んでいる陽極層の上にこの陽極層の不純物濃度
より低い第１の導電型の半導体層を設ける工程と、 前記第１の導電型の半導体層の上にパターニングされた
第１の絶縁膜を設ける工程と、 前記第１の絶縁膜より薄い第２の絶縁膜を前記半導体層
の上に設ける工程と、 前記第１，２の絶縁膜の上に第１の導電膜を設ける工程
と、 前記第１の導電膜をパターニングしてフィールドプレー
トの複数の下部層を設ける工程と、 前記第１の導電膜のパターニングの際に露出された前記
半導体層に第２の導電型の不純物を高濃度に注入して不
純物領域を設ける工程と、 次いで全体の表面の上に第３の絶縁膜を設ける工程と、 前記第３の絶縁膜をパターニングして前記不純物領域の
上に、そして前記複数の下部層の上にコンタクトホール
を設ける工程と、 前記コンタクトホールを埋めながら前記第３の絶縁膜の
上に第２の導電膜を設ける工程と、 前記複数の下部層と電気的に接触する第２の導電膜をお
互いに電気的に隔離させるためにパターニングする工程
を含み、 前記複数のフィールドプレートはそれぞれ少なくとも一
部分が重畳されているため、前記陽極と陰極とに電圧が
印加される際前記複数のフィールドプレートとそれらの
間にそれぞれ設けられた前記第３の絶縁膜が複数の静電
容量を有して電圧を分配することを特徴とする電力半導
体装置の製造方法。 - 【請求項３】 陽極と陰極とを備え、前記陽極と陰極と
の間に流れる主電流が前記ゲートで開閉できるようにし
た電力半導体装置の製造方法において、 前記陽極が設けられ、そして第１の導電型の不純物を高
濃度に含んでいる陽極層の上に第１の導電型の不純物を
高濃度に含んでいる第１の半導体層を設ける工程と、 前記第１の半導体層の上にこの第１の半導体層の不純物
の濃度より低い第１の導電型の第２の半導体層を設ける
工程と、 前記第２の半導体層の表面にイオン注入および熱拡散に
よって設けられ、そして第２の導電型の不純物を高濃度
に含んでいる第１の不純物領域を設ける工程と、 前記第２の半導体層の表面にイオン注入および熱拡散に
よって設けられ、そして第２の導電型の不純物を高濃度
に含んでいる第２の不純物領域を設ける工程と、 前記第２の不純物領域と前記第２の不純物領域の横表面
上に設けられた絶縁膜から延長されている複数の絶縁膜
を間に置いてそしてそれぞれ少なくとも一部分が重畳さ
れている複数のフィールドプレートを設ける工程とを含
み、 前記陽極と陰極とに電圧が印加される際、前記複数のフ
ィールドプレートとそれらの間にそれぞれ設けられた複
数の絶縁膜が複数の静電容量を有して電圧を分配するこ
とを特徴とする電力半導体装置の製造方法。 - 【請求項４】 陽極と陰極とを備え、前記陽極と陰極と
の間に流れる主電流が前記ゲートで開閉できるようにし
た電力半導体装置の製造方法において、 前記陽極が設けられてそして第１の導電型の不純物を高
濃度に含んでいる陽極層の上に不純物の濃度が高い第１
の導電型の第１の半導体層と不純物の濃度が比較的低い
第１の導電型の第２の半導体層とを設ける工程と、 前記第２の半導体層の表面にイオン注入によって設けら
れ、そして第２の導電型の不純物を高濃度に含んでいる
第３の不純物領域を設ける工程と、 前記不純物領域と前記不純物領域の横表面上に設けられ
た絶縁膜から延長されている複数の絶縁膜を間に置き、
そしてそれぞれ少なくとも一部分が重畳されている複数
のフィールドプレートを設ける工程とを含み、 前記陽極と陰極とに電圧が印加される際、前記複数のフ
ィールドプレートとそれらの間にそれぞれ設けられた複
数の絶縁膜が複数の静電容量を有して電圧を分配するこ
とを特徴とする電力半導体装置の製造方法。 - 【請求項５】 陽極と陰極およびゲートを備え、前記陽
極と陰極との間に流れる主電流が前記ゲートで開閉でき
るようにした電力半導体装置の製造方法において、 前記陽極が設置されて、そして第１の導電型の不純物を
高濃度に含んでいる陽極層の上に第２の導電型の不純物
を高濃度に含んでいる第１の半導体層を設ける工程と、 前記第１の半導体層の上にこの第１の半導体層の不純物
の濃度より低い第２の導電型の第２の半導体層を設ける
工程と、 前記第２の半導体層の表面にイオン注入および熱拡散に
よって設けられ、そして第１の導電型の不純物を高濃度
に含んでいる第１の不純物領域を設ける工程と、 前記第２の半導体層の表面にはイオン注入および熱拡散
によって設けられ、そして第２の導電型の不純物を高濃
度に含んでいる第２の不純物領域を設ける工程と、 前記第２の不純物領域と前記第２の不純物領域の横表面
上に設けられた絶縁膜から延長されている複数の絶縁膜
を間に置いてそしてそれぞれ少なくとも一部分が重畳さ
れている複数のフィールドプレートを設ける工程とを含
み、 前記陽極と陰極とに電圧が印加される際、前記複数のフ
ィールドプレートとそれらの間にそれぞれ設けられた複
数の絶縁膜が複数の静電容量を有して電圧を分配するこ
とを特徴とする電力半導体装置の製造方法。 - 【請求項６】 陽極と陰極およびゲートを備え、前記陽
極と陰極との間に流れる主電流が前記ゲートで開閉でき
るようにした電力半導体装置の製造方法において、 前記陽極が設けられてそして第１の導電型の不純物を高
濃度に含んでいる陽極層の上に不純物の濃度が高い第２
の導電型の第１の半導体層と不純物の濃度が比較的低い
第２の導電型の第２の半導体層を設ける工程と、 前記第２の半導体層の表面にはイオン注入によって設け
られ、そして第１の導電型の不純物を高濃度に含んでい
る第３の不純物領域を設ける工程と、 前記不純物領域と前記不純物領域の横表面上に設けられ
た絶縁膜から延長されている複数の絶縁膜を間に置き、
そしてそれぞれ少なくとも一部分が重畳されている複数
のフィールドプレートを設ける工程とを含み、 前記陽極と陰極とに電圧が印加される際、前記複数のフ
ィールドプレートとそれらの間にそれぞれ設けられた複
数の絶縁膜が複数の静電容量を有して電圧を分配するこ
とを特徴とする電力半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P-5356 | 1996-02-29 | ||
| KR1019960005356A KR0175277B1 (ko) | 1996-02-29 | 1996-02-29 | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246552A true JPH09246552A (ja) | 1997-09-19 |
Family
ID=19452248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8146307A Pending JPH09246552A (ja) | 1996-02-29 | 1996-06-07 | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5731627A (ja) |
| JP (1) | JPH09246552A (ja) |
| KR (1) | KR0175277B1 (ja) |
| DE (1) | DE19653615A1 (ja) |
| TW (1) | TW306029B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009510725A (ja) * | 2005-09-22 | 2009-03-12 | インターナショナル レクティファイアー コーポレイション | 受動コンポーネントを集積したパワー半導体デバイス |
| WO2010067430A1 (ja) * | 2008-12-10 | 2010-06-17 | トヨタ自動車株式会社 | 半導体装置 |
| JP2015026797A (ja) * | 2013-06-20 | 2015-02-05 | 株式会社東芝 | 半導体装置 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629552A (en) * | 1995-01-17 | 1997-05-13 | Ixys Corporation | Stable high voltage semiconductor device structure |
| DE19800647C1 (de) * | 1998-01-09 | 1999-05-27 | Siemens Ag | SOI-Hochspannungsschalter |
| US5998833A (en) | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6621121B2 (en) * | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| JP3776666B2 (ja) | 2000-02-25 | 2006-05-17 | 沖電気工業株式会社 | 半導体装置 |
| US6617652B2 (en) * | 2001-03-22 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | High breakdown voltage semiconductor device |
| KR100535062B1 (ko) * | 2001-06-04 | 2005-12-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 고내압 반도체장치 |
| JP2003347547A (ja) * | 2002-05-27 | 2003-12-05 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
| JP2005005443A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Corp | 高耐圧半導体装置 |
| US7311385B2 (en) * | 2003-11-12 | 2007-12-25 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory device |
| US7029981B2 (en) * | 2004-06-25 | 2006-04-18 | Intersil Americas, Inc. | Radiation hardened bipolar junction transistor |
| KR100709396B1 (ko) * | 2005-02-14 | 2007-04-18 | 주식회사 케이이씨 | 전력용 반도체 소자 |
| EP1717863B1 (en) * | 2005-04-28 | 2011-11-02 | Ixys Corporation | Semiconductor power device with passivation layers |
| US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
| US7535057B2 (en) * | 2005-05-24 | 2009-05-19 | Robert Kuo-Chang Yang | DMOS transistor with a poly-filled deep trench for improved performance |
| US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
| US7449748B2 (en) * | 2006-01-12 | 2008-11-11 | United Microelectronics Corp. | Semiconductor device |
| US8080848B2 (en) | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| KR100764741B1 (ko) * | 2006-06-08 | 2007-10-08 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| US20080296636A1 (en) * | 2007-05-31 | 2008-12-04 | Darwish Mohamed N | Devices and integrated circuits including lateral floating capacitively coupled structures |
| KR101630734B1 (ko) | 2007-09-21 | 2016-06-16 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자 |
| US20090096039A1 (en) * | 2007-10-10 | 2009-04-16 | United Microelectronics Corp. | High-voltage device and manufacturing method of top layer in high-voltage device |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| JP2011159903A (ja) * | 2010-02-03 | 2011-08-18 | Rohm Co Ltd | 半導体装置 |
| US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| US8802529B2 (en) * | 2011-07-19 | 2014-08-12 | Alpha And Omega Semiconductor Incorporated | Semiconductor device with field threshold MOSFET for high voltage termination |
| US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
| US20140001479A1 (en) * | 2012-06-29 | 2014-01-02 | Power Integrations, Inc. | Switching device with charge distribution structure |
| US9245879B2 (en) | 2012-06-29 | 2016-01-26 | Power Integrations, Inc. | Static discharge system |
| US10192981B2 (en) * | 2012-06-29 | 2019-01-29 | Power Integrations, Inc. | Switching device with charge distribution structure |
| CN106653830B (zh) * | 2015-10-28 | 2019-09-17 | 无锡华润上华科技有限公司 | 半导体器件耐压结构 |
| US10262938B2 (en) * | 2017-08-31 | 2019-04-16 | Vanguard International Semiconductor Corporation | Semiconductor structure having conductive layer overlapping field oxide |
| CN114156266B (zh) | 2020-09-07 | 2025-06-13 | 联华电子股份有限公司 | 功率半导体元件 |
| CN114914298B (zh) | 2021-02-09 | 2025-08-15 | 联华电子股份有限公司 | 半导体装置 |
| US12154956B1 (en) | 2024-04-11 | 2024-11-26 | Globalfoundries U.S. Inc. | Structure including multi-level field plate and method of forming the structure |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3302076A (en) * | 1963-06-06 | 1967-01-31 | Motorola Inc | Semiconductor device with passivated junction |
| US4288806A (en) * | 1979-05-29 | 1981-09-08 | Xerox Corporation | High voltage MOSFET with overlapping electrode structure |
| US4290078A (en) * | 1979-05-30 | 1981-09-15 | Xerox Corporation | High voltage MOSFET without field plate structure |
| JPS568871A (en) * | 1979-07-04 | 1981-01-29 | Mitsubishi Electric Corp | Semiconductor memory device |
| DE3046749C2 (de) * | 1979-12-10 | 1986-01-16 | Sharp K.K., Osaka | MOS-Transistor für hohe Betriebsspannungen |
| US4399449A (en) * | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
| DE3141203A1 (de) * | 1981-10-16 | 1983-04-28 | Siemens AG, 1000 Berlin und 8000 München | Planares halbleiterbauelement |
| JPS61158177A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体装置 |
| JPS61168253A (ja) * | 1985-01-19 | 1986-07-29 | Sharp Corp | 高耐圧ｍｏｓ電界効果半導体装置 |
| US4816882A (en) * | 1986-03-10 | 1989-03-28 | Siliconix Incorporated | Power MOS transistor with equipotential ring |
| US5003372A (en) * | 1988-06-16 | 1991-03-26 | Hyundai Electronics Industries Co., Ltd. | High breakdown voltage semiconductor device |
| JPH0748553B2 (ja) * | 1989-03-14 | 1995-05-24 | シャープ株式会社 | 半導体装置 |
| US5075739A (en) * | 1990-01-02 | 1991-12-24 | Motorola, Inc. | High voltage planar edge termination using a punch-through retarding implant and floating field plates |
-
1996
- 1996-02-29 KR KR1019960005356A patent/KR0175277B1/ko not_active Expired - Fee Related
- 1996-05-18 TW TW085105927A patent/TW306029B/zh not_active IP Right Cessation
- 1996-06-07 JP JP8146307A patent/JPH09246552A/ja active Pending
- 1996-12-20 DE DE19653615A patent/DE19653615A1/de not_active Withdrawn
-
1997
- 1997-02-26 US US08/806,813 patent/US5731627A/en not_active Expired - Lifetime
- 1997-12-12 US US08/989,870 patent/US6190948B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009510725A (ja) * | 2005-09-22 | 2009-03-12 | インターナショナル レクティファイアー コーポレイション | 受動コンポーネントを集積したパワー半導体デバイス |
| WO2010067430A1 (ja) * | 2008-12-10 | 2010-06-17 | トヨタ自動車株式会社 | 半導体装置 |
| JP5182376B2 (ja) * | 2008-12-10 | 2013-04-17 | トヨタ自動車株式会社 | 半導体装置 |
| US8476732B2 (en) | 2008-12-10 | 2013-07-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2015026797A (ja) * | 2013-06-20 | 2015-02-05 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6190948B1 (en) | 2001-02-20 |
| TW306029B (en) | 1997-05-21 |
| KR0175277B1 (ko) | 1999-02-01 |
| US5731627A (en) | 1998-03-24 |
| KR970063776A (ko) | 1997-09-12 |
| DE19653615A1 (de) | 1997-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US6818947B2 (en) | Buried gate-field termination structure | |
| US6936908B2 (en) | Forward and reverse blocking devices | |
| US20220157959A1 (en) | Semiconductor power devices having multiple gate trenches and methods of forming such devices | |
| JP2858404B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP4294117B2 (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| CN116722038A (zh) | 半导体装置 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| EP0646964A1 (en) | Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof | |
| JPWO2004109808A1 (ja) | 半導体装置およびその製造方法 | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| JP2003008009A (ja) | 半導体装置 | |
| US20220149165A1 (en) | Semiconductor devices including an offset metal to polysilicon gate contact | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| JP2960506B2 (ja) | ターンオフ形半導体素子 | |
| JP2026506322A (ja) | 自己整合トレンチ・シールド領域を有するゲート・トレンチ・パワー半導体デバイス及び関連する方法 | |
| JP3657938B2 (ja) | 半導体装置 | |
| JP4275763B2 (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| CN114566537A (zh) | 半导体装置 | |
| US20050116287A1 (en) | Power semiconductor component | |
| JP2002094046A (ja) | 半導体装置 | |
| JPH09331071A (ja) | プレーナ型半導体素子 |