JPH09246726A - プリント基板及びプリント基板のバンプ形成方法 - Google Patents

プリント基板及びプリント基板のバンプ形成方法

Info

Publication number
JPH09246726A
JPH09246726A JP8051427A JP5142796A JPH09246726A JP H09246726 A JPH09246726 A JP H09246726A JP 8051427 A JP8051427 A JP 8051427A JP 5142796 A JP5142796 A JP 5142796A JP H09246726 A JPH09246726 A JP H09246726A
Authority
JP
Japan
Prior art keywords
wiring
layer
bump
wiring layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8051427A
Other languages
English (en)
Inventor
Hideki Sawada
秀樹 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP8051427A priority Critical patent/JPH09246726A/ja
Publication of JPH09246726A publication Critical patent/JPH09246726A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 配線を形成する際に、同時にバンプの形成が
行えるようにする。 【解決手段】 基板101上に、配線部110とバンプ
120とが設けられていいる。配線部110は、配線層
111,113a,113b,115と絶縁層112,
114,116との積み重ねにより配線が形成されてい
る。バンプ120には、配線部110側の配線層と同じ
材質の配線層121,123と、配線部110側の絶縁
層と同じ材質の絶縁層122,124とが周囲よりも多
く積み重ねられることにより堆積部が形成されている。
その堆積部の上に、配線部110側の配線層113bに
接続された電極用の配線層125が設けられている。こ
のような構成のプリント基板であれば、配線を形成する
ための配線層と絶縁層とを積み重ねる工程において、同
時にバンプの堆積部と電極用配線層とを積み重ねバンプ
を形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は各種回路素子を実装
するプリント基板及びプリント基板のバンプ形成方法に
関し、特にベアチップや表面実装部品を搭載するプリン
ト基板及びそのプリント基板のバンプ形成方法に関す
る。
【0002】
【従来の技術】ベアチップや表面実装部品を基板に搭載
する方式としては様々な方式があるが、その中でベアチ
ップとプリント基板とのいずれか一方の電極にバンプを
設け、そのバンプを介して双方を電気的に接続する方式
がある。例えば、フリップチップ方式である。
【0003】プリント基板にバンプを設けるための従来
の方式は、まず配線層と絶縁層を積み重ねることにより
プリント基板上に配線を形成し、その後、電極部にバン
プを形成している。この際、実装すべきベアチップの電
極用のパッドは同一平面内に配置されているため、パッ
ドに接続するための多数のバンプは、高さが均一である
ことが望ましい。ところが、バンプの高さを全く均一に
するのは困難である。そこで従来はバンプの材質に金
(Au)などの柔らかい材質を用い、ベアチップを実装
する際の荷重でバンプを歪ませることにより高さのばら
つきを吸収していた。
【0004】
【発明が解決しようとする課題】しかし、従来の方式で
はバンプを形成するためのプロセスが特別に必要である
ことが、生産性向上の妨げとなっていた。即ち、プリン
ト基板の上にバンプを形成する場合にはプリント基板の
製造工程が増えてしまい、チップ側にバンプを設けた場
合にはチップの製造工程が増加する。従って、特別なバ
ンプ形成のための工程を設けずにバンプを形成できるこ
とが望まれている。しかも、形成されたバンプは、高さ
のばらつきの程度に応じた弾力性を有している必要があ
る。
【0005】本発明はこのような点に鑑みてなされたも
のであり、バンプを形成するためにのみ行われる工程を
必要としないプリント基板を提供することを目的とす
る。また、本発明の他の目的は、配線の形成と同時にバ
ンプを形成するプリント基板のバンプ形成方法を提供す
ることである。
【0006】
【課題を解決するための手段】本発明では上記課題を解
決するために、表面実装部品を搭載するためのプリント
基板において、配線層と絶縁層との積み重ねにより配線
が形成された配線部と、前記配線層と前記絶縁層とのい
ずれかに用いられているものと同じ材質の層が周囲より
も多く積み重ねられた堆積部の上に、前記配線に接続さ
れた電極用配線層が設けられたバンプと、を有すること
を特徴とするプリント基板が提供される。
【0007】このような構成のプリント基板であれば、
配線を形成するための配線層と絶縁層とを積み重ねる工
程において、同時にバンプの堆積部と電極用配線層とを
積み重ねバンプを形成することができる。
【0008】また、表面実装部品を搭載するためのプリ
ント基板のバンプ形成方法において、基板上に配線を形
成するための配線層と絶縁層とを積み重ねると同時に、
バンプ形成領域に対して、周囲よりも多くの層を積み重
ね、前記バンプ形成領域の最上部に前記配線に接続され
た電極用配線層を重ねることによりバンプを形成する、
ことを特徴とするプリント基板のバンプ形成方法が提供
される。
【0009】このようなプリント基板のバンプ形成方法
によれば、特別にバンプを形成するための工程を設けず
に、プリント基板上にバンプを形成することができる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明のプリント基板を示
す図である。(A)は上面図であり、(B)は(A)の
X−X線断面図である。本発明のプリント基板100
は、基板101の上に配線部110とバンプ120とが
設けられている。配線部110とバンプ120とはビル
ドアップ法で配線層と絶縁層とを交互に重ねることによ
り形成されている。
【0011】配線部110は、下から配線層111、絶
縁層112、配線層113a,113b、絶縁層11
4、配線層115、及び絶縁層116の順で各層が積み
重ねられている。配線層111と配線層113a,11
3bとは、絶縁層112の除去されている部分を介して
接続されている。同様に、配線層113aと配線層11
5とは絶縁層114の除去されている部分を介して接続
されている。このような配線層同志の接続関係により、
電子回路等を接続するための配線が形成されている。
【0012】バンプ120は、配線層121、絶縁層1
22、配線層123、及び絶縁層124の順で円形の層
が積み重ねられている。ここで、バンプの高さを確保す
るために層が積み上げられた部分を堆積部と呼ぶことと
する。この堆積部の絶縁層は、上段になるにつれて、円
の半径が小さくなっており、配線層は、その下段にある
絶縁層と配線層とを覆うように作られている。そして、
これらの層を覆うようにして、配線層125が積み上げ
られている。この配線層125は、配線部110の端部
まで続いており、配線部110側の配線層113bに接
続されている。しかも、バンプ120の周囲には、配線
層125よりも下位の層は設けられていない。さらに、
配線層121,123,125は、配線部110の配線
層111,113a,113b,115と同じ材質であ
り、絶縁層122,124は、配線部110の絶縁層1
12,114,116と同じ材質である。
【0013】このようなプリント配基板100とするこ
とにより、配線層111と配線層121、絶縁層112
と絶縁層122、配線層113a,113bと配線層1
23、絶縁層114と絶縁層124、及び配線層115
と配線層125とを、それぞれ同じ製造工程により同時
に形成することができる。この際、バンプ120と同様
の複数のバンプを、実装すべきベアチップ1のパッドに
対応した位置に設けることにより、ベアチップ1をプリ
ント基板100にフリップチップ実装することができ
る。
【0014】次に、配線部110とバンプ120を同時
に形成するプリント基板の製造方法について説明する。
図2は1層目の配線層の形成工程を示す図である。 〔S1〕基板101に配線層膜(Cu)131をめっき
で形成し、その上にレジスト10を塗布する。ここでは
配線層膜131の厚さは4μmとする。 〔S2〕フォトマスク20の上方から光2を照射し、1
層目の配線パターンを露光する。すると、光2が照射さ
れた感光部分が現像液に溶けるようになる。なお、この
ときのフォトマスク20は、バンプを形成すべき領域は
光2を透過せず、バンプを形成すべき領域の周辺は光2
を透過する。 〔S3〕レジスト10を現像する。現像の結果、感光部
分のみが現像液に溶け、非感光部分のレジスト11,1
2が残る。 〔S4〕配線層膜131をエッチングし、レジスト1
1,12に被覆されていない領域の材料を除去する。そ
の結果、基板101上に配線層111、121が形成さ
れる。この際、配線層121は、バンプを形成すべき領
域上に他の配線層111とは切り離された状態で形成さ
れる。
【0015】図3は1層目の絶縁層、2層目の配線層、
及び2層目の絶縁層の形成工程を示す図である。 〔S5〕1層目の絶縁層を形成するために感光性ポリイ
ミド30を塗布する。そして、フォトマスク21のビア
を介して光3を照射することにより、ビアのパターンを
露光する。この感光性ポリイミド30は、感光部分が現
像液に不溶化になる。このときの絶縁層20の厚さは7
μmとする。なお、フォトマスク21は、配線層121
の上部に対しては光3を透過し、その周辺の領域に対し
ては光3を透過しない。 〔S6〕感光性ポリイミド30を現像し、感光部分以外
を除去する。残った部分に熱を加えて重合反応を起こさ
せ、完全なポリイミドとする。その結果、絶縁層11
2,122が形成される。この際、絶縁層122は、配
線層121の上に積み重ねる形で形成される。 〔S7〕2層目の配線層113a,113b,123を
ステップS1〜ステップS4と同様の工程で形成する。
この際、配線層113aと配線層113bとは直接には
接続されず、配線層111を介して電気的に接続され
る。また、配線層123は、配線層121と絶縁層12
2とを覆うようにして、配線層113a,113bとは
切り離された状態で形成される。 〔S8〕2層目の絶縁層114,124をステップS
5、ステップS6と同様の工程で形成する。この際、絶
縁層124は、配線層123の上部に積み重ねる形で形
成される。これにより、配線層121、絶縁層122、
配線層123、及び絶縁層124からなる堆積部が形成
される。
【0016】図4は3層目の配線層と3層目の絶縁層と
の形成工程を示す図である。 〔S9〕3層目の配線層115,125をステップS1
〜ステップS4と同様の工程で形成する。この際、配線
層125は、堆積部を覆うとともに、配線層113bの
上にも重なる状態で形成される。この配線層125がベ
アチップのパッドと電気的に接続するための電極用の配
線層である。 〔S10〕3層目の絶縁層116をステップS5、ステ
ップS6と同様の工程で形成する。その結果、内部に配
線が形成された配線部110と、最上部に電極用の配線
層125が形成され周囲よりも突出したバンプ120と
を有するプリント基板が作られる。
【0017】以上のような工程で本発明のプリント基板
を製造することにより、配線を形成すると同時にバンプ
を形成することができる。その結果、フリップチップ方
式等のバンプによりベアチップを接続する方式を用いた
ベアチップ搭載基板の生産性が向上する。しかも、上記
の方法でバンプを形成するためには、配線層と絶縁層と
を積み重ねる際のレイアウトパターンを、バンプが形成
されるような設計にしておくだけでよい。
【0018】ところで、バンプ120の高さは、重ねる
層の厚さと層の枚数とにより調整することができる。一
方、バンプ120の直径は、チップ側のパッドのサイズ
により調整する。上記の例では、バンプ120の高さは
20μm程度であり、直径は60μmである。
【0019】ベアチップの実装方法としては、異方性導
伝膜を基板チップの間に挟み、加熱圧縮する方法や、光
硬化樹脂を基板とチップとの間に挟み、圧力を加えつつ
紫外線を当てて接着する方法がある。ベアチップを実装
する際の荷重は30gf/バンプ程度とする。これは、
バンプのサイズにより調整する。
【0020】なお、実装の際に所定の荷重を加えると、
ポリイミドの弾力性によりバンプが変形し、高さのばら
つきが吸収される。このとき、バンプ内のポリイミド層
の厚さの合計の1/3程度までの高さばらつきを吸収す
ることができる。例えば、ポリイミド層の厚さが15μ
mあれば、5μm程度までのばらつきを吸収できる。
【0021】さらに、上記のように層を重ねてバンプを
形成することは、高さのばらつきを低く抑える効果もあ
る。つまり、バンプの高さは各層の膜厚分布に従うた
め、メッキバンプのようにバンプの配置や大きさの違い
よるバンプの高さの偏りは発生しない。従って、5μm
程度までのばらつきが吸収できれば十分である。
【0022】なお、上記の例ではバンプに弾力性をもた
せるためにポリイミドの絶縁層を用いたが、配線層にや
わらかい材質のものを用いることにより、配線層のみで
バンプを形成することも可能である。
【0023】図5は配線層のみでバンプを形成したプリ
ント基板の断面図である。このプリント基板200は、
基板201上に配線部210とバンプ220とが設けら
れている。配線部210はビルドアップ法で配線層と絶
縁層とを交互に重ねることにより形成されている。バン
プ220はビルドアップ法で配線層のみを重ねることに
より形成されてる。ここでは、配線層としてアルミニウ
ムを使用するものとする。
【0024】配線部210は、下から配線層211、絶
縁層212、配線層213a,213b、絶縁層21
4、配線層215、及び絶縁層216の順で各層が積み
重ねられている。配線層211と配線層213a,21
3bとは、絶縁層212の除去されている部分を介して
接続されている。同様に、配線層213aと配線層21
5とは絶縁層214の除去されている部分を介して接続
さている。
【0025】バンプ220は、円形の配線層221と配
線層222とが積み重ねられ、堆積部が形成されてい
る。なお、2層目の配線層222は、1層目の配線層2
21よりも円の半径が小さい。そして、これらの層を覆
うようにして、配線層223が形成されている。この配
線層223は、配線部210の端部まで続いており、配
線部210側の配線層213bに接続されている。しか
も、バンプ220の周囲には、3層目の配線層223よ
りも下位の層は設けられていない。
【0026】アルミニウムは銅等にくらべ柔らかいた
め、配線層にアルミニウムを用いることにより、配線層
のみでも可塑性のあるバンプ220を形成することがで
きる。また、上記の例では、プリント基板の配線部には
配線を形成することとしているが、配線に限らず回路素
子等を配線部側に形成することもできる。さらには、本
発明のバンプをベアチップ側に形成することも可能であ
る。
【0027】また、上記の例では、バンプの周囲には、
電極用の配線層(図1の配線層125と図5の配線層2
23)よりも下の層は全く設けられていないが、配線層
125,223よりも下の層をバンプの周囲に設けるこ
ともできる。つまり、バンプの高さを確保するのに、3
つの層を重ねる必要があるとすれば、バンプは周囲より
も3層分多く重ねられていれば十分である。従って、バ
ンプの周囲に2つの層が重ねられていれば、バンプの領
域には、5つの層を重ねればよい。
【0028】
【発明の効果】以上説明したように本発明のプリント基
板では、配線を形成するための配線層と絶縁層とに用い
られた材質と同じ材質の層を積み重ね、その上に電極用
の配線層を設けた部分をバンプとしたため、配線の形成
とバンプの形成を同じ工程で行うことが可能となった。
【0029】また、本発明のプリント基板のバンプ形成
方法では、基板上に配線を形成するための配線層と絶縁
層とを積み重ねると同時に、バンプ形成領域に対して、
周囲よりも多くの層を積み重ね、その上に電極用の配線
層を設けることによりバンプを形成するようにしたた
め、配線を形成する為のレイアウトパターンを変更する
だけで、プリント基板にバンプを形成することが可能と
なる。その結果、バンプ形成のための特別の工程が不要
となり、バンプを有するプリント基板の生産性が向上す
る。
【図面の簡単な説明】
【図1】本発明のプリント基板を示す図である。(A)
は上面図であり、(B)は(A)のX−X線断面図であ
る。
【図2】1層目の配線層の形成工程を示す図である。
【図3】1層目の絶縁層、2層目の配線層、及び2層目
の絶縁層の形成工程を示す図である。
【図4】3層目の配線層と3層目の絶縁層との形成工程
を示す図である。
【図5】配線層のみでバンプを形成したプリント基板の
断面図である。
【符号の説明】
1 ベアチップ 100 プリント基板 101 基板 110 配線部 111,113a,113b,115 配線層 112,114,116 絶縁層 120 バンプ 121,123,125 配線層 122,124 絶縁層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 表面実装部品を搭載するためのプリント
    基板において、 配線層と絶縁層との積み重ねにより配線が形成された配
    線部と、 前記配線層と前記絶縁層とのいずれかに用いられている
    ものと同じ材質の層が周囲よりも多く積み重ねられた堆
    積部の上に、前記配線に接続された電極用配線層が設け
    られたバンプと、 を有することを特徴とするプリント基板。
  2. 【請求項2】 前記堆積部は、前記配線層に用いられて
    いるものと同じ材質の層と、前記絶縁層に用いられてい
    るものと同じ材質の層とが積み重ねられていることを特
    徴とする請求項1記載のプリント基板。
  3. 【請求項3】 前記堆積部は、ポリイミドの層を含むこ
    とを特徴とする請求項1記載のプリント基板。
  4. 【請求項4】 前記堆積部は、前記配線層に用いられて
    いるものと同じ材質の層のみが積み重ねられていること
    を特徴とする請求項1記載のプリント基板。
  5. 【請求項5】 前記バンプは、前記堆積部と前記電極用
    配線層との中にアルミニウムの層を含むことを特徴とす
    る請求項1記載のプリント基板。
  6. 【請求項6】 表面実装部品を搭載するためのプリント
    基板のバンプ形成方法において、 基板上に配線を形成するための配線層と絶縁層とを積み
    重ねると同時に、バンプ形成領域に対して、周囲よりも
    多くの層を積み重ね、前記バンプ形成領域の最上部に前
    記配線に接続された電極用配線層を重ねることによりバ
    ンプを形成する、 ことを特徴とするプリント基板のバンプ形成方法。
JP8051427A 1996-03-08 1996-03-08 プリント基板及びプリント基板のバンプ形成方法 Pending JPH09246726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8051427A JPH09246726A (ja) 1996-03-08 1996-03-08 プリント基板及びプリント基板のバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8051427A JPH09246726A (ja) 1996-03-08 1996-03-08 プリント基板及びプリント基板のバンプ形成方法

Publications (1)

Publication Number Publication Date
JPH09246726A true JPH09246726A (ja) 1997-09-19

Family

ID=12886639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8051427A Pending JPH09246726A (ja) 1996-03-08 1996-03-08 プリント基板及びプリント基板のバンプ形成方法

Country Status (1)

Country Link
JP (1) JPH09246726A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1651020A4 (en) * 2003-07-02 2007-02-21 Seiko Epson Corp CAPSULE ELECTRODE, CAPSULATION, DEVICE AND PROCESS FOR COMPONENT MANUFACTURING

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1651020A4 (en) * 2003-07-02 2007-02-21 Seiko Epson Corp CAPSULE ELECTRODE, CAPSULATION, DEVICE AND PROCESS FOR COMPONENT MANUFACTURING

Similar Documents

Publication Publication Date Title
US8373276B2 (en) Printed wiring board and method for manufacturing the same
JP4601892B2 (ja) 半導体装置および半導体チップのバンプ製造方法
EP0734059B1 (en) Chip sized semiconductor device and a process for making it
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US5337466A (en) Method of making a multilayer printed wiring board
US6545366B2 (en) Multiple chip package semiconductor device
JP3297287B2 (ja) ワイヤ・ボンド・タイプのチップ用の有機チップ・キャリア
US6731004B2 (en) Electronic device and method of producing same
US6528734B2 (en) Semiconductor device and process for fabricating the same
KR20100102635A (ko) 언더 범프 라우팅 층 방법 및 장치
US20070228566A1 (en) Ball grid array package construction with raised solder ball pads
US7550835B2 (en) Chip stack package utilizing a dummy pattern die between stacked chips for reducing package size
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
US7253526B2 (en) Semiconductor packaging substrate and method of producing the same
US6979907B2 (en) Integrated circuit package
US20040256715A1 (en) Wiring board, semiconductor device and process of fabricating wiring board
KR100941984B1 (ko) 웨이퍼를 패키징하는 방법
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
JPH09246726A (ja) プリント基板及びプリント基板のバンプ形成方法
KR20030085449A (ko) 개량된 플립 칩 패키지
CN115206925A (zh) 多层叠板、半导体封装及半导体封装的制造方法
JP2001060638A (ja) 半導体装置
JP2004228446A (ja) プリント基板
TWI901331B (zh) 封裝元件的製作方法
JP2904754B2 (ja) 電子部品の実装用配線基板