JPH09247112A - 直列伝送路のネットワーク通信路へのインターリーブの方法 - Google Patents

直列伝送路のネットワーク通信路へのインターリーブの方法

Info

Publication number
JPH09247112A
JPH09247112A JP9006945A JP694597A JPH09247112A JP H09247112 A JPH09247112 A JP H09247112A JP 9006945 A JP9006945 A JP 9006945A JP 694597 A JP694597 A JP 694597A JP H09247112 A JPH09247112 A JP H09247112A
Authority
JP
Japan
Prior art keywords
data stream
time
data streams
serial
formatted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9006945A
Other languages
English (en)
Inventor
John P Daane
ジョン・ピー・ダーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH09247112A publication Critical patent/JPH09247112A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 最少のハードウェアや他のリソースを用いて
コンピュータ装置間において高速でデータを転送する際
の改良された方法と手段とを提供すること。 【解決手段】 複数のフォーマットされたデータストリ
ーム（１０）をネットワーク（２０）上でインターリー
ブする方法において、フォーマットされたデータストリ
ーム（１０）は複数のより多くの時間バイトに分割さ
れ、そこへ同期符号（４８）が同期符号付加処理（４
６）において加えられる。その後、時間バイト（４４）
が直列化器（３１）の中の組み合わされた直列のデータ
ストリーム（３９）として送信される。並列化器（３
２）においては、時間バイト（４４）が分割された個々
のフォーマットされたデータストリーム（１０）へと再
構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子的データ通信
の分野に関するものであり、より詳しくは最少のハード
ウェアや他のリソースを用いて高速でコンピュータ装置
間においてデータを転送する際の改良された方法と手段
とに関する。
【０００２】
【従来の技術】コンピュータ、その中でもネットワーク
や他の通信用に接続された機器の中で動作するコンピュ
ータに関して発見され開発された多くの新しい応用例が
あるが、近年、コンピュータ間のデータ通信速度を上げ
ることが普遍的な目的となっている。これは、これらの
使用にコンピュータを適応させ、さらに、必要な処理を
達成するのに要求される時間を減らしたりなくしたりし
てこういった使用をもっと快適にするためのものであ
る。従来の技術では、例えばハブやルータにおける基板
間やコンピュータ間、ハブや／とルータ間などの様に、
一般的に複数の分割した接続によって解決してきた。し
かし、この解決法は、各データライン毎に複数の送受信
機と一本のケーブルとを必要とする。この方法は、一般
的に非常に多くの回路基板のための空間と配線が必要に
なり、全体的に高価となる。既存の技術を用いたもう一
つの解決法は、ＰＣＩのような高速のパラレルバスのい
くつかのデータの流れを互いに多重化することであろ
う。ＰＣＩは、今日では３２ビットあるいは６４ビット
であり、３２Ｍｈｚあるいは６４Ｍｈｚで動作可能で、
それにより約１Ｇｂｓから４Ｇｂｓの性能を生み出す。
しかし、パラレルバスはもっと発展的なＰＣＢやシステ
ムの背面の設計を必要とし、部品代を増やし、基板間や
システム間のさらなる複雑な配線を要求する。
【０００３】他に知られた解決法としては、データをよ
り高性能な転送フォーマットに変換しデータの流れを互
いに多重化することである。例えば、４本の１５５Ｍｈ
ｚのＡＴＭストリームは、複数のＳＯＮＥＴフレームか
ら本来のＡＴＭ５３バイト・セルのフォーマットに変換
が可能であり、それから互いに多重化して、単一のＳＯ
ＮＥＴフォーマットへと変換し直して転送を行う。受信
側のコンピュータは、この処理を逆に行い４本の別個の
１５５ＭｂｓのラインをＳＯＮＥＴフォーマットで復元
すればよい。これらの付加的な処理によってシステムの
待ち時間が増加し、システムの費用が跳ね上がる。この
解決法は、また変換のための追加の回路が必要になり従
ってさらに費用が上昇する。この解決法は、図１に図示
されている。図１に見てとれるように、フォーマットが
多重化されたデータストリーム１０がある。この例では
多重化されたデータストリーム１０は、最初のデータ変
換処理部１２で個々に共通のフォーマットに変換され、
この処理の結果、変更済みのデータストリーム１４にな
る。（この例では、最初のデータ変換処理部１２は変換
済みのデータストリーム１２をＳＯＮＥＴフレームから
ＡＴＭ５３フォーマットへと変換する）。次に変更済み
のデータストリーム１４（この例ではＡＴＭ５３フォー
マット）は、結合処理部１６（図１ではマルチプレクサ
として示してある）において結合され結合データストリ
ーム１８になり、結合されたデータストリームは、ネッ
トワーク２０を通して送信される。先の処理群は、送信
端処理の組２２を構成し、受信端処理の組２４は、必然
的にそれの逆になる。結合されたデータストリーム１８
は、分割処理部２８において分割されて構成要素になり
（デマルチプレクサにおいて）、または、再構成された
分割変更済みデータストリーム１４になり、個々の変更
済みのデータストリーム１４は、複数の２番目のデータ
変換処理部２６によって、最初に構成されたものと同じ
フォーマットで分割されたフォーマット済みのデータス
トリーム１０へと個々に変換される。この処理は、錯綜
し複雑な感じがするが、現在では、高水準の技術による
ネットワークデータ送信法として実施されている。
【０００４】製造や操作に費用がかからず、システムの
待ち時間をそれほど増加させず、さらに従来のデータ送
信の方法と装置をしのいで全体のデータ送信速度を著し
く増加させるような高速データ通信のための方法やシス
テムは有利である。しかし、発明者の認識では、全ての
従来技術による方法は、追加の高価なハードウェアおよ
び／または送信線を要求したり、必要な処理時間ゆえに
システムの多くの待ち時間を招いたり、あるいはその両
方であったりする。
【０００５】なお、本出願は以下の出願と同時に提出さ
れたものであり、これらはこの明細書に組み入れられ
る。 米国特許出願「ラップバックテストのシステムと方法」 米国特許出願「高速同期法」 米国特許出願「高速位相同期回路のテストの方法と手
段」 米国特許出願「予測不可能な待ち時間を持つコアの自己
試験」 米国特許出願「プログラム可能な同期符号」
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、改良されたデータ送信の方法を提供することにあ
る。本発明の他の目的は、大幅な費用の増加を伴わずに
データ送信の帯域幅を増加させるようなデータ送信の方
法を提供することにある。本発明のさらに他の目的は、
大幅なシステムの待ち時間の増加を伴わずにデータ送信
の帯域幅を増加させるようなデータ送信の方法を提供す
ることにある。本発明のまた他の目的は、長距離と近距
離のデータリンクの両方に使用可能なデータ送信の方法
を提供することにある。本発明のさらに他の目的は、シ
ステムの負荷をそれほど増やさないようななデータ送信
の方法を提供することにある。本発明のまた他の目的
は、概ねデータフォーマットに依存しないようなデータ
送信の改良された方法と手段とを提供することにある。
本発明のさらに他の目的は、データの通信をコンピュー
タや、コンピュータ周辺機器や、コンピュータ構成装置
や、必然的にデジタル情報を送信し受信する他の装置の
各間で行うような改良された方法と手段とを提供するこ
とにある。
【０００７】端的に言うと、本発明の実施形態は、ルー
タ、ハブ、サーバ、ワークステーション、あるいは基板
間の通信用装置のごときネットワーク・システムの内部
のＰＣＳのような、たとえばサイト間における、１０Ｍ
ｂｓ、１００Ｍｂｓのイーサネット、４Ｍｂｓあるいは
１６Ｍｂｓのトークンリング、１００ＭｂｓのＦＤＤＩ
やＣＤＤＩまたは１５５ＭｂｓのＡＴＭなどのような、
ネットワーク・プロトコル・データの複数のストリーム
を転送する高性能な直列転送手段を適用する方法であ
る。高速通信送信手段は、データストリーム（パラレル
のデータストリームまたは収束する直列のデータストリ
ーム）を結合して一連の直列送信にすることにより、全
二重で７００Ｍｂｓまで（将来はより高速が期待され
る）のデータ送信が可能である。従来の方法と異なり、
データのフォーマットには影響を受けない。というのは
データの直列化と並列化（deserialize）は、それぞれ
のデータの部位に関連したタイムスライスを認識するた
めの直列化のハードウェアと並列化のハードウェアとの
間のやりとりにのみ依存しているからである。
【０００８】本発明の利点は、データ通信の速度が非常
に高速になる点である。本発明のさらなる利点は、多く
の異なる種類のデータプロトコルを使用した多くの異な
る種類のハードウェアが新しく発明された方法によって
インターフェイスできる点である。本発明のまた他の利
点は、システムの負荷があまり増加しないという点であ
る。本発明のさらに他の利点は、システムの待ち時間が
あまり増加しないという点である。本発明のまた他の利
点は、安価に実施できるという点である。本発明のさら
に他の利点は、データの通信と復元とが最少のエラーで
達成でき、そのような起こったエラーもすぐに見つけて
修正されるという信頼性の高さにある。本発明の上記利
点や目的および他の目的と利点とは、本発明を実施する
ための最良の態様を記載した明細書の記載内容と、ここ
に記載されかつ複数の図面に図示された好ましい実施態
様の産業上の利用可能性とを読めば、当業者には明確で
ある。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
各データストリームを複数の時間バイトに分割し、該時
間バイトをシリアルのデータストリームにインターリー
ブし、複数のデータストリームを組み合わされた一つの
データストリームに結合する方法である。請求項２記載
の発明は、請求項１記載の方法において、前記時間バイ
トのうち少なくともいくつかは同期符号を含むことを特
徴としている。請求項３記載の発明は、請求項２記載の
方法において、前記同期符号が時間バイトの先頭にある
ことを特徴とする。請求項４記載の発明は、請求項１記
載の方法において、前記時間バイトの各々が同期符号を
含んでいることを特徴とする。請求項５記載の発明は、
請求項４記載の方法において、前記同期符号が時間バイ
トの先頭にあることを特徴とする。
【００１０】請求項６記載の発明は、請求項１記載の方
法において、各時間バイトの長さを受信端に知らせるた
めに、結合されたデータストリームにヘッダを付け加え
ることを追加したことを特徴とする。請求項７記載の発
明は、請求項１記載の方法において、データストリーム
の各々が他のデータストリームの各々と同じフォーマッ
トであることを特徴とする。請求項８記載の発明は、請
求項１記載の方法において、データストリームの数が４
本であることを特徴とする。請求項９記載の発明は、請
求項１記載の方法において、ネットワークを通して直列
のデータストリームを送信し、直列のデータストリーム
を逆アセンブルして個々にフォーマットされたデータス
トリームにすることを追加したことを特徴とする。請求
項１０記載の発明は、フォーマットされた複数のデータ
ストリームを結合して１本のデータストリームにするよ
うな直列化手段と、直列のデータストリームを逆アセン
ブルしてフォーマットされた複数のデータストリームに
する並列化手段とを備え、その直列化手段は直列のデー
タストリームに最低１個の同期符号を加えることによ
り、並列化手段に対して直列のデータストリームのどの
位置でその直列のデータストリームをフォーマットされ
たデータストリームの要素へと分割するのかを知らせ、
コンピュータ・ネットワークにおいて、ネットワークを
通して送信するために、フォーマットされた複数のデー
タストリームを結合する方法である。
【００１１】請求項１１記載の発明は、請求項１０記載
の方法において、前記直列化手段は同期符号の一つを複
数の時間バイトの各々に加え、各々の時間バイトはフォ
ーマットされたデータストリームの一つの一部であるこ
とを特徴とする。請求項１２記載の発明は、請求項１１
記載の方法において、フォーマットされたデータストリ
ームの各々は並列のデータストリームの一要素であるこ
とを特徴とする。請求項１３記載の発明は、請求項１１
記載の方法において、フォーマットされたデータストリ
ームの各々はフォーマットされた他のデータストリーム
と同一のフォーマットを持つことを特徴とする。請求項
１４記載の発明は、請求項１１記載の方法において、フ
ォーマットされたデータストリームの内の少なくとも一
つはフォーマットされた他のデータストリームの少なく
とも一つと異なるフォーマットを持つことを特徴とす
る。請求項１５記載の発明は、請求項１１記載の方法に
おいて、少なくとも一つのフォーマットされたデータス
トリームがＳＯＮＥＴフォーマットであることを特徴と
する。
【００１２】請求項１６記載の発明は、複数の分割され
たフォーマットされたデータストリームを直列化して１
本の直列データストリームにする直列化器と、直列のデ
ータストリームを分割して複数の分割済みのフォーマッ
トされたデータストリームにする並列化器とを備え、そ
の直列のデータストリームには複数の時間バイトが含ま
れ、その各時間バイトはフォーマットされたデータスト
リームの一つの時間基準の一部分であるネットワーク通
信装置である。請求項１７記載の発明は、請求項１６記
載のネットワーク通信装置において、前記直列のデータ
ストリームは並列化器に時間バイトの長さを知らせるヘ
ッダを含むことを特徴とする。請求項１８記載の発明
は、請求項１６記載のネットワーク通信装置において、
少なくとも一つの時間バイトは並列化器を直列のデータ
ストリームに同期させるための同期符号を含んでいるこ
とを特徴とする。請求項１９記載の発明は、請求項１６
記載のネットワーク通信装置において、時間バイトの各
々は並列化器を直列のデータストリームに同期させるた
めの同期符号を含んでいることを特徴とする。請求項２
０記載の発明は、請求項１６記載のネットワーク通信装
置において、同期符号は各時間バイトの前にあることを
特徴とする。
【００１３】
【発明の実施の形態】図１は、従来技術による直列のネ
ットワーク接続における複数のデータストリームを送信
する方法の図である。本発明は、少なくとも多くの応用
例を改善することを目的とする。図２は、図１と似た図
で、直列のネットワーク上においてデータストリームを
結合して処理を減らした本発明の方法である。図３は、
本発明による方法を示したフローチャートである。図４
は、直列のデータストリームを示した図である。以下の
詳細な記載は、本発明の実例を説明したものであって、
本発明の原理を限定したものではない。本発明を実施す
るためにここに開示された最良の実施形態は、直列のデ
ータリンクにおいて送信に備えてデータを結合し、受信
端においてはそのデータを分割するようなデータ送信の
方法にある。直列リンクにおいてネットワーク通信路に
インターリーブをかける画期的な方法が図２と図３のフ
ローチャートに図示されており、概略的に符号３０で示
されている。インターリーブ法３０は、図２において、
１０ａ，１０ｂ，１０ｃ，１０ｄと示されているフォー
マット化された複数のデータストリーム上で動作する。
データストリーム１０の本数（＝４）は、特に本発明に
関係する。しかし、本発明を実施するのにどのようなハ
ードウェアを使用するかによって、その本数が制限され
るだろうと予想されるという点は留意されるべきであ
る。さらに覚えておかなければならないのは、本発明の
実施に際し、各々のデータストリーム１０は、必ずしも
他と同じようにフォーマットされている必要はないとい
う点である。事実、従来技術と異なり、本発明の方法３
０は、データストリーム１０のフォーマットからは本質
的に独立したものであり、換言すれば、少なくともデー
タストリームが有するいかなるフォーマットにも本質的
に適用することができる。
【００１４】図２から見てとれるように、本発明による
インターリーブ法３０は、図１に示される従来の方法よ
りも非常に簡便であり、従って少ないハードウェアと少
ないコンピュータの消費電力しか必要とせず、よって従
来の方法と比較してより少ない待ち時間となる。本発明
のインターリーブ法３０において、フォーマット済みの
データストリーム１０は、直列化器３１と並列化器（de
serializer）３２とを通過する。次に図３の本発明にお
けるインターリーブ法３０のフローチャートを参照す
る。直列化処理３４は、直列化器３１の中の処理を示し
ており、並列化処理３６は、並列化器３２の中の処理を
示している。直列化器３４の内部には、任意に加える事
ができるヘッダ追加処理３８がある。このヘッダ追加処
理３８は、通常は、使われないと思われる。しかし、説
明を完全にするためにここに加えてある。ヘッダ追加処
理３８は、上記の各処理のために用意されるこれらの処
理では受信装置が、後に続くデータが持っている特別な
特徴（別にそう予想しているのでは無いが）ゆえに後に
続く特殊なデータストリームを受信する「準備」をしな
ければならない。そのような変形例については、本発明
のインターリーブ法３０の産業上の利用性に関して、以
下でより詳細に説明される。
【００１５】図４は、本発明による方法に従い、作り出
される直列のデータストリーム３９について記載してい
る。図４に見てとれるように、直列のデータストリーム
３９は、直列化器３４のヘッダ追加処理３８で追加され
るヘッダ４０を持っている。次に、時間バイト分割処理
４２（図３）において、フォーマット済みのデータスト
リーム１０は、時間バイト４４（図４）に「細切れ」に
される。同期符号追加処理４６において、同期符号４８
が各時間バイト４４の中へ加えられる。同期符号４８
は、各時間バイト４４がどこで始まりどこで終わるのか
を並列化器３２に知らせる。例として、どちらかの一つ
の仮定として、各時間バイト４４が特別な長さを持つい
うことを、ヘッダ４０において並列化器３２が知らされ
たとすると、直列化器３２は、直列のデータストリーム
３９に依然、同期しているという確認のために、同期符
号４８を間欠的に加える事が必要になるであろう。直列
化処理の最後に、時間バイト４４は、図４に示されるよ
うに直列のデータストリーム３９として送信処理５０に
おいて直列に送信される。当業者は、従来の時間基準の
多重化処理技術において、データバイト４４に対応する
従来技術の中の長さを決定するためのハードウェアやソ
フトウェアによる制御などがあったこと以外は、直列化
処理３４は以前からあった従来の時間基準の多重化処理
技術に様々な面から似ていると気付くであろう。本発明
のインターリーブ法３０は、多分まだ開発もされていな
いものも含めて、非常に多種のデータフォーマットを使
うようなネットワークアプリケーションを意図してお
り、また今までに通信に使われたことのないような非常
に多くの種々のハードウェア間における通信をも意図し
ているので、本発明による方法３０無くしては、フォー
マット済みのデータストリーム１０を受信端で「デマル
チプレクス」できるように「マルチプレクス」すること
は不可能である。並列化処理３６において、ヘッダ４０
が存在する場合には、ヘッダ４０はヘッダ読み取り処理
５２において読まれ（また必要ならば、そのための適当
な「準備」がなされる）。直列のデータストリーム３９
は、分割されたフォーマット済みのデータストリーム１
０へと逆アセンブル処理によって逆アセンブルされる。
すでに上記したように、この場合、処理は、同期符号４
８で、もしくは予想された長さの時間バイト４４が受信
された後のいずれかに発生する直列のデータストリーム
３９の区切り単位に行われる。
【００１６】〈産業上の利用可能性〉本発明の方法によ
る直列リンクのネットワーク通信路へのインターリーブ
は、従来の方法によりフォーマットされたデータ送信法
で可能な通信速度以上の速度に改善したいと希望してい
たり、それが必要だったりする場合には、広くどこにで
も使えるように意図されている。そのような応用面は、
超短距離（コンピュータの内部）から超長距離（地球規
模の送信手段経由）までの送信距離を持つ、非常に様々
なものが予想される。現代の直列通信送信手段は、今日
では全二重で最大７００Ｍｂｓまで、また将来は１Ｇｂ
ｓを越えた速度まで可能である。本発明はプロトコルで
はないので、パケットやセル変換は必要ないし、例えば
ネイティブのＡＴＭやイーサネット通信で送信ができ
る。しかし、ラインのコーディング技術は、直列の送信
手段に対して特殊なものである。ＡＴＭプロトコルにお
いて、送信するデータがない場合には、アイドル・セル
が生み出され、それによって、特定の速度で一定のセル
のストリームが作られる。４本の１５５Ｍｂｓのデータ
ラインがインターリーブ可能であり、また時分割の多重
化手法を用いて７００Ｍｂｓ以上の速度のラインで送信
が可能である。受信側ではこのデータをデマルチプレク
スして４本の分割した１５５Ｍｂｓのラインにする。誤
り検査は、受信側においてＨＥＣ，ＡＡＬ３／４用のＣ
ＲＣ１０，ＡＡＬ５用のＣＲＣ３２によって行うことが
可能である。
【００１７】トークンリングやイーサネットのプロトコ
ルにおいて、送信するデータが無い場合には、中身の無
い通信路やパケットは作られない。サーバー間で４本の
１００Ｍｂｓのイーサネットの通信線を１本の７００Ｍ
ｂｓのものに多重化する例において、パケットには、ど
の送信ストリームでデータが最初に作られたのかを表す
追加ヘッダが付けられなければならない。しかし、もし
パケットがルータやハブの様にシステムの内部で送信さ
れていたとしたなら、各パケットはその中に既にアドレ
スデータを持っているのであるから、追加で付けられる
データは必要ない。繰り返すと、この多重化手法は、５
本の別個のデータストリームを送信用の１本に変換する
のに利用される。パケットは長さが可変であるから、ト
レーラがパケットの終わりを認識する必要があるか、も
しくは受信側が現パケットの終わりを認識するために、
ネットパケットの区別ができる一意性のあるヘッダを探
すことになる。ルータのようにシステム内の短距離の基
板間でのデータ転送には同軸のような配線が使用可能で
ある。コンピュータ間やネットワーク設備の間のよう
に、より長距離の場合は、光ファイバの配線が必要とな
る。光−電気の変換器は、ファイバを駆動するのに使用
可能であり、この時｀ＳｅｒｉａｌＬｉｎｋ´の送受信
器が直接に光−電気変換器にインターフェイスを取る。
【００１８】直列リンクのネットワーク通信路にインタ
ーリーブをかける本発明の方法は、現行のハードウェア
にも導入されたばかりの新しいハードウェアにもすぐに
適用可能であるとともに、この方法は、相対的にフォー
マットへの依存性が無いので、コンピュータやデジタル
データ送信業界全体にすぐにも受け入れられ、幅広い使
用範囲が期待される。他の理由も含めてこれらの理由か
ら、本発明の有用性と産業上での応用性は、範囲が重要
であるとともに、寿命も長いと思われる。上記の全ては
本発明の実現可能な例のいくつかに過ぎない。当業者
は、すぐにわかるように、他のたくさんの変更や修正が
本発明の精神と範囲とを逸脱することなく可能である。
従って、上述の開示は制限を意図したものでは無く、付
記の請求項は本発明の範囲全体を包含するものである。
本発明の範囲内での様々な変更は、その精神から逸脱す
ること無く、一般的な技術の一つにより可能である。そ
れゆえに、我々は、この発明が従来技術の許す限り広
く、もし必要ならば上記の記載を考慮しつつ、請求項の
範囲によって特定されることを希望する。
【図面の簡単な説明】
【図１】 従来技術による直列のネットワーク接続にお
ける複数のデータストリームを送信する方法の図であ
る。本発明は、少なくとも多くの応用例を改善すること
を目的とする。
【図２】 図１と似た図で、直列のネットワーク上にお
いてデータストリームを結合して処理を減らした本発明
の方法である。
【図３】 本発明による方法を示したフローチャートで
ある。
【図４】 直列のデータストリームを示した図である。
【符号の説明】
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，３９…データ
ストリーム、 １２…データ変換処理部、 １６…マルチプレクサ、 ２０…ネットワーク、 ２６…分割処理部、 ２８…デマルチプレクサ、 ３１…直列化器、 ３２…並列化器

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 各データストリームを複数の時間バイト
    に分割し、 該時間バイトを直列のデータストリームにインターリー
    ブし、 複数のデータストリームを組み合わされた一つのデータ
    ストリームに結合する方法。
  2. 【請求項２】 前記時間バイトのうち少なくともいくつ
    かは同期符号を含むことを特徴とする請求項１記載の方
    法。
  3. 【請求項３】 前記同期符号が時間バイトの先頭にある
    ことを特徴とする請求項２記載の方法。
  4. 【請求項４】 前記時間バイトの各々が同期符号を含ん
    でいることを特徴とする請求項１記載の方法。
  5. 【請求項５】 前記同期符号が時間バイトの先頭にある
    ことを特徴とする請求項４記載の方法。
  6. 【請求項６】 各時間バイトの長さを受信端に知らせる
    ために、結合されたデータストリームにヘッダを付け加
    えることを追加した請求項１記載の方法。
  7. 【請求項７】 データストリームの各々が他のデータス
    トリームの各々と同じフォーマットであることを特徴と
    する請求項１記載の方法。
  8. 【請求項８】 データストリームの数が４本であること
    を特徴とする請求項１記載の方法。
  9. 【請求項９】 ネットワークを通して直列のデータスト
    リームを送信し、 直列のデータストリームを逆アセンブルして個々にフォ
    ーマットされたデータストリームにすることを追加した
    請求項１記載の方法。
  10. 【請求項１０】 フォーマットされた複数のデータスト
    リームを結合して１本のデータストリームにするような
    直列化手段と、 直列のデータストリームを逆アセンブルしてフォーマッ
    トされた複数のデータストリームにする並列化手段とを
    備え、 その直列化手段は直列のデータストリームに最低１個の
    同期符号を加えることにより、並列化手段に対して直列
    のデータストリームのどの位置でその直列のデータスト
    リームをフォーマットされたデータストリームの要素へ
    と分割するのかを知らせ、 コンピュータ・ネットワークにおいて、ネットワークを
    通して送信するために、フォーマットされた複数のデー
    タストリームを結合する方法。
  11. 【請求項１１】 前記直列化手段は同期符号の一つを複
    数の時間バイトの各々に加え、 各々の時間バイトはフォーマットされたデータストリー
    ムの一つの一部であることを特徴とする請求項１０記載
    の方法。
  12. 【請求項１２】 フォーマットされたデータストリーム
    の各々は並列のデータストリームの一要素であることを
    特徴とする請求項１１記載の方法。
  13. 【請求項１３】 フォーマットされたデータストリーム
    の各々はフォーマットされた他のデータストリームと同
    一のフォーマットを持つことを特徴とする請求項１１記
    載の方法。
  14. 【請求項１４】 フォーマットされたデータストリーム
    の内の少なくとも一つはフォーマットされた他のデータ
    ストリームの少なくとも一つと異なるフォーマットを持
    つことを特徴とする請求項１１記載の方法。
  15. 【請求項１５】 少なくとも一つのフォーマットされた
    データストリームがＳＯＮＥＴフォーマットであること
    を特徴とする請求項１１記載の方法。
  16. 【請求項１６】 複数の分割されたフォーマットされた
    データストリームを直列化して１本の直列データストリ
    ームにする直列化器と、 直列のデータストリームを分割して複数の分割済みのフ
    ォーマットされたデータストリームにする並列化器とを
    備え、 その直列のデータストリームには複数の時間バイトが含
    まれ、その各時間バイトはフォーマットされたデータス
    トリームの一つの時間基準の一部分であるネットワーク
    通信装置。
  17. 【請求項１７】 前記の直列のデータストリームは並列
    化器に時間バイトの長さを知らせるヘッダを含むことを
    特徴とする請求項１６記載のネットワーク通信装置。
  18. 【請求項１８】 少なくとも一つの時間バイトは並列化
    器を直列のデータストリームに同期させるための同期符
    号を含んでいることを特徴とする請求項１６記載のネッ
    トワーク通信装置。
  19. 【請求項１９】 時間バイトの各々は並列化器を直列の
    データストリームに同期させるための同期符号を含んで
    いることを特徴とする請求項１６記載のネットワーク通
    信装置。
  20. 【請求項２０】 同期符号は各時間バイトの前にあるこ
    とを特徴とする請求項１９記載のネットワーク通信装
    置。
JP9006945A 1996-01-17 1997-01-17 直列伝送路のネットワーク通信路へのインターリーブの方法 Withdrawn JPH09247112A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/586,171 US5781544A (en) 1996-01-17 1996-01-17 Method for interleaving network traffic over serial lines
US586,171 1996-01-17

Publications (1)

Publication Number Publication Date
JPH09247112A true JPH09247112A (ja) 1997-09-19

Family

ID=24344599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9006945A Withdrawn JPH09247112A (ja) 1996-01-17 1997-01-17 直列伝送路のネットワーク通信路へのインターリーブの方法

Country Status (3)

Country Link
US (1) US5781544A (ja)
EP (1) EP0785642A3 (ja)
JP (1) JPH09247112A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE509269C2 (sv) * 1996-07-15 1998-12-21 Telia Ab Metod, system och protokollarkitektur för nätverksadministration
US7100020B1 (en) * 1998-05-08 2006-08-29 Freescale Semiconductor, Inc. Digital communications processor
US7376767B1 (en) 2002-01-04 2008-05-20 Xilinx, Inc. Distributed buffering system having programmable interconnecting logic and applications thereof
US20040070784A1 (en) * 2002-10-11 2004-04-15 Shannon Terrence M. Methods, computer media and devices for processing compressed data intended for printing
US7301971B2 (en) * 2003-08-11 2007-11-27 Eastman Kodak Company Method and apparatus for continuous synchronization of a plurality of asynchronous data sources

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1504897A (en) * 1974-08-09 1978-03-22 Ericsson L M Pty Ltd Method for through connection check in digital data systems
US4071887A (en) * 1975-10-30 1978-01-31 Motorola, Inc. Synchronous serial data adaptor
JPS54150907A (en) * 1978-05-19 1979-11-27 Fujitsu Ltd Loop test control system
US4308472A (en) * 1979-12-03 1981-12-29 Gte Automatic Electric Labs Inc. Clock check circuit
US4419633A (en) * 1980-12-29 1983-12-06 Rockwell International Corporation Phase lock loop
SE431143B (sv) * 1982-05-26 1984-01-16 Ellemtel Utvecklings Ab Sett och anordning for genomkopplingskontroll i ett digitalt telekommunikationsnet av tidsmultiplex typ
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
GB2127653B (en) * 1982-09-15 1986-10-15 Standard Telephones Cables Ltd Supervision of digital transmission systems
US4575864A (en) * 1983-03-07 1986-03-11 E-Systems, Inc. Digital programmable packet switch synchronizer
US4573017A (en) * 1984-01-03 1986-02-25 Motorola, Inc. Unitary phase and frequency adjust network for a multiple frequency digital phase locked loop
US4631719A (en) * 1984-04-13 1986-12-23 Rockwell International Corporation Channel looping apparatus for failure analysis
US4613979A (en) * 1984-05-03 1986-09-23 Zenith Electronics Corporation Continuous, automatic reset of synchronous data receiver upon detection of loss of sync
DE3572277D1 (de) * 1984-08-17 1989-09-14 Cit Alcatel Frame synchronisation device
GB8522998D0 (en) * 1985-09-18 1985-10-23 Plessey Co Plc Phase comparator lock detect circuit
JP2718664B2 (ja) * 1986-05-23 1998-02-25 株式会社日立製作所 位相同期検出回路
NZ220548A (en) * 1986-06-18 1990-05-28 Fujitsu Ltd Tdm frame synchronising circuit
CA1298005C (en) * 1987-03-31 1992-03-24 Kazuo Iguchi Frame synchronizing apparatus
US4908819A (en) * 1987-06-08 1990-03-13 Seiscor Technologies, Inc. Integrated data voice multiplexer supporting handshake and loop-back protocols
US4833673A (en) * 1987-11-10 1989-05-23 Bell Communications Research, Inc. Time division multiplexer for DTDM bit streams
US4988901A (en) * 1988-04-15 1991-01-29 Sharp Kabushiki Kaisha Pulse detecting device for detecting and outputting a pulse signal related to the slower frequency input pulse
DE3815531A1 (de) * 1988-05-06 1989-11-23 Heidelberger Druckmasch Ag Verfahren und anordnung zur ueberwachung eines taktsignals
US4975916A (en) * 1988-07-26 1990-12-04 International Business Machines Corporation Character snychronization
US5040195A (en) * 1988-12-20 1991-08-13 Sanyo Electric Co., Ltd. Synchronization recovery circuit for recovering word synchronization
US5052026A (en) * 1989-02-07 1991-09-24 Harris Corporation Bit synchronizer for short duration burst communications
US5043931A (en) * 1989-06-19 1991-08-27 International Business Machines Corporation Wrap test system and method
US5010559A (en) * 1989-06-30 1991-04-23 Sgs-Thomson Microelectronics, Inc. System for synchronizing data frames in a serial bit stream
US5111451A (en) * 1989-10-27 1992-05-05 Crystal Semiconductor Method and apparatus for synchronizing an optical transceiver over a full duplex data communication channel
US4979185A (en) * 1989-10-30 1990-12-18 Texas Instruments Incorporated High speed serial data link
US5025458A (en) * 1989-10-30 1991-06-18 International Business Machines Corporation Apparatus for decoding frames from a data link
US5180993A (en) * 1990-01-15 1993-01-19 Telefonaktiebolaget L M Ericsson Method and arrangement for frequency synthesis
US5265089A (en) * 1990-01-30 1993-11-23 Nec Corporation Loopback test circuit
JP2698685B2 (ja) * 1990-03-27 1998-01-19 株式会社東芝 計算機システム遠隔操作装置
DE4010798A1 (de) * 1990-04-04 1991-10-10 Bodenseewerk Geraetetech Demodulatorbaustein und damit aufgebaute signalverarbeitungsschaltung
FR2667748A1 (fr) * 1990-10-09 1992-04-10 Trt Telecom Radio Electr Systeme de transmission d'informations selon un multiplex temporel presentant une structure variable.
US5159279A (en) * 1990-11-27 1992-10-27 Dsc Communications Corporation Apparatus and method for detecting out-of-lock condition in a phase lock loop
FR2670969B1 (fr) * 1990-12-19 1993-04-16 France Etat Systeme de transmission de donnees par repartition dans l'espace temps-frequence, avec structuration en canaux.
US5126690A (en) * 1991-08-08 1992-06-30 International Business Machines Corporation Phase locked loop lock detector including loss of lock and gain of lock detectors
US5343461A (en) * 1991-08-27 1994-08-30 Ameritech Services, Inc. Full duplex digital transmission facility loop-back test, diagnostics and maintenance system
US5327433A (en) * 1991-08-30 1994-07-05 Adtran Corporation Digital tandem channel unit interface for telecommunications network
FR2682237B1 (fr) * 1991-10-04 1993-11-19 Alcatel Cit Dispositif de detection d'accrochage d'une boucle a verrouillage de phase.
US5353250A (en) * 1991-12-09 1994-10-04 Texas Instruments Inc. Pin programmable dram that provides customer option programmability
KR950011302B1 (ko) * 1992-03-11 1995-09-30 삼성전자주식회사 데이타 일치 검출 회로
GB2268645B (en) * 1992-07-02 1996-08-21 Motorola Inc A lock detection circuit for a phase lock loop
US5473758A (en) * 1992-08-31 1995-12-05 Microchip Technology Incorporated System having input output pins shifting between programming mode and normal mode to program memory without dedicating input output pins for programming mode
US5299236A (en) * 1992-11-13 1994-03-29 Toshiba America Information Systems, Inc. System and method for obtaining and maintaining synchronization of a demodulated signal
US5481543A (en) * 1993-03-16 1996-01-02 Sony Corporation Rational input buffer arrangements for auxiliary information in video and audio signal processing systems
JP3286418B2 (ja) * 1993-09-20 2002-05-27 富士通株式会社 加入者回線試験装置
US5448571A (en) * 1994-04-26 1995-09-05 International Business Machines Corporation Method and apparatus for determining byte synchronization within a serial data receiver
US5577039A (en) * 1995-06-07 1996-11-19 Samsung Electronics, Inc. System and method of signal transmission within a plesiochronous digital hierarchy unit using ATM adaptation layers

Also Published As

Publication number Publication date
EP0785642A2 (en) 1997-07-23
EP0785642A3 (en) 1998-11-18
US5781544A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
US5361261A (en) Frame-based transmission of data
US5550802A (en) Data communication network with management port for isochronous switch
JP5111591B2 (ja) 複数ギガビットイーサネット（登録商標）アーキテクチャの方法および装置
JP3705610B2 (ja) ネットワークリンク端点性能検出
JP3636456B2 (ja) 等時性リンクプロトコル
US5559796A (en) Delay control for frame-based transmission of data
EP0596651A1 (en) Network for data communication with isochronous capability
JPH05235883A (ja) 低帯域幅の通信チャネルを高帯域幅の通信チャネルに変換するための方法及び装置
US7050468B2 (en) Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method
JP2004147348A (ja) スイッチング機構における等時性データのローカルループバック
US7065101B2 (en) Modification of bus protocol packet for serial data synchronization
CA2270094C (en) Parallel backplane physical layer interface with scalable data bandwidth
US6667994B1 (en) Multiplexing digital communication system
US20030086644A1 (en) Field reconfigurable line cards for an optical transport system
JP2002533020A (ja) 通信システムおよび関連デスキュー方法
US5790057A (en) Method of and system for the efficient encoding of data
US5781544A (en) Method for interleaving network traffic over serial lines
JP2002533019A (ja) スキューが補正された低レート並列電子回路を含む通信システムおよび関連方法
US6944691B1 (en) Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant
KR20250059420A (ko) 범용 데이터 전송 시스템의 작동 방법
US6836482B1 (en) Method of transmission and transmission system
JP2003524310A (ja) 帯域外れの制御付き通信システムおよび関連方法
JPH09307548A (ja) データリンク装置およびネットワーク装置
JPH08107417A (ja) 無線パケット送受信装置
JP2025514014A (ja) パケットベースのデータ伝送のためのシステム装置の初期化

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040406