JPH09247354A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH09247354A JPH09247354A JP8056424A JP5642496A JPH09247354A JP H09247354 A JPH09247354 A JP H09247354A JP 8056424 A JP8056424 A JP 8056424A JP 5642496 A JP5642496 A JP 5642496A JP H09247354 A JPH09247354 A JP H09247354A
- Authority
- JP
- Japan
- Prior art keywords
- image pickup
- signal
- period
- line sensor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＣＣＤラインセンサ等の固体撮像素子ライン
センサの一連の動作を電子シャッタ動作が画像信号に影
響することなく高速動作できるようにすることを目的と
する。 【解決手段】 リセット期間と基準レベルであるフィー
ルドスルー期間と信号期間とより成る信号が所定周期で
繰り返す撮像信号が得られる固体撮像素子ラインセンサ
とこの固体撮像素子ラインセンサよりの撮像信号が供給
される相関二重サンプリング回路とを有する撮像装置に
おいて、この固体撮像素子ラインセンサの電荷転送中に
この撮像信号のリセット期間に同期して電子シャッタ動
作を行うようにしたものである。
センサの一連の動作を電子シャッタ動作が画像信号に影
響することなく高速動作できるようにすることを目的と
する。 【解決手段】 リセット期間と基準レベルであるフィー
ルドスルー期間と信号期間とより成る信号が所定周期で
繰り返す撮像信号が得られる固体撮像素子ラインセンサ
とこの固体撮像素子ラインセンサよりの撮像信号が供給
される相関二重サンプリング回路とを有する撮像装置に
おいて、この固体撮像素子ラインセンサの電荷転送中に
この撮像信号のリセット期間に同期して電子シャッタ動
作を行うようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は画像読み取り装置に
使用して好適な固体撮像素子ラインセンサを使用した撮
像装置に関する。
使用して好適な固体撮像素子ラインセンサを使用した撮
像装置に関する。
【０００２】
【従来の技術】従来、画像読取り装置の撮像装置とし
て、電子シャッタ機能を有する、図４に示す如きＣＣＤ
ラインセンサが提案されている。
て、電子シャッタ機能を有する、図４に示す如きＣＣＤ
ラインセンサが提案されている。
【０００３】この図４において、１は例えば２７００個
のセンサが長手方向に一列に配列されてなるセンサ部、
２はこのセンサ部１に対応して形成したＣＣＤより成る
シフトレジスタを示し、３はこのシフトレジスタ２の出
力端に設けられたディフュージョンアンプである。
のセンサが長手方向に一列に配列されてなるセンサ部、
２はこのセンサ部１に対応して形成したＣＣＤより成る
シフトレジスタを示し、３はこのシフトレジスタ２の出
力端に設けられたディフュージョンアンプである。
【０００４】このセンサ部１とシフトレジスタ２との間
にリードアウトゲート４を設けると共にセンサ部１のシ
フトレジスタ２とは反対側にシャッタドレイン５を設
け、このセンサ部１とこのシャッタドレイン５との間に
シャッタゲート６を設ける。
にリードアウトゲート４を設けると共にセンサ部１のシ
フトレジスタ２とは反対側にシャッタドレイン５を設
け、このセンサ部１とこのシャッタドレイン５との間に
シャッタゲート６を設ける。
【０００５】斯る図４に示す如きＣＣＤラインセンサに
おいては、図５Ａに示す如きリードアウトゲートパルス
φＲＯＧをリードアウトゲート４に供給し、センサ部１
の信号電荷をシフトレジスタ２に読み出す如くし、また
このシフトレジスタ２に図５Ｂ及びＣに示す如きシフト
パルスφ１及びφ２を供給し、この信号電荷を出力側に
転送する如くする。
おいては、図５Ａに示す如きリードアウトゲートパルス
φＲＯＧをリードアウトゲート４に供給し、センサ部１
の信号電荷をシフトレジスタ２に読み出す如くし、また
このシフトレジスタ２に図５Ｂ及びＣに示す如きシフト
パルスφ１及びφ２を供給し、この信号電荷を出力側に
転送する如くする。
【０００６】また、このシフトレジスタ２の出力端に設
けたディフュージョンアンプ３に図５Ｄに示す如きリセ
ットパルスφＲＳを供給し、このリセットパルスφＲＳ
毎にこのディフュージョンアンプ３をリセットする如く
する。
けたディフュージョンアンプ３に図５Ｄに示す如きリセ
ットパルスφＲＳを供給し、このリセットパルスφＲＳ
毎にこのディフュージョンアンプ３をリセットする如く
する。
【０００７】また、シャッタゲート６に図５Ｅに示す如
きシャッタパルスφＳＨＵＴを供給し、このシャッタパ
ルスφＳＨＵＴがハイレベル“１”のときにこのシャッ
タゲート６をオンしてセンサ部１の電荷をシャッタドレ
イン５に捨てる如くし、このシャッタパルスφＳＨＵＴ
がローレベル“０”のときに、このセンサ部１に電荷を
蓄積するようにし、これを信号電荷とするようにしたも
のである。
きシャッタパルスφＳＨＵＴを供給し、このシャッタパ
ルスφＳＨＵＴがハイレベル“１”のときにこのシャッ
タゲート６をオンしてセンサ部１の電荷をシャッタドレ
イン５に捨てる如くし、このシャッタパルスφＳＨＵＴ
がローレベル“０”のときに、このセンサ部１に電荷を
蓄積するようにし、これを信号電荷とするようにしたも
のである。
【０００８】斯るＣＣＤラインセンサの出力端であるシ
フトレジスタ２の出力端のディフュージョンアンプ３の
出力側には図５Ｇに示す如き、リセット期間７ａと基準
レベルであるフィールドスルー期間７ｂと信号期間７ｃ
とより成る信号が所定周期で繰り返す撮像信号７が得ら
れる。
フトレジスタ２の出力端のディフュージョンアンプ３の
出力側には図５Ｇに示す如き、リセット期間７ａと基準
レベルであるフィールドスルー期間７ｂと信号期間７ｃ
とより成る信号が所定周期で繰り返す撮像信号７が得ら
れる。
【０００９】
【発明が解決しようとする課題】斯る、図４に示す如き
ＣＣＤラインセンサにおいては、シャッタパルスφＳＨ
ＵＴをハイレベル“１”よりローレベル“０”としたと
きには、このＣＣＤラインセンサに供給している電源や
接地電位が微弱ながら変動するので、信号電荷をシフト
レジスタ２で転送中は、このシャッタパルスφＳＨＵＴ
をハイレベル“１”よりローレベル“０”とし、センサ
部１を蓄積時間とすることは行っていなかった。
ＣＣＤラインセンサにおいては、シャッタパルスφＳＨ
ＵＴをハイレベル“１”よりローレベル“０”としたと
きには、このＣＣＤラインセンサに供給している電源や
接地電位が微弱ながら変動するので、信号電荷をシフト
レジスタ２で転送中は、このシャッタパルスφＳＨＵＴ
をハイレベル“１”よりローレベル“０”とし、センサ
部１を蓄積時間とすることは行っていなかった。
【００１０】従って、従来はこのＣＣＤラインセンサが
一連の動作をするのに図５Ｅ及びＦに示す如く、シフト
レジスタ２の電荷転送時間例えばシフトパルスφ１の２
７００カウント期間と電子シャッタ時間即ち信号電荷の
蓄積時間例えばシフトパルスφ１の１３５０〜２７００
カウント時間とを加算した時間以上を必要とし、この一
連の動作時間が比較的長くなる不都合があった。
一連の動作をするのに図５Ｅ及びＦに示す如く、シフト
レジスタ２の電荷転送時間例えばシフトパルスφ１の２
７００カウント期間と電子シャッタ時間即ち信号電荷の
蓄積時間例えばシフトパルスφ１の１３５０〜２７００
カウント時間とを加算した時間以上を必要とし、この一
連の動作時間が比較的長くなる不都合があった。
【００１１】本発明は、斯る点に鑑み、このＣＣＤライ
ンセンサ等の固体撮像素子ラインセンサの一連の動作を
電子シャッタ動作が画像信号に影響することなく高速動
作できるようにすることを目的とする。
ンセンサ等の固体撮像素子ラインセンサの一連の動作を
電子シャッタ動作が画像信号に影響することなく高速動
作できるようにすることを目的とする。
【００１２】
【課題を解決するための手段】本発明撮像装置は、リセ
ット期間と基準レベルであるフィールドスルー期間と信
号期間とより成る信号が所定周期で繰り返す撮像信号が
得られる固体撮像素子ラインセンサと、この固体撮像素
子ラインセンサよりの撮像信号が供給される相関二重サ
ンプリング回路とを有する撮像装置において、この固体
撮像素子ラインセンサの電荷転送中にこの撮像信号のリ
セット期間に同期して電子シャッタ動作を行うようにし
たものである。
ット期間と基準レベルであるフィールドスルー期間と信
号期間とより成る信号が所定周期で繰り返す撮像信号が
得られる固体撮像素子ラインセンサと、この固体撮像素
子ラインセンサよりの撮像信号が供給される相関二重サ
ンプリング回路とを有する撮像装置において、この固体
撮像素子ラインセンサの電荷転送中にこの撮像信号のリ
セット期間に同期して電子シャッタ動作を行うようにし
たものである。
【００１３】本発明においては、固体撮像素子ラインセ
ンサの電荷転送中に電子シャッタ動作を行うようにした
ので、この固体撮像素子ラインセンサの一連の動作時間
を短く、高速化することができる。
ンサの電荷転送中に電子シャッタ動作を行うようにした
ので、この固体撮像素子ラインセンサの一連の動作時間
を短く、高速化することができる。
【００１４】また本発明によれば、この電子シャッタ動
作を撮像信号のリセット期間に同期しているので、この
電子シャッタ動作により電荷転送中の信号電荷に変動が
あっても、撮像信号のフィールドスルー期間及び信号期
間には同様の変動があり、その後相関二重サンプリング
することにより、この変動は除去されるので、電子シャ
ッタ動作の影響のない良好な画像信号を出力することが
できる。
作を撮像信号のリセット期間に同期しているので、この
電子シャッタ動作により電荷転送中の信号電荷に変動が
あっても、撮像信号のフィールドスルー期間及び信号期
間には同様の変動があり、その後相関二重サンプリング
することにより、この変動は除去されるので、電子シャ
ッタ動作の影響のない良好な画像信号を出力することが
できる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明撮像
装置の一実施例につき説明しよう。図１において、１１
は図４に示す如きＣＣＤラインセンサを示す。また、１
２は本例による撮像装置を制御する中央制御装置を示
し、この中央制御装置１２よりのスタートパルスをタイ
ミングゼネレータ１３に供給する。
装置の一実施例につき説明しよう。図１において、１１
は図４に示す如きＣＣＤラインセンサを示す。また、１
２は本例による撮像装置を制御する中央制御装置を示
し、この中央制御装置１２よりのスタートパルスをタイ
ミングゼネレータ１３に供給する。
【００１６】このタイミングゼネレータ１３はこの中央
制御装置１２よりのスタートパルスに同期した図５Ａ，
Ｂ，Ｃ及びＤに示す如き、リードアウトゲートパルスφ
ＲＯＧ、シフトパルスφ１，φ２及びリセットパルスφ
ＲＳを発生し、このタイミングゼネレータ１３で発生し
たリードアウトゲートパルスφＲＯＧ、シフトパルスφ
１，φ２及びリセットパルスφＲＳをＣＣＤラインセン
サ１１に供給する如くする。
制御装置１２よりのスタートパルスに同期した図５Ａ，
Ｂ，Ｃ及びＤに示す如き、リードアウトゲートパルスφ
ＲＯＧ、シフトパルスφ１，φ２及びリセットパルスφ
ＲＳを発生し、このタイミングゼネレータ１３で発生し
たリードアウトゲートパルスφＲＯＧ、シフトパルスφ
１，φ２及びリセットパルスφＲＳをＣＣＤラインセン
サ１１に供給する如くする。
【００１７】斯るＣＣＤラインセンサ１１の出力側には
図５Ｇに示す如き、リセットパルスφＲＳによるリセッ
ト期間７ａと基準レベルであるフィールドスルー期間７
ｂと信号期間７ｃとより成る信号が所定周期で繰り返す
撮像信号７が得られる。
図５Ｇに示す如き、リセットパルスφＲＳによるリセッ
ト期間７ａと基準レベルであるフィールドスルー期間７
ｂと信号期間７ｃとより成る信号が所定周期で繰り返す
撮像信号７が得られる。
【００１８】本例においては、中央制御装置１２でシフ
トレジスタ２で信号電荷を転送時間Ｔ中に電荷をシャッ
タドレイン５に捨てているときより電荷蓄積時間に変化
する即ち電子シャッタ動作となる如きシャッタパルスφ
ＳＨＵＴを発生し、この中央制御装置１２で発生したシ
ャッタパルスφＳＨＵＴをＤ形フリップフロップ回路１
４のＤ端子に供給すると共にタイミングゼネレータ１３
よりのリセットパルスφＲＳを、このＤ形フリップフロ
ップ回路１４のクロック端子Ｃに供給する。
トレジスタ２で信号電荷を転送時間Ｔ中に電荷をシャッ
タドレイン５に捨てているときより電荷蓄積時間に変化
する即ち電子シャッタ動作となる如きシャッタパルスφ
ＳＨＵＴを発生し、この中央制御装置１２で発生したシ
ャッタパルスφＳＨＵＴをＤ形フリップフロップ回路１
４のＤ端子に供給すると共にタイミングゼネレータ１３
よりのリセットパルスφＲＳを、このＤ形フリップフロ
ップ回路１４のクロック端子Ｃに供給する。
【００１９】このＤ形フリップフロップ回路１４のＱ端
子に得られる図２Ｄに示す如く、図２Ｂに示す如きリセ
ットパルスφＲＳの立上りに同期した、即ち図２Ｃに示
す如きＣＣＤラインセンサ１１の出力側に得られる撮像
信号７のリセット期間７ａの立上りに同期したシャッタ
パルスφＳＨＵＴをＣＣＤラインセンサ１１に供給する
如くする。
子に得られる図２Ｄに示す如く、図２Ｂに示す如きリセ
ットパルスφＲＳの立上りに同期した、即ち図２Ｃに示
す如きＣＣＤラインセンサ１１の出力側に得られる撮像
信号７のリセット期間７ａの立上りに同期したシャッタ
パルスφＳＨＵＴをＣＣＤラインセンサ１１に供給する
如くする。
【００２０】この場合、シャッタパルスφＳＨＵＴが撮
像信号７のリセット期間７ａに同期して、変化している
ので、この撮像信号７にΔＶだけ変動があっても、この
変動ΔＶは基準レベルであるフィールドスルー期間７ｂ
及び信号期間７ｃでは同じに変動することとなる。
像信号７のリセット期間７ａに同期して、変化している
ので、この撮像信号７にΔＶだけ変動があっても、この
変動ΔＶは基準レベルであるフィールドスルー期間７ｂ
及び信号期間７ｃでは同じに変動することとなる。
【００２１】このＣＣＤラインセンサ１１の出力側に得
られる図２Ｃに示す如き撮像信号７を相関二重サンプリ
ング回路１５に供給する。即ち、このＣＣＤラインセン
サ１１の出力端子を相関二重サンプリング回路１５を構
成する撮像信号７の基準レベルであるフィールドスルー
期間７ｂにオンとなる接続スイッチ１５ａ及びこの撮像
信号７の信号期間７ｃにオンとなるサンプリングスイッ
チ１５ｂを介して演算増幅回路１５ｃの反転入力端子−
に接続する。
られる図２Ｃに示す如き撮像信号７を相関二重サンプリ
ング回路１５に供給する。即ち、このＣＣＤラインセン
サ１１の出力端子を相関二重サンプリング回路１５を構
成する撮像信号７の基準レベルであるフィールドスルー
期間７ｂにオンとなる接続スイッチ１５ａ及びこの撮像
信号７の信号期間７ｃにオンとなるサンプリングスイッ
チ１５ｂを介して演算増幅回路１５ｃの反転入力端子−
に接続する。
【００２２】この接続スイッチ１５ａ及びサンプリング
スイッチ１５ｂの接続点を基準電圧ホールド用コンデン
サＣ1 を介して接地すると共に演算増幅回路１５ｃの反
転入力端子−を基準電圧ホールド用のコンデンサＣ2 を
介して接地する。
スイッチ１５ｂの接続点を基準電圧ホールド用コンデン
サＣ1 を介して接地すると共に演算増幅回路１５ｃの反
転入力端子−を基準電圧ホールド用のコンデンサＣ2 を
介して接地する。
【００２３】またＣＣＤラインセンサ１１の出力端子を
相関二重サンプリング回路１５を構成する撮像信号７の
信号期間７ｃにサンプリングスイッチ１５ｂと連動して
オンとなるサンプリングスイッチ１５ｄを介して演算増
幅回路１５ｃの非反転入力端子＋に接続すると共にこの
非反転入力端子＋を信号電圧ホールド用コンデンサＣ 3
を介して接地する。
相関二重サンプリング回路１５を構成する撮像信号７の
信号期間７ｃにサンプリングスイッチ１５ｂと連動して
オンとなるサンプリングスイッチ１５ｄを介して演算増
幅回路１５ｃの非反転入力端子＋に接続すると共にこの
非反転入力端子＋を信号電圧ホールド用コンデンサＣ 3
を介して接地する。
【００２４】本例においては、タイミングゼネレータ１
３の出力側に得られる図２Ａに示す如きシフトパルスφ
１を遅延回路１５ｅに供給して、接続スイッチ１５ａを
撮像信号７のフィールドスルー期間７ｂにオンするスイ
ッチ信号を形成するようにすると共にこのシフトパルス
φ１を遅延回路１５ｆに供給して、サンプリングスイッ
チ１５ｂ及び１５ｄを撮像信号７の信号期間７ｃにオン
するスイッチ信号を形成する。
３の出力側に得られる図２Ａに示す如きシフトパルスφ
１を遅延回路１５ｅに供給して、接続スイッチ１５ａを
撮像信号７のフィールドスルー期間７ｂにオンするスイ
ッチ信号を形成するようにすると共にこのシフトパルス
φ１を遅延回路１５ｆに供給して、サンプリングスイッ
チ１５ｂ及び１５ｄを撮像信号７の信号期間７ｃにオン
するスイッチ信号を形成する。
【００２５】この相関二重サンプリング回路１５の出力
側即ち演算増幅回路１５ｃの出力側に図２Ｅに示す如
く、撮像信号７の基準レベルであるフィールドスルー期
間７ｂのレベルと信号期間７ｃのレベルとの差のサンプ
リングホールド電圧が順次得られる離散的信号が得られ
る。
側即ち演算増幅回路１５ｃの出力側に図２Ｅに示す如
く、撮像信号７の基準レベルであるフィールドスルー期
間７ｂのレベルと信号期間７ｃのレベルとの差のサンプ
リングホールド電圧が順次得られる離散的信号が得られ
る。
【００２６】この相関二重サンプリングホールド回路１
５の出力側に得られる離散的信号をアナログ信号をデジ
タル信号に変換する分解能が例えば１０ビットのアナロ
グ−デジタル変換回路１６に供給する。
５の出力側に得られる離散的信号をアナログ信号をデジ
タル信号に変換する分解能が例えば１０ビットのアナロ
グ−デジタル変換回路１６に供給する。
【００２７】このアナログ−デジタル変換回路１６の出
力信号を黒補正回路１７及び白補正回路１８を介してデ
ジタル画像信号出力信号１９に供給する如くする。
力信号を黒補正回路１７及び白補正回路１８を介してデ
ジタル画像信号出力信号１９に供給する如くする。
【００２８】この黒補正回路１７はＣＣＤラインセンサ
１１のセンサ部１の暗時の出力レベルのばらつきを補正
するもので、シャッタゲート６をオンした状態での出力
レベルのデータを中央制御装置１２に設けたメモリに記
憶し、読み取った信号レベルのデータより、このメモリ
に記憶された黒レベルのデータをデジタル的に引算する
ことにより黒補正するようにしたものである。
１１のセンサ部１の暗時の出力レベルのばらつきを補正
するもので、シャッタゲート６をオンした状態での出力
レベルのデータを中央制御装置１２に設けたメモリに記
憶し、読み取った信号レベルのデータより、このメモリ
に記憶された黒レベルのデータをデジタル的に引算する
ことにより黒補正するようにしたものである。
【００２９】また白補正回路１８は、光源のシェーディ
ング（光量むら）及びＣＣＤラインセンサ１１のセンサ
部１の感度ばらつきを補正するもので、予め白基準板を
測光したデータを中央制御装置１２に設けたメモリに記
憶し、読み取った信号レベルのデータをこのメモリに記
憶された白レベルのデータでデジタル的に割算して補正
するようにしたものである。
ング（光量むら）及びＣＣＤラインセンサ１１のセンサ
部１の感度ばらつきを補正するもので、予め白基準板を
測光したデータを中央制御装置１２に設けたメモリに記
憶し、読み取った信号レベルのデータをこのメモリに記
憶された白レベルのデータでデジタル的に割算して補正
するようにしたものである。
【００３０】本例は上述の如く、ＣＣＤラインセンサ１
１のシフトレジスタ２で、図３Ｃに示す如く電荷転送時
間Ｔ中に、図２Ｄ及び図３Ｂに示す如く電子シャッタ動
作（電荷を捨てているときから電荷蓄積時間に切換える
動作）を行うようにしたので、このＣＣＤラインセンサ
１１の一連の動作時間即ち図３Ａに示す如きリードアウ
トゲートパルスφＲＯＧの周期を短く例えばシフトパル
スφ１の２７００カウント時間＋１００カウント時間程
度にでき、このＣＣＤラインセンサ１１の動作時間を高
速化できる。
１のシフトレジスタ２で、図３Ｃに示す如く電荷転送時
間Ｔ中に、図２Ｄ及び図３Ｂに示す如く電子シャッタ動
作（電荷を捨てているときから電荷蓄積時間に切換える
動作）を行うようにしたので、このＣＣＤラインセンサ
１１の一連の動作時間即ち図３Ａに示す如きリードアウ
トゲートパルスφＲＯＧの周期を短く例えばシフトパル
スφ１の２７００カウント時間＋１００カウント時間程
度にでき、このＣＣＤラインセンサ１１の動作時間を高
速化できる。
【００３１】しかも本例によれば、この電子シャッタ動
作を撮像信号７のリセット期間７ａに同期しているの
で、この電子シャッタ動作により電荷転送中の信号電荷
に変動があっても、撮像信号７のフィールドスルー期間
７ｂ及び信号期間７ｃには同様の変動ΔＶがあり、その
後、相関二重サンプリングすることにより、この変動Δ
Ｖは除去されるので、電子シャッタ動作の影響のない良
好な画像信号を出力することができる利益がある。
作を撮像信号７のリセット期間７ａに同期しているの
で、この電子シャッタ動作により電荷転送中の信号電荷
に変動があっても、撮像信号７のフィールドスルー期間
７ｂ及び信号期間７ｃには同様の変動ΔＶがあり、その
後、相関二重サンプリングすることにより、この変動Δ
Ｖは除去されるので、電子シャッタ動作の影響のない良
好な画像信号を出力することができる利益がある。
【００３２】更に本例においては、その後、黒補正回路
１７及び白補正回路１８により黒補正及び白補正を行っ
ているので更に良好な画像信号が得られる利益がある。
１７及び白補正回路１８により黒補正及び白補正を行っ
ているので更に良好な画像信号が得られる利益がある。
【００３３】尚上述実施例では、ＣＣＤラインセンサを
使用した例につき述べたが、この代わりにその他の固体
撮像素子ラインセンサであっても良いことは勿論であ
る。
使用した例につき述べたが、この代わりにその他の固体
撮像素子ラインセンサであっても良いことは勿論であ
る。
【００３４】また、本発明は上述実施例に限らず本発明
の要旨を逸脱することなく、その他種々の構成が採り得
ることは勿論である。
の要旨を逸脱することなく、その他種々の構成が採り得
ることは勿論である。
【００３５】
【発明の効果】本発明によればＣＣＤラインセンサ等の
固体撮像素子ラインセンサの一連の動作を高速動作でき
ると共に電子シャッタ動作の悪影響のない画像信号が得
られる利益がある。
固体撮像素子ラインセンサの一連の動作を高速動作でき
ると共に電子シャッタ動作の悪影響のない画像信号が得
られる利益がある。
【図１】本発明撮像装置の一実施例を示す構成図であ
る。
る。
【図２】図１の説明に供する線図である。
【図３】図１の説明に供する線図である。
【図４】ＣＣＤラインセンサの例を示す平面図である。
【図５】図４の説明に供する線図である。
１ センサ部、２ シフトレジスタ、３ ディフュージ
ョンアンプ、４ リードアウトゲート、５ シャッタド
レイン、６ シャッタゲート、７ 撮像信号、７ａ リ
セット期間、７ｂ フィールドスルー期間、７ｃ 信号
期間、１１ ＣＣＤラインセンサ、１２ 中央制御装
置、１３ タイミングゼネレータ、１４Ｄ形フリップフ
ロップ回路、１５ 相関二重サンプリング回路、１６
アナログ−デジタル変換回路、１７ 黒補正回路、１８
白補正回路、１９ デジタル画像信号出力端子、φＲ
ＯＧ リードアウトゲートパルス、φＲＳ リセットパ
ルス、φＳＨＵＴ シャッタパルス、Ｔ 電荷転送時間
ョンアンプ、４ リードアウトゲート、５ シャッタド
レイン、６ シャッタゲート、７ 撮像信号、７ａ リ
セット期間、７ｂ フィールドスルー期間、７ｃ 信号
期間、１１ ＣＣＤラインセンサ、１２ 中央制御装
置、１３ タイミングゼネレータ、１４Ｄ形フリップフ
ロップ回路、１５ 相関二重サンプリング回路、１６
アナログ−デジタル変換回路、１７ 黒補正回路、１８
白補正回路、１９ デジタル画像信号出力端子、φＲ
ＯＧ リードアウトゲートパルス、φＲＳ リセットパ
ルス、φＳＨＵＴ シャッタパルス、Ｔ 電荷転送時間
Claims (2)
- 【請求項１】 リセット期間と基準レベルであるフィー
ルドスルー期間と信号期間とより成る信号が所定周期で
繰り返す撮像信号が得られる固体撮像素子ラインセンサ
と、前記固体撮像素子ラインセンサよりの撮像信号が供
給される相関二重サンプリング回路とを有する撮像装置
において、前記固体撮像素子ラインセンサの電荷転送中
に前記撮像信号のリセット期間に同期して電子シャッタ
動作を行うようにしたことを特徴とする撮像装置。 - 【請求項２】 請求項１記載の撮像装置において、 前記相関二重サンプリング回路の出力側に白補正回路及
び黒補正回路を設けたことを特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05642496A JP3603454B2 (ja) | 1996-03-13 | 1996-03-13 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05642496A JP3603454B2 (ja) | 1996-03-13 | 1996-03-13 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247354A true JPH09247354A (ja) | 1997-09-19 |
| JP3603454B2 JP3603454B2 (ja) | 2004-12-22 |
Family
ID=13026725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05642496A Expired - Fee Related JP3603454B2 (ja) | 1996-03-13 | 1996-03-13 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603454B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312825B1 (en) | 1998-05-12 | 2007-12-25 | Sony Corporation | Solid-state image pick device having a timing pulse generator, and method for replacing signals from a switch |
-
1996
- 1996-03-13 JP JP05642496A patent/JP3603454B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312825B1 (en) | 1998-05-12 | 2007-12-25 | Sony Corporation | Solid-state image pick device having a timing pulse generator, and method for replacing signals from a switch |
| US7804538B2 (en) | 1998-05-12 | 2010-09-28 | Sony Corporation | Solid state image pickup device having a time pulse generator, and method for replacing signals from a switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603454B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552946B1 (ko) | 확장된 동적 범위의 이미지 센서 시스템 | |
| JP4483293B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP5616106B2 (ja) | 固体撮像装置 | |
| EP0108308B1 (en) | Photoelectric conversion apparatus | |
| WO2004043061A1 (ja) | エリアイメージセンサ | |
| JP3022166B2 (ja) | 固体撮像素子 | |
| JP2514790B2 (ja) | ピクセルアレイの読み出し方法 | |
| US7242429B1 (en) | Method for cancellation of the effect of charge feedthrough on CMOS pixel output | |
| JP3603454B2 (ja) | 撮像装置 | |
| US5576761A (en) | Solid-state sensor having direct current control circuitry and logarithmic output signal | |
| JP3964567B2 (ja) | 固体撮像装置 | |
| EP1708268A1 (en) | Solid-state image-sensing device with logarithmic converter | |
| JP3624585B2 (ja) | 固体撮像装置およびその駆動方法 | |
| EP1328116B1 (en) | A method for reducing shutter latency while maintaining low dark current in an imager and minimizing energy consumption | |
| JP5219775B2 (ja) | 撮像素子及び撮像装置 | |
| JP3042643B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JP2002314884A (ja) | 感光装置の動作方法 | |
| JPH07327174A (ja) | 固体撮像装置 | |
| JPH09181977A (ja) | 固体撮像装置 | |
| JP3182303B2 (ja) | 固体撮像素子及びこれを用いた撮像装置 | |
| JPH06113208A (ja) | 固体撮像素子の信号読み出し方法及び固体撮像素子 | |
| JP2702125B2 (ja) | 固体撮像装置 | |
| JPS6364112B2 (ja) | ||
| JP2845859B2 (ja) | Ｃｃｄ光量飽和制御回路 | |
| JPH11239245A (ja) | イメージセンサーｉｃ及び画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |