JPH09247443A

JPH09247443A - 画像読み取り装置

Info

Publication number: JPH09247443A
Application number: JP8079473A
Authority: JP
Inventors: Kazue Taguchi; 和重田口; Yutaka Hasegawa; 裕長谷川; Yoshihiro Sakai; 良博堺; Manabu Izumikawa; 学泉川
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-03-07
Filing date: 1996-03-07
Publication date: 1997-09-19

Abstract

(57)【要約】【課題】露光量を変更して擬似的に階調データを生成
し、高精度かつ低コストの画像形成装置を得る。【解決手段】Ａ／Ｄコンバータ３０１、３０２から合
成（セレクタ）回路３０３の間に偶奇差補正回路３０８
を挿入し、シェーディングゲートアレー３０４で白メモ
リと黒メモリに保持している内容を接続しているマイコ
ン３０７により各画素毎のバラツキを読み取る。マイコ
ン３０７によりランプレギュレータ３１７の設定電圧を
可変することにより、ハロゲンランプ３１８の光量を可
変してＣＣＤへのアナログ出力に出力差を生じさせ、擬
似的にグレースケールチャートを読み込んだ場合と同様
の階調出力を発生させる。マイコン３０７でランプ電圧
毎のＯＤＤ＿ＥＶＥＮ差を求めて偶奇差補正回路のＲＡ
Ｍ３１１、３１２へデータをルックアップガンマテーブ
ルとして書き込みを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像読み取り装置
に関し、特にイメージセンサのリニアリティ出力補正技
術に関する。

【０００２】

【従来の技術】従来例１の特開昭６２−１２２３７６号
の「画像読取装置」では、黒基準を設けることにより、
主走査にわたる奇数、偶数画素別の加算平均を行い、出
力差を補正する。

【０００３】従来例２の特開平７−２６７７７２号の
「画像読み取り装置」では、原稿面に載置されたグレー
スケールチャートまたは機械内部に設置したグレースケ
ールにより光電変換手段の奇数画素及び偶数画素の各階
調でのバラツキを補正する。

【０００４】

【発明が解決しようとする課題】しかしながら、従来例
１では、黒基準部で奇数、偶数の差を検出しているた
め、白部や中間調部では奇数、偶数画素の出力差は不明
であり、階調によっては縞模様が大きくなる場合があ
る。

【０００５】従来例２では、装置の光学系内部等にグレ
ースケールチャートを取り付ける必要があり、高精度ま
たは階調段数の多いグレースケールは非常に高価であ
り、経時変化に弱いという問題点がある。

【０００６】また、奇数画素用と偶数画素用の２つのＣ
ＣＤレジスタを有するイメージセンサにおいて、２つの
ＣＣＤシフトレジスタの微妙な特性の違いにより出力レ
ベルに差が生じる。これは、一般に黒部及び白部の画像
データに基づくシェーディング補正手段によりイメージ
センサの奇数、偶数画素のバラツキは補正される。しか
しながら、高速駆動のため、ＣＣＤ出力平坦部の低下や
３ラインカラーＣＣＤのＣＣＤレジスタの干渉等により
奇数、偶数画素の２つのＣＣＤ出力のリニアリティが異
なると中間調部分でバラツキが大きくなる。

【０００７】従って、本発明では、各階調で出力差を補
正し、高階調で安定した画像読み取りを可能にし、さら
に、構成を簡素化し高精度化・低コスト化が容易な画像
読み取り装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
め、本発明の画像読み取り装置は、画像原稿を照明する
照明手段から光電変換手段へ導く光学系と、前記光電変
換手段からのアナログ信号をデジタル信号へ変換するＡ
／Ｄ変換手段と、シェーディング補正データをメモリす
るシェーディング補正手段と、前記メモリデータを読み
出し処理する処理手段と、前記Ａ／Ｄ変換手段及びシェ
ーディング補正手段との間に前記処理手段に接続された
リニアリティ出力補正手段を有する画像読み取り装置に
おいて、前記照明手段の露光量を前記原稿画像読み取り
時に変更し、前記シェーディング補正データを取り込
み、該シェーディング補正データに基づき前記リニアリ
ティ出力補正手段の補正データを設定することを特徴と
する。

【０００９】また、本発明の画像読み取り装置は、前記
照明手段の露光量を複数回変更して前記シェーディング
補正データを取り込み、該複数回分のシェーディング補
正データにより前記リニアリティ出力補正手段の補正デ
ータを設定することを特徴とする。

【００１０】さらに、本発明の画像読み取り装置は、前
記シェーディング補正データ取り込み時に使用する白基
板上で前記露光量を変更して、前記リニアリティ出力補
正手段の補正データの算出データを得るとよい。

【００１１】またさらに、上記の画像読み取り装置は、
前記光電変換手段の奇数画素と偶数画素の各階調での出
力差を前記リニアリティ出力補正手段の補正データによ
り補正するとよい。

【００１２】

【発明の実施の形態】次に添付図面を参照して本発明に
よる画像読み取り装置の実施の形態を説明する。

【００１３】図１は、本発明の画像読み取り装置の全体
ブロック図である。主な制御機能は、（１）モータ制
御、（２）アナログ系の自動設定、（３）デジタル信号
処理設定、（４）原稿検知処理、（５）本体通信、
（６）プロジェクタ対応等である。

【００１４】制御基板は、スキャナ制御基板１、ＣＣＤ
基板２及びスキャナドライバ基板３から構成されてい
る。以下に各基板上の機能の概略を説明する。

【００１５】スキャナ制御基板１上のワンチップマイク
ロコンピュータ１２はＲＯＭ１３に格納されたプログラ
ムを実行しＲＡＭ１４にデータ等を読み書きすることで
スキャナ部の全体の制御を行っている。また、メイン制
御部１０１とシリアル通信で接続されており、コマンド
及びデータの送受信により指令された動作を行う。さら
に、メイン制御部１０１は操作表示部１０２とシリアル
通信で接続されており、ユーザからのキー入力指示によ
り動作モード等の指示を設定することができる。

【００１６】マイコン１２は中継処理を行うスキャナド
ライバ基板３を通してＩ／Ｏであるランプレギュレータ
４、原稿検知センサ７、ＨＰセンサ９、圧板開閉センサ
８、冷却ファン６、７、スキャナ開閉センサ１０等に接
続され、検知及びＯＮ／ＯＦＦの制御をしている。

【００１７】スキャナドライバ基板３はマイコンのポー
ト出力によりデコードされたモータ励磁パターン出力用
ＲＯＭ４２により励磁パルスシーケンスを発生し原稿走
査駆動用のパルスモータ１１を駆動する。また、モータ
ドライバ部４３は、プリドライバ及びＦＥＴドライバ等
を有する。

【００１８】原稿画像はランプレギュレータ４に駆動さ
れたハロゲンランプ４４の光量出力により光信号を複数
のミラー及びレンズを通りＣＣＤ基板２上の３ラインＣ
ＣＤ３５に結像される。３ラインＣＣＤ３５はスキャナ
制御基板１のタイミング発生用ゲートアレー１５によっ
て、各駆動クロックを与えられてアナログの画像信号を
増幅器３６〜４１に出力している。

【００１９】ＣＣＤ基板２上の増幅器３６〜４１には黒
レベル調整及び暗電流補正を行うためのフィードバック
電圧がかけられている。これはマイコン１２にバス接続
されているパラレルインシリアルアウトデータバッファ
１６からのシリアルデータにより８chのＤ／Ａコンバー
タ１７と１２chのＤ／Ａコンバータ１８により駆動され
る。このフィードバック電圧により増幅器出力から黒レ
ベル１、２のオフセット調整（ＤＡ１、ＤＡ２）された
アナログ画像データがスキャナ制御基板１のＡ／Ｄコン
バータ２１〜２６に入力される。Ａ／Ｄコンバータ２１
〜２６のＶｒｅｆはアナログ画像データのゲインに対応
するように先程のＤ／Ａコンバータからの電圧によって
調整（ＤＡ３）される。

【００２０】Ａ／Ｄコンバータ２１〜２６は、デジタル
信号に変換し、ＯＤＤ、ＥＶＥＮがセレクタ２７〜２９
によりデジタル合成されシェーディングゲートアレー３
０〜３２に入力される。シェーディングゲートアレー３
０〜３２は、照明系の光量不均一やＣＣＤの画素出力の
黒部、白部のバラツキを補正する機能を持っている。ラ
ンプ消灯時に出力データをシェーディングゲートアレー
３０〜３２に接続された図示しないメモリ（黒メモリ）
へセットする黒補正を行い、濃度基準板（白基準板）に
おいてランプを点灯してシェーディングゲートアレー３
０〜３２に接続された図示しないメモリ（白メモリ）を
セットする白補正を行う。この黒メモリ、白メモリのデ
ータにより画像読み取りデータが演算処理されてシェー
ディング補正後のデータが出力される。また、シェーデ
ィングゲートアレー３０〜３２はシェーディング補正以
外にゲート信号により１ライン分の画像データの連続し
た８画素の加算平均の最大値をＯＤＤ、ＥＶＥＮ別に内
部レジスタへ格納し、バス接続されたマイコン１２から
リードすることができる機能（最大値検出機能）とシェ
ーディング演算を実行しない画像データ出力機能（デー
タスルーモード）を有している。シェーディング補正さ
れた画像データはライン間補正メモリ３３、３４へ入力
されて３ラインＣＣＤのＢとＧ、ＢとＲのライン数の画
像データをメモリで遅延させてＢＧＲの読み取り画像の
位置合わせを行いＩＰＵ部１００へ出力する。

【００２１】次に、本発明の実施例について、図２及び
図３を用いて説明する。

【００２２】図２は、Ａ／Ｄコンバータからシェーディ
ングゲートアレーまでの３ラインＣＣＤからのＲ信号の
デジタル処理回路を示す。Ｇ、Ｂ信号も同様の構成とな
っている。ＣＣＤからのＲ＿ＥＶＥＮとＲ＿ＯＤＤアナ
ログ信号は増幅されＡ／Ｄコンバータ２０１、２０２で
デジタル変換し、合成（セレクタ）回路（ＡＬＳ１５
７）２０３により２系統の信号を１系統に合成し、シェ
ーディングゲートアレー２０４に入力される。シェーデ
ィングゲートアレーに接続された黒メモリ２０５と白メ
モリ２０６により画素毎のバラツキが補正される。

【００２３】図４に、原稿データ及び読み取りデータの
関係の一例を示す。当然のことながらＯＤＤ、ＥＶＥＮ
差も白側及び黒側で補正されるが、図４からも分かるよ
うに、ＯＤＤとＥＶＥＮでリニアリティが異なると白
側、黒側ではバラツキは補正されるが、中間調域では補
正することが困難である。

【００２４】一般的に奇数画素用ＣＣＤシフトレジスタ
と偶数画素用ＣＣＤシフトレジスタを持つ固体イメージ
センサは２つのＣＣＤシフトレジスタの微妙な特性の違
いにより出力レベルの差が生じることがある。特に３ラ
インＣＣＤのような複数ラインもＣＣＤシフトレジスタ
を有するセンサにおいてはレジスタどうしの干渉が避け
られないため、ＯＤＤ＿ＥＶＥＮ差（偶奇差）が問題と
なる。

【００２５】本発明はこれを解決すべく、図３に示すと
おり、Ａ／Ｄコンバータ３０１、３０２から合成（セレ
クタ）回路３０３の間に偶奇差補正回路３０８を挿入
し、シェーディングゲートアレー３０４の前述した機能
以外に白メモリと黒メモリに保持している内容を接続し
ているマイコン３０７により、リード、ライトする機能
（詳細は後述）を使用して、各画素毎のバラツキを読み
取る。

【００２６】マイコン３０７にバス接続されているパラ
レルインシリアルデータバッファ３１５を介してＤ／Ａ
コンバータ３１６よりアナログ値としてランプレギュレ
ータ３１７へ入力しハロゲンランプ３１８の電圧を制御
する。

【００２７】ランプレギュレータ３１７の設定電圧を可
変することにより、ハロゲンランプ３１８の光量を可変
してＣＣＤへのアナログ出力に出力差を生じさせる。ラ
ンプ電圧の設定段により、擬似的にグレースケールチャ
ートを読み込んだのと同様の階調出力を発生させる。ラ
ンプ電圧の可変により色温度が変わり、Ｒ、Ｇ、Ｂのバ
ランスは崩されるが、同色のＯＤＤとＥＶＥＮの差を補
正する場合は影響はない。

【００２８】ランプ電圧を可変して白メモリ３０６へ取
り込んだデータをシェーディングゲートアレー３０４を
介してマイコン３０７から読み出し、マイコンによりラ
ンプ電圧毎のＯＤＤ＿ＥＶＥＮ差を求めて偶奇差補正回
路のＲＡＭ３１１、３１２へデータをルックアップガン
マテーブルとして書き込みを行う。

【００２９】マイコン３０７と偶奇差補正回路のＲＡＭ
３１１、３１２のアドレスバスの接続は３０９、３１０
のセレクタ回路で行われ、データバスは３１３、３１４
のセレクタ回路で行う。また、ＲＡＭ３１１、３１２
は、図示しないが、バッテリバックアップされているの
で電源ＯＦＦしてもデータは記憶される。

【００３０】セレクタ回路３０９、３１０については例
えば、図示しないが、ＡＬＳ２４４の２段によりアドレ
スバスの接続とＡＬＳ２４１で画像読み取り時のγテー
ブル切り換えをマイコン３０７の出力ポート切り換えに
より実現する。これらの切り換えはＣＥ端子によりアク
ティブすることにより実現する。

【００３１】セレクタ回路３１３、３１４については例
えば、図示しないが、ＡＬＳ２４５とＡＬＳ２４４でデ
ータバスのＲＡＭへの接続及び合成回路３０３と接続の
切り換えをＣＥ信号によって実行する。ＲＡＭへの書き
込みが行われない時は、ＲＡＭ３１１、３１２のデータ
は合成回路へ接続する。

【００３２】次に、図６〜図９を参照しながら、シェー
ディングゲートアレー３０４の一実施例であるＭＢ８７
８０８Ａについて詳細に説明する。ＭＢ８７８０８Ａは
ＣＣＤラインセンサ（イメージセンサ）の出力信号に対
して、シェーディング補正するためのデジタル画像処理
ＬＳＩである。

【００３３】図６は画像前処理回路の構成を示す。ＭＢ
８７８０８Ａは、シェーディング補正を行う前に、イメ
ージセンサから出力される黒レベル（光源ＯＦＦ時のセ
ンサ暗レベル）と白レベルを、各画素ビット毎に算出し
て、外部の黒メモリ（Ｍ０）と白メモリ（Ｍ１）に格納
して黒（基準）レベルと白（基準）レベルを生成する。

【００３４】シェーディング補正は外部の黒メモリと白
メモリに格納されている基準レベルを基に、新たに入力
される画素データとの間で１画素毎に（（（画素データ）−（黒レベル））×２５６）÷（白
レベル）の計算を実行し、シェーディング補正された値を出力す
る。

【００３５】次に、ＭＢ８７８０８Ａの機能を説明す
る。ＭＢ８７８０８Ａは、以下に説明する５つの動作モ
ードがあり、内部レジスタにより選択される。

【００３６】（１）画像データ処理モードでは、目的と
する原稿読み取りを行ったセンサ信号のシェーディング
補正を行う。イメージセンサからの信号と黒レベル、白
レベルの内容を除算器を用いて演算を行いシェーディン
グ補正されたデータを得る。（２）メモリテストモードでは、黒メモリ（Ｍ０）及び
白メモリ（Ｍ１）の内容をＭＰＵからリード及びライト
する。（３）黒レベル処理モード（自動イニシャルモード）で
は、原稿読み取り時の黒（基準）レベルを生成する。最
初に黒メモリ（Ｍ０）の内容を全て｀０’として、イメ
ージセンサからの黒レベル信号を１６回読み取り。平均
化して黒レベルを生成する。（４）白レベル処理モードでは、原稿読み取り時の白
（基準）レベルを生成する。最初に白メモリ（Ｍ１）及
び黒メモリ（Ｍ０）の下位４ビットの内容を全て｀０’
として、イメージセンサからの白レベル信号を１６回読
み取り、平均化して白レベルを生成する。（５）データスルーモードでは、入力されたセンサ信号
をそのまま出力する。

【００３７】図７は、ＭＢ８７８０８Ａの動作手順を示
す。ＭＢ８７８０８Ａはシェーディング補正を行う前
に、原稿読み取り用光源をオフにして「黒レベル処理モ
ード」を起動して原稿読み取り時の黒基準レベルを生成
する。次に、光源をオンにして「白レベル処理モード」
を起動して白基準レベルを生成する。最後に「画像デー
タ処理モード」を起動して目的とする原稿の読み取りを
行い、シェーディング補正された画像データを得る。そ
の他、必要に応じて「メモリテストモード」を起動す
る。

【００３８】図８は、ＭＰＵインタフェースの信号線を
示す。ＭＢ８７８０８Ａは、ＭＰＵインタフェース回路
を介してシステムバスに接続され、内部レジスタのＲＥ
ＡＤ／ＷＲＩＴＥ、各動作モードの処理の起動等が行わ
れる。

【００３９】図９は、ＭＢ８７８０８Ａが有する５個の
内部レジスタの構成を示す。ＭＢ８７８０８Ａは、その
レジスタの設定により動作を制御する。また、図１０
は、ＣＣＲＢレジスタのビット割り当てを示す。

【００４０】ＭＢ８７８０８Ａの各処理モードの起動
は、ＭＰＵインタフェースを介して、ＣＣＲＡレジスタ
に必要なパラメータを設定した後、ＣＣＲＣレジスタの
ＣＣＲＣ０ビットを｀１’にセットすることにより行
う。

【００４１】また、ＭＢ８７８０８Ａは、起動された動
作モードが終了すると、ＣＣＲＡレジスタのフラグを｀
１’にセットすることにより、ＭＰＵに割り込みを要求
し、処理の終了を知らせる。但し、メモリテストモード
時のみ、処理終了フラグのセット及びＭＰＵへの割り込
み要求を行わない。

【００４２】メモリテストモード時には、ＭＰＵは、メ
モリデータバッファＣＣＲＢに、黒メモリ（Ｍ０）及び
白メモリ（Ｍ１）のメモリデータのＲＥＡＤ／ＷＲＩＴ
Ｅを行う。ＣＣＲＢは、メモリテストのＲＥＡＤ時に、
黒メモリ（Ｍ０）及び白メモリ（Ｍ１）のリードデータ
バッファレジスタとなり、メモリテストのＷＲＩＴＥ時
に、黒メモリ（Ｍ０）及び白メモリ（Ｍ１）のライトデ
ータバッファレジスタとなる。

【００４３】図５は、本発明の偶奇補正動作のフローチ
ャートを示す図である。この補正動作は、装置の電源Ｏ
Ｎ後に補正フラグがセットされ、偶奇補正動作として実
行する。本実施例では、電源ＯＮ後の初期設定実行時に
偶奇補正回路のＲＡＭ３１１、３１２に同じリニアγ補
正データが設定されているとして説明する。

【００４４】偶奇補正動作を電源ＯＮ毎に毎回行うかど
うか切り換えできるようになっている。これは、ディッ
プＳＷやＳＰモードの入力による補正フラグのセット／
リセットにより切り換えできる。

【００４５】先ず、補正フラグがセットされているかを
判断し、セットされていなければＲＥＴし処理を終了す
る（Ｓ５０１−ＮＯ）。セットされている場合（Ｓ５０
１−ＹＥＳ）には、モータを白基準板まで動作させ（Ｓ
５０２）、露光ランプ電圧の設定後に（Ｓ５０３）、露
光ランプをＯＮする（Ｓ５０４）。タイマをリセットし
た後に、タイマをＯＮし（Ｓ５０５）、ランプの立ち上
がり時間（６００ｍｓｅｃ）経過した後に（Ｓ５０６−
ＹＥＳ）、シェーディングゲートアレーへ白メモリセッ
トを行う（Ｓ５０７）。白メモリセットでは白基準板上
の信号を１６回読み取り、平均化して白メモリへセット
する。白メモリセットが完了すると（Ｓ５０８−ＹＥ
Ｓ）、モータを停止させて（Ｓ５０９）、シェーディン
グゲートアレーに白メモリテストモードを設定する（Ｓ
５１０）。白メモリテストモードは白メモリをマイコン
からレジスタを通してリード・ライトすることができる
機能である。これより、メモリリード動作と偶数・奇数
画素毎にある範囲において平均化処理し、マイコンのワ
ーキングＲＡＭへストアする（Ｓ５１１）。その後、白
メモリテストモードリセットし（Ｓ５１２）、設定回数
ｎをインクリメントする（Ｓ５１３）。

【００４６】疑似階調数Ｎ（電圧可変数）と比較して
（Ｓ５１４）、疑似階調数未満の場合には（Ｓ５１４−
ＮＯ）、疑似階調に対応して露光ランプ電圧を算出し
（Ｓ５１５）、露光ランプ電圧をセットする（Ｓ５０
３）。Ｓ５０４以降は同様の動作を繰り返す。（反射率
リニアに均等分割）

【００４７】この繰り返しを疑似階調数Ｎ分実行すると
（Ｓ５１４＿ＹＥＳ）、偶奇算出データをもとにγ補正
テーブルをセットして（Ｓ５１６）、モータリターンし
（Ｓ５１７）、ＨＰセンサがＯＮであるかを確認し（Ｓ
５１８）、モータを停止させて（Ｓ５１９）、処理を終
了する。

【００４８】γ補正テーブルのセット（Ｓ５１６）は、
８ビットの読み取りであるなら、２５６階調となるが、
電圧可変により疑似階調を読み取り分解能分得ることは
困難なので、代表値を数段選択し、この偶奇差データよ
り補間処理を行って読み取り分解能分のテーブルデータ
を算出し、ＲＡＭテーブル３１１、３１２にセットす
る。

【００４９】このように、ランプ電圧を可変して擬似的
な階調を得ることにより各階調の偶奇差を算出してＲＡ
Ｍテーブルのルックアップテーブル値をセットすること
により中間調部においても偶奇差のない良好な画像出力
を行うことが可能となる。

【００５０】

【発明の効果】以上の説明より明らかなように、本発明
の画像読み取り装置は、露光量を変更して擬似的に階調
データを得るので、各階調のデータを得るためにグレー
スケールーチャートを読み込む必要がない。従って、階
調データを得るために、工場出荷時等のグレースケール
チャートを使用した読み取り調整または装置の光学系内
部にグレースケールチャートを設ける必要がない。

【００５１】また、露光量を複数回変更することで精度
の高い階調データを得ることが可能である。露光量の変
更は露光ランプ電圧の変更で実現できるので、容易に高
階調のデータを得ることができる。高精度または階調段
数の多いグレースケールは非常に高価であり、経時変化
に弱い。従って、グレースケールを使用しない本発明の
画像読み取り装置では、コストダウンが実現可能であ
る。

【００５２】また、通常使用される白基準板を共通に使
用できるので副走査方向のスペースを取る必要がなく光
学系をコンパクトにすることが可能である。

【００５３】さらに、全階調に対して偶奇差を補正でき
るので、後段の画像処理部での画像分離（有彩／無彩判
定、文字／網点判定等）の精度を上げることが可能であ
る。

【図面の簡単な説明】

【図１】本発明の画像読み取り装置の一実施例を示す全
体ブロック図である。

【図２】Ａ／Ｄコンバータからシェーディングゲートア
レーまでの３ラインＣＣＤからのＲ信号のデジタル処理
回路を示す図である。

【図３】偶奇差補正回路を挿入した、本発明の実施例を
説明するブロック図である。

【図４】原稿データ及び読み取りデータの関係を示す図
である。

【図５】偶奇補正動作のフローチャートを示す図であ
る。

【図６】画像前処理回路の構成を示す図である。

【図７】ＭＢ８７８０８Ａの動作手順を説明する図であ
る。

【図８】ＭＰＵインタフェースの信号線を示す図であ
る。

【図９】ＭＢ８７８０８Ａが有する内部レジスタの構成
を示す図である。

【図１０】ＣＣＲＢレジスタのビット割り当てを示す図
である。

【符号の説明】

１スキャナ制御基板２ＣＣＤ基板３スキャナドライバ基板４ランプレギュレータ５、６冷却ファン７原稿検知センサ８圧板開閉センサ９ＨＰセンサ１０スキャナ開閉センサ１１パルスモータ１２ワンチップマイコン１３ＲＯＭ１４ＲＡＭ１５タイミングゲートアレー１６パラレルインシリアルアウトデータバッファ１７８ビット８ｃｈＤ／Ａコンバータ１８８ビット１２ｃｈＤ／Ａコンバータ１９シリアルインタフェースタイマ２０ディップＳＷ２１Ａ／ＤコンバータＲ＿ｅｖｅｎ２２Ａ／ＤコンバータＲ＿ｏｄｄ２３Ａ／ＤコンバータＧ＿ｅｖｅｎ２４Ａ／ＤコンバータＧ＿ｏｄｄ２５Ａ／ＤコンバータＢ＿ｅｖｅｎ２６Ａ／ＤコンバータＢ＿ｏｄｄ２７、２８、２９セレクタ３０シェーディングゲートアレーＲ用３１シェーディングゲートアレーＧ用３２シェーディングゲートアレーＢ用３３ライン間メモリＲ３４ライン間メモリＧ３５３ラインＣＣＤ３６増幅器Ｒ＿ｅｖｅｎ３７増幅器Ｒ＿ｏｄｄ３８増幅器Ｇ＿ｅｖｅｎ３９増幅器Ｇ＿ｏｄｄ４０増幅器Ｂ＿ｅｖｅｎ４１増幅器Ｂ＿ｏｄｄ４２モータ励磁出力ＲＯＭ４３モータドライバ４４ハロゲンランプ１００ＩＰＵ部１０１メイン制御部１０２操作表示部２０１Ａ／ＤコンバータＲ＿ｏｄｄ２０２Ａ／ＤコンバータＲ＿ｅｖｅｎ２０３合成（セレクタ）回路２０４シェーディングゲートアレー２０５黒メモリ２０６白メモリ２０７マイコン（ＣＰＵ）３０１Ａ／ＤコンバータＲ＿ｏｄｄ３０２Ａ／ＤコンバータＲ＿ｅｖｅｎ３０３合成（セレクタ）回路３０４シェーディングゲートアレー３０５黒メモリ３０６白メモリ３０７マイコン（ＣＰＵ）３０８偶奇差補正回路３０９、３１０、３１３、３１４セレクタ回路３１１、３１２ＲＡＭテーブル３１５パラレルインシリアルデータバッファ３１６Ｄ／Ａコンバータ３１７ランプレギュレータ３１８ハロゲンランプ

───────────────────────────────────────────────────── フロントページの続き (72)発明者泉川学東京都大田区中馬込１丁目３番６号株式会社リコー内

Claims

【特許請求の範囲】

【請求項１】画像原稿を照明する照明手段から光電変
換手段へ導く光学系と、前記光電変換手段からのアナログ信号をデジタル信号へ
変換するＡ／Ｄ変換手段と、シェーディング補正データをメモリするシェーディング
補正手段と、前記メモリデータを読み出し処理する処理手段と、前記Ａ／Ｄ変換手段及びシェーディング補正手段との間
に前記処理手段に接続されたリニアリティ出力補正手段
を有し、前記照明手段の露光量を前記原稿画像読み取り時に変更
し、前記シェーディング補正データを取り込み、該シェ
ーディング補正データに基づき前記リニアリティ出力補
正手段の補正データを設定することを特徴とする画像読
み取り装置。
【請求項２】前記照明手段の露光量を複数回変更して
前記シェーディング補正データを取り込み、該複数回分
のシェーディング補正データにより前記リニアリティ出
力補正手段の補正データを設定することを特徴とする請
求項１記載の画像読み取り装置。
【請求項３】前記シェーディング補正データ取り込み
時に使用する白基板上で前記露光量を変更して、前記リ
ニアリティ出力補正手段の補正データの算出データを得
ることを特徴とする請求項１または２に記載の画像読み
取り装置。
【請求項４】前記光電変換手段の奇数画素と偶数画素
の各階調での出力差を前記リニアリティ出力補正手段の
補正データにより補正することを特徴とする請求項１か
ら３に記載の画像読み取り装置。