JPH09247516A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＥ、ＡＷＢ、ＡＦ用の枠信号発生回路にお
いて誤った枠信号が発生することを防ぐ。 【解決手段】 例えば、Ａ枠についての水平、垂直方向
回路１０１、１０２は、Ａ枠の水平、垂直の開始位置と
幅を生成する。その際、シリアルクロックＳＣＬＫのイ
ネーブル信号ＸＥＮにより、枠の開始位置、幅を書き換
えているときにその値をゼロにマスクする。例えば、Ａ
枠の水平方向の開始位置をシリアルクロックＳＣＫ＿Ａ
Ｈ＿ＳＴで書き換えている場合には、イネーブル信号Ｘ
ＥＮ＿ＡＨ＿ＳＴが“Ｌ”になるので、ＡＮＤゲート１
２９、１３８の出力は共にゼロとなる。このとき、加算
器１１３の出力もゼロとなるので、水平方向の枠は開始
点も終了点もゼロとなり、枠が存在しないのと同じこと
になる。従って、水平カウンタ１１５の出力値に関わら
ず不要の枠信号が出力されることがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤ（電荷結合
素子）等を用いた撮像装置等からの信号に処理を施して
ＡＥ、ＡＷＢ、ＡＦ等を行うための枠信号を得る信号処
理装置に関するものである。

【０００２】

【従来の技術】従来の信号処理装置を図１１に示す。こ
れは撮像装置におけるＡＥ（自動露出）、ＡＷＢ（自動
ホワイトバランス）処理用の積分範囲を指定する枠発生
回路であり、画面上で図１２のように、ＡＥ用のＡ、
Ｂ、Ｃ枠及びＡＷＢ枠を発生させる。これらの４つの枠
について水平方向の開始位置、枠の幅及び垂直方向の開
始位置、枠の幅を指定することにより、各枠を決定する
ものである。

【０００３】例えば、Ａ枠を８ビットのデータにより設
定する場合、図１１のＡ枠水平方向回路１０１における
フリップフロップ１２１〜１２８によりシリアルデータ
ＳＤＩをクロックＳＣＫ＿ＡＨ＿ＳＴで８回たたくこと
により、Ａ枠の水平方向の開始位置を設定する。またフ
リップフロップ１３０〜１３７によりシリアルデータＳ
ＤＩをクロックＳＣＫ＿ＡＨ＿ＷＤで８回たたくことに
より、Ａ枠の水平方向の枠の幅を設定する。また、Ａ枠
垂直方向回路１０２においてフリップフロップ１３９〜
１４６によりシリアルデータＳＤＩをクロックＳＣＫ＿
ＡＶ＿ＳＴで８回たたくことにより、Ａ枠の垂直方向の
開始位置を設定する。そしてＡ枠の垂直方向の枠の幅を
設定するために、フリップフロップ１４８〜１５５によ
りシリアルデータＳＤＩをクロックＳＣＫ＿ＡＶ＿ＷＤ
で８回たたく。以下、Ｂ、Ｃ枠及びＡＷＢ枠についても
Ｂ、Ｃ枠水平、垂直方向回路１０３〜１０８においてＡ
枠と同様の手法で設定する。

【０００４】次に、セレクタ１０９でＡ、Ｂ、Ｃ枠及び
ＡＷＢ枠の水平方向の開始位置データを点順次化し、セ
レクタ１１０ではＡ、Ｂ、Ｃ枠及びＡＷＢ枠の水平方向
の枠の幅データを点順次化する。加算器１１３で各枠の
水平方向の開始位置データと各枠の水平方向の幅データ
とを加算することにより、水平方向の終了位置データを
得る。次に、開始位置データと終了位置データと１クロ
ック毎にカウントアップする水平カウンタ１１５の出力
との３者を比較器１１７で比較し、カウンタ１１５の出
力値が開始位置より大きく、終了位置より小さいときに
各枠信号を出力する。垂直方向に関しても、上述と同様
にしてセレクタ１１１、１１２、加算器１１４と比較器
１１８を用いて各枠を多重化し、１水平期間に１回カウ
ントアップする垂直カウンタ１１６と値を比較すること
で、各枠信号を生成する。

【０００５】さらに、ＡＮＤゲート１１９で水平方向、
垂直方向共に枠の範囲内であるときに実際の枠信号を出
力させる。そしてセレクタ１２０で各枠を同時化した枠
信号を発生させる。また立ち下がり検出回路１２１で枠
の終了を検出し、その時にクロックが発生するようにす
る。セレクタ１２２で各枠の枠終了クロックを同時化す
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例では、例えば図１３に示すように、水平方向の幅が
１６進数の“３７”に設定されていて、水平カウンタ１
１５が１６進数の“３７”からカウントアップしている
際、水平方向の開始位置を１６進数の“６１”にＭＳＢ
から順に設定する場合、開始位置がシリアルクロックＳ
ＣＫ＿Ｈ＿ＳＴを入力するたびに、００、０１、０３、
…、６１と変化する。水平カウンタ１１５の値が３ｂ
で、設定中の開始位置が０６のとき、終了位置が３ｄで
あるからこのとき、水平カウンタ１１５は枠の範囲内に
あることになる。従って、枠データを書き換えている際
に不要な枠信号が発生してしまい、このためＡＥ、ＡＷ
Ｂが誤動作を起こすことがあるという問題があった。

【０００７】そこで、本発明の目的は、枠信号を発生さ
せその枠の期間データを積分する回路の誤動作を防ぐこ
とである。

【０００８】

【課題を解決するための手段】本発明においては、信号
を所定の積分期間に積分する積分手段と、上記積分期間
を決定する枠信号を発生させる枠信号発生手段と、上記
枠信号の形状を設定するためのシリアルクロックを発生
させるシリアルクロック発生手段と、上記シリアルクロ
ックを可動にするイネーブル信号を発生させるイネーブ
ル信号発生手段と、上記シリアルクロックを用いて設定
した上記枠信号の形状を上記イネーブル信号でマスクす
るマスク手段とを設けている。

【０００９】

【作用】本発明によれば、枠データの設定中にはその値
をシリアルクロックのイネーブル信号でマスクしてゼロ
とすることにより、誤った枠信号の発生を回避し、誤動
作を防ぐことができる。

【００１０】

【発明の実施の形態】図１に本発明の第１の実施の形態
を示す。図２は図１の回路が用いられる撮像装置を示
す。図１の回路は図２におけるＡＥ、ＡＷＢ処理回路２
０９内の後述する枠発生回路で用いられる。図２におい
て、撮像素子２０１で取り込まれた映像信号は相関２重
サンプリング回路２０２でノイズ除去を行い、自動利得
調整回路２０３で利得を調整し、ＡＤ変換器２０４でデ
ィジタル信号に変換した後、信号処理回路２０５に送ら
れる。

【００１１】信号処理回路２０５では、輝度・色（Ｙ／
Ｃ）分離回路２０６で輝度信号と色信号とに分離し、輝
度信号処理回路２０７ではアパーチャ補正、ガンマ補正
等の輝度信号の処理を行い、色信号処理回路２０８では
各色信号の同時化、行列演算、変調等の色信号処理を行
う。輝度信号処理回路２０７及び色信号処理回路２０８
の出力はそれぞれＤＡ変換器２１２、２１３でアナログ
信号に変換し、それぞれ出力輝度信号、出力色信号とな
る。

【００１２】また、輝度信号処理回路２０７では、Ａ
Ｅ、ＡＦ（自動焦点調節）処理用の輝度信号Ｙ、ＡＷＢ
処理用の狭帯域輝度信号ＹＬを生成し、色信号処理回路
２０８では、ＡＷＢ処理用の点順次色差信号を生成す
る。ＡＥ、ＡＷＢ処理回路２０９ではデータの積分及び
枠の発生を行い、ＡＦ処理回路２１０ではＡＦ動作のた
めのデータ処理及び枠の発生を行う。

【００１３】インターフェイス回路２１１では、ＡＥ、
ＡＷＢ処理回路２０９、ＡＦ処理回路２１０からデータ
及び枠信号を受け取り、シリアルデータＳＤＩ、シリア
ルクロックＳＣＬＫ、クロックイネーブル信号ＸＥＮを
送出する。また、マイコン２１４からデータ、制御信号
ＣＴＲＬを受け取り、シリアルクロックＳＣＬＫ、割り
込み信号ＩＲＱを渡す。

【００１４】図３にＡＥ、ＡＷＢ処理回路２０９の内部
構成を示す。セレクタ３０１では点順次化されている色
差信号を同時化する。枠発生回路３０２で枠信号が出力
されている間は、積分器３０３〜３０８でデータの積分
を行う。枠信号が終了するとクロックＡ＿ＣＬＫ、Ｂ＿
ＣＬＫ、Ｃ＿ＣＬＫ、ＷＢ＿ＣＬＫを発生し、フリップ
フロップ３０９〜３１４より各枠の積分値を出力させ
る。

【００１５】図４にインターフェイス回路２１１の内部
構成を示す。モード生成回路４０２では、マイコン２１
４からの制御信号をデコードし、データの書き込みをす
るのか読み出しをするのか、さらにアドレスの設定をす
るのかデータの設定をするのか、ということを示す信号
を発生させる。アドレス生成回路４０１では、モード生
成回路４０２でアドレスの設定をするという信号を発生
させたときに、マイコン２１４からのデータに基づいて
データ設定をすべきレジスタのアドレスを生成する。

【００１６】データ生成回路４０３では、モード生成回
路４０２でデータの書き込みを示す信号を発生させたと
きに、ＡＥ、ＡＷＢ処理回路２０９、ＡＦ処理回路２１
０を始めとする各信号処理回路へ送るシリアルデータＳ
ＤＩを生成する。ＸＥＮ生成回路４０４ではアドレスを
デコードして、指定したアドレスのみ図５に示すような
イネーブル信号ＸＥＮを生成する。ＳＣＬＫ生成回路４
０５ではデータの書き込み、読み出しを行う際にシリア
ルクロックＳＣＬＫを生成する。このときイネーブル信
号ＸＥＮにより、指定したアドレスのシリアルクロック
ＳＣＬＫのみが出力される。図５に以上で説明したイネ
ーブル信号ＸＥＮ、シリアルクロックＳＣＬＫ、シリア
ルデータＳＤＩのタイムチャートを示す。

【００１７】データ生成回路４０６では、モード生成回
路４０２でデータの読み出しをするという信号を発生さ
せたときに、ＡＥ、ＡＷＢ処理回路２０９、ＡＦ処理回
路２１０を始めとする各信号処理ブロックからのデータ
を読み出し、マイコン２１４に適したフォーマットに変
換して、マイコン２１４に送る。ＩＲＱ生成回路４０７
では、ＡＥ、ＡＷＢ処理回路２０９、ＡＦ処理回路２１
０から枠信号を受け取り、枠が終了したときに割り込み
信号ＩＲＱを生成しマイコン２１４に送る。マイコン２
１４では割り込み信号ＩＲＱを受け取ると、終了した枠
に対応するアドレスのデータを読み出すよう命令を送
る。以上のインターフェイス回路２１１、マイコン２１
４の動作は図６のフローチャートに基づいている。

【００１８】図１は図３のＡＥ、ＡＷＢ処理回路２０
９、枠発生回路３０２の内部構成を示している。図１１
の従来例と同一部分には同一符号を付し説明を省略す
る。Ａ枠水平、垂直方向回路１０１、１０２におけるＡ
ＮＤゲート１２９、１３８、１４７、１５６では、シリ
アルクロックＳＣＬＫのイネーブル信号ＸＥＮにより、
枠の開始位置、幅を書き換えている場合に、その値をゼ
ロにマスクする。例えば、Ａ枠の水平方向の開始位置を
シリアルクロックＳＣＫ＿ＡＨ＿ＳＴで書き換えている
場合には、イネーブル信号ＸＥＮ＿ＡＨ＿ＳＴが“Ｌ”
になるので、ＡＮＤゲート１２９、１３８の出力は共に
ゼロとなる。このとき、加算器１１３の出力もゼロとな
るので、水平方向の枠は開始点も終了点もゼロとなり、
枠が存在しないのと同じことになる。従って、水平カウ
ンタ１１５の出力値に関わらず不要の枠信号が出力され
ることはないので、不要の割り込み信号ＩＲＱも出力さ
れない。そのため、マイコン２１４で正しくない積分デ
ータを読み出す命令を送ることも無くなり、ＡＥ、ＡＷ
Ｂの誤動作が回避される。

【００１９】図１３の従来例と同じ動作をさせたときの
タイムチャートを図７に示す。本実施の形態ではイネー
ブル信号ＸＥＮ＿Ｈ＿ＳＴの枠の値がゼロにマスクされ
ているので、不要の枠信号が出力されることはない。

【００２０】図８に本発明の第２の実施の形態を示す。
この実施の形態は図２のＡＦ処理回路２１０に関するも
のである。図９にＡＦ処理回路２１０の内部構成を示
す。入力輝度信号は異なる通過域を有する低域通過フィ
ルタ１３０１、１３０２を通る。低域通過フィルタ１３
０１の出力はピーク保持回路１３０８で枠内でのピーク
値を保持する。

【００２１】異なる帯域を持つ低域通過フィルタ１３０
１、１３０２の出力はセレクタ１３０３で点順次化し、
ピーク保持回路１３０９で枠内のそれぞれの帯域のピー
ク値を保持する。ピーク保持回路１３０４では各帯域の
ライン内のピーク値を保持し、ピーク積分器１３１０、
１３１１で枠内でそのピーク値を垂直方向に積分する。
最大値保持回路１３０５、最小値保持回路１３０６でそ
れぞれライン内の最大値、最小値をホールドし、減算器
１３０７でその差を算出する。さらに、ピーク保持回路
１３１２で枠内での最大値、最小値の差のピーク値を保
持する。以上のピーク値、及び積分値を図２のインター
フェイス回路２１１に送りＡＦ動作を行う。

【００２２】枠発生回路１３１３では、図１０に示すよ
うな枠を発生させる。その内部回路が図８である。この
実施の形態では枠は３種類であるから、第１の実施の形
態と比較して使用するフリップフロップ、シリアルクロ
ック、イネーブル信号が少なくなっている。また枠の指
定方法は開始点と終了点を指定する手法をとり、加算器
を使用していない。例えば、Ｌ枠の水平方向の開始点を
書き換えている間は、Ｌ水平方向回路７０１におけるＡ
ＮＤゲート１２９、１３８でそれぞれ水平方向の開始
点、水平方向の終了点の値をゼロにマスクすることで、
不要な枠の発生を防いでいる。他の枠の値のマスク方法
もこれと同様である。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
信号を積分する期間を決定する枠発生回路の値を、枠信
号の形状を設定するためのシリアルクロックを可動にす
るイネーブル信号によりマスクすることにより、信号の
積分動作を常に正確に行うことができ、ＡＥ、ＡＷＢ、
ＡＦの誤動作を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示すブロック図で
ある。

【図２】本発明を適用した撮像装置を示すブロック図で
ある。

【図３】ＡＥ、ＡＷＢ処理回路を示すブロック図であ
る。

【図４】インターフェイス回路を示すブロック図であ
る。

【図５】データの書き込み動作を示すタイムチャートで
ある。

【図６】マイコンの動作を示すフローチャートである。

【図７】本発明の第１の実施の形態の動作を示すタイム
チャートである。

【図８】本発明の第２の実施の形態を示すブロック図で
ある。

【図９】ＡＦ処理回路を示すブロック図である。

【図１０】ＡＦ処理のための枠を示す構成図である。

【図１１】信号処理装置の従来例を示すブロック図であ
る。

【図１２】ＡＥ、ＡＷＢ処理のための積分枠を示す構成
図である。

【図１３】従来例の動作を示すタイムチャートである。

【符号の説明】

１０１ Ａ枠水平方向回路 １０２ Ａ枠垂直方向回路 １０９〜１１２ セレクタ １１３、１１４ 加算器 １１５ 水平カウンタ １１６ 垂直カウンタ １１７、１１８ 比較器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 信号を所定の積分期間に積分する積分手
   段と、 上記積分期間を決定する枠信号を発生させる枠信号発生
   手段と、 上記枠信号の形状を設定するためのシリアルクロックを
   発生させるシリアルクロック発生手段と、 上記シリアルクロックを可動にするイネーブル信号を発
   生させるイネーブル信号発生手段と、 上記シリアルクロックを用いて設定した上記枠信号の形
   状を上記イネーブル信号でマスクするマスク手段とを備
   えたことを特徴とする信号処理装置。
2. 【請求項２】 上記積分手段がＡＥ、ＡＷＢ回路である
   ことを特徴とする請求項１記載の信号処理装置。
3. 【請求項３】 上記積分手段がＡＦ（自動焦点）回路で
   あることを特徴とする請求項１記載の信号処理装置。