JPH09247527A - プロンプターの映像信号処理装置 - Google Patents

プロンプターの映像信号処理装置

Info

Publication number
JPH09247527A
JPH09247527A JP8099596A JP8099596A JPH09247527A JP H09247527 A JPH09247527 A JP H09247527A JP 8099596 A JP8099596 A JP 8099596A JP 8099596 A JP8099596 A JP 8099596A JP H09247527 A JPH09247527 A JP H09247527A
Authority
JP
Japan
Prior art keywords
field
signal
subcarrier
picture
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8099596A
Other languages
English (en)
Other versions
JP3717589B2 (ja
Inventor
Kunio Tanida
邦男 谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujinon Corp
Original Assignee
Fuji Photo Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Optical Co Ltd filed Critical Fuji Photo Optical Co Ltd
Priority to JP08099596A priority Critical patent/JP3717589B2/ja
Priority to US08/811,014 priority patent/US6104440A/en
Publication of JPH09247527A publication Critical patent/JPH09247527A/ja
Application granted granted Critical
Publication of JP3717589B2 publication Critical patent/JP3717589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cameras Adapted For Combination With Other Photographic Or Optical Apparatuses (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】 【課題】 4フィールドシーケンスのサブキャリアに同
期させたクロック周波数を用いる場合の画像の見難さを
改善する。 【解決手段】 原稿画像データを記憶する画像メモリ1
2、副搬送波(サブキャリア)を分離する同期分離回路
17、タイミングジェネレータ18等が設けられ、この
タイミングジェネレータ18では、サブキャリアから同
一位相の奇数フィールド用クロック信号及び同一位相の
偶数フィールド用クロック信号を形成し、かつこれら両
クロック信号間では互いの位相を180度ずらすことに
より、斜め方向の画素が半分ずつずれながら斜めに整列
するようにする。これにより、4フィールドシーケンス
において画面がちかちかする状態を解消でき、特に斜め
線に効果を発揮することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプロンプターの映像
信号処理装置、特にテレビカメラ等の撮影中にニュース
キャスター等が読む原稿を表示器に表示するときの信号
処理に関する。
【0002】
【従来の技術】テレビカメラによる放送等では、テレビ
カメラの前側近傍に表示器を配置したプロンプター装置
が用いられており、このプロンプター装置は、ニュース
キャスター、司会者、出演者等に読ませる各種の原稿を
表示することができる。この種の装置では、画像メモリ
に原稿の画像データを取り込み、この画像データを表示
器に表示する処理が映像信号処理装置で行われる。
【0003】即ち、上記原稿は原稿用カメラで撮影され
ており、原稿用カメラから供給されたビデオ信号は画像
メモリに一旦記憶される。また、ビデオ信号と同時に送
信された副搬送波を分離し、この副搬送波に基づいて書
込み及び読出しクロック信号が形成されており、このク
ロック信号により上記の画像メモリへ画像データを書込
み、そして読み出すことにより、表示器に原稿画像が表
示される。そうして、この原稿は上下或いは左右にスク
ロールしたり、頁毎に送ったりすることができ、これに
よってニュースキャスター等は原稿を読むことが可能と
なる。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
プロンプターの映像信号処理装置においては、NTSC
方式が4フィールドシーケンスを採用する関係から、フ
ィールド毎に用いられる副搬送波(サブキャリア)に位
相ずれがあり、この位相ずれによって画面がちかちかし
て見難いという問題があった。
【0005】図8には、上記サブキャリア及びクロック
信号の波形が示されており、一般にクロック周波数とし
ては、サブキャリア(周波数fsc)に同期させた4fs
c、2fsc、fsc等の周波数を用いるが、ここでは周波
数fscの場合について上記の問題点を説明する。即ち、
4フィールドシーケンスでは、図8の(A)〜(D)に
示されるように、サブキャリアが1ODD と4EVENのフィ
ールドで同位相、2EVENと3ODD で同位相となるが、1
ODD と2EVEN或いは3ODD と4EVENの比較では、両者間
に180度の位相ずれがある。このような位相ずれは、
周波数インターリービングと呼ばれ、この周波数インタ
ーリービングは、カラー映像の色副搬送波が白黒映像の
画面に影響を及ぼさない(画面が縦縞にならず市松模様
となる)ようにするために行われる。
【0006】そして、上記のサブキャリアにより、図
(E)に示されるように、1ODD 及び4EVENのフィール
ドのクロック信号1、図(G)に示されるように、2EV
ENと3ODD のフィールドのクロック信号2が形成されて
おり、このクロック信号1,2も180度位相の異なる
矩形波となる。従って、図(F)の読出しフィールドデ
ータと図(H)の読出しフィールドデータは、1画素の
半分だけ表示位置がずれることになる。
【0007】図9には、画像メモリMでのデータの格納
状態が示されており、例えば原稿文字の斜め線の一部と
して図示のような白黒のデータが記憶されているとする
と、4フィールドシーケンスの画面表示では、図10
(I),(II)に示されるものとなる。即ち、上記画像
メモリMには、アドレス22、33、44、55に黒の
データが記憶されており、このデータは奇数と偶数の両
フィールドデータとして読み出される。
【0008】従って、図(I)の画面Sに示されるよう
に、例えば1ODD フィールドにおける22、23、24
のラインの黒(斜線部)の画素と、2EVENフィールドに
おける285、286、287のラインの黒の画素とが
半分の量だけずれて、不連続の状態で表示される。ま
た、図(II)の画面Sに示されるように、3ODD フィー
ルドにおける黒の画素と4EVENフィールドにおける黒の
画素は、半分の量だけずれながら斜めに表示される。
【0009】ここで、図10の画面S上の位置Pの画素
データに着目すると、4フィールドの内、4EVENフィー
ルドの画素のみが黒であり、図11に示されるように、
画面上では1/60秒毎に、無信号、白、無信号、黒の
色が繰り返し表示されることになる。従って、このよう
な部分が存在することにより、文字の線がちかちかとし
て見難く表示され、細字で特に顕著となる。
【0010】本発明は上記問題点に鑑みてなされたもの
であり、その目的は、4フィールドシーケンスのサブキ
ャリアに同期させたクロック周波数を用いる場合の画像
の見難さを改善することができるプロンプターの映像信
号処理装置を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、4フィールドシーケンスのための副搬送
波に同期させたクロック信号を形成し、このクロック信
号により原稿の表示処理をするプロンプターの映像信号
処理装置において、上記副搬送波から同一位相の奇数フ
ィールド用クロック信号及び同一位相の偶数フィールド
用クロック信号を形成し、これら両クロック信号間で
は、斜め方向の画素が半分ずつずれながら斜めに整列し
て表示されるように、互いの位相を180度ずらすタイ
ミング信号発生回路を設け、このタイミング信号発生回
路で得られた奇数フィールド用及び偶数フィールド用の
クロック信号により、画像データを処理し表示すること
を特徴とする。
【0012】作用 上記の構成によれば、タイミング信号発生回路で形成さ
れるクロック信号においては、副搬送波に存在する4フ
ィールドシーケンス特有の位相ずれが取り除かれ、奇数
フィールド用クロック信号同士、偶数フィールド用クロ
ック信号同士が同一位相となり、かつ奇数フィールド用
と偶数フィールド用との間には180度の位相ずれが存
在するものとなる。従って、表示画面では、従来のよう
に画素の半分がずれた状態で、無信号、白、無信号、黒
の順に繰り返し表示されることがなく、画面のちかちか
した状態が解消される。特に、斜め線がくっきりと表示
されるという利点がある。
【0013】
【発明の実施の形態】図1には、実施形態の一例である
プロンプターの映像信号処理装置の全体構成が示されて
いる。図において、ビデオ入力端子10は、原稿用カメ
ラのビデオ出力端子に接続され、この入力端子10から
原稿用カメラで撮影した原稿画像が供給される。このビ
デオ入力端子10には、A/D変換器11を介してSR
AM等からなる画像メモリ12が接続され、この画像メ
モリ12は、数十枚の原稿画像が記憶できるようになっ
ている。また、この画像メモリ12には、D/A変換器
13を介してビデオアンプ14が接続され、このビデオ
アンプ14にビデオ出力端子15が接続される。
【0014】一方、上記ビデオ入力端子10からビデオ
信号を入力して、副搬送波(サブキャリア)を分離する
同期分離回路17、この同期分離回路17で得られたサ
ブキャリアから各種のタイミング信号(クロック信号)
を形成するタイミングジェネレータ(タイミング信号発
生回路)18が設けられており、このクロック信号は上
記画像メモリ12やその他の回路へ供給される。また、
制御を統轄するCPU19、このCPU19で指定され
たアドレスを選択するアドレスデコーダ20等が設けら
れ、更には上下又は左右のスクロール操作、頁送り操作
等をする操作部21が上記CPU19に接続されて配置
される。
【0015】図2には、上記のタイミングジェネレータ
18内でのサブキャリアからクロック信号を形成するた
めの詳細な回路が示されている。この回路内には、イン
バータ24を含んで、正弦波のサブキャリア(SC)を
入力して矩形波に変換する波形変換回路25、この波形
変換回路25からの入力を反転出力するインバータ2
6、このインバータ26の出力を選択するためのスリー
ステートバッファ27、上記波形変換回路25の出力を
選択するためのスリーステートバッファ28が設けられ
る。そして、上記のスリーステートバッファ27,28
のいずれかをオン状態とするために、ディレー(遅延)
回路29、第1フリップフロップ回路30が設けられて
おり、このフリップフロップ回路30は、D端子に入力
されるディレー回路29の出力により動作することにな
る。
【0016】また、上記スリーステートバッファ27,
28の後段には、インバータ32が接続されており、こ
のインバータ32の出力を入力するスリーステートバッ
ファ34、上記スリーステートバッファ27の出力を入
力するスリーステートバッファ33が配置される。そし
て、上記のバッファ33,34のいずれかをオン状態と
するために、上記CCD19のI/O(入出力)ポート
をD端子に接続する第2フリップフロップ回路35が設
けられており、このフリップフロップ回路35は、上記
現在の処理が奇数フィールドか偶数フィールドかが判断
できるI/Oポートの出力により動作することになる。
【0017】実施形態例は以上の構成からなり、図3〜
図7を参照しながらその作用を説明する。まず、操作釦
等により書込みモードが選択されると、原稿用カメラで
撮影された、図3(A)で示されるビデオ信号(コンポ
ジット信号)が図1のビデオ入力端子10から入力さ
れ、原稿の画像信号データはA/D変換器11を介して
画像メモリ12へ送られる。同時に、図1の同期分離回
路17では、ビデオ信号からサブキャリア(SC)が分
離され、このサブキャリアはタイミングジェネレータ1
8へ供給されており、このタイミングジェネレータ18
では、上記図2の回路により、書込み及び読出しのため
のクロック信号が形成される。
【0018】図4及び図5には、図2の回路の各部で形
成される信号波形が示されており、図2の波形変換回路
25の入力には、図4(A)及び図5(A)で示される
正弦波のサブキャリア(SC)が供給される。即ち、こ
のサブキャリアは、図8でも説明したように、4フィー
ルドシーケンスにおいて、図4(A)が1ODD 及び4EV
ENフィールド用、図5(A)が2EVEN及び3ODD フィー
ルド用であり、これらは180度位相の異なる2種類の
信号となっている。なお、図の始点T1 は図3(B)の
同期信号(反転状態)の立上がり点T1 と一致するもの
とする。
【0019】まず、図4から説明すると、図(A)のサ
ブキャリアは、上記波形変換回路25で図(B)に示さ
れる矩形波信号(反転信号)に変換される。この図
(B)の矩形波信号は、Low のときだけHighをとるイン
バータ26で反転され、図(C)の矩形波信号が形成さ
れる。そして、この図(C)の矩形波信号は、ディレー
回路29で所定量だけ遅らされ、図(D)の信号となっ
て第1フリップフロップ回路30のD端子に供給され
る。
【0020】この第1フリップフロップ回路30では、
CK端子へ与えられる同期信号(反転状態)の立上がり
時(T1 )に、上記D端子入力が、図(D)のようにLo
w 状態となると、Q端子がLow 、Qバー端子がHighとな
り、スリーステートバッファ28がオン状態(スリース
テートバッファ27がオフ状態)となる。従って、スリ
ーステートバッファ28の出力、即ち図(B)の矩形波
信号は、図(E)のようにそのままの状態で、スリース
テートバッファ33側へ出力されると共に、インバータ
32を介して反転された、図(F)に示されるように半
サイクルずれた矩形波信号がスリーステートバッファ3
4側へ供給される。
【0021】また、第2フリップフロップ35では、D
端子にCPU19のI/Oポートの状態、即ち奇数フィ
ールド処理時にHigh信号、偶数フィールド処理時にLow
信号が供給されており、CK端子へ与えられる垂直同期
信号(VSYNC)のHigh時に、D端子がHighとなればスリ
ーステートバッファ33がオン状態、D端子がLow とな
ればスリーステートバッファ34がオン状態となる。従
って、この場合は、上記図(E)の矩形波信号が1ODD
フィールド用のクロック信号として、上記バッファ33
から出力され、上記図(F)の矩形波信号が4EVENフィ
ールド用のクロック信号として、上記バッファ34から
出力される。
【0022】一方、図5(A)のサブキャリア(2EVEN
及び3ODD )の場合は、波形変換回路25で図(B)に
示される矩形波信号に変換され、図4と比較すると、位
相が180度ずれた信号となる。この図(B)の矩形波
信号は、上記と同様に、インバータ26で反転されて図
(C)の矩形波信号とされ、この図(C)の矩形波信号
はディレー回路29で所定量だけ遅らされ。
【0023】そして、第1フリップフロップ回路30で
は、CK端子へ与えられる同期信号の立上がり時(T1
)に、上記D端子入力が、図(D)のようにHigh状態
となるので、Q端子がHigh、Qバー端子がLow となり、
スリーステートバッファ27がオン状態(スリーステー
トバッファ28がオフ状態)となる。従って、上記バッ
ファ27の出力、即ち図(C)の矩形波信号は、図
(E)のようにそのままの状態で、スリーステートバッ
ファ33側へ出力されると共に、インバータ32を介し
て反転された、図(F)に示される矩形波信号がスリー
ステートバッファ34側へ供給される。
【0024】また、第2フリップフロップ35では、上
記と同様に、CPU19のI/Oポートの状態により、
奇数フィールド処理時にスリーステートバッファ33が
オン状態、偶数フィールド処理時にスリーステートバッ
ファ34がオン状態となる。従って、この場合は、上記
図(E)の矩形波信号が3ODD フィールド用のクロック
信号として、上記バッファ33から出力され、上記図
(F)の矩形波信号が2EVENフィールド用のクロック信
号として、上記バッファ34から出力される。
【0025】このようにして、図6(A),(C)に示
されるように、1,3,…の奇数フィールドのクロック
信号と2,4,…の偶数フィールドのクロック信号は、
それぞれが同一位相で、互いに180度ずれた位相の信
号となる。そして、このクロック信号は、図3のビデオ
信号の実質的な画像信号の始点T2 から書込みのクロッ
ク信号として利用され、これにより図6(B),(D)
で示す画像データが画像メモリ12の所定のアドレスへ
格納される。
【0026】そして、画像読出し処理においても、上記
の図6(A),(C)の2種類クロック信号が用いら
れ、このクロック信号により画像メモリ12から画像デ
ータが順次読み出される。この画像データは、D/A変
換器13を介してビデオアンプ14へ供給され、ここで
所定の増幅が行われた後、ビデオ出力端子15からプロ
ンプター表示部へ供給されており、このようにして原稿
文字が画像表示される。
【0027】図7には、上記実施形態例のクロック信号
により処理された原稿画像の表示状態が示されており、
これは図9で示したメモリ状態に対応させたものであ
る。即ち、当該例では奇数フィールド及び偶数フィール
ドのそれぞれにおいて同一位相のクロック信号が用いら
れ、かつ奇数フィールドと偶数フィールドでは、クロッ
ク信号の位相が180度ずれるので、図7の画面Sのよ
うに、22、23,24,25のラインの黒画素(斜線
部)と285,286,287,288のラインの黒画
素の表示が半画素分ずつずれながら、斜めに整列する。
従って、ちかちかする画像の乱れもなく、文字の斜め線
をくっきりとした状態で表示させるが可能となる。
【0028】上記例では、斜め線の場合について説明し
たが、縦線の場合も半画素分ずれることにはなるが、図
11のような無信号、白、無信号、黒というような状態
は解消され、この場合も表示状態が改善される。
【0029】
【発明の効果】以上説明したように、本発明によれば、
4フィールドシーケンスのための副搬送波によりクロッ
ク信号を形成するプロンプターの映像信号処理装置で、
タイミング信号発生回路により、上記副搬送波から同一
位相の奇数フィールド用クロック信号及び同一位相の偶
数フィールド用クロック信号を形成し、かつこれら両ク
ロック信号間では互いの位相が180度ずれるようにし
たので、NTSC方式の4フィールドシーケンスにおい
て、斜め方向の画素が半分ずつずれながら斜めに整列し
て表示される。この結果、細字等で顕著となるちかちか
した状態を改善でき、特に斜め線について効果が大とな
り、見やすい原稿画像を表示することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態例に係るプロンプターの映像
信号処理装置の全体構成を示す回路ブロック図である。
【図2】図1のタイミングジェネレータの内部構成を示
す回路図である。
【図3】図1の回路で処理されるビデオ信号及び同期信
号を示す波形図である。
【図4】図2のタイミングジェネレータの各部で得られ
る信号(1ODD 、4EVENについての処理)を示す波形図
である。
【図5】図2のタイミングジェネレータの各部で得られ
る信号(3ODD 、2EVENについての処理)を示す波形図
である。
【図6】実施形態例のクロック信号と得られる画像デー
タを示す図である。
【図7】実施形態例におけるプロンプター装置の画面
(斜め線)の表示状態を示す説明図である。
【図8】従来のプロンプターの映像信号処理装置で用い
られる信号を示す波形図である。
【図9】画像メモリに記憶される文字(斜め線)の格納
状態の一例を示す説明図である。
【図10】従来におけるプロンプター装置の画面の表示
状態を示す説明図である。
【図11】図10の画面の1画素で表示される色の表示
時間を示す説明図である。
【符号の説明】
12 … 画像メモリ、 17 … 同期分離回路、 18 … タイミングジェネレータ、 19 … CPU、 25 … 波形変換回路、 27,28,33,34 … スリーステートバッフ
ァ、 29 … ディレー回路、 30,35 … フリップフロップ回路、 S … 画面。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 4フィールドシーケンスのための副搬送
    波に同期させたクロック信号を形成し、このクロック信
    号により原稿の表示処理をするプロンプターの映像信号
    処理装置において、 上記副搬送波から同一位相の奇数フィールド用クロック
    信号及び同一位相の偶数フィールド用クロック信号を形
    成し、これら両クロック信号間では、斜め方向の画素が
    半分ずつずれながら斜めに整列して表示されるように、
    互いの位相を180度ずらすタイミング信号発生回路を
    設け、 このタイミング信号発生回路で得られた奇数フィールド
    用及び偶数フィールド用のクロック信号により、画像デ
    ータを処理し表示することを特徴とするプロンプターの
    映像信号処理装置。
JP08099596A 1996-03-08 1996-03-08 プロンプターの映像信号処理装置 Expired - Fee Related JP3717589B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08099596A JP3717589B2 (ja) 1996-03-08 1996-03-08 プロンプターの映像信号処理装置
US08/811,014 US6104440A (en) 1996-03-08 1997-03-04 Prompter eliminating phase shift in sub-carriers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08099596A JP3717589B2 (ja) 1996-03-08 1996-03-08 プロンプターの映像信号処理装置

Publications (2)

Publication Number Publication Date
JPH09247527A true JPH09247527A (ja) 1997-09-19
JP3717589B2 JP3717589B2 (ja) 2005-11-16

Family

ID=13734083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08099596A Expired - Fee Related JP3717589B2 (ja) 1996-03-08 1996-03-08 プロンプターの映像信号処理装置

Country Status (1)

Country Link
JP (1) JP3717589B2 (ja)

Also Published As

Publication number Publication date
JP3717589B2 (ja) 2005-11-16

Similar Documents

Publication Publication Date Title
JPH0419749B2 (ja)
JP2607020B2 (ja) テレビモードの自動変換装置
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
JPS63207284A (ja) ピクチヤーインピクチヤーのビデオ信号発生回路
JP3717589B2 (ja) プロンプターの映像信号処理装置
JP3681465B2 (ja) プロンプターの映像信号処理装置
US6104440A (en) Prompter eliminating phase shift in sub-carriers
JP3717590B2 (ja) プロンプターの映像信号処理装置
JP3052682U (ja) 映像装置
KR100243364B1 (ko) 동기 발생 ic를 이용한 더블 스캔 컨버터 회로
JP3804893B2 (ja) 映像信号処理回路
JP4035222B2 (ja) 画像処理装置
KR100620931B1 (ko) 화상 신호 처리 회로
KR0164255B1 (ko) 비디오 촬영용 영상신호 변환장치
KR0138576B1 (ko) 화면 크기 변환장치
JP2850964B2 (ja) ピクチュア・イン・ピクチュア回路
JPH0775418B2 (ja) スーパーインポーズ装置
JPH06311426A (ja) 画像処理装置
JPH09233433A (ja) 走査変換装置
JPS59181789A (ja) テレビ信号処理方式
JPH07123289B2 (ja) ビデオ信号処理装置
JPS6057796A (ja) 走査変換装置
JPH05328245A (ja) 2画面表示テレビ受信機
JPH10271384A (ja) ビデオカメラのシェーディング補正用アドレス発生回路
JPH07298211A (ja) 走査方式切換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050408

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Effective date: 20050624

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050816

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20050831

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees