JPH09252524A - 保護継電装置と交流混触検出回路 - Google Patents
保護継電装置と交流混触検出回路Info
- Publication number
- JPH09252524A JPH09252524A JP8058769A JP5876996A JPH09252524A JP H09252524 A JPH09252524 A JP H09252524A JP 8058769 A JP8058769 A JP 8058769A JP 5876996 A JP5876996 A JP 5876996A JP H09252524 A JPH09252524 A JP H09252524A
- Authority
- JP
- Japan
- Prior art keywords
- photocoupler
- circuit
- trip
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】交流電源混触または直流電源の接地事故が発生
し、誤ったサイリスタ駆動信号が入力されても、確実に
ミストリップを防止できる保護継電装置を提供するこ
と。 【解決手段】外部からの遮断器引外し指令を第１フォト
カプラ回路にて受け、遮断器を引外すように構成した保
護継電装置において、外部引外し指令により付勢される
第１フォトカプラ回路と並列に、第１フォトカプラ回路
と導通方向を逆とした第２フォトカプラ回路を設け、第
２フォトカプラ回路出力で第１フォトカプラ回路出力を
ロックするようにした遮断器引外し回路を構成している
ので、交流電源混触または直流電源の接地事故が発生し
ても不用意に遮断器を引外すことはない。
し、誤ったサイリスタ駆動信号が入力されても、確実に
ミストリップを防止できる保護継電装置を提供するこ
と。 【解決手段】外部からの遮断器引外し指令を第１フォト
カプラ回路にて受け、遮断器を引外すように構成した保
護継電装置において、外部引外し指令により付勢される
第１フォトカプラ回路と並列に、第１フォトカプラ回路
と導通方向を逆とした第２フォトカプラ回路を設け、第
２フォトカプラ回路出力で第１フォトカプラ回路出力を
ロックするようにした遮断器引外し回路を構成している
ので、交流電源混触または直流電源の接地事故が発生し
ても不用意に遮断器を引外すことはない。
Description
【０００１】
【発明の属する技術分野】本発明は、直流制御電源の接
地や交流電源混触が生じても誤って遮断器を引外すこと
のない保護継電装置と交流電源混触を検出する交流混触
検出回路に関する。
地や交流電源混触が生じても誤って遮断器を引外すこと
のない保護継電装置と交流電源混触を検出する交流混触
検出回路に関する。
【０００２】
【従来の技術】近年、保護継電装置のディジタル化及び
保守の省力化に伴い、また、事故時の高速遮断を目的と
してサイリスタ回路を用いて遮断器を直接引外す、直接
トリップ方式を適用することが多い。これに伴い、外部
機器や他装置からの遮断器引外し指令を保護継電装置に
取り込み、サイリスタトリップ回路を経由して遮断器を
引外すことが行われていた。ところで、このようなトリ
ップ指令の装置への取り込みは、高感度なフォトカプラ
素子を用いているが、保護継電装置の直流制御電源の正
極または負極が誤って接地された場合、または交流混触
が生じた場合は、他装置につながる外部ケーブルの浮遊
容量の影響によってフォトカプラがＯＮとなり、誤って
遮断器を引外すことが考えられる。
保守の省力化に伴い、また、事故時の高速遮断を目的と
してサイリスタ回路を用いて遮断器を直接引外す、直接
トリップ方式を適用することが多い。これに伴い、外部
機器や他装置からの遮断器引外し指令を保護継電装置に
取り込み、サイリスタトリップ回路を経由して遮断器を
引外すことが行われていた。ところで、このようなトリ
ップ指令の装置への取り込みは、高感度なフォトカプラ
素子を用いているが、保護継電装置の直流制御電源の正
極または負極が誤って接地された場合、または交流混触
が生じた場合は、他装置につながる外部ケーブルの浮遊
容量の影響によってフォトカプラがＯＮとなり、誤って
遮断器を引外すことが考えられる。
【０００３】以下、従来のサイリスタトリップ回路の一
例を、他装置からのトリップ指令回路とサイリスタ引外
し回路を示す図５及びこの図５の直流制御電源の正極Ｐ
に交流電源が混触した場合の各部の応動を示すタイミン
グチャートを示す図６を用いて説明する。
例を、他装置からのトリップ指令回路とサイリスタ引外
し回路を示す図５及びこの図５の直流制御電源の正極Ｐ
に交流電源が混触した場合の各部の応動を示すタイミン
グチャートを示す図６を用いて説明する。
【０００４】図５において、１１は直流制御電源、Ｐと
Ｎは夫々直流制御電源の正極と負極、１２は他装置から
のトリップ接点、１３は直流電源の正極に混触した交流
電源、Ｃ１，Ｃ２は他装置のトリップ接点を取り込むた
めの外部ケーブルの浮遊容量、ＰＣ１，ＰＣ２はフォト
カプラ素子、Ｒ１，Ｒ２は制限抵抗器、Ｄ１，Ｄ２はフ
ォトカプラの保護ダイオード、Ｎ１，Ｎ２はＮＯＴ論
理、Ｔ１１，Ｔ１２は過度入力による誤動作防止用のオ
ンディレー・タイマ、Ｔ２１，Ｔ２２はオフディレー・
タイマ、ＴＨ１，ＴＨ２はサイリスタである。
Ｎは夫々直流制御電源の正極と負極、１２は他装置から
のトリップ接点、１３は直流電源の正極に混触した交流
電源、Ｃ１，Ｃ２は他装置のトリップ接点を取り込むた
めの外部ケーブルの浮遊容量、ＰＣ１，ＰＣ２はフォト
カプラ素子、Ｒ１，Ｒ２は制限抵抗器、Ｄ１，Ｄ２はフ
ォトカプラの保護ダイオード、Ｎ１，Ｎ２はＮＯＴ論
理、Ｔ１１，Ｔ１２は過度入力による誤動作防止用のオ
ンディレー・タイマ、Ｔ２１，Ｔ２２はオフディレー・
タイマ、ＴＨ１，ＴＨ２はサイリスタである。
【０００５】まず、直流制御電源のＰ極に混触している
交流電源１３の正の半波時に流れる電流のルートについ
て説明する。交流電源の正の半波時に流れる電流のルー
トは２つあり、第１ルートは交流電源１３−制限抵抗Ｒ
１−フォトカプラＰＣ１−外部ケーブルの浮遊容量Ｃ１
−アース−交流電源１３の順に流れるルート、第２ルー
トは交流電源１３−直流電源１１−保護ダイオードＤ２
−制限抵抗Ｒ２−外部ケーブルの浮遊容量Ｃ２−アース
−交流電源１３の順に流れるルートである。
交流電源１３の正の半波時に流れる電流のルートについ
て説明する。交流電源の正の半波時に流れる電流のルー
トは２つあり、第１ルートは交流電源１３−制限抵抗Ｒ
１−フォトカプラＰＣ１−外部ケーブルの浮遊容量Ｃ１
−アース−交流電源１３の順に流れるルート、第２ルー
トは交流電源１３−直流電源１１−保護ダイオードＤ２
−制限抵抗Ｒ２−外部ケーブルの浮遊容量Ｃ２−アース
−交流電源１３の順に流れるルートである。
【０００６】第１ルートに流れる電流によりフォトカプ
ラＰＣ１が交流電源の正の半波時ＯＮとなり、後段のＮ
ＯＴ論理Ｎ１の出力が“１”、更にオンディレー・タイ
マＴ１１の時限後オフディレー・タイマＴ２１が“１”
となり、サイリスタＴＨ１がＯＮとなる。次いで交流電
源が負の半波に変わると、ＰＣ１がＯＦＦとなり、ＮＯ
Ｔ論理Ｎ１出力が“０”、オンディレー・タイマＴ１１
瞬時ＯＦＦ、オフディレー・タイマＴ２１の時限後サイ
リスタＴＨ１がＯＦＦとなる。
ラＰＣ１が交流電源の正の半波時ＯＮとなり、後段のＮ
ＯＴ論理Ｎ１の出力が“１”、更にオンディレー・タイ
マＴ１１の時限後オフディレー・タイマＴ２１が“１”
となり、サイリスタＴＨ１がＯＮとなる。次いで交流電
源が負の半波に変わると、ＰＣ１がＯＦＦとなり、ＮＯ
Ｔ論理Ｎ１出力が“０”、オンディレー・タイマＴ１１
瞬時ＯＦＦ、オフディレー・タイマＴ２１の時限後サイ
リスタＴＨ１がＯＦＦとなる。
【０００７】第２ルートに流れる電流は、フォトカプラ
ＰＣ２に対し逆極性の向きに流れるので、ダイオードＤ
２により電流がバイパスされ、結局、フォトカプラＰＣ
２は交流電源の正の半波時はＯＦＦのままである。
ＰＣ２に対し逆極性の向きに流れるので、ダイオードＤ
２により電流がバイパスされ、結局、フォトカプラＰＣ
２は交流電源の正の半波時はＯＦＦのままである。
【０００８】次に、交流電源の負の半波時に流れる電流
のルートについて説明する。まず、第１ルートは、交流
電源１３−アース−浮遊容量Ｃ２−制限抵抗Ｒ２−フォ
トカプラＰＣ２−直流電源１１−交流電源１３の順に流
れるルート、第２ルートは、交流電源１３−アース−浮
遊容量Ｃ１−保護ダイオードＤ１−制限抵抗Ｒ１−交流
電源１３の順に流れるルートである。
のルートについて説明する。まず、第１ルートは、交流
電源１３−アース−浮遊容量Ｃ２−制限抵抗Ｒ２−フォ
トカプラＰＣ２−直流電源１１−交流電源１３の順に流
れるルート、第２ルートは、交流電源１３−アース−浮
遊容量Ｃ１−保護ダイオードＤ１−制限抵抗Ｒ１−交流
電源１３の順に流れるルートである。
【０００９】第１ルートに流れる電流によりフォトカプ
ラＰＣ２が交流電源の負の半波時ＯＮとなり、後段のＮ
ＯＴ論理Ｎ２の出力が“１”、更にオンディレー・タイ
マＴ１２の時限後オフディレー・タイマＴ２２が“１”
となり、サイリスタＴＨ２がＯＮとなる。次いで、交流
電源が正の半波に変わると、ＰＣ２がＯＦＦとなり、Ｎ
ＯＴ論理Ｎ２出力が“０”、オンディレー・タイマＴ１
２瞬時ＯＦＦ、オフディレー・タイマＴ２２の時限後サ
イリスタＴＨ２がＯＦＦとなる。
ラＰＣ２が交流電源の負の半波時ＯＮとなり、後段のＮ
ＯＴ論理Ｎ２の出力が“１”、更にオンディレー・タイ
マＴ１２の時限後オフディレー・タイマＴ２２が“１”
となり、サイリスタＴＨ２がＯＮとなる。次いで、交流
電源が正の半波に変わると、ＰＣ２がＯＦＦとなり、Ｎ
ＯＴ論理Ｎ２出力が“０”、オンディレー・タイマＴ１
２瞬時ＯＦＦ、オフディレー・タイマＴ２２の時限後サ
イリスタＴＨ２がＯＦＦとなる。
【００１０】第２ルートに流れる電流は、フォトカプラ
ＰＣ１に対し逆極性の向きに流れるので、ダイオードＤ
１により電流がバイパスされ、フォトカプラＰＣ１は交
流電源の負の半波時はＯＦＦのままである。
ＰＣ１に対し逆極性の向きに流れるので、ダイオードＤ
１により電流がバイパスされ、フォトカプラＰＣ１は交
流電源の負の半波時はＯＦＦのままである。
【００１１】
【発明が解決しようとする課題】以上の応動を図６のタ
イミングチャートに纏めているが、同図（イ）の交流電
圧のタイミングチャートに示すレベルＬ１，Ｌ２は、フ
ォトカプラＰＣ１，ＰＣ２の感度電圧であり、このレベ
ル以上の電圧入力にて同図（ロ）及び同図（ニ）に示す
ように、フォトカプラＰＣ１，ＰＣ２がＯＮするので、
フォトカプラＰＣ１，ＰＣ２が交流混触によって交流の
半波毎、交互にＯＮ，ＯＦＦを繰り返すことになる。更
に同図（ハ）及び同図（ホ）に示すように、サイリスタ
ＴＨ１，ＴＨ２は一旦オンディレー・タイマＴ１１，Ｔ
１２以上のフォトカプラ動作があると、後段のオフディ
レー・タイマＴ２１，Ｔ２２によって引き延ばしがかか
ることから、同図（ヘ）に示すように、サイリスタＴＨ
１，ＴＨ２が同時にＯＮする期間が生じ、誤ってトリッ
プ出力を出してしまう可能性がある。なお、以上の説明
では、直流電源負極への交流混触の説明は省略したが、
上記と同様に誤ってトリップ出力を出してしまう可能性
がある。
イミングチャートに纏めているが、同図（イ）の交流電
圧のタイミングチャートに示すレベルＬ１，Ｌ２は、フ
ォトカプラＰＣ１，ＰＣ２の感度電圧であり、このレベ
ル以上の電圧入力にて同図（ロ）及び同図（ニ）に示す
ように、フォトカプラＰＣ１，ＰＣ２がＯＮするので、
フォトカプラＰＣ１，ＰＣ２が交流混触によって交流の
半波毎、交互にＯＮ，ＯＦＦを繰り返すことになる。更
に同図（ハ）及び同図（ホ）に示すように、サイリスタ
ＴＨ１，ＴＨ２は一旦オンディレー・タイマＴ１１，Ｔ
１２以上のフォトカプラ動作があると、後段のオフディ
レー・タイマＴ２１，Ｔ２２によって引き延ばしがかか
ることから、同図（ヘ）に示すように、サイリスタＴＨ
１，ＴＨ２が同時にＯＮする期間が生じ、誤ってトリッ
プ出力を出してしまう可能性がある。なお、以上の説明
では、直流電源負極への交流混触の説明は省略したが、
上記と同様に誤ってトリップ出力を出してしまう可能性
がある。
【００１２】上記問題を解決するためになされたもので
あり、本発明の請求項１および請求項２の目的は、保護
継電装置の直流制御電源と交流電源の混触により他装置
からのトリップ指令受け回路への誤ったサイリスタ駆動
信号が入力されても、確実にミストリップを防止できる
保護継電装置を提供することにある。本発明の請求項３
の目的は、交流電源の混触を検出してミストリップを防
止する交流混触検出回路を提供することにある。
あり、本発明の請求項１および請求項２の目的は、保護
継電装置の直流制御電源と交流電源の混触により他装置
からのトリップ指令受け回路への誤ったサイリスタ駆動
信号が入力されても、確実にミストリップを防止できる
保護継電装置を提供することにある。本発明の請求項３
の目的は、交流電源の混触を検出してミストリップを防
止する交流混触検出回路を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項１は、外部からの遮断器引外し指令
を第１フォトカプラ回路にて受け、遮断器を引外すよう
に構成した保護継電装置において、前記外部引外し指令
により付勢される前記第１フォトカプラ回路と並列に、
前記第１フォトカプラ回路と導通方向を逆とした第２フ
ォトカプラ回路を設け、この第２フォトカプラ回路出力
で前記第１フォトカプラ回路出力をロックするようにし
た遮断器引外し回路を構成したことを特徴とする。
め、本発明の請求項１は、外部からの遮断器引外し指令
を第１フォトカプラ回路にて受け、遮断器を引外すよう
に構成した保護継電装置において、前記外部引外し指令
により付勢される前記第１フォトカプラ回路と並列に、
前記第１フォトカプラ回路と導通方向を逆とした第２フ
ォトカプラ回路を設け、この第２フォトカプラ回路出力
で前記第１フォトカプラ回路出力をロックするようにし
た遮断器引外し回路を構成したことを特徴とする。
【００１４】本発明の請求項２は、外部からの遮断器引
外し指令を第１フォトカプラ回路にて受け、遮断器を引
外すように構成した保護継電装置において、前記外部引
外し指令により付勢される前記第１フォトカプラ回路と
並列に、前記第１フォトカプラ回路と導通方向を逆とし
た第２フォトカプラ回路を設け、この第２フォトカプラ
回路出力による引外しロックは、並列になっていない側
の外部引外し指令により付勢される第３フォトカプラ回
路出力をロックするように構成したことを特徴とする。
外し指令を第１フォトカプラ回路にて受け、遮断器を引
外すように構成した保護継電装置において、前記外部引
外し指令により付勢される前記第１フォトカプラ回路と
並列に、前記第１フォトカプラ回路と導通方向を逆とし
た第２フォトカプラ回路を設け、この第２フォトカプラ
回路出力による引外しロックは、並列になっていない側
の外部引外し指令により付勢される第３フォトカプラ回
路出力をロックするように構成したことを特徴とする。
【００１５】本発明の請求項３の交流混触検出回路は、
正極と接地間に、第１抵抗と第１フォトカプラと第１コ
ンデンサを第１フォトカプラのカソード側を正極となる
ように直列に接続し、負極と接地間に、第２抵抗と第２
フォトカプラと第２コンデンサを第２フォトカプラのア
ソード側が負極側となるように直列に接続したことを特
徴とする。
正極と接地間に、第１抵抗と第１フォトカプラと第１コ
ンデンサを第１フォトカプラのカソード側を正極となる
ように直列に接続し、負極と接地間に、第２抵抗と第２
フォトカプラと第２コンデンサを第２フォトカプラのア
ソード側が負極側となるように直列に接続したことを特
徴とする。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図を
参照して説明する。図１は本発明の第１実施例（請求項
１対応）による保護継電装置の他装置からのトリップ指
令受け回路及びサイリスタトリップ回路図であり、既に
説明した図５の従来技術と異なる点は、引外し回路へＡ
ＮＤ論理Ａ１，Ａ２を設け、更にフォトカプラＰＣ１，
ＰＣ２と並列に接続しているフォトカプラ保護用ダイオ
ードの代わりにフォトカプラＰＣ３，ＰＣ４を取付け、
そのカソードＣａが正極側へ向くように取付け、その出
力を先のＡＮＤ論理Ａ１，Ａ２の条件とした点であり、
その他の点は同一であるので、同一部分は同一符号を付
して重複説明は省略する。
参照して説明する。図１は本発明の第１実施例（請求項
１対応）による保護継電装置の他装置からのトリップ指
令受け回路及びサイリスタトリップ回路図であり、既に
説明した図５の従来技術と異なる点は、引外し回路へＡ
ＮＤ論理Ａ１，Ａ２を設け、更にフォトカプラＰＣ１，
ＰＣ２と並列に接続しているフォトカプラ保護用ダイオ
ードの代わりにフォトカプラＰＣ３，ＰＣ４を取付け、
そのカソードＣａが正極側へ向くように取付け、その出
力を先のＡＮＤ論理Ａ１，Ａ２の条件とした点であり、
その他の点は同一であるので、同一部分は同一符号を付
して重複説明は省略する。
【００１７】同図において、直流制御電源のＰ極に混触
している交流電源の正の半波のタイミングについて検討
する。交流電源の正の半波時に流れる電流のルートは２
つあり、第１ルートは交流電源１３−制限抵抗Ｒ１−フ
ォトカプラＰＣ１−外部ケーブルの浮遊容量Ｃ１−アー
ス−交流電源１３の間に流れるルート、第２ルートは交
流電源１３−直流電源１１−フォトカプラＰＣ４−制限
抵抗Ｒ２−外部ケーブルの浮遊容量Ｃ２−アース−交流
電源１３の順に流れるルートである。
している交流電源の正の半波のタイミングについて検討
する。交流電源の正の半波時に流れる電流のルートは２
つあり、第１ルートは交流電源１３−制限抵抗Ｒ１−フ
ォトカプラＰＣ１−外部ケーブルの浮遊容量Ｃ１−アー
ス−交流電源１３の間に流れるルート、第２ルートは交
流電源１３−直流電源１１−フォトカプラＰＣ４−制限
抵抗Ｒ２−外部ケーブルの浮遊容量Ｃ２−アース−交流
電源１３の順に流れるルートである。
【００１８】第１ルートに流れる電流により、フォトカ
プラＰＣ１内のフォトダイオードに電流は流れるが、こ
の正の半波時は第２ルートに流れる電流によってフォト
カプラＰＣ４内のフォトダイオードに電流が流れ、フォ
トカプラＰＣ４出力はＯＮとなる。従って、フォトカプ
ラＰＣ４のコレクタ端子Ｃは“０”レベルとなり、ＡＮ
Ｄ論理Ａ１，Ａ２の出力をロックするので、後段のタイ
マＴ１１，Ｔ１２の出力は“０”であり、サイリスタＴ
Ｈ１がＯＮすることはない。サイリスタＴＨ２回路につ
いても同様に、フォトカプラＰＣ２の回路に流れる電流
は逆極性であることからフォトカプラＰＣ２出力はＯＦ
Ｆであり、サイリスタＴＨ２がＯＮとなることはない。
プラＰＣ１内のフォトダイオードに電流は流れるが、こ
の正の半波時は第２ルートに流れる電流によってフォト
カプラＰＣ４内のフォトダイオードに電流が流れ、フォ
トカプラＰＣ４出力はＯＮとなる。従って、フォトカプ
ラＰＣ４のコレクタ端子Ｃは“０”レベルとなり、ＡＮ
Ｄ論理Ａ１，Ａ２の出力をロックするので、後段のタイ
マＴ１１，Ｔ１２の出力は“０”であり、サイリスタＴ
Ｈ１がＯＮすることはない。サイリスタＴＨ２回路につ
いても同様に、フォトカプラＰＣ２の回路に流れる電流
は逆極性であることからフォトカプラＰＣ２出力はＯＦ
Ｆであり、サイリスタＴＨ２がＯＮとなることはない。
【００１９】次に、交流電源の負の半波時に流れる電流
の影響について検討する。交流電源の負の半波時に流れ
る電流のルートは２つあり、第１ルートは交流電源１３
−アース−浮遊容量Ｃ２−制限抵抗Ｒ２−フォトカプラ
ＰＣ２−直流電源１１の順に流れるルートであり、第２
ルートは交流電源１３−アース−浮遊容量Ｃ１−フォト
カプラＰＣ３−制限抵抗Ｒ１−交流電源１３の順に流れ
るルートである。
の影響について検討する。交流電源の負の半波時に流れ
る電流のルートは２つあり、第１ルートは交流電源１３
−アース−浮遊容量Ｃ２−制限抵抗Ｒ２−フォトカプラ
ＰＣ２−直流電源１１の順に流れるルートであり、第２
ルートは交流電源１３−アース−浮遊容量Ｃ１−フォト
カプラＰＣ３−制限抵抗Ｒ１−交流電源１３の順に流れ
るルートである。
【００２０】第１ルートに流れる電流によりフォトカプ
ラＰＣ２内のフォトダイオードに電流が流れフォトカプ
ラＰＣ２はＯＮとなるが、この時、第２ルートに流れる
電流によりフォトカプラＰＣ３内のフォトダイオードに
電流が流れ、フォトカプラＰＣ３出力はＯＮとなり、Ａ
ＮＤ論理Ａ１，Ａ２の出力をロックするので、サイリス
タＴＨ２がＯＮすることはない。また、この時フォトカ
プラＰＣ１の回路に流れる電流は逆極性となり、フォト
カプラＰＣ１出力はＯＦＦであり、サイリスタＴＨ１が
ＯＮとなることはない。
ラＰＣ２内のフォトダイオードに電流が流れフォトカプ
ラＰＣ２はＯＮとなるが、この時、第２ルートに流れる
電流によりフォトカプラＰＣ３内のフォトダイオードに
電流が流れ、フォトカプラＰＣ３出力はＯＮとなり、Ａ
ＮＤ論理Ａ１，Ａ２の出力をロックするので、サイリス
タＴＨ２がＯＮすることはない。また、この時フォトカ
プラＰＣ１の回路に流れる電流は逆極性となり、フォト
カプラＰＣ１出力はＯＦＦであり、サイリスタＴＨ１が
ＯＮとなることはない。
【００２１】なお、以上の説明は、直流制限電源の負極
への交流電源混触については説明は省略したが、上記と
同様にサイリスタＴＨ２がＯＮとなることはない。従っ
て、本実施例のようにフォトカプラ回路を他装置からの
トリップ接点を挟むように配置し、そのフォトカプラ回
路と並列に導通方向を逆方向とした他のフォトカプラ回
路を設け、その出力で引外し回路をロックすることによ
り、直流制御電源の正，負極への交流混触が生じても、
サイリスタＴＨ１，ＴＨ２がＯＮすることがなく確実に
ミストリップを防止することができる。
への交流電源混触については説明は省略したが、上記と
同様にサイリスタＴＨ２がＯＮとなることはない。従っ
て、本実施例のようにフォトカプラ回路を他装置からの
トリップ接点を挟むように配置し、そのフォトカプラ回
路と並列に導通方向を逆方向とした他のフォトカプラ回
路を設け、その出力で引外し回路をロックすることによ
り、直流制御電源の正，負極への交流混触が生じても、
サイリスタＴＨ１，ＴＨ２がＯＮすることがなく確実に
ミストリップを防止することができる。
【００２２】図２は本発明の第２実施例（請求項２対
応）による保護継電装置の他装置からのトリップ指令受
け回路及びサイリスタトリップ回路図であり、本実施例
が既に説明した第１実施例と異なる点は、第１実施例の
フォトカプラＰＣ４とＡＮＤ論理Ａ１を削除した点のみ
であり、その他の点は同一であるので、同一部分は同一
符号を付して重複説明は省略する。
応）による保護継電装置の他装置からのトリップ指令受
け回路及びサイリスタトリップ回路図であり、本実施例
が既に説明した第１実施例と異なる点は、第１実施例の
フォトカプラＰＣ４とＡＮＤ論理Ａ１を削除した点のみ
であり、その他の点は同一であるので、同一部分は同一
符号を付して重複説明は省略する。
【００２３】本実施例では、交流混触による正の半波時
に流れる電流によりフォトカプラＰＣ１内のフォトダイ
オードに電流が流れ、フォトカプラＰＣ１出力がＯＮと
なり、サイリスタＴＨ１がＯＮするが、フォトカプラＰ
Ｃ２に流れる電流は逆極性であることから、フォトカプ
ラＰＣ２出力はＯＦＦでサイリスタＴＨ２はＯＮとなら
ない。また、負の半波時は前述したようにフォトカプラ
ＰＣ３出力がＯＮとなり、ＡＮＤ論理Ａ２出力をロック
するので、サイリスタＴＨ２はＯＮとならず、交流混触
によるミストリップを防止することができる。
に流れる電流によりフォトカプラＰＣ１内のフォトダイ
オードに電流が流れ、フォトカプラＰＣ１出力がＯＮと
なり、サイリスタＴＨ１がＯＮするが、フォトカプラＰ
Ｃ２に流れる電流は逆極性であることから、フォトカプ
ラＰＣ２出力はＯＦＦでサイリスタＴＨ２はＯＮとなら
ない。また、負の半波時は前述したようにフォトカプラ
ＰＣ３出力がＯＮとなり、ＡＮＤ論理Ａ２出力をロック
するので、サイリスタＴＨ２はＯＮとならず、交流混触
によるミストリップを防止することができる。
【００２４】このように、本実施例では、第１実施例の
フォトカプラＰＣ４とＡＮＤ論理Ａ１を削除し、フォト
カプラＰＣ３とＡＮＤ論理Ａ２でも交流混触によるミス
トリップを防止することができる。
フォトカプラＰＣ４とＡＮＤ論理Ａ１を削除し、フォト
カプラＰＣ３とＡＮＤ論理Ａ２でも交流混触によるミス
トリップを防止することができる。
【００２５】なお、本実施例の変形例としてフォトカプ
ラＰＣ３とＡＮＤ論理Ａ２を削除し、フォトカプラＰＣ
４とＡＮＤ論理Ａ１だけとした場合も本実施例と同様に
交流混触によるミストリップを防止することができる。
ラＰＣ３とＡＮＤ論理Ａ２を削除し、フォトカプラＰＣ
４とＡＮＤ論理Ａ１だけとした場合も本実施例と同様に
交流混触によるミストリップを防止することができる。
【００２６】図３は本発明の第３実施例（請求項２対
応）による保護継電装置の他装置からのトリップ指令受
け回路及びサイリスタトリップ回路図であり、第２実施
例と異なる点は、フォトカプラＰＣ４とＡＮＤ論理Ａ１
を追加した点のみであり、その他の点は同一であるの
で、同一部分は同一符号を付して重複説明は省略する。
応）による保護継電装置の他装置からのトリップ指令受
け回路及びサイリスタトリップ回路図であり、第２実施
例と異なる点は、フォトカプラＰＣ４とＡＮＤ論理Ａ１
を追加した点のみであり、その他の点は同一であるの
で、同一部分は同一符号を付して重複説明は省略する。
【００２７】本実施例では、第２実施例に対してフォト
カプラＰＣ４とＡＮＤ論理Ａ１を追加したものであり、
図１の第１実施例と同様いかなる交流電源混触のタイミ
ングに対してもサイリスタＴＨ１，ＴＨ２は決してＯＮ
することがなく、高信頼度なトリップ回路とすることが
できる。
カプラＰＣ４とＡＮＤ論理Ａ１を追加したものであり、
図１の第１実施例と同様いかなる交流電源混触のタイミ
ングに対してもサイリスタＴＨ１，ＴＨ２は決してＯＮ
することがなく、高信頼度なトリップ回路とすることが
できる。
【００２８】図４は本発明の第４実施例（請求項３対
応）の交流混触検出回路図である。同図に示すように、
本実施例は直流制御電源の正極Ｐと接地間に抵抗Ｒ１，
フォトカプラＰＣ３，コンデンサＣ３を直列に接続し、
また負極Ｎと接地間に抵抗Ｒ２，フォトカプラＰＣ４，
コンデンサＣ４を直列に接続し、フォトカプラＰＣ３，
ＰＣ４の出力をコモンとし、オフディレー・タイマＴ２
３へ入力する。このオフディレー・タイマＴ２３の出力
で交流混触を検出する。
応）の交流混触検出回路図である。同図に示すように、
本実施例は直流制御電源の正極Ｐと接地間に抵抗Ｒ１，
フォトカプラＰＣ３，コンデンサＣ３を直列に接続し、
また負極Ｎと接地間に抵抗Ｒ２，フォトカプラＰＣ４，
コンデンサＣ４を直列に接続し、フォトカプラＰＣ３，
ＰＣ４の出力をコモンとし、オフディレー・タイマＴ２
３へ入力する。このオフディレー・タイマＴ２３の出力
で交流混触を検出する。
【００２９】本実施例では、前記各実施例におけるケー
ブルの浮遊容量の代わりにコンデンサＣ３，Ｃ４を設け
たもので、交流混触時は、前記各実施例におけるフォト
カプラＰＣ３，ＰＣ４と同じ動作を行うもので、オフデ
ィレー・タイマＴ２３はフォトカプラＰＣ３，ＰＣ４の
感動電圧により交流混触検出信号が断続となるのを連続
化するために設けたものである。したがって、本実施例
によると交流混触を検出することができる。
ブルの浮遊容量の代わりにコンデンサＣ３，Ｃ４を設け
たもので、交流混触時は、前記各実施例におけるフォト
カプラＰＣ３，ＰＣ４と同じ動作を行うもので、オフデ
ィレー・タイマＴ２３はフォトカプラＰＣ３，ＰＣ４の
感動電圧により交流混触検出信号が断続となるのを連続
化するために設けたものである。したがって、本実施例
によると交流混触を検出することができる。
【００３０】
【発明の効果】以上説明したように、本発明の請求項１
及び請求項２によれば、他の機器，装置から遮断器引外
し指令受け回路のフォトカプラ回路に導通方向を逆とし
た別のフォトカプラ回路を設け、このフォトカプラ回路
の出力で前記フォトカプラ回路出力をロックするように
したので、保護継電装置の直流制御電源に交流電源混
触、または直流電源の接地事故が発生しても不用意に遮
断器を引外すことのない高信頼度を有する保護継電装置
を提供することができる。
及び請求項２によれば、他の機器，装置から遮断器引外
し指令受け回路のフォトカプラ回路に導通方向を逆とし
た別のフォトカプラ回路を設け、このフォトカプラ回路
の出力で前記フォトカプラ回路出力をロックするように
したので、保護継電装置の直流制御電源に交流電源混
触、または直流電源の接地事故が発生しても不用意に遮
断器を引外すことのない高信頼度を有する保護継電装置
を提供することができる。
【００３１】本発明の請求項３よれば、ケーブルの浮遊
容量の代わりにコンデンサを設け、交流混触時は、前記
各請求項におけるフォトカプラと同じ動作を行うもの
で、オフディレー・タイマにより交流混触検出信号を連
続化するようにしているので、交流混触を検出すること
ができる。
容量の代わりにコンデンサを設け、交流混触時は、前記
各請求項におけるフォトカプラと同じ動作を行うもの
で、オフディレー・タイマにより交流混触検出信号を連
続化するようにしているので、交流混触を検出すること
ができる。
【図１】本発明の第１実施例による他装置からのトリッ
プ指令受け回路及びサイリスタ引外し回路図。
プ指令受け回路及びサイリスタ引外し回路図。
【図２】本発明の第２実施例による他装置からのトリッ
プ指令受け回路図。
プ指令受け回路図。
【図３】本発明の第３実施例による他装置からのトリッ
プ指令受け回路図。
プ指令受け回路図。
【図４】本発明の第４実施例の交流混触検出回路図。
【図５】従来のトリップ指令受け回路及びサイリスタ引
外し回路図。
外し回路図。
【図６】図５の応動を説明するためのタイミングチャー
ト図。
ト図。
ＰＣ１，ＰＣ２，ＰＣ３，ＰＣ４…フォトカプラ、Ｄ
１，Ｄ２，Ｄ３，Ｄ４…ダイオード、Ｃ１，Ｃ２…ケー
ブルの浮遊容量、Ｃ３，Ｃ４…直流カット用コンデン
サ、Ｒ１，Ｒ２…制限抵抗、Ｔ１１，Ｔ１２…オンディ
レー・タイマ、Ｔ２１，Ｔ２２，Ｔ２３…オフディレー
・タンマ、ＴＨ１，ＴＨ２…サイリスタ、１２…外部装
置からのトリップ指令、１３…交流電源。
１，Ｄ２，Ｄ３，Ｄ４…ダイオード、Ｃ１，Ｃ２…ケー
ブルの浮遊容量、Ｃ３，Ｃ４…直流カット用コンデン
サ、Ｒ１，Ｒ２…制限抵抗、Ｔ１１，Ｔ１２…オンディ
レー・タイマ、Ｔ２１，Ｔ２２，Ｔ２３…オフディレー
・タンマ、ＴＨ１，ＴＨ２…サイリスタ、１２…外部装
置からのトリップ指令、１３…交流電源。
Claims (3)
- 【請求項１】 外部からの遮断器引外し指令を第１フォ
トカプラ回路にて受け、遮断器を引外すように構成した
保護継電装置において、前記外部引外し指令により付勢
される前記第１フォトカプラ回路と並列に、前記第１フ
ォトカプラ回路と導通方向を逆とした第２フォトカプラ
回路を設け、この第２フォトカプラ回路出力で前記第１
フォトカプラ回路出力をロックするようにした遮断器引
外し回路を構成したことを特徴とする保護継電装置。 - 【請求項２】 外部からの遮断器引外し指令を第１フォ
トカプラ回路にて受け、遮断器を引外すように構成した
保護継電装置において、前記外部引外し指令により付勢
される前記第１フォトカプラ回路と並列に、前記第１フ
ォトカプラ回路と導通方向を逆とした第２フォトカプラ
回路を設け、この第２フォトカプラ回路出力による引外
しロックは、並列になっていない側の外部引外し指令に
より付勢される第３フォトカプラ回路出力をロックする
ように構成したことを特徴とする保護継電装置。 - 【請求項３】 正極と接地間に、第１抵抗と第１フォト
カプラと第１コンデンサを第１フォトカプラのカソード
側を正極となるように直列に接続し、負極と接地間に、
第２抵抗と第２フォトカプラと第２コンデンサを第２フ
ォトカプラのアソード側が負極側となるように直列に接
続したことを特徴とする交流混触検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8058769A JPH09252524A (ja) | 1996-03-15 | 1996-03-15 | 保護継電装置と交流混触検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8058769A JPH09252524A (ja) | 1996-03-15 | 1996-03-15 | 保護継電装置と交流混触検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252524A true JPH09252524A (ja) | 1997-09-22 |
Family
ID=13093765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8058769A Pending JPH09252524A (ja) | 1996-03-15 | 1996-03-15 | 保護継電装置と交流混触検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375066B1 (ko) * | 2001-04-19 | 2003-03-07 | 엘지산전 주식회사 | 계전기의 바이털 접점 감지 장치 |
| CN108983011A (zh) * | 2018-09-28 | 2018-12-11 | 上海基胜能源股份有限公司 | 一种智能断路器保护模块的检测系统 |
-
1996
- 1996-03-15 JP JP8058769A patent/JPH09252524A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375066B1 (ko) * | 2001-04-19 | 2003-03-07 | 엘지산전 주식회사 | 계전기의 바이털 접점 감지 장치 |
| CN108983011A (zh) * | 2018-09-28 | 2018-12-11 | 上海基胜能源股份有限公司 | 一种智能断路器保护模块的检测系统 |
| CN108983011B (zh) * | 2018-09-28 | 2024-03-26 | 上海基胜能源股份有限公司 | 一种智能断路器保护模块的检测系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636929A (en) | Abnormal state detecting circuit of inverter | |
| JPH09252524A (ja) | 保護継電装置と交流混触検出回路 | |
| JP2007017187A (ja) | 欠相検出回路 | |
| JPH11122819A (ja) | 直流地絡検出装置 | |
| US5115387A (en) | Circuitry and method of protecting thyristors | |
| JP2665567B2 (ja) | 断線検知回路 | |
| JP2000180491A (ja) | 欠相検出回路 | |
| US4068294A (en) | Circuit for detecting a missed commutation in an inverter | |
| JP3396792B2 (ja) | フェイルセーフ論理回路，フェイルセーフｎ入力アンドゲート回路およびフェイルセーフ自己保持回路 | |
| JPH0611489Y2 (ja) | 故障検出回路 | |
| JP2000023470A (ja) | トランスレスインバータの保護装置 | |
| JPH06208826A (ja) | 保護継電装置 | |
| US3805088A (en) | Power supply circuit | |
| JP2629984B2 (ja) | 漏電検出装置および漏電しゃ断装置 | |
| JPH1023740A (ja) | 電力変換装置 | |
| JP2546019B2 (ja) | 停電検出回路 | |
| KR850001547Y1 (ko) | 전원차단 감지회로 | |
| SU970538A1 (ru) | Устройство дл защиты трехфазного электроприемника от изменени чередовани и нарушени фаз питающей сети | |
| JP2504125B2 (ja) | 電源監視回路 | |
| RU2239929C2 (ru) | Устройство для управления трехфазным электродвигателем с защитой от обрыва фаз | |
| JPH0758298B2 (ja) | 電流検出装置 | |
| JP2003075498A (ja) | 電力系統の事故検出装置 | |
| JPS5815992B2 (ja) | 電子継電器 | |
| KR970031137A (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| SU1198500A1 (ru) | Устройство защиты источника питани переменного тока |