JPH09257841A - 二次電池の過電流検出回路 - Google Patents
二次電池の過電流検出回路Info
- Publication number
- JPH09257841A JPH09257841A JP8072521A JP7252196A JPH09257841A JP H09257841 A JPH09257841 A JP H09257841A JP 8072521 A JP8072521 A JP 8072521A JP 7252196 A JP7252196 A JP 7252196A JP H09257841 A JPH09257841 A JP H09257841A
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent detection
- control switch
- detection circuit
- secondary battery
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Abstract
(57)【要約】
【課題】 二次電池２０の保護動作の解除を、電池ユニ
ットの電子機器に対する抜き差しではなく、電子機器の
電源の再投入または電子機器のリセットによって再度使
用可能にする過電流検出回路を提供する。 【解決手段】 コンパレータ１１は、ツェナーダイオー
ドＺＤから発生された基準電圧ＶREF と入力抵抗ＲINを
介して入力した放電制御スイッチＦＥＴ１での低抵抗Ｒ
F1での電圧降下ＶF1とを比較して、比較結果信号を出力
する。出力段１２は、比較結果信号に応答して過電流検
出信号Ｄocを出力する。コンパレータ１１の入力端
（−）は、抵抗ＲS とバイポーラトランジスタＱ１を介
して接地されている。制御回路１３は、過電流検出信号
Ｄocに応答して、放電制御スイッチＦＥＴ１がオフした
後の所定のタイミングで制御信号Ｓc をバイポーラトラ
ンジスタＱ１のベースに供給してバイポーラトランジス
タＱ１をオンさせる。
ットの電子機器に対する抜き差しではなく、電子機器の
電源の再投入または電子機器のリセットによって再度使
用可能にする過電流検出回路を提供する。 【解決手段】 コンパレータ１１は、ツェナーダイオー
ドＺＤから発生された基準電圧ＶREF と入力抵抗ＲINを
介して入力した放電制御スイッチＦＥＴ１での低抵抗Ｒ
F1での電圧降下ＶF1とを比較して、比較結果信号を出力
する。出力段１２は、比較結果信号に応答して過電流検
出信号Ｄocを出力する。コンパレータ１１の入力端
（−）は、抵抗ＲS とバイポーラトランジスタＱ１を介
して接地されている。制御回路１３は、過電流検出信号
Ｄocに応答して、放電制御スイッチＦＥＴ１がオフした
後の所定のタイミングで制御信号Ｓc をバイポーラトラ
ンジスタＱ１のベースに供給してバイポーラトランジス
タＱ１をオンさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、リチウム
イオン電池のような、充電可能な電池（二次電池）を備
えた電池ユニットに用いられ、二次電池の過電流を検出
する過電流検出回路に関する。
イオン電池のような、充電可能な電池（二次電池）を備
えた電池ユニットに用いられ、二次電池の過電流を検出
する過電流検出回路に関する。
【０００２】
【従来の技術】充電可能な電池（二次電池）のうち、特
にリチウムイオン電池は、過放電、過充電に弱いため、
過放電状態、過充電状態を検出する検出装置が不可欠で
ある。また、この検出装置は、二次電池の放電中におけ
る過電流状態をも検出している。すなわち、検出装置
は、過放電検出回路と過充電検出回路と過電流検出回路
とを備えている。
にリチウムイオン電池は、過放電、過充電に弱いため、
過放電状態、過充電状態を検出する検出装置が不可欠で
ある。また、この検出装置は、二次電池の放電中におけ
る過電流状態をも検出している。すなわち、検出装置
は、過放電検出回路と過充電検出回路と過電流検出回路
とを備えている。
【０００３】図３を参照して、従来の検出装置を備えた
リチウムイオン電池による電池ユニットについて説明す
る。電池ユニットは電池パックとも呼ばれる。図示の電
池ユニットは、直列接続した２個のリチウムイオン電池
（単位電池）２１、２２からなる二次電池２０を含む。
単位電池の個数は１個あるいは３個以上でも良い。ここ
では、接地端子の側から順番に単位電池２１、２２をそ
れぞれ第１及び第２の単位電池と呼ぶことにする。この
二次電池２０に検出装置１０が並列に接続されている。
検出装置１００は、第１及び第２の過放電検出回路３
１、３２と、第１及び第２の過充電検出回路４１、４２
と、過電流検出回路１０´とを有する。第１及び第２の
過放電検出回路３１、３２と、第１及び第２の過充電検
出回路４１、４２とは、それぞれ、第１及び第２の単位
電池２１、２２に並列に接続されている。第１及び第２
の単位電池２１、２２は、その電池電圧として、それぞ
れ、第１及び第２のセル電圧ＶL 、ＶH を発生してい
る。二次電池２０はバッテリ電圧ＶBAT を発生してい
る。
リチウムイオン電池による電池ユニットについて説明す
る。電池ユニットは電池パックとも呼ばれる。図示の電
池ユニットは、直列接続した２個のリチウムイオン電池
（単位電池）２１、２２からなる二次電池２０を含む。
単位電池の個数は１個あるいは３個以上でも良い。ここ
では、接地端子の側から順番に単位電池２１、２２をそ
れぞれ第１及び第２の単位電池と呼ぶことにする。この
二次電池２０に検出装置１０が並列に接続されている。
検出装置１００は、第１及び第２の過放電検出回路３
１、３２と、第１及び第２の過充電検出回路４１、４２
と、過電流検出回路１０´とを有する。第１及び第２の
過放電検出回路３１、３２と、第１及び第２の過充電検
出回路４１、４２とは、それぞれ、第１及び第２の単位
電池２１、２２に並列に接続されている。第１及び第２
の単位電池２１、２２は、その電池電圧として、それぞ
れ、第１及び第２のセル電圧ＶL 、ＶH を発生してい
る。二次電池２０はバッテリ電圧ＶBAT を発生してい
る。
【０００４】第１及び第２の過放電検出回路３１、３２
の各々には、過放電検出用基準電圧が設定されている。
第１及び第２の過放電検出回路３１、３２は、それぞ
れ、第１及び第２のセル電圧ＶL 、ＶH と過放電検出用
基準電圧とを比較し、セル電圧が過放電検出用基準電圧
よりも低くなると過放電と判定して、論理ローレベルの
第１及び第２の過放電検出信号を出力する。これら第１
及び第２の過放電検出信号は、後述する過電流検出信号
と共に、第１の論理積ゲートＧ１で論理積をとられた
後、最終過放電／過電流検出信号として放電制御スイッ
チとして動作する第１の電界効果トランジスタＦＥＴ１
に供給される。最終過放電／過電流検出信号に応答し
て、第１の電界効果トランジスタＦＥＴ１がオフし、端
子Ｐ１，Ｐ２に接続された電子機器などの負荷５０との
接続を断として放電を禁止する。なお、過放電検出用基
準電圧は、例えば、満充電時におけるセル電圧の数十パ
ーセント程度に設定される。過放電検出回路３１、３２
と第１の電界効果トランジスタＦＥＴ１と第１の論理積
ゲートＧ１との組み合わせは過放電防止装置として働
く。
の各々には、過放電検出用基準電圧が設定されている。
第１及び第２の過放電検出回路３１、３２は、それぞ
れ、第１及び第２のセル電圧ＶL 、ＶH と過放電検出用
基準電圧とを比較し、セル電圧が過放電検出用基準電圧
よりも低くなると過放電と判定して、論理ローレベルの
第１及び第２の過放電検出信号を出力する。これら第１
及び第２の過放電検出信号は、後述する過電流検出信号
と共に、第１の論理積ゲートＧ１で論理積をとられた
後、最終過放電／過電流検出信号として放電制御スイッ
チとして動作する第１の電界効果トランジスタＦＥＴ１
に供給される。最終過放電／過電流検出信号に応答し
て、第１の電界効果トランジスタＦＥＴ１がオフし、端
子Ｐ１，Ｐ２に接続された電子機器などの負荷５０との
接続を断として放電を禁止する。なお、過放電検出用基
準電圧は、例えば、満充電時におけるセル電圧の数十パ
ーセント程度に設定される。過放電検出回路３１、３２
と第１の電界効果トランジスタＦＥＴ１と第１の論理積
ゲートＧ１との組み合わせは過放電防止装置として働
く。
【０００５】第１及び第２の過充電検出回路４１、４２
の各々には、過充電検出用基準電圧が設定されている。
第１及び第２の過充電検出回路４１、３２は、それぞ
れ、第１及び第２のセル電圧ＶL 、ＶH と過充電検出用
基準電圧とを比較し、セル電圧が過充電検出用基準電圧
よりも高くなると過充電と判定して、論理ローレベルの
第１及び第２の過充電検出信号を出力する。これら第１
及び第２の過充電検出信号は第２の論理積ゲートＧ２で
論理積がとられた後、最終過充電検出信号として充電制
御スイッチとして動作する第２の電界効果トランジスタ
ＦＥＴ２に供給される。最終過充電検出信号に応答し
て、第２の電界効果トランジスタＦＥＴ２がオフし、端
子Ｐ１、Ｐ２に接続された充電装置（図示せず）との接
続を断として充電を禁止する。過充電検出回路４１、４
２と第２の電界効果トランジスタＦＥＴ２と第２の論理
積ゲートＧ２との組み合わせは過充電検出防止装置とし
て働く。
の各々には、過充電検出用基準電圧が設定されている。
第１及び第２の過充電検出回路４１、３２は、それぞ
れ、第１及び第２のセル電圧ＶL 、ＶH と過充電検出用
基準電圧とを比較し、セル電圧が過充電検出用基準電圧
よりも高くなると過充電と判定して、論理ローレベルの
第１及び第２の過充電検出信号を出力する。これら第１
及び第２の過充電検出信号は第２の論理積ゲートＧ２で
論理積がとられた後、最終過充電検出信号として充電制
御スイッチとして動作する第２の電界効果トランジスタ
ＦＥＴ２に供給される。最終過充電検出信号に応答し
て、第２の電界効果トランジスタＦＥＴ２がオフし、端
子Ｐ１、Ｐ２に接続された充電装置（図示せず）との接
続を断として充電を禁止する。過充電検出回路４１、４
２と第２の電界効果トランジスタＦＥＴ２と第２の論理
積ゲートＧ２との組み合わせは過充電検出防止装置とし
て働く。
【０００６】図４（Ａ）に、図２に示した装置の放電時
における等価回路を示す。すなわち、半導体スイッチで
ある放電制御スイッチＦＥＴ１および充電制御スイッチ
ＦＥＴ２は、それらがオン状態の時に、等価的にそれぞ
れ第１及び第２の低抵抗ＲF1およびＲF2として表すこと
ができる。これら第１及び第２の低抵抗ＲF1およびＲF2
の各々の抵抗値は、負荷５０の抵抗値ＲL より非常に低
く、５０ｍΩ〜２００ｍΩの範囲である。
における等価回路を示す。すなわち、半導体スイッチで
ある放電制御スイッチＦＥＴ１および充電制御スイッチ
ＦＥＴ２は、それらがオン状態の時に、等価的にそれぞ
れ第１及び第２の低抵抗ＲF1およびＲF2として表すこと
ができる。これら第１及び第２の低抵抗ＲF1およびＲF2
の各々の抵抗値は、負荷５０の抵抗値ＲL より非常に低
く、５０ｍΩ〜２００ｍΩの範囲である。
【０００７】図３に戻って、過電流検出回路１０´は放
電制御スイッチ（第１の電界効果トランジスタ）ＦＥＴ
１の電圧降下ＶF1に基づいて等価的に負荷電流（放電電
流）ＩL を検出している。この第１の低抵抗ＲF1の電圧
降下ＶF1を利用して、過電流検出回路１０´は負荷５０
を流れる負荷電流ＩL を監視している（ＩL ＝ＶF1／Ｒ
F1）。
電制御スイッチ（第１の電界効果トランジスタ）ＦＥＴ
１の電圧降下ＶF1に基づいて等価的に負荷電流（放電電
流）ＩL を検出している。この第１の低抵抗ＲF1の電圧
降下ＶF1を利用して、過電流検出回路１０´は負荷５０
を流れる負荷電流ＩL を監視している（ＩL ＝ＶF1／Ｒ
F1）。
【０００８】図５に従来の過電流検出回路１０´の構成
を示す。過電流検出回路１０´は入力抵抗ＲINを介して
電圧降下ＶF1を入力電圧として入力している。従来の過
電流検出回路１０´は、過電流検出用基準電圧ＶREF を
発生するためのツェナーダイオードＺＤと、入力電圧Ｖ
INと過電流検出用基準電圧ＶREF とを比較するコンパレ
ータ１１と、出力段１２と、抵抗ＲS ，Ｒ１，Ｒ２と、
バイポーラトランジスタＱ１，Ｑ２とから構成されてい
る。入力抵抗ＲINの一端は放電制御スイッチＦＥＴ１と
充電制御スイッチＦＥＴ２との接続点に接続され、他端
はコンパレータ１１の反転入力端（−）に接続されると
共に、抵抗ＲS およびバイポーラトランジスタＱ１を介
して接地されている。コンパレータ１１の反転入力端
（−）に供給される入力電圧をＶINで示してある。一
方、コンパレータ１１の非反転入力端（＋）には、抵抗
Ｒ１を介してツェナーダイオードＺＤから過電流検出用
基準電圧ＶREF が供給される。コンパレータ１１の非反
転入力端（＋）に供給される入力基準電圧をＶINR で示
してある。コンパレータ１１の非反転入力端（＋）は、
さらに、抵抗Ｒ２およびバイポーラトランジスタＱ２を
介して接地されている。コンパレータ１１の出力端は出
力段１２に接続されている。出力段１２はバイポーラト
ランジスタＱ１およびＱ２のベースに接続されている。
を示す。過電流検出回路１０´は入力抵抗ＲINを介して
電圧降下ＶF1を入力電圧として入力している。従来の過
電流検出回路１０´は、過電流検出用基準電圧ＶREF を
発生するためのツェナーダイオードＺＤと、入力電圧Ｖ
INと過電流検出用基準電圧ＶREF とを比較するコンパレ
ータ１１と、出力段１２と、抵抗ＲS ，Ｒ１，Ｒ２と、
バイポーラトランジスタＱ１，Ｑ２とから構成されてい
る。入力抵抗ＲINの一端は放電制御スイッチＦＥＴ１と
充電制御スイッチＦＥＴ２との接続点に接続され、他端
はコンパレータ１１の反転入力端（−）に接続されると
共に、抵抗ＲS およびバイポーラトランジスタＱ１を介
して接地されている。コンパレータ１１の反転入力端
（−）に供給される入力電圧をＶINで示してある。一
方、コンパレータ１１の非反転入力端（＋）には、抵抗
Ｒ１を介してツェナーダイオードＺＤから過電流検出用
基準電圧ＶREF が供給される。コンパレータ１１の非反
転入力端（＋）に供給される入力基準電圧をＶINR で示
してある。コンパレータ１１の非反転入力端（＋）は、
さらに、抵抗Ｒ２およびバイポーラトランジスタＱ２を
介して接地されている。コンパレータ１１の出力端は出
力段１２に接続されている。出力段１２はバイポーラト
ランジスタＱ１およびＱ２のベースに接続されている。
【０００９】このような構成において、負荷電流ＩL に
よる放電制御スイッチＦＥＴ１の電圧降下ＶF1（＝ＲF1
×ＩL ）が過電流検出用基準電圧ＶREF より高くなる
（ＶF1＞ＶREF ）と、過電流検出回路１０´は過電流と
判断して、コンパレータ１１の出力が反転（すなわち、
論理ハイレベルから論理ローレベルへ遷移）し、出力段
１２を介して放電を停止するための上記過電流検出信号
Ｄocを出力する。この過電流検出信号Ｄocは、第１の論
理積ゲートＧ１へ送出される。これにより、放電制御ス
イッチＦＥＴ１（図２）がオフし、端子Ｐ１，Ｐ２に接
続された負荷５０との接続を断として放電を禁止し、二
次電池２０を保護している。
よる放電制御スイッチＦＥＴ１の電圧降下ＶF1（＝ＲF1
×ＩL ）が過電流検出用基準電圧ＶREF より高くなる
（ＶF1＞ＶREF ）と、過電流検出回路１０´は過電流と
判断して、コンパレータ１１の出力が反転（すなわち、
論理ハイレベルから論理ローレベルへ遷移）し、出力段
１２を介して放電を停止するための上記過電流検出信号
Ｄocを出力する。この過電流検出信号Ｄocは、第１の論
理積ゲートＧ１へ送出される。これにより、放電制御ス
イッチＦＥＴ１（図２）がオフし、端子Ｐ１，Ｐ２に接
続された負荷５０との接続を断として放電を禁止し、二
次電池２０を保護している。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
過電流検出回路１０´では、上述した保護動作を解除す
るには、端子Ｐ１，Ｐ２（電池パックの両端）間のイン
ピーダンスを、一旦、高く（数ＭΩ〜数十ＭΩ）する必
要がある。換言すれば、電池パックを、一度、電子機器
から取り外して、再度、電池パックを電子機器にセット
し直さなければならない。
過電流検出回路１０´では、上述した保護動作を解除す
るには、端子Ｐ１，Ｐ２（電池パックの両端）間のイン
ピーダンスを、一旦、高く（数ＭΩ〜数十ＭΩ）する必
要がある。換言すれば、電池パックを、一度、電子機器
から取り外して、再度、電池パックを電子機器にセット
し直さなければならない。
【００１１】このことについて、図４（Ｂ）および図５
を参照して詳細に説明する。放電制御スイッチＦＥＴ１
をオフして二次電池５０の放電を停止させた場合、放電
制御スイッチＦＥＴ１は、図４（Ｂ）に示すように、等
価的に接地端子ＧＮＤから負荷５０へ順方向に接続され
たダイオードＤとみなすことができる。したがって、前
述したように、二次電池２０の放電時の放電制御スイッ
チＦＥＴ１は、低抵抗ＲF1（ＲF1＜＜ＲL ）であるが、
二次電池２０の放電停止時は、放電制御スイッチＦＥＴ
１はハイインピーダンスとなる。すなわち、ダイオード
Ｄの逆方向抵抗Ｒoff は負荷抵抗ＲL に比較して非常に
高くなる（Ｒoff ＞＞ＲL ）。
を参照して詳細に説明する。放電制御スイッチＦＥＴ１
をオフして二次電池５０の放電を停止させた場合、放電
制御スイッチＦＥＴ１は、図４（Ｂ）に示すように、等
価的に接地端子ＧＮＤから負荷５０へ順方向に接続され
たダイオードＤとみなすことができる。したがって、前
述したように、二次電池２０の放電時の放電制御スイッ
チＦＥＴ１は、低抵抗ＲF1（ＲF1＜＜ＲL ）であるが、
二次電池２０の放電停止時は、放電制御スイッチＦＥＴ
１はハイインピーダンスとなる。すなわち、ダイオード
Ｄの逆方向抵抗Ｒoff は負荷抵抗ＲL に比較して非常に
高くなる（Ｒoff ＞＞ＲL ）。
【００１２】一方、従来の過電流検出回路１０´では、
ＶF1＞ＶREF となった時点で放電制御スイッチＦＥＴ１
をオフすると共に、出力段１２から論理ハイレベルの第
１の制御信号Ｓc1をバイポーラトランジスタＱ１のベー
スへ供給してバイポーラトランジスタＱ１をオンとして
いる。これは、負荷５０が端子Ｐ１，Ｐ２から外された
か否かを検出するためである。すなわち、バイポーラト
ランジスタＱ１をオンとすることにより、端子Ｐ２か
ら、入力抵抗ＲINおよび抵抗ＲS を介して接地端子ＧＮ
Ｄに至る電流パスを形成している。
ＶF1＞ＶREF となった時点で放電制御スイッチＦＥＴ１
をオフすると共に、出力段１２から論理ハイレベルの第
１の制御信号Ｓc1をバイポーラトランジスタＱ１のベー
スへ供給してバイポーラトランジスタＱ１をオンとして
いる。これは、負荷５０が端子Ｐ１，Ｐ２から外された
か否かを検出するためである。すなわち、バイポーラト
ランジスタＱ１をオンとすることにより、端子Ｐ２か
ら、入力抵抗ＲINおよび抵抗ＲS を介して接地端子ＧＮ
Ｄに至る電流パスを形成している。
【００１３】さて、負荷抵抗ＲL をもつ負荷５０が端子
Ｐ１，Ｐ２間に接続されている場合、放電制御スイッチ
ＦＥＴ１のソース−ドレイン間電圧ＶF1は下記の数式１
で表される。
Ｐ１，Ｐ２間に接続されている場合、放電制御スイッチ
ＦＥＴ１のソース−ドレイン間電圧ＶF1は下記の数式１
で表される。
【００１４】
【数１】 負荷抵抗ＲL および充電制御スイッチＦＥＴ２の低抵抗
ＲF2が、入力抵抗ＲINおよび抵抗ＲS より非常に低いと
き、すなわち、ＲL ＜＜ＲIN，ＲL ＜＜ＲS でかつＲF2
＜＜ＲIN，ＲF2＜＜ＲS のとき、上記数式１は下記の数
式２のように近似できる。
ＲF2が、入力抵抗ＲINおよび抵抗ＲS より非常に低いと
き、すなわち、ＲL ＜＜ＲIN，ＲL ＜＜ＲS でかつＲF2
＜＜ＲIN，ＲF2＜＜ＲS のとき、上記数式１は下記の数
式２のように近似できる。
【００１５】
【数２】 この状態において、電池パックを負荷５０から取り外す
と、換言すれば、負荷５０を端子Ｐ１，Ｐ２から外す
と、上記放電制御スイッチＦＥＴ１のソース−ドレイン
間電圧ＶF1は、下記の数式３で示すようにほぼ零にな
る。
と、換言すれば、負荷５０を端子Ｐ１，Ｐ２から外す
と、上記放電制御スイッチＦＥＴ１のソース−ドレイン
間電圧ＶF1は、下記の数式３で示すようにほぼ零にな
る。
【００１６】
【数３】 したがって、過電流検出回路１０´の出力は再び反転
（すなわち、論理ローレベルから論理ハイレベルへ遷
移）し、出力段１２からは過電流検出信号Ｄocが出力さ
れない（過電流検出信号Ｄocが論理ハイレベルとなる）
ので、放電制御スイッチＦＥＴ１がオンとなる。と同時
に、出力段１２から論理ローレベルの第１の制御信号Ｓ
c1が出力されて、バイポーラトランジスタＱ１はオフと
される。この後、本電池パックを電子機器（負荷５０）
にセット、換言すれば、負荷５０を端子Ｐ１，Ｐ２に接
続すれば良い。このように、過電流検出回路１０´の保
護動作を解除するためには、電池ユニット（電池パッ
ク）を電子機器（負荷５０）に対して抜き差しする必要
がある。
（すなわち、論理ローレベルから論理ハイレベルへ遷
移）し、出力段１２からは過電流検出信号Ｄocが出力さ
れない（過電流検出信号Ｄocが論理ハイレベルとなる）
ので、放電制御スイッチＦＥＴ１がオンとなる。と同時
に、出力段１２から論理ローレベルの第１の制御信号Ｓ
c1が出力されて、バイポーラトランジスタＱ１はオフと
される。この後、本電池パックを電子機器（負荷５０）
にセット、換言すれば、負荷５０を端子Ｐ１，Ｐ２に接
続すれば良い。このように、過電流検出回路１０´の保
護動作を解除するためには、電池ユニット（電池パッ
ク）を電子機器（負荷５０）に対して抜き差しする必要
がある。
【００１７】また、第１及び第２の低抵抗ＲF1およびＲ
F2による電圧降下は、電子機器側から見ると電圧損失と
して働くので、第１及び第２の低抵抗ＲF1およびＲF2と
してはできるだけ低抵抗のものが要求される。従って、
通常の使用条件下では、第１の低抵抗ＲF1での電圧降下
は低い為、過電流検出用基準電圧ＶREF は１００ｍＶ〜
２００ｍＶ程度に設定されている。
F2による電圧降下は、電子機器側から見ると電圧損失と
して働くので、第１及び第２の低抵抗ＲF1およびＲF2と
してはできるだけ低抵抗のものが要求される。従って、
通常の使用条件下では、第１の低抵抗ＲF1での電圧降下
は低い為、過電流検出用基準電圧ＶREF は１００ｍＶ〜
２００ｍＶ程度に設定されている。
【００１８】過電流検出回路１０´の動作として、放電
制御スイッチＦＥＴ１がオフになる前にバイポーラトラ
ンジスタＱ１をオンとしている。従って、過電流検出前
では、入力電圧ＶINは放電制御スイッチＦＥＴ１での電
圧降下ＶF1に等しい。すなわち、下記の数式４が成り立
つ。
制御スイッチＦＥＴ１がオフになる前にバイポーラトラ
ンジスタＱ１をオンとしている。従って、過電流検出前
では、入力電圧ＶINは放電制御スイッチＦＥＴ１での電
圧降下ＶF1に等しい。すなわち、下記の数式４が成り立
つ。
【００１９】
【数４】 これに対して、バイポーラトランジスタＱ１がオン後で
は、入力電圧ＶINは、下記の数式５で表される。
は、入力電圧ＶINは、下記の数式５で表される。
【００２０】
【数５】 過電流検出回路１０´の動作を安定化させるために、過
電流検出回路１０´では、バイポーラトランジスタＱ１
をオンとすると同時にバイポーラトランジスタＱ２もオ
ンとしている。これにより、入力基準電圧ＶINR のレベ
ルも下記の数式６
電流検出回路１０´では、バイポーラトランジスタＱ１
をオンとすると同時にバイポーラトランジスタＱ２もオ
ンとしている。これにより、入力基準電圧ＶINR のレベ
ルも下記の数式６
【数６】 で表されるようにして、常に、下記の数式７
【数７】 の関係が維持できるようにしている。従って、従来の過
電流検出回路１０´では、入力抵抗ＲINの抵抗値は、抵
抗ＲS の抵抗値に依存することになる。
電流検出回路１０´では、入力抵抗ＲINの抵抗値は、抵
抗ＲS の抵抗値に依存することになる。
【００２１】さらに、過電流検出用基準電圧ＶREF を低
く設定した場合（例えば、５０ｍＶ）には、バイポーラ
トランジスタＱ２の飽和電圧が問題となる。すなわち、
バイポーラトランジスタＱ２の飽和電圧（コレクタ−エ
ミッタ間電圧）をＶCEQ2とすると、上記数式６は実際に
は下記の数式８で表される。
く設定した場合（例えば、５０ｍＶ）には、バイポーラ
トランジスタＱ２の飽和電圧が問題となる。すなわち、
バイポーラトランジスタＱ２の飽和電圧（コレクタ−エ
ミッタ間電圧）をＶCEQ2とすると、上記数式６は実際に
は下記の数式８で表される。
【００２２】
【数８】 換言すれば、過電流検出用基準電圧ＶREF がバイポーラ
トランジスタＱ２のコレクタ−エミッタ間電圧ＶCEQ2よ
り非常に高い場合（ＶREF ＞＞ＶCEQ2）に限り、上記数
式６が成立する。
トランジスタＱ２のコレクタ−エミッタ間電圧ＶCEQ2よ
り非常に高い場合（ＶREF ＞＞ＶCEQ2）に限り、上記数
式６が成立する。
【００２３】本発明の課題は、二次電池の保護動作の解
除を、電池ユニット（電池パック）の電子機器に対する
抜き差しではなく、電子機器の電源の再投入または電子
機器のリセットによって再度使用可能にした、二次電池
の過電流検出回路を提供することにある。
除を、電池ユニット（電池パック）の電子機器に対する
抜き差しではなく、電子機器の電源の再投入または電子
機器のリセットによって再度使用可能にした、二次電池
の過電流検出回路を提供することにある。
【００２４】本発明の他の課題は、入力抵抗の抵抗値に
制約がない、二次電池の過電流検出回路を提供すること
にある。
制約がない、二次電池の過電流検出回路を提供すること
にある。
【００２５】本発明のさらに他の課題は、動作が安定
な、二次電池の過電流検出回路を提供することにある。
な、二次電池の過電流検出回路を提供することにある。
【００２６】本発明のもっと他の課題は、過電流検出用
基準電圧を低く設定しても動作可能な、二次電池の過電
流検出回路を提供することにある。
基準電圧を低く設定しても動作可能な、二次電池の過電
流検出回路を提供することにある。
【００２７】
【課題を解決するための手段】本発明によれば、二次電
池から負荷に流れる放電電流を、半導体スイッチである
放電制御スイッチでの電圧降下によって監視して、電圧
降下が所定の基準電圧より高くなったときに、過電流状
態であると判断して放電制御スイッチの制御端子へ過電
流検出信号を送出することにより放電制御スイッチをオ
フさせる二次電池の過電流検出回路において、所定の基
準電圧を発生する基準電圧発生手段と；電圧降下を入力
抵抗を介して入力電圧として入力する第１の入力端と、
所定の基準電圧を入力する第２の入力端とを持ち、入力
電圧と所定の基準電圧とを比較して、比較結果信号を出
力するコンパレータと；比較結果信号に応答して過電流
検出信号を出力する出力段と；コンパレータの第１の入
力端に一端が接続された抵抗と；この抵抗の他端と接地
端子との間に一対の主端子が接続されたスイッチング手
段）と；過電流検出信号に応答して、放電制御スイッチ
がオフした後の所定のタイミングで制御信号をスイッチ
ング手段の制御端子に供給してスイッチング手段をオン
させる制御回路とを有することを特徴とする二次電池の
過電流検出回路が得られる。
池から負荷に流れる放電電流を、半導体スイッチである
放電制御スイッチでの電圧降下によって監視して、電圧
降下が所定の基準電圧より高くなったときに、過電流状
態であると判断して放電制御スイッチの制御端子へ過電
流検出信号を送出することにより放電制御スイッチをオ
フさせる二次電池の過電流検出回路において、所定の基
準電圧を発生する基準電圧発生手段と；電圧降下を入力
抵抗を介して入力電圧として入力する第１の入力端と、
所定の基準電圧を入力する第２の入力端とを持ち、入力
電圧と所定の基準電圧とを比較して、比較結果信号を出
力するコンパレータと；比較結果信号に応答して過電流
検出信号を出力する出力段と；コンパレータの第１の入
力端に一端が接続された抵抗と；この抵抗の他端と接地
端子との間に一対の主端子が接続されたスイッチング手
段）と；過電流検出信号に応答して、放電制御スイッチ
がオフした後の所定のタイミングで制御信号をスイッチ
ング手段の制御端子に供給してスイッチング手段をオン
させる制御回路とを有することを特徴とする二次電池の
過電流検出回路が得られる。
【００２８】
【発明の実施の形態】以下、図面を参照して、本発明の
一実施形態による二次電池の過電流検出回路について説
明する。
一実施形態による二次電池の過電流検出回路について説
明する。
【００２９】図１を参照すると、本実施形態による過電
流検出回路１０は、過電流検出用基準電圧ＶREF を発生
するためのツェナーダイオードＺＤと、コンパレータ１
１と、出力段１２と、制御回路１３と、抵抗ＲS と、バ
イポーラトランジスタＱ１とから構成されている。すな
わち、過電流検出回路１０は、従来の過電流検出回路１
０´中の抵抗Ｒ１，Ｒ２およびバイポーラトランジスタ
Ｑ２を削除し、その代わりに制御回路１３を備えてい
る。
流検出回路１０は、過電流検出用基準電圧ＶREF を発生
するためのツェナーダイオードＺＤと、コンパレータ１
１と、出力段１２と、制御回路１３と、抵抗ＲS と、バ
イポーラトランジスタＱ１とから構成されている。すな
わち、過電流検出回路１０は、従来の過電流検出回路１
０´中の抵抗Ｒ１，Ｒ２およびバイポーラトランジスタ
Ｑ２を削除し、その代わりに制御回路１３を備えてい
る。
【００３０】ツェナーダイオードＺＤから発生された過
電流検出用基準電圧ＶREF が、直接、コンパレータ１１
の非反転入力端（＋）に供給されている。出力段１２か
ら出力される過電流検出信号Ｄocは第１の論理積ゲート
Ｇ１ばかりでなく、制御回路１３にも供給されている。
過電流検出信号に応答して、制御回路１３は後述するよ
うにトランジスタＱ１のオン／オフを制御するための制
御信号Ｓc をバイポーラトランジスタＱ１のベースへ送
出する。
電流検出用基準電圧ＶREF が、直接、コンパレータ１１
の非反転入力端（＋）に供給されている。出力段１２か
ら出力される過電流検出信号Ｄocは第１の論理積ゲート
Ｇ１ばかりでなく、制御回路１３にも供給されている。
過電流検出信号に応答して、制御回路１３は後述するよ
うにトランジスタＱ１のオン／オフを制御するための制
御信号Ｓc をバイポーラトランジスタＱ１のベースへ送
出する。
【００３１】次に、図２に示すタイムチャートをも参照
して、図１に示した過電流検出回路１０の動作について
説明する。
して、図１に示した過電流検出回路１０の動作について
説明する。
【００３２】何等かの原因により、負荷電流（放電電
流）ＩL が大量に流れ、放電制御スイッチＦＥＴ１の電
圧降下ＶF1（＝ＲF1×ＩL ）が、第１の時点ｔ1 で、過
電流検出用基準電圧ＶREF より高くなった（ＶF1＞Ｖ
REF ）とする。すると、過電流検出回路１０は過電流と
判断して、コンパレータ１１の出力が反転（すなわち、
論理ハイレベルから論理ローレベルへ遷移）し、出力段
１２を介して放電を停止するための過電流検出信号Ｄoc
を出力する。この過電流検出信号Ｄocは、第１の論理積
ゲートＧ１を介して放電制御スイッチＦＥＴ１へ送出さ
れると共に、制御回路１３へも送出される。ここで、過
電流検出信号Ｄocは、図２のＤocで示すように、その出
力電圧はハイレベルからローレベルへと徐々に低下す
る。過電流検出信号Ｄocの出力電圧の傾きは容量性負荷
と出力電流によって決定される。過電流検出信号Ｄocの
出力電圧がゲートオン電圧に達したとき、すなわち、第
１の時点ｔ1 から第１の遅延時間ΔτF 経過後に、放電
制御スイッチＦＥＴ１はオフとなる。これにより、端子
Ｐ１，Ｐ２に接続された負荷５０との接続を断として放
電を禁止し、二次電池２０を保護する。
流）ＩL が大量に流れ、放電制御スイッチＦＥＴ１の電
圧降下ＶF1（＝ＲF1×ＩL ）が、第１の時点ｔ1 で、過
電流検出用基準電圧ＶREF より高くなった（ＶF1＞Ｖ
REF ）とする。すると、過電流検出回路１０は過電流と
判断して、コンパレータ１１の出力が反転（すなわち、
論理ハイレベルから論理ローレベルへ遷移）し、出力段
１２を介して放電を停止するための過電流検出信号Ｄoc
を出力する。この過電流検出信号Ｄocは、第１の論理積
ゲートＧ１を介して放電制御スイッチＦＥＴ１へ送出さ
れると共に、制御回路１３へも送出される。ここで、過
電流検出信号Ｄocは、図２のＤocで示すように、その出
力電圧はハイレベルからローレベルへと徐々に低下す
る。過電流検出信号Ｄocの出力電圧の傾きは容量性負荷
と出力電流によって決定される。過電流検出信号Ｄocの
出力電圧がゲートオン電圧に達したとき、すなわち、第
１の時点ｔ1 から第１の遅延時間ΔτF 経過後に、放電
制御スイッチＦＥＴ１はオフとなる。これにより、端子
Ｐ１，Ｐ２に接続された負荷５０との接続を断として放
電を禁止し、二次電池２０を保護する。
【００３３】一方、制御回路１３は、過電流検出信号Ｄ
ocの出力電圧が立ち下がる第１の時点ｔ1 から、上記第
１の遅延時間ΔτF よりも長い第２の遅延時間ΔτQ 経
過した第２の時点ｔ2 で、バイポーラトランジスタＱ１
をオンとするための制御信号Ｓc をバイポーラトランジ
スタＱ１のベースに供給する。この制御信号Ｓc に応答
して、バイポーラトランジスタＱ１がオン状態となる。
このような制御回路１３は、過電流検出信号Ｄocの出力
電圧がゲートオン電圧よりも低い所定の電圧になった時
点を検出する回路により容易に実現することができる。
これにより、放電制御スイッチＦＥＴ１のバラツキや出
力の能力に関係なく、確実にタイミング差を作ることが
できる。
ocの出力電圧が立ち下がる第１の時点ｔ1 から、上記第
１の遅延時間ΔτF よりも長い第２の遅延時間ΔτQ 経
過した第２の時点ｔ2 で、バイポーラトランジスタＱ１
をオンとするための制御信号Ｓc をバイポーラトランジ
スタＱ１のベースに供給する。この制御信号Ｓc に応答
して、バイポーラトランジスタＱ１がオン状態となる。
このような制御回路１３は、過電流検出信号Ｄocの出力
電圧がゲートオン電圧よりも低い所定の電圧になった時
点を検出する回路により容易に実現することができる。
これにより、放電制御スイッチＦＥＴ１のバラツキや出
力の能力に関係なく、確実にタイミング差を作ることが
できる。
【００３４】これに対して、従来の過電流検出回路１０
´では、図２の点線で示すように、放電制御スイッチＦ
ＥＴ１がオフする前の第１の時点ｔ1 で、バイポーラト
ランジスタＱ１をオンさせていた。
´では、図２の点線で示すように、放電制御スイッチＦ
ＥＴ１がオフする前の第１の時点ｔ1 で、バイポーラト
ランジスタＱ１をオンさせていた。
【００３５】このように、本発明では、バイポーラトラ
ンジスタＱ１をオンとするタイミングを、放電制御スイ
ッチＦＥＴ１がオフとなった後となるように、制御回路
１３により制御している。換言すれば、放電制御スイッ
チＦＥＴ１の抵抗が、第１の低抵抗ＲF1からハイインピ
ーダンス（すなわち、ダイオードＤの逆方向抵抗）Ｒ
off になった後で、コンパレータ１１の反転入力端
（−）に供給される入力電圧ＶINのレベルを下記の数式
９
ンジスタＱ１をオンとするタイミングを、放電制御スイ
ッチＦＥＴ１がオフとなった後となるように、制御回路
１３により制御している。換言すれば、放電制御スイッ
チＦＥＴ１の抵抗が、第１の低抵抗ＲF1からハイインピ
ーダンス（すなわち、ダイオードＤの逆方向抵抗）Ｒ
off になった後で、コンパレータ１１の反転入力端
（−）に供給される入力電圧ＶINのレベルを下記の数式
９
【数９】 で示されるように変えている。このとき、放電制御スイ
ッチＦＥＴ１での電圧降下（電位）ＶF1は、放電制御ス
イッチＦＥＴ１の抵抗値が無限大である（Ｒoff＝∞）
と見做せるので、下記の数式１０で表される。
ッチＦＥＴ１での電圧降下（電位）ＶF1は、放電制御ス
イッチＦＥＴ１の抵抗値が無限大である（Ｒoff＝∞）
と見做せるので、下記の数式１０で表される。
【００３６】
【数１０】 ここで、負荷抵抗ＲL および充電制御スイッチＦＥＴ２
の第２の低抵抗ＲF2は、抵抗ＲとS と入力抵抗ＲINとの
合成抵抗（ＲS ＋ＲIN）に比較して非常に低い（ＲL ＜
＜（ＲS ＋ＲIN），ＲF2＜＜（ＲS ＋ＲIN））ので、放
電制御スイッチＦＥＴ１での電位ＶF1は、ほぼバッテリ
電圧ＶBAT に等しい。すなわち、下記の数式１１が成り
立つ。
の第２の低抵抗ＲF2は、抵抗ＲとS と入力抵抗ＲINとの
合成抵抗（ＲS ＋ＲIN）に比較して非常に低い（ＲL ＜
＜（ＲS ＋ＲIN），ＲF2＜＜（ＲS ＋ＲIN））ので、放
電制御スイッチＦＥＴ１での電位ＶF1は、ほぼバッテリ
電圧ＶBAT に等しい。すなわち、下記の数式１１が成り
立つ。
【００３７】
【数１１】 また、このときの放電制御スイッチＦＥＴ１での電位Ｖ
F1は過電流検出用基準電圧ＶREF より非常に高くなる
（ＶF1＞＞ＶREF ）ので、従来のように、コンパレータ
１１の非反転入力端（＋）に供給する入力基準電圧Ｖ
INR を保護動作前と保護動作後とで変えることなく、常
に、過電流検出回路１０の動作を安定化させることがで
きる。
F1は過電流検出用基準電圧ＶREF より非常に高くなる
（ＶF1＞＞ＶREF ）ので、従来のように、コンパレータ
１１の非反転入力端（＋）に供給する入力基準電圧Ｖ
INR を保護動作前と保護動作後とで変えることなく、常
に、過電流検出回路１０の動作を安定化させることがで
きる。
【００３８】次に、過電流検出回路１０を二次電池２０
の保護動作状態から復帰させるための条件について考え
る。一般に、過電流検出回路１０を復帰させる為には、
コンパレータ１１の非反転入力端（＋）に供給すべき入
力基準電圧ＶINR が下記の数式１２を満足する必要があ
る。
の保護動作状態から復帰させるための条件について考え
る。一般に、過電流検出回路１０を復帰させる為には、
コンパレータ１１の非反転入力端（＋）に供給すべき入
力基準電圧ＶINR が下記の数式１２を満足する必要があ
る。
【００３９】
【数１２】 この条件を満足させる関係式は、従来の過電流検出回路
１０´では上記数式８で表されるのに対して、本実施の
形態の過電流検出回路１０では、下記の数式１３で表さ
れる。
１０´では上記数式８で表されるのに対して、本実施の
形態の過電流検出回路１０では、下記の数式１３で表さ
れる。
【００４０】
【数１３】 過電流検出回路１０では、電池ユニット（電池パック）
を電子機器（負荷５０）に対して抜き差しすることな
く、電子機器の電源を再投入または電子機器をリセット
するによって、二次電池２０の保護動作を解除でき、過
電流検出回路１０を再度使用することが可能である。ま
た、過電流検出回路１０においては、入力抵抗ＲINの抵
抗値に制約がなく、過電流検出用基準電圧ＶREF を低く
設定しても動作可能である。
を電子機器（負荷５０）に対して抜き差しすることな
く、電子機器の電源を再投入または電子機器をリセット
するによって、二次電池２０の保護動作を解除でき、過
電流検出回路１０を再度使用することが可能である。ま
た、過電流検出回路１０においては、入力抵抗ＲINの抵
抗値に制約がなく、過電流検出用基準電圧ＶREF を低く
設定しても動作可能である。
【００４１】本発明は上述した実施例に限定せず、本発
明の趣旨を逸脱しない範囲で種々の変更・変形が可能で
ある。たとえば、本発明は、リチウムイオン電池に限ら
ず、過電流からの保護を必要とする二次電池全般に適用
可能であることはいうまでもない。
明の趣旨を逸脱しない範囲で種々の変更・変形が可能で
ある。たとえば、本発明は、リチウムイオン電池に限ら
ず、過電流からの保護を必要とする二次電池全般に適用
可能であることはいうまでもない。
【００４２】
【発明の効果】本発明による二次電池の過電流検出回路
は、放電制御スイッチをオフとした後に、コンパレータ
の入力電圧を所定の電圧に設定するためのスイッチング
手段をオンするように制御しているので、二次電池の保
護動作の解除を、電池ユニット（電池パック）の電子機
器に対する抜き差しではなく、電子機器の電源の再投入
または電子機器のリセットによって再度使用可能にする
ことができる。また、コンパレータの入力端に供給する
入力基準電圧を保護動作前と保護動作後とで変えること
なく、常に、過電流検出回路の動作を安定化させること
ができる。さらに、入力抵抗の抵抗値に制約がなく、基
準電圧を低く設定しても動作可能である。
は、放電制御スイッチをオフとした後に、コンパレータ
の入力電圧を所定の電圧に設定するためのスイッチング
手段をオンするように制御しているので、二次電池の保
護動作の解除を、電池ユニット（電池パック）の電子機
器に対する抜き差しではなく、電子機器の電源の再投入
または電子機器のリセットによって再度使用可能にする
ことができる。また、コンパレータの入力端に供給する
入力基準電圧を保護動作前と保護動作後とで変えること
なく、常に、過電流検出回路の動作を安定化させること
ができる。さらに、入力抵抗の抵抗値に制約がなく、基
準電圧を低く設定しても動作可能である。
【図１】本発明の一実施の形態による二次電池の過電流
検出回路の構成を示すブロック図である。
検出回路の構成を示すブロック図である。
【図２】図１に示された過電流検出回路の動作の一例を
示すタイムチャートである。
示すタイムチャートである。
【図３】従来の過電流検出回路を含む検出装置を備えた
リチウムイオン電池による電池ユニットの構成を示すブ
ロック図である。
リチウムイオン電池による電池ユニットの構成を示すブ
ロック図である。
【図４】図３に示した装置の等価回路を示す図で、
（Ａ）は放電時における等価回路を示し、（Ｂ）は放電
停止時における等価回路を示す。
（Ａ）は放電時における等価回路を示し、（Ｂ）は放電
停止時における等価回路を示す。
【図５】図３に示した従来の過電流検出回路の構成を示
すブロック図である。
すブロック図である。
１０ 過電流検出回路 １１ コンパレータ １２ 出力段 １３ 制御回路 ＺＤ ツェナーダイオード Ｑ１ バイポーラトランジスタ ＲS 抵抗 ＲIN 入力抵抗 ＲF1 放電制御スイッチＦＥＴ１のオン時の低抵抗 ＲF2 充電制御スイッチＦＥＴ２のオン時の低抵抗 ５０ 負荷
Claims (4)
- 【請求項１】 二次電池（２０）から負荷（５０）に流
れる放電電流（ＩL）を、半導体スイッチである放電制
御スイッチ（ＦＥＴ１）での電圧降下（ＶF1）によって
監視して、前記電圧降下が所定の基準電圧（ＶREF ）よ
り高くなったときに、過電流状態であると判断して前記
放電制御スイッチの制御端子へ過電流検出信号を送出す
ることにより前記放電制御スイッチをオフさせる二次電
池の過電流検出回路（１０）において、 前記所定の基準電圧を発生する基準電圧発生手段（Ｚ
Ｄ）と、 前記電圧降下を入力抵抗（ＲIN）を介して入力電圧（Ｖ
IN）として入力する第１の入力端と、前記所定の基準電
圧を入力する第２の入力端とを持ち、前記入力電圧と前
記所定の基準電圧とを比較して、比較結果信号を出力す
るコンパレータ（１１）と、 前記比較結果信号に応答して前記過電流検出信号を出力
する出力段（１２）と、 前記コンパレータの前記第１の入力端に一端が接続され
た抵抗（ＲS ）と、 該抵抗の他端と接地端子との間に一対の主端子が接続さ
れたスイッチング手段（Ｑ１）と、 前記過電流検出信号に応答して、前記放電制御スイッチ
がオフした後の所定のタイミングで制御信号（Ｓc ）を
前記スイッチング手段の制御端子に供給して前記スイッ
チング手段をオンさせる制御回路（１３）とを有するこ
とを特徴とする二次電池の過電流検出回路。 - 【請求項２】 前記放電制御スイッチが電界効果トラン
ジスタである、請求項１に記載の二次電池の過電流検出
回路。 - 【請求項３】 前記基準電圧発生手段がツェナーダイオ
ードである、請求項１に記載の二次電池の過電流検出回
路。 - 【請求項４】 前記スイッチング手段がバイポーラトラ
ンジスタである、請求項１に記載の二次電池の過電流検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07252196A JP3622806B2 (ja) | 1996-03-27 | 1996-03-27 | 二次電池の過電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07252196A JP3622806B2 (ja) | 1996-03-27 | 1996-03-27 | 二次電池の過電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09257841A true JPH09257841A (ja) | 1997-10-03 |
| JP3622806B2 JP3622806B2 (ja) | 2005-02-23 |
Family
ID=13491726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07252196A Expired - Fee Related JP3622806B2 (ja) | 1996-03-27 | 1996-03-27 | 二次電池の過電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3622806B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518729B2 (en) | 2001-02-06 | 2003-02-11 | Mitsumi Electric Co., Ltd. | Secondary battery protection circuit capable of reducing time for functional test |
| KR100691599B1 (ko) * | 2004-09-30 | 2007-03-09 | 닛산 지도우샤 가부시키가이샤 | 과전류 검출 방법 및 검출 회로 |
| CN101470173B (zh) | 2007-12-29 | 2012-09-26 | 鸿富锦精密工业（深圳）有限公司 | 电池的检测装置和检测方法 |
| CN104037466A (zh) * | 2013-03-04 | 2014-09-10 | 精工电子有限公司 | 电池装置 |
-
1996
- 1996-03-27 JP JP07252196A patent/JP3622806B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518729B2 (en) | 2001-02-06 | 2003-02-11 | Mitsumi Electric Co., Ltd. | Secondary battery protection circuit capable of reducing time for functional test |
| KR100691599B1 (ko) * | 2004-09-30 | 2007-03-09 | 닛산 지도우샤 가부시키가이샤 | 과전류 검출 방법 및 검출 회로 |
| CN101470173B (zh) | 2007-12-29 | 2012-09-26 | 鸿富锦精密工业（深圳）有限公司 | 电池的检测装置和检测方法 |
| CN104037466A (zh) * | 2013-03-04 | 2014-09-10 | 精工电子有限公司 | 电池装置 |
| JP2014169933A (ja) * | 2013-03-04 | 2014-09-18 | Seiko Instruments Inc | バッテリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3622806B2 (ja) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768289B2 (en) | Charge/discharge protection circuit with latch circuit for protecting a charge control FET from overheating in a portable device | |
| JP4392103B2 (ja) | 充放電制御回路および充電式電源装置 | |
| US6624614B2 (en) | Charge and discharge controller | |
| KR100993236B1 (ko) | 백게이트 전압 생성 회로, 4 단자 백게이트 스위칭 ｆｅｔ및 이를 이용한 충방전 보호 회로 | |
| JP4186052B2 (ja) | 充電制御機能付き電池パック | |
| KR100341133B1 (ko) | 충전/방전 제어회로 및 충전식 전원장치 | |
| US10622819B2 (en) | Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack | |
| JP4380927B2 (ja) | 過充電保護回路 | |
| CN100566070C (zh) | 充放电控制电路和充电型电源单元 | |
| CN1194456C (zh) | 电池状态监测电路以及电池装置 | |
| JP3298600B2 (ja) | 二次電池保護装置 | |
| JP3863031B2 (ja) | バッテリー状態監視回路 | |
| JPH10215524A (ja) | 電源監視ｉｃ及び電池パック | |
| JP3844063B2 (ja) | 二次電池の保護回路 | |
| WO1998013923A1 (fr) | Circuit de protection de batterie | |
| JPH08265985A (ja) | パック電池の充電方法 | |
| US7550947B2 (en) | Battery state monitoring circuit and battery device | |
| WO1998031087A1 (fr) | Dispositif a circuit integre controlant une source d'alimentation | |
| JP3622806B2 (ja) | 二次電池の過電流検出回路 | |
| JP2001145271A (ja) | 二次電池の保護方法及び保護回路 | |
| JP4359740B2 (ja) | 二次電池の保護回路 | |
| JPH09322410A (ja) | 充放電制御回路 | |
| JP3361712B2 (ja) | 充放電制御回路 | |
| JP4058581B2 (ja) | 二次電池の過電流検出回路 | |
| JP2002272001A (ja) | 二次電池の保護方法、保護回路、および短絡検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |