JPH09257879A - 集積回路試験装置 - Google Patents

集積回路試験装置

Info

Publication number
JPH09257879A
JPH09257879A JP8068823A JP6882396A JPH09257879A JP H09257879 A JPH09257879 A JP H09257879A JP 8068823 A JP8068823 A JP 8068823A JP 6882396 A JP6882396 A JP 6882396A JP H09257879 A JPH09257879 A JP H09257879A
Authority
JP
Japan
Prior art keywords
test
parameter
parameter value
test program
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8068823A
Other languages
English (en)
Inventor
Naomitsu Yamada
直充 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP8068823A priority Critical patent/JPH09257879A/ja
Publication of JPH09257879A publication Critical patent/JPH09257879A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 試験プログラム作成者がパラメータ値を入力
すると同時にその値の妥当性の検査が行われる集積回路
試験装置を提供する。 【解決手段】 試験部204は、設定されたパラメータ
値に従って集積回路の試験を実行する。中央制御装置2
01の試験プログラム作成手段207は、オペレータ操
作卓202を介して入力される情報を用いて試験プログ
ラム206を作成する。また、試験部204における試
験条件を決定するパラメータ値がオペレータ操作卓20
2を介して入力された場合に、当該パラメータが試験部
に設定可能なパラメータか否かの妥当性検査を実行し、
試験部に設定可能なパラメータでない場合に当該パラメ
ータ値の再入力を要求する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、IC(集積回
路)の電気的特性の試験を行う集積回路試験装置に関す
る。
【0002】
【従来の技術】図3は従来のIC試験装置の構成を示す
ブロック図である。この図において、101は中央制御
装置、102はオペレータ操作卓、103はアダプタ、
104はアダプタ103を介して中央制御装置に接続さ
れた試験部、105は試験ヘッド部である。中央制御装
置101には、対象とするICを試験する手順を記述し
た試験プログラム106を記憶するメモリと、その試験
プログラムを作成するための試験プログラム作成手段1
07とがある。試験ヘッド部105は被試験ICを装着
し、試験部104の動作に従って、被試験ICの各端子
を駆動したり、各端子の出力を評価したりする。
【0003】試験部104は、その内部パラメータの値
を変えることによって動作を変更することができ、仕様
の異なる様々なICの試験を実行することができる。こ
こで、試験部104のパラメータにはICを駆動する電
圧/電流値やその変化点を決めるための時間値、あるい
はICからの出力を評価するための電圧/電流値、時間
値など多くの種類がある。
【0004】中央制御装置101は、試験プログラム1
06を構成する各命令を逐次解釈し実行する。このよう
にして中央制御装置101の実行対象となる各命令の中
には、試験部104の各種のパラメータの値を設定する
パラメータ設定指令がある。中央制御装置101がかか
るパラメータ設定指令を実行すると、そのパラメータ設
定指令によって指定されたパラメータ値が中央制御装置
101からアダプタ103を介して試験部104へ送ら
れる。
【0005】試験プログラム106は、特定の言語規則
に則った文字列として記述するのが一般的である。この
場合の試験プログラム作成手段107は、文字列一般を
編集する手段(以下、汎用テキストエディタと呼ぶ)で
ある。文字列として記述された試験プログラムを、中央
制御装置101が逐次処理するのに便利な形式に翻訳し
て使う場合もあり、その場合、試験プログラム作成手段
107は、汎用テキストエディタと翻訳手段(以下、コ
ンパイラと呼ぶ)とで構成されることになる。汎用テキ
ストエディタやコンパイラといった試験プログラム作成
手段の操作は、試験プログラム作成者がオペレータ操作
卓102を操作することで行う。
【0006】試験部104の各種パラメータは、それぞ
れ設定可能な値の範囲が制限されている。この範囲外の
パラメータ値を設定しても、試験部104は期待した動
作をせず、誤動作する場合もある。したがって、試験部
プログラム106に記述するパラメータの値が、試験部
104にとって妥当な値であることを検査する手段が必
要になる。
【0007】汎用テキストエディタで編集した文字列を
そのまま試験プログラムとする場合には、パラメータの
妥当性検査は一切行われない。一方、コンパイラは、通
常、プログラムされたパラメータ値が、試験部104に
設定可能な範囲内かどうか検査する機能を含んでいる。
このため、従来は、汎用テキストエディタで編集した文
字列からなるファイルをコンパイラによってコンパイル
し、プログラムされたパラメータ値が試験部104に設
定可能な範囲内かどうか検査を行っていた。
【0008】
【発明が解決しようとする課題】このように従来の技術
においては、妥当性検査手段がコンパイラに含まれ、試
験プログラムをコンパイルすることにより試験部に与え
るパラメータ値が設定可能な範囲内にあるか否かを判断
していたため、試験プログラム作成者がパラメータ値の
プログラムミスを知って修正を行うのに、汎用テキスト
エディタとコンパイラという2つの手段を交互に利用し
なければならない。従って、試験プログラム作成者がパ
ラメータ値をプログラムした時からその値が範囲外であ
ることを知るまでに時間が掛るため、試験プログラム作
成者の思考が中断され、パラメータ値を妥当な値に設定
する作業を効率的に進めるのが困難であるという問題が
あった。
【0009】この発明は、試験プログラム作成者がパラ
メータ値を入力すると同時にその値の妥当性の検査が行
われる集積回路試験装置を提供することを目的としてい
る。
【0010】
【課題を解決するための手段】請求項1に係る発明は、
設定されたパラメータ値に従って集積回路の試験を実行
する試験部と、情報を入力するための操作部と、前記操
作部を介して入力される情報を用いて試験プログラムを
作成するプログラム作成手段と、前記試験部における試
験条件を決定するパラメータ値が前記操作部を介して入
力された場合に、当該パラメータが前記試験部に設定可
能なパラメータか否かの妥当性検査を実行する妥当性検
査手段とを具備することを特徴とする集積回路試験装置
を要旨とする。
【0011】請求項2に係る発明は、前記妥当性検査に
おいて前記パラメータ値が前記試験部に設定可能なパラ
メータでないとの検査結果が得られた場合に前記操作部
を介して当該パラメータ値の再入力を要求することを特
徴とする請求項1記載の集積回路試験装置を要旨とす
る。
【0012】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。図1はこの発明の一実施形
態であるIC試験装置の構成を示すブロック図である。
この図において、201は中央制御装置、202はオペ
レータ操作卓、203はアダプタ、204は試験部、2
05は試験ヘッド部である。
【0013】ここで、オペレータ操作卓202は、ビッ
トマップディスプレイとキーボードとマウスとで構成さ
れている。試験部204は様々な機能モジュール210
a,210b,210c,……で構成されている。これ
らのモジュールは、ICに対する電圧印加等、直接的に
ICに対する試験を実施する役割を果す手段である。各
機能モジュール210a,210b,210c,……
は、各々固有のパラメータを有しており、このパラメー
タの値を変更することでそのモジュールの動作を変更す
ることができる。
【0014】中央制御装置201内の試験プログラム2
06には、試験部204内の機能モジュール210a,
210b,210c,……のパラメータの設定内容や設
定順序が記述されている。試験プログラム206は、中
央制御装置201が直接逐次処理するのではなく、中央
制御装置201によって逐次処理される試験プログラム
実行手段209によって解釈・実行される。従って、試
験プログラム206中にパラメータ設定命令がある場合
には、このパラメータ設定命令が試験プログラム実行手
段209によって解釈・実行されることにより、当該パ
ラメータ設定命令によって指定されたパラメータ値を指
定する信号がアダプタ203を介して試験部204内の
各モジュール210a,210b,……に供給される。
【0015】試験部204内の各モジュール210a,
210b,……には読み出し専用メモリが各々実装され
ており、この読み出し専用メモリには当該モジュールの
パラメータとして設定可能な値の範囲(上限と下限)を
示すデータが記憶されている。これをグローバル拘束情
報と呼ぶ。グローバル拘束情報211a,211b,2
11c,……(ただし、211a以外は図示略)は、モ
ジュール210a,210b,210c,……内に存在
するため、機能は同じだがパラメータの指定可能な値の
範囲が異なるモジュールと交換した場合には、グローバ
ル拘束情報に示される値の範囲も自ずと異なったものと
なる。
【0016】中央制御装置201内には、ローカル拘束
情報208が記憶されている。このローカル拘束情報2
08は、上記のグローバル拘束情報と同様、モジュール
210a,210b,…に設定可能なパラメータ値の許
容範囲を指定する情報である。ただし、このローカル拘
束情報208は、試験プログラム作成時のミスを防ぐこ
とを目的で使用される情報であり、グローバル拘束情報
で示されるパラメータ値の許容範囲よりも狭い許容範囲
(上限下限)を指定している。また、ローカル拘束情報
201は、試験プログラム作成者が都合のいい値の範囲
にパラメータ値を拘束するもので、パラメータによって
拘束しないこともできる。
【0017】試験プログラム206は、中央制御装置2
01内の試験プログラム作成手段207がオペレータ操
作卓202から入力される情報に従って生成する。試験
プログラム生成手段は妥当性検査手段を含んでおり、入
力されたパラメータ値の検査が自動的に行われる。その
ときのフローを図2に示す。
【0018】まず、ステップS1において、試験プログ
ラム作成手段207は、オペレータ操作卓202から試
験部204内のモジュール210a,210b,……の
パラメータ名とそのパラメータに設定するパラメータ値
とを受け取る。次にステップS2に進むと、ステップS
1で指定されたパラメータのグローバル拘束情報211
a,211b,211b,……を機能モジュール210
a,210b,…に実装された読み出し専用メモリから
読み込む。次いでステップS3に進むと、ステップS1
で指定されたパラメータ値がグローバル拘束情報により
指定された当該パラメータ値の許容範囲に含まれている
か否かを判断する。
【0019】このステップS3での判断の結果、指定さ
れたパラメータ値がグローバル拘束情報で示された許容
範囲内に収っており、当該パラメータ値としての妥当性
を満たしていると判断した場合には、ステップS4に進
む。次にステップS4に進むと、ローカル拘束情報20
8を読み込む。次いでステップS5に進み、ローカル拘
束がなされているか否か、すなわち、該当するローカル
拘束情報208を読み込めたか否かを判断し、この判断
結果が「YES」の場合はステップS6に進む。一方、
ステップS5の判断結果が「NO」、すなわち、ステッ
プS1で指定されたパラメータの許容範囲がローカル拘
束情報208に示されていない場合には、ステップS6
を実行することなくステップSに進む。次にステップS
6に進むと、ステップS1で指定されたパラメータ値が
ローカル拘束情報で示された当該パラメータ値の許容範
囲内に収っているか否かを判断する。
【0020】そして、ステップS3あるいはステップS
6で、ステップS1において指定されたパラメータ値が
グローバル拘束情報あるいはローカル拘束情報で指定さ
れた許容範囲から外れていることが認められた場合、試
験プログラム作成手段207は、操作卓202にパラメ
ータ値の変更を要求するメッセージを表示し、試験プロ
グラム作成者に再入力を要求する(ステップS8)。
【0021】一方、ステップS3およびステップS6
で、ステップS1において指定されたパラメータ値がグ
ローバル拘束情報とローカル拘束情報で示された各許容
範囲のいずれにも収っていると判定された場合、試験プ
ログラム作成手段207は、試験プログラムを生成する
(ステップS7)。
【0022】
【発明の効果】以上説明したように、この発明によれ
ば、試験部のパラメータ値の妥当性を試験プログラムの
作成過程において保障することができる。すなわち、こ
の発明によれば、パラメータ値を入力する度に、即座に
その値の妥当性が検証されるため、試験プログラム作成
者の思考が中断されないという効果がある。
【図面の簡単な説明】
【図1】この発明の一実施形態による集積回路試験装置
の構成を示すブロック図である。
【図2】同実施形態の動作を示すフローチャートであ
る。
【図3】従来の集積回路試験装置の構成を示すブロック
図である。
【符号の説明】
201 中央制御装置 207 試験プログラム作成手段(妥当性検査手段を
含む) 202 オペレータ操作卓(操作部) 204 試験部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 設定されたパラメータ値に従って集積回
    路の試験を実行する試験部と、 情報を入力するための操作部と、 前記操作部を介して入力される情報を用いて試験プログ
    ラムを作成するプログラム作成手段と、 前記試験部における試験条件を決定するパラメータ値が
    前記操作部を介して入力された場合に、当該パラメータ
    が前記試験部に設定可能なパラメータか否かの妥当性検
    査を実行する妥当性検査手段とを具備することを特徴と
    する集積回路試験装置。
  2. 【請求項2】 前記妥当性検査において前記パラメータ
    値が前記試験部に設定可能なパラメータでないとの検査
    結果が得られた場合に前記操作部を介して当該パラメー
    タ値の再入力を要求することを特徴とする請求項1記載
    の集積回路試験装置。
JP8068823A 1996-03-25 1996-03-25 集積回路試験装置 Withdrawn JPH09257879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8068823A JPH09257879A (ja) 1996-03-25 1996-03-25 集積回路試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8068823A JPH09257879A (ja) 1996-03-25 1996-03-25 集積回路試験装置

Publications (1)

Publication Number Publication Date
JPH09257879A true JPH09257879A (ja) 1997-10-03

Family

ID=13384827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8068823A Withdrawn JPH09257879A (ja) 1996-03-25 1996-03-25 集積回路試験装置

Country Status (1)

Country Link
JP (1) JPH09257879A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199169A (ja) * 2008-02-19 2009-09-03 Yokogawa Electric Corp 開発支援装置及び半導体試験装置
JP2013113665A (ja) * 2011-11-28 2013-06-10 Advantest Corp 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199169A (ja) * 2008-02-19 2009-09-03 Yokogawa Electric Corp 開発支援装置及び半導体試験装置
JP2013113665A (ja) * 2011-11-28 2013-06-10 Advantest Corp 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置

Similar Documents

Publication Publication Date Title
US7493247B2 (en) Integrated circuit analysis system and method using model checking
KR20010013719A (ko) 저비용으로 용이하게 사용할 수 있는 자동 테스트 시스템소프트웨어
CN112068530A (zh) 一种ecu自动化测试方法、系统、存储介质及装置
US9342441B2 (en) Methodology and tool support for test organization and migration for embedded software
US7320115B2 (en) Method for identifying a physical failure location on an integrated circuit
US7047174B2 (en) Method for producing test patterns for testing an integrated circuit
KR20190094779A (ko) Plc 명령어 컴파일러 테스트케이스 자동 생성 장치
US7895575B2 (en) Apparatus and method for generating test driver
JPH09257879A (ja) 集積回路試験装置
JP3249040B2 (ja) スキャンテスト装置
JP2962239B2 (ja) 半導体集積回路検査装置およびその検査方法
JP3978285B2 (ja) 不揮発性メモリ内蔵半導体装置テスト方法
JP2003330747A (ja) 半導体素子のテストプログラムエミュレータ及びエミュレーション法並びに運用法
JP2009181180A (ja) プログラム生成ツールの検査プログラムおよびプログラム生成ツールの検査方法ならびにプログラム生成ツールの検査装置
CN114578210A (zh) 一种主板测试方法、装置、设备及存储介质
JPH06195216A (ja) 検証プログラム自動生成装置
JP4488231B2 (ja) プログラム管理装置
JP3657097B2 (ja) テストプログラム生成システム
EP0528237A2 (en) A method for preparing control program and a preparing apparatus thereof
JPH09120364A (ja) コンピュータ搭載製品の検査方法および装置
JPWO2004023554A1 (ja) 半導体集積回路のテスト方法及び半導体集積回路のテスト支援方法
JPH0749797A (ja) プログラム作成装置
CN118409948A (zh) 服务测试方法、装置、电子设备及存储介质
JPH0675014A (ja) 半導体集積回路装置の検査方法
JPH10268006A (ja) コード変換判定装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603