JPH09258174A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH09258174A JPH09258174A JP6455596A JP6455596A JPH09258174A JP H09258174 A JPH09258174 A JP H09258174A JP 6455596 A JP6455596 A JP 6455596A JP 6455596 A JP6455596 A JP 6455596A JP H09258174 A JPH09258174 A JP H09258174A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scanning line
- liquid crystal
- crystal display
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型液晶表示装置におい
て、走査線に印加される駆動電圧波形を改良すること
で、画素電位における突き抜け電圧を低減し、高品位で
開口率の高い表示を実現する。 【解決手段】 本発明のアクティブマトリクス型液晶表
示装置では、制御装置により、走査線選択期間における
走査線に印加される駆動電圧を、階段状に減少する複数
のレベル、例えば高低２つのレベルを有するように制御
する。ここで、後から印加される第２のレベルの電圧
は、印加される第１のレベルの電圧値の70％以上の値と
することが望ましい。
て、走査線に印加される駆動電圧波形を改良すること
で、画素電位における突き抜け電圧を低減し、高品位で
開口率の高い表示を実現する。 【解決手段】 本発明のアクティブマトリクス型液晶表
示装置では、制御装置により、走査線選択期間における
走査線に印加される駆動電圧を、階段状に減少する複数
のレベル、例えば高低２つのレベルを有するように制御
する。ここで、後から印加される第２のレベルの電圧
は、印加される第１のレベルの電圧値の70％以上の値と
することが望ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関する。
クス型液晶表示装置に関する。
【０００２】
【従来の技術】近年、コンピューターを中心とする情報
機器分野およびテレビジョンを中心とする映像機器分野
において、大画面かつ高精細なアクティブマトリクス型
液晶表示装置が開発されている。この種の液晶表示装置
は、絶縁基板上に複数の信号線と走査線とをマトリクス
状に形成するとともに、その交点部の画素ごとにスイッ
チング素子（アクティブ素子）を設けた第１の基板と、
絶縁基板上に対向電極を形成した第２の基板、およびこ
れら第１の基板と第２の基板との間に挟持された液晶層
とから成っている。
機器分野およびテレビジョンを中心とする映像機器分野
において、大画面かつ高精細なアクティブマトリクス型
液晶表示装置が開発されている。この種の液晶表示装置
は、絶縁基板上に複数の信号線と走査線とをマトリクス
状に形成するとともに、その交点部の画素ごとにスイッ
チング素子（アクティブ素子）を設けた第１の基板と、
絶縁基板上に対向電極を形成した第２の基板、およびこ
れら第１の基板と第２の基板との間に挟持された液晶層
とから成っている。
【０００３】以下、このようなアクティブマトリクス型
液晶表示装置の駆動方法を、図を用いて説明する。
液晶表示装置の駆動方法を、図を用いて説明する。
【０００４】図６は、スイッチング素子として薄膜トラ
ンジスタ（ＴＦＴ）を用いたアクティブマトリクス型液
晶表示装置を、電気的等価回路で表わしたものである。
また、図７（ａ）および（ｂ）は、それぞれ従来からの
アクティブマトリクス型液晶表示装置における駆動電圧
波形図および画素電位波形図である。
ンジスタ（ＴＦＴ）を用いたアクティブマトリクス型液
晶表示装置を、電気的等価回路で表わしたものである。
また、図７（ａ）および（ｂ）は、それぞれ従来からの
アクティブマトリクス型液晶表示装置における駆動電圧
波形図および画素電位波形図である。
【０００５】図６に示す駆動回路において、ＴＦＴ１の
ドレイン電極２は信号線３に、ゲート電極４は走査線
（ゲート線）５にそれぞれ接続されており、ソース電極
６は画素電極を兼ね、液晶層７と蓄積容量（補助容量）
８にそれぞれ接続されている。また、ゲート電極４とソ
ース電極６との間には、寄生容量９が生じている。さら
に、蓄積容量８の電極は、蓄積容量線１０に接続されて
いる。
ドレイン電極２は信号線３に、ゲート電極４は走査線
（ゲート線）５にそれぞれ接続されており、ソース電極
６は画素電極を兼ね、液晶層７と蓄積容量（補助容量）
８にそれぞれ接続されている。また、ゲート電極４とソ
ース電極６との間には、寄生容量９が生じている。さら
に、蓄積容量８の電極は、蓄積容量線１０に接続されて
いる。
【０００６】走査線５に、図７（ａ）に示す走査信号
（走査線電圧）１１が印加された場合、走査線５上のＴ
ＦＴ１は走査線電圧に従ってＯＮ状態となり、画素に信
号電圧１２を書き込む。その後、ＴＦＴ１がＯＦＦ状態
になる瞬間に、寄生容量９を介して画素電位１３は、図
７（ｂ）に示すように、△Ｖp だけ降下する。次に、再
び走査線５が選択されて走査線電圧１１が印加され、極
性が正負反転された信号電圧１２を書き込むときにも、
画素電位１３はＴＦＴ１がＯＦＦ状態になる瞬間に、再
び△Ｖp だけ降下する。そのため図７（ｂ）に示すよう
に、対向基板の共通電極電位（対向電極電位；Ｖcom ）
を、信号電圧１２のセンター値（Ｖsig.c）より△Ｖp
だけ低い電位に設定することにより、液晶層７への印加
電圧が正負バランスをとれるように補正している。
（走査線電圧）１１が印加された場合、走査線５上のＴ
ＦＴ１は走査線電圧に従ってＯＮ状態となり、画素に信
号電圧１２を書き込む。その後、ＴＦＴ１がＯＦＦ状態
になる瞬間に、寄生容量９を介して画素電位１３は、図
７（ｂ）に示すように、△Ｖp だけ降下する。次に、再
び走査線５が選択されて走査線電圧１１が印加され、極
性が正負反転された信号電圧１２を書き込むときにも、
画素電位１３はＴＦＴ１がＯＦＦ状態になる瞬間に、再
び△Ｖp だけ降下する。そのため図７（ｂ）に示すよう
に、対向基板の共通電極電位（対向電極電位；Ｖcom ）
を、信号電圧１２のセンター値（Ｖsig.c）より△Ｖp
だけ低い電位に設定することにより、液晶層７への印加
電圧が正負バランスをとれるように補正している。
【０００７】ここで、前記した画素電位１３における降
下分（突き抜け電圧）△Ｖp は、以下に示す式 (1)で近
似的に表わすことができる。
下分（突き抜け電圧）△Ｖp は、以下に示す式 (1)で近
似的に表わすことができる。
【０００８】 △Ｖp ＝｛Ｃgs／（Ｃgs＋Ｃs ＋Ｃlc）｝×△Ｖgh ……… (1) なお、式中のＣgsはゲート電極４とソース電極６との間
の寄生容量９の値、Ｃs は蓄積容量８の値、Ｃlcは液晶
層７の液晶容量、△Ｖghは走査信号のＯＮ電圧とＯＦＦ
電圧との差をそれぞれ表わしている。
の寄生容量９の値、Ｃs は蓄積容量８の値、Ｃlcは液晶
層７の液晶容量、△Ｖghは走査信号のＯＮ電圧とＯＦＦ
電圧との差をそれぞれ表わしている。
【０００９】そして、図８に示すように、液晶容量Ｃlc
は信号電圧１２の振幅により変化するので、突き抜け電
圧△Ｖp は信号電圧１２に依存することになり、対向電
極電位（Ｖcom ）を信号電圧１２センター値
（Ｖsig.c ）より△Ｖp だけ低く設定したことによる補
正は完全ではない。
は信号電圧１２の振幅により変化するので、突き抜け電
圧△Ｖp は信号電圧１２に依存することになり、対向電
極電位（Ｖcom ）を信号電圧１２センター値
（Ｖsig.c ）より△Ｖp だけ低く設定したことによる補
正は完全ではない。
【００１０】したがって、突き抜け電圧△Ｖp が大きい
場合には、信号電圧１２の振幅の大きいとき（白表示）
と小さいとき（黒表示）とで、液晶層７への印加電圧の
正負バランスがずれるため、残像、焼き付きといった表
示不良が生じるという問題があった。
場合には、信号電圧１２の振幅の大きいとき（白表示）
と小さいとき（黒表示）とで、液晶層７への印加電圧の
正負バランスがずれるため、残像、焼き付きといった表
示不良が生じるという問題があった。
【００１１】また、このような表示不良の発生を回避す
るためには、突き抜け電圧△Ｖp が小さくなるように蓄
積容量Ｃs を大きくする必要があるが、蓄積容量Ｃs を
大きくした場合には開口率を大きく設計することができ
なかった。
るためには、突き抜け電圧△Ｖp が小さくなるように蓄
積容量Ｃs を大きくする必要があるが、蓄積容量Ｃs を
大きくした場合には開口率を大きく設計することができ
なかった。
【００１２】
【発明が解決しようとする課題】以上述べたように、従
来からの液晶表示装置では、突き抜け電圧△Ｖp が大き
くなるため、残像、焼き付きといった表示不良が生じる
おそれがあり、またこのような表示不良を避けるため
に、蓄積容量Ｃs を大きくして突き抜け電圧△Ｖpを低
減した場合には、開口率が低下するという問題があっ
た。
来からの液晶表示装置では、突き抜け電圧△Ｖp が大き
くなるため、残像、焼き付きといった表示不良が生じる
おそれがあり、またこのような表示不良を避けるため
に、蓄積容量Ｃs を大きくして突き抜け電圧△Ｖpを低
減した場合には、開口率が低下するという問題があっ
た。
【００１３】本発明は、これらの問題を解決するために
なされたもので、走査線に印加される駆動電圧の波形
が、画素電位における突き抜け電圧を低減するように制
御され、蓄積容量（補助容量）が小さく、高品位で開口
率の高いアクティブマトリクス型液晶表示装置を提供す
ることを目的とする。
なされたもので、走査線に印加される駆動電圧の波形
が、画素電位における突き抜け電圧を低減するように制
御され、蓄積容量（補助容量）が小さく、高品位で開口
率の高いアクティブマトリクス型液晶表示装置を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、絶縁基板上に複数の信号線と
複数の走査線とがそれぞれ交差するように形成され、そ
の交差した各部にスイッチング素子が設けられた第１の
基板と、絶縁基板上に対向電極が形成された第２の基板
と、前記第１の基板と第２の基板との間に挟持された液
晶層と、前記走査線が選択されている期間の該走査線に
印加される駆動電圧を、階段状に減少する複数のレベル
を有するように制御する制御装置とを備えてなることを
特徴とする。
リクス型液晶表示装置は、絶縁基板上に複数の信号線と
複数の走査線とがそれぞれ交差するように形成され、そ
の交差した各部にスイッチング素子が設けられた第１の
基板と、絶縁基板上に対向電極が形成された第２の基板
と、前記第１の基板と第２の基板との間に挟持された液
晶層と、前記走査線が選択されている期間の該走査線に
印加される駆動電圧を、階段状に減少する複数のレベル
を有するように制御する制御装置とを備えてなることを
特徴とする。
【００１５】一般に、アクティブマトリクス型液晶表示
装置においては、画素への信号の書き込みは走査線電圧
波形の立ち上がり直後に急激に行なわれ、また画素電位
の降下分である突き抜け電圧は、立ち下がり時の走査線
電圧に依存する。
装置においては、画素への信号の書き込みは走査線電圧
波形の立ち上がり直後に急激に行なわれ、また画素電位
の降下分である突き抜け電圧は、立ち下がり時の走査線
電圧に依存する。
【００１６】本発明の液晶表示装置では、制御装置によ
り、選択期間の走査線に印加される駆動電圧が、階段状
に減少する複数のレベルを有するように制御され、した
がって走査線電圧は、波形の立ち上がり時に比して立ち
下がり時の電位（電圧）が低くなっているので、立ち下
がり時の走査線電位を従来のそれより下げた場合には、
必要な信号電圧を画素に書き込みつつ、突き抜け電圧を
低減することができる。その結果、残像、焼き付きとい
った表示不良を生じることなく補助容量を小さくするこ
とができ、画素の開口率が向上する。また逆に、従来か
らの走査線電位に対して立ち上がり時の走査線電位を上
げた場合には、突き抜け電圧は従来値のままであるが、
画素への信号電圧の書き込みが良くなる。したがって、
書き込み性能を従来と同程度として、ＴＦＴのチャネル
幅を小さくすることができ、その場合突き抜け電圧は減
少するので、やはり画素の開口率が向上する。
り、選択期間の走査線に印加される駆動電圧が、階段状
に減少する複数のレベルを有するように制御され、した
がって走査線電圧は、波形の立ち上がり時に比して立ち
下がり時の電位（電圧）が低くなっているので、立ち下
がり時の走査線電位を従来のそれより下げた場合には、
必要な信号電圧を画素に書き込みつつ、突き抜け電圧を
低減することができる。その結果、残像、焼き付きとい
った表示不良を生じることなく補助容量を小さくするこ
とができ、画素の開口率が向上する。また逆に、従来か
らの走査線電位に対して立ち上がり時の走査線電位を上
げた場合には、突き抜け電圧は従来値のままであるが、
画素への信号電圧の書き込みが良くなる。したがって、
書き込み性能を従来と同程度として、ＴＦＴのチャネル
幅を小さくすることができ、その場合突き抜け電圧は減
少するので、やはり画素の開口率が向上する。
【００１７】本発明において、走査線に印加される駆動
電圧のレベルを２つのレベルとし、かつ後から印加され
る第２のレベルの電圧（走査線電圧波形の立ち下がり時
の電圧）を、先に印加される第１のレベルの電圧（走査
線電圧波形の立ち上がり時の電圧）値の70％以上の値と
することが望ましい。第２のレベルの電圧値が第１のレ
ベルの電圧値の70％よりも低い場合には、画素への書き
込みが不十分となり好ましくない。
電圧のレベルを２つのレベルとし、かつ後から印加され
る第２のレベルの電圧（走査線電圧波形の立ち下がり時
の電圧）を、先に印加される第１のレベルの電圧（走査
線電圧波形の立ち上がり時の電圧）値の70％以上の値と
することが望ましい。第２のレベルの電圧値が第１のレ
ベルの電圧値の70％よりも低い場合には、画素への書き
込みが不十分となり好ましくない。
【００１８】また、このような高低２つのレベルの電圧
が印加される期間に関しては、第１のレベルの電圧が印
加される期間が、第２のレベルの電圧が印加される期間
の 1/5倍から 5倍、より好ましくは 1/2倍から 2倍にな
るように制御することが望ましい。第１のレベルの電圧
印加期間が、第２のレベルの電圧印加期間の 1/5倍未満
であるか、あるいは 5倍を越える場合には、書き込み不
足を生じることなく突き抜け電圧を低くすることができ
ないか、あるいは突き抜け電圧を増大させることなく書
き込みを良くすることができず、開口率が高く高品位の
表示が得られない。さらに、駆動波形には通常 2μs 程
度の鈍りが生じるので、第２のレベルの電圧が印加され
る期間は、 2μs よりも大きいことが望ましい。
が印加される期間に関しては、第１のレベルの電圧が印
加される期間が、第２のレベルの電圧が印加される期間
の 1/5倍から 5倍、より好ましくは 1/2倍から 2倍にな
るように制御することが望ましい。第１のレベルの電圧
印加期間が、第２のレベルの電圧印加期間の 1/5倍未満
であるか、あるいは 5倍を越える場合には、書き込み不
足を生じることなく突き抜け電圧を低くすることができ
ないか、あるいは突き抜け電圧を増大させることなく書
き込みを良くすることができず、開口率が高く高品位の
表示が得られない。さらに、駆動波形には通常 2μs 程
度の鈍りが生じるので、第２のレベルの電圧が印加され
る期間は、 2μs よりも大きいことが望ましい。
【００１９】
【発明の実施の形態】以下、本発明の実施例を、図面に
基づいて説明する。
基づいて説明する。
【００２０】図１は、本発明のアクティブマトリクス型
液晶表示装置の一実施例を示すブロック図であり、図２
（ａ）および（ｂ）は、それぞれ実施例の液晶表示装置
における駆動電圧波形図および画素電位波形図である。
液晶表示装置の一実施例を示すブロック図であり、図２
（ａ）および（ｂ）は、それぞれ実施例の液晶表示装置
における駆動電圧波形図および画素電位波形図である。
【００２１】図１において、符号１４は、ＴＦＴ液晶表
示パネルを示し、１５および１６は、それぞれこの液晶
表示パネル１４においてマトリクス状に形成された信号
線および走査線を示している。また、符号１７は、信号
線１５に接続された信号線駆動回路（ドライバー）を示
し、１８は、走査線１６に接続された走査線駆動回路
（ドライバー）を示している。さらに、符号１９は制御
装置を示し、この制御装置１９により走査線駆動回路１
７が制御され、以下に示すように、階段状に減少する２
つのレベルを有する電圧波形が、走査線に印加されるよ
うになっている。すなわち、走査線に印加される走査線
電圧２０波形は、最大電圧Ｖg1まで立ち上がり、期間Ｔ
g1の後にＶg2まで立ち下がり、さらに期間Ｔg2の後再び
立ち下がるといった、走査線選択期間内で２段階に減少
する階段形状を有している。また、信号電圧２１波形
は、振幅のセンター値（Ｖsig.c ）に対してフィールド
期間ごとに正負の極性が反転する形状を有している。
示パネルを示し、１５および１６は、それぞれこの液晶
表示パネル１４においてマトリクス状に形成された信号
線および走査線を示している。また、符号１７は、信号
線１５に接続された信号線駆動回路（ドライバー）を示
し、１８は、走査線１６に接続された走査線駆動回路
（ドライバー）を示している。さらに、符号１９は制御
装置を示し、この制御装置１９により走査線駆動回路１
７が制御され、以下に示すように、階段状に減少する２
つのレベルを有する電圧波形が、走査線に印加されるよ
うになっている。すなわち、走査線に印加される走査線
電圧２０波形は、最大電圧Ｖg1まで立ち上がり、期間Ｔ
g1の後にＶg2まで立ち下がり、さらに期間Ｔg2の後再び
立ち下がるといった、走査線選択期間内で２段階に減少
する階段形状を有している。また、信号電圧２１波形
は、振幅のセンター値（Ｖsig.c ）に対してフィールド
期間ごとに正負の極性が反転する形状を有している。
【００２２】このような波形の電圧が走査線１５および
信号線１６にそれぞれ印加された場合、期間Ｔg1の間に
画素への信号電圧２１の書き込みの大部分が終了してい
るため、走査線電圧２０がＶg2まで低下しても、選択期
間の残りの期間Ｔg2内で十分に書き込みが終了する。一
方、選択期間終了時に画素電位２２に生じる突き抜け電
圧△Ｖp は、各種の容量と走査線電圧２０の立ち下がり
時の電圧Ｖg2で決まるため、高低２つのレベルの電圧の
差△Ｖg （＝Ｖg1−Ｖg2）に依存して減少し、表示不良
を生じることなく補助容量を小さくすることができ、画
素開口率が向上する。
信号線１６にそれぞれ印加された場合、期間Ｔg1の間に
画素への信号電圧２１の書き込みの大部分が終了してい
るため、走査線電圧２０がＶg2まで低下しても、選択期
間の残りの期間Ｔg2内で十分に書き込みが終了する。一
方、選択期間終了時に画素電位２２に生じる突き抜け電
圧△Ｖp は、各種の容量と走査線電圧２０の立ち下がり
時の電圧Ｖg2で決まるため、高低２つのレベルの電圧の
差△Ｖg （＝Ｖg1−Ｖg2）に依存して減少し、表示不良
を生じることなく補助容量を小さくすることができ、画
素開口率が向上する。
【００２３】次に、このような駆動電圧波形を用い、ア
クティブマトリクス型液晶表示装置の駆動制御を行なっ
た具体的実施例について説明する。
クティブマトリクス型液晶表示装置の駆動制御を行なっ
た具体的実施例について説明する。
【００２４】実施例１ 図２（ａ）に示す駆動波形図において、高低２つのレベ
ルの電圧印加期間Ｔg1、Ｔg2の比を、 (A)Ｔg1：Ｔg2=
1:1、 (B)Ｔg1：Ｔg2=1:2、 (C)Ｔg1：Ｔg2=2:1とした
３通りの場合について、それぞれ高低２つのレベルの電
圧の差△Ｖg （＝Ｖg1−Ｖg2）を変化させ、画素電位に
おける突き抜け電圧△Ｖp と書き込み不足電圧を調べ
た。結果を図３および図４にそれぞれ示す。
ルの電圧印加期間Ｔg1、Ｔg2の比を、 (A)Ｔg1：Ｔg2=
1:1、 (B)Ｔg1：Ｔg2=1:2、 (C)Ｔg1：Ｔg2=2:1とした
３通りの場合について、それぞれ高低２つのレベルの電
圧の差△Ｖg （＝Ｖg1−Ｖg2）を変化させ、画素電位に
おける突き抜け電圧△Ｖp と書き込み不足電圧を調べ
た。結果を図３および図４にそれぞれ示す。
【００２５】これらの結果から、 (A)、 (B)、 (C)のい
ずれの場合においても、△Ｖg の増加に伴って突き抜け
電圧△Ｖp が減少することが確かめられた。一方、書き
込みに関しては、△Ｖg ／Ｖg1≦0.25の範囲で、書き込
み不足電圧基準が 100％以下となり、書き込み基準を満
たして良好な表示が得られ、この範囲内（△Ｖg ／Ｖg1
≦0.25）では、最大70％まで突き抜け電圧△Ｖp を低減
できることがわかった。 そこで、突き抜け電圧△Ｖp
を従来の値の 1.4倍まで許容し、補助容量Ｃsを小さく
して画素設計を行なったところ、画素開口率は10％向上
した。また、Ｔg1：Ｔg2=2:1、△Ｖg ／Ｖg1＝0.25の条
件で実際にアクティブマトリクス型液晶表示装置の駆動
を行なったところ、突き抜け電圧△Ｖp に起因する残
像、焼き付きといった表示不良は見られず、良好な表示
が得られた。
ずれの場合においても、△Ｖg の増加に伴って突き抜け
電圧△Ｖp が減少することが確かめられた。一方、書き
込みに関しては、△Ｖg ／Ｖg1≦0.25の範囲で、書き込
み不足電圧基準が 100％以下となり、書き込み基準を満
たして良好な表示が得られ、この範囲内（△Ｖg ／Ｖg1
≦0.25）では、最大70％まで突き抜け電圧△Ｖp を低減
できることがわかった。 そこで、突き抜け電圧△Ｖp
を従来の値の 1.4倍まで許容し、補助容量Ｃsを小さく
して画素設計を行なったところ、画素開口率は10％向上
した。また、Ｔg1：Ｔg2=2:1、△Ｖg ／Ｖg1＝0.25の条
件で実際にアクティブマトリクス型液晶表示装置の駆動
を行なったところ、突き抜け電圧△Ｖp に起因する残
像、焼き付きといった表示不良は見られず、良好な表示
が得られた。
【００２６】実施例２ 図２（ａ）に示す駆動波形図において、Ｔg1とＴg2との
比を、 (A)Ｔg1：Ｔg2=1:1、 (B)Ｔg1：Ｔg2=1:2、 (C)
Ｔg1：Ｔg2=2:1とした３通りの場合について、それぞれ
書き込み基準を満たし（書き込み不足電圧基準が 100％
以下）かつ突き抜け電圧△Ｖp が十分に小さい値となる
ようにＶg2を設定し、それぞれ△Ｖg（＝Ｖg1−Ｖg2）
を変化させて書き込み不足電圧を調べた。結果を図５に
示す。この結果から、 (A)、 (B)、 (C)のいずれの場合
においても、△Ｖg ／Ｖg1≦0.30の範囲（すなわち、Ｖ
g2がＶg1の70％以上の範囲）で書き込み不足電圧が最小
となる最適電圧が存在し、効果が最も大きい (c)の場合
には、書き込み不足電圧が従来値の55％と低減されてい
ることがわかった。
比を、 (A)Ｔg1：Ｔg2=1:1、 (B)Ｔg1：Ｔg2=1:2、 (C)
Ｔg1：Ｔg2=2:1とした３通りの場合について、それぞれ
書き込み基準を満たし（書き込み不足電圧基準が 100％
以下）かつ突き抜け電圧△Ｖp が十分に小さい値となる
ようにＶg2を設定し、それぞれ△Ｖg（＝Ｖg1−Ｖg2）
を変化させて書き込み不足電圧を調べた。結果を図５に
示す。この結果から、 (A)、 (B)、 (C)のいずれの場合
においても、△Ｖg ／Ｖg1≦0.30の範囲（すなわち、Ｖ
g2がＶg1の70％以上の範囲）で書き込み不足電圧が最小
となる最適電圧が存在し、効果が最も大きい (c)の場合
には、書き込み不足電圧が従来値の55％と低減されてい
ることがわかった。
【００２７】そこで、書き込み不足電圧を従来値の 1.8
倍まで許容して画素設計を行なったところ、突き抜け電
圧△Ｖp が25％低減し、補助容量Ｃs を小さくすること
により、画素開口率が10％向上した。また、Ｔg1：Ｔg2
=2:1、△Ｖg ／Ｖg1＝0.30の条件で実際にアクティブマ
トリクス型液晶表示装置の駆動を行なったところ、突き
抜け電圧△Ｖp に起因する残像、焼き付きといった表示
不良は見られず、良好な表示が得られた。
倍まで許容して画素設計を行なったところ、突き抜け電
圧△Ｖp が25％低減し、補助容量Ｃs を小さくすること
により、画素開口率が10％向上した。また、Ｔg1：Ｔg2
=2:1、△Ｖg ／Ｖg1＝0.30の条件で実際にアクティブマ
トリクス型液晶表示装置の駆動を行なったところ、突き
抜け電圧△Ｖp に起因する残像、焼き付きといった表示
不良は見られず、良好な表示が得られた。
【００２８】
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス型液晶表示装置においては、走査線選択期
間の走査線に印加される駆動電圧を制御装置により制御
することにより、書き込み不足を生じさせることなく、
画素電位の突き抜け電圧を低減することができ、あるい
は突き抜け電圧を増大させることなく書き込みを良くす
ることができる。そのため、突き抜け電圧が低減された
場合には、残像、焼き付きといった表示不良を生じさせ
ることなく、補助容量を小さくすることができ、画素開
口率が向上する。また、書き込み性能が良くなった場合
にも、書き込み性能を従来と同程度にしてＴＦＴのチャ
ネル幅を小さくすることができる。この場合も、突き抜
け電圧は減少するので、補助容量を小さくすることがで
き、画素の開口率が向上する。
ブマトリクス型液晶表示装置においては、走査線選択期
間の走査線に印加される駆動電圧を制御装置により制御
することにより、書き込み不足を生じさせることなく、
画素電位の突き抜け電圧を低減することができ、あるい
は突き抜け電圧を増大させることなく書き込みを良くす
ることができる。そのため、突き抜け電圧が低減された
場合には、残像、焼き付きといった表示不良を生じさせ
ることなく、補助容量を小さくすることができ、画素開
口率が向上する。また、書き込み性能が良くなった場合
にも、書き込み性能を従来と同程度にしてＴＦＴのチャ
ネル幅を小さくすることができる。この場合も、突き抜
け電圧は減少するので、補助容量を小さくすることがで
き、画素の開口率が向上する。
【００２９】このように本発明のアクティブマトリクス
型液晶表示装置においては、高品位で開口率の高い表示
を実現することができる。
型液晶表示装置においては、高品位で開口率の高い表示
を実現することができる。
【図１】本発明のアクティブマトリクス型液晶表示装置
の一実施例を示すブロック図。
の一実施例を示すブロック図。
【図２】実施例の液晶表示装置における駆動電圧波形図
および画素電位波形図。
および画素電位波形図。
【図３】本発明の実施例１における突き抜け電圧の低減
効果を示す図。
効果を示す図。
【図４】本発明の実施例１における書き込み不足電圧の
低減効果を示す図。
低減効果を示す図。
【図５】本発明の実施例２における書き込み不足電圧の
低減効果を示す図。
低減効果を示す図。
【図６】従来のアクティブマトリクス型液晶表示装置の
電気的等価回路図。
電気的等価回路図。
【図７】従来のアクティブマトリクス型液晶表示装置に
おける駆動電圧波形図および画素電位波形図。
おける駆動電圧波形図および画素電位波形図。
【図８】アクティブマトリクス型液晶表示装置における
液晶容量の信号振幅依存性を示す図。
液晶容量の信号振幅依存性を示す図。
１…………ＴＦＴ ２…………ドレイン電極 ３、１５…………信号線 ４…………ゲート電極 ５、１６…………走査線 ６…………ソース電極 ７…………液晶層 ８…………蓄積容量 １１、２０………走査線電圧 １２、２１…………信号電圧 １３、２２…………画素電位 １４…………ＴＦＴ液晶表示パネル １７…………信号線駆動回路 １８………走査線駆動回路 １９…………制御装置
Claims (5)
- 【請求項１】 絶縁基板上に複数の信号線と複数の走査
線とがそれぞれ交差するように形成され、その交差した
各部にスイッチング素子が設けられた第１の基板と、絶
縁基板上に対向電極が形成された第２の基板と、前記第
１の基板と第２の基板との間に挟持された液晶層と、前
記走査線が選択されている期間の該走査線に印加される
駆動電圧を、階段状に減少する複数のレベルを有するよ
うに制御する制御装置とを備えてなることを特徴とする
アクティブマトリクス型液晶表示装置。 - 【請求項２】 前記制御装置により、前記走査線に印加
される駆動電圧が階段状に減少する２つのレベルを有す
るように制御することを特徴とする請求項１記載のアク
ティブマトリクス型液晶表示装置。 - 【請求項３】 前記制御装置により、前記走査線に後か
ら印加される第２のレベルの電圧を、該走査線に先に印
加される第１のレベルの電圧の値の70％以上の値に制御
することを特徴とする請求項２記載のアクティブマトリ
クス型液晶表示装置。 - 【請求項４】 前記制御装置により、前記第１のレベル
の電圧が印加される期間を、前記第２のレベルの電圧が
印加される期間の 1/5倍から 5倍の範囲に制御すること
を特徴とする請求項２記載のアクティブマトリクス型液
晶表示装置。 - 【請求項５】 前記制御装置により、前記第２のレベル
の電圧が印加される期間を 2μs 以上に制御することを
特徴とする請求項２記載のアクティブマトリクス型液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6455596A JPH09258174A (ja) | 1996-03-21 | 1996-03-21 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6455596A JPH09258174A (ja) | 1996-03-21 | 1996-03-21 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09258174A true JPH09258174A (ja) | 1997-10-03 |
Family
ID=13261600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6455596A Pending JPH09258174A (ja) | 1996-03-21 | 1996-03-21 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09258174A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139329A3 (en) * | 2000-03-28 | 2002-01-23 | SANYO ELECTRIC Co., Ltd. | Display device of active matrix type |
| JP2002311414A (ja) * | 2001-04-17 | 2002-10-23 | Matsushita Electric Ind Co Ltd | 液晶表示装置、画像表示応用機器、マトリックス型表示装置駆動方法、およびプログラム |
| US7002542B2 (en) | 1998-09-19 | 2006-02-21 | Lg.Philips Lcd Co., Ltd. | Active matrix liquid crystal display |
| JP2006235627A (ja) * | 2005-02-26 | 2006-09-07 | Samsung Electronics Co Ltd | 液晶表示装置とその駆動方法 |
| JP2007264241A (ja) * | 2006-03-28 | 2007-10-11 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
| US7696969B2 (en) | 1998-03-27 | 2010-04-13 | Sharp Kabushiki Kaisha | Display device and display method |
| US8184079B2 (en) | 2006-01-26 | 2012-05-22 | Samsung Electronics Co., Ltd. | Display device having reduced flicker |
| EP2550738A1 (en) * | 2010-03-22 | 2013-01-30 | Apple Inc. | Clock feedthrough and crosstalk reduction method |
| US8411006B2 (en) | 2005-11-04 | 2013-04-02 | Sharp Kabushiki Kaisha | Display device including scan signal line driving circuits connected via signal wiring |
-
1996
- 1996-03-21 JP JP6455596A patent/JPH09258174A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696969B2 (en) | 1998-03-27 | 2010-04-13 | Sharp Kabushiki Kaisha | Display device and display method |
| US8035597B2 (en) | 1998-03-27 | 2011-10-11 | Sharp Kabushiki Kaisha | Display device and display method |
| US7586477B2 (en) | 1998-09-19 | 2009-09-08 | Lg Display Co., Ltd. | Active matrix liquid crystal display |
| US7002542B2 (en) | 1998-09-19 | 2006-02-21 | Lg.Philips Lcd Co., Ltd. | Active matrix liquid crystal display |
| US7102606B2 (en) | 2000-03-28 | 2006-09-05 | Sanyo Electric Co., Ltd. | Display device of active matrix type |
| EP1139329A3 (en) * | 2000-03-28 | 2002-01-23 | SANYO ELECTRIC Co., Ltd. | Display device of active matrix type |
| JP2002311414A (ja) * | 2001-04-17 | 2002-10-23 | Matsushita Electric Ind Co Ltd | 液晶表示装置、画像表示応用機器、マトリックス型表示装置駆動方法、およびプログラム |
| JP2006235627A (ja) * | 2005-02-26 | 2006-09-07 | Samsung Electronics Co Ltd | 液晶表示装置とその駆動方法 |
| US7907106B2 (en) | 2005-02-26 | 2011-03-15 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| US8411006B2 (en) | 2005-11-04 | 2013-04-02 | Sharp Kabushiki Kaisha | Display device including scan signal line driving circuits connected via signal wiring |
| US8184079B2 (en) | 2006-01-26 | 2012-05-22 | Samsung Electronics Co., Ltd. | Display device having reduced flicker |
| JP2007264241A (ja) * | 2006-03-28 | 2007-10-11 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
| EP2550738A1 (en) * | 2010-03-22 | 2013-01-30 | Apple Inc. | Clock feedthrough and crosstalk reduction method |
| US8963904B2 (en) | 2010-03-22 | 2015-02-24 | Apple Inc. | Clock feedthrough and crosstalk reduction method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272147B1 (ko) | 액정표시장치및그구동방법 | |
| JP3725458B2 (ja) | アクティブマトリクス表示パネル、およびそれを備えた画像表示装置 | |
| CA1296438C (en) | Active matrix display device and method for driving the same | |
| KR100433064B1 (ko) | 액정표시장치 및 그 구동제어방법 | |
| JPH09179097A (ja) | 液晶表示装置の駆動方法 | |
| JP2003150127A (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| JPH10293287A (ja) | 液晶表示装置の駆動方法 | |
| CN102498509A (zh) | 像素电路和显示装置 | |
| US5835170A (en) | Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel | |
| JP3069280B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH09258174A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| US7375706B2 (en) | Pixel structure of a liquid crystal display and driving method thereof | |
| JP4639702B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP3325311B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3332088B2 (ja) | 液晶表示装置 | |
| JPH02216121A (ja) | 液晶表示装置 | |
| JPH05265042A (ja) | アクティブマトリクス型表示装置 | |
| JP2002099256A (ja) | 平面表示装置 | |
| JPH0572995A (ja) | 液晶表示装置 | |
| CN117612493A (zh) | 显示装置 | |
| JPH04324419A (ja) | アクティブマトリックス型表示装置の駆動方法 | |
| JPH09101502A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH07175453A (ja) | 液晶表示装置 | |
| JP2002202493A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |