JPH09258249A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH09258249A JPH09258249A JP7017896A JP7017896A JPH09258249A JP H09258249 A JPH09258249 A JP H09258249A JP 7017896 A JP7017896 A JP 7017896A JP 7017896 A JP7017896 A JP 7017896A JP H09258249 A JPH09258249 A JP H09258249A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pad
- wiring
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】液晶駆動ＩＣのインテリジェント化におけるパ
ッド数の増大によるチップサイズの増大と実装面積の増
大。またＩＴＯ配線の増長による配線抵抗の増大、及び
それによるＩＣ動作スピードの低下。 【解決手段】本発明の半導体集積回路の解決手段は、一
列に配置する複数の入力パッドのうち信号用の入力パッ
ドと電源用の入力パッド配置は、外部の回路に接続する
ためのＦＰＣの配線の配線ピッチと同じピッチで配置
し、且つ他の動作モードを設定する設定端子用の入力パ
ッドやテスト用の入力パッドは、信号用の入力パッドや
電源入力パッドの間に配置した。
ッド数の増大によるチップサイズの増大と実装面積の増
大。またＩＴＯ配線の増長による配線抵抗の増大、及び
それによるＩＣ動作スピードの低下。 【解決手段】本発明の半導体集積回路の解決手段は、一
列に配置する複数の入力パッドのうち信号用の入力パッ
ドと電源用の入力パッド配置は、外部の回路に接続する
ためのＦＰＣの配線の配線ピッチと同じピッチで配置
し、且つ他の動作モードを設定する設定端子用の入力パ
ッドやテスト用の入力パッドは、信号用の入力パッドや
電源入力パッドの間に配置した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
パッドの配置に関し、特に液晶パネル上にチップオング
ラス実装方法を用いて直接実装する液晶用の半導体集積
回路のパッドの配置に関する。
パッドの配置に関し、特に液晶パネル上にチップオング
ラス実装方法を用いて直接実装する液晶用の半導体集積
回路のパッドの配置に関する。
【０００２】
【従来の技術】図３は液晶表示用の半導体集積回路を実
装する液晶パネルの全体図である。図３に示す液晶パネ
ル３０３はラップトップ型パソコンに用いるＶＧＡ用液
晶パネルの例であり、６４０×４８０ドットの画素部を
上下に分割して表示する。
装する液晶パネルの全体図である。図３に示す液晶パネ
ル３０３はラップトップ型パソコンに用いるＶＧＡ用液
晶パネルの例であり、６４０×４８０ドットの画素部を
上下に分割して表示する。
【０００３】また、図３に示す液晶パネル３０３は、信
号電極駆動用の半導体集積回路３０１、３０２を上下に
４個（図では３個）づつ実装し、走査電極用の半導体集
積回路３０４を右側に２個実装し、実装方法はチップオ
ングラス実装方法を用いている。
号電極駆動用の半導体集積回路３０１、３０２を上下に
４個（図では３個）づつ実装し、走査電極用の半導体集
積回路３０４を右側に２個実装し、実装方法はチップオ
ングラス実装方法を用いている。
【０００４】液晶表示パネルは、現在いろいろの分野に
利用され、例えばパソコン用の表示装置として、図３に
示すＶＧＡと言われる６４０×４８０の表示法やＳＶＧ
Ａと言われる８００×６００、またそれ以上の表示規格
がある。またテレビ用の表示方法としては、ＮＴＳＣ、
ＰＡＬ、ＳＥＣＡＭという放送規格がある。
利用され、例えばパソコン用の表示装置として、図３に
示すＶＧＡと言われる６４０×４８０の表示法やＳＶＧ
Ａと言われる８００×６００、またそれ以上の表示規格
がある。またテレビ用の表示方法としては、ＮＴＳＣ、
ＰＡＬ、ＳＥＣＡＭという放送規格がある。
【０００５】これら規格の違う液晶パネルは、それぞれ
専用の液晶表示用の半導体集積回路を設計し、実装して
用いても良いが、一般的には、できるだけ規格の違う液
晶パネルでも用いることが可能な半導体集積回路を設計
することが多い。
専用の液晶表示用の半導体集積回路を設計し、実装して
用いても良いが、一般的には、できるだけ規格の違う液
晶パネルでも用いることが可能な半導体集積回路を設計
することが多い。
【０００６】したがって、このような多種の規格に対応
する液晶表示用の半導体集積回路は、それぞれの規格の
動作モードに応じて内部動作を可変するための設定端子
を複数設ける必要がある。
する液晶表示用の半導体集積回路は、それぞれの規格の
動作モードに応じて内部動作を可変するための設定端子
を複数設ける必要がある。
【０００７】具体的な動作モードの切り替えの例とし
て、図３に示す信号電極駆動用の半導体集積回路が４個
（図では３個）づつ実装されているパソコンの液晶表示
パネルの場合、６４０本の信号電極の液晶表示パネルと
８００の信号電極の液晶表示パネルとでは、同一の信号
電極駆動用の半導体集積回路で出力本数を１６０個の出
力と２００個の出力とに切り替えるための設定端子が必
要になる。
て、図３に示す信号電極駆動用の半導体集積回路が４個
（図では３個）づつ実装されているパソコンの液晶表示
パネルの場合、６４０本の信号電極の液晶表示パネルと
８００の信号電極の液晶表示パネルとでは、同一の信号
電極駆動用の半導体集積回路で出力本数を１６０個の出
力と２００個の出力とに切り替えるための設定端子が必
要になる。
【０００８】また、半導体集積回路の検査を容易に行う
ため、テスト用の設定端子も必要になる。
ため、テスト用の設定端子も必要になる。
【０００９】このように、同一の半導体集積回路で多種
の規格に対応するためには、より多くの設定端子が必要
になってくる。
の規格に対応するためには、より多くの設定端子が必要
になってくる。
【００１０】これらの設定端子は、ＩＣの動作モードを
決定する為の端子であり信号としては、ＨＩまたはＬＯ
のＤＣ信号である。
決定する為の端子であり信号としては、ＨＩまたはＬＯ
のＤＣ信号である。
【００１１】また、信号電極駆動用の半導体集積回路に
は、データを転送するためのシフトクロック、データを
ラッチする為のラッチ信号、表示データを入力するデー
ター端子などがあり、これらの信号入力端子は高速信号
が入力されるものも存在する。
は、データを転送するためのシフトクロック、データを
ラッチする為のラッチ信号、表示データを入力するデー
ター端子などがあり、これらの信号入力端子は高速信号
が入力されるものも存在する。
【００１２】このほかに、半導体集積回路のロジック回
路に供給するプラス側の電源パッド及びマイナス側の電
源パッドと液晶を駆動するためのプラス側の電源パッド
及びマイナス側の電源パッドが必要となる。
路に供給するプラス側の電源パッド及びマイナス側の電
源パッドと液晶を駆動するためのプラス側の電源パッド
及びマイナス側の電源パッドが必要となる。
【００１３】一般的な、半導体集積回路の入出力パッド
の配置は、半導体集積回路チップの周囲に配置している
が、出力パッドの数が多い液晶表示用の半導体集積回路
の場合は、半導体集積回路チップの内部に出力パッドを
配置することが一般的である。
の配置は、半導体集積回路チップの周囲に配置している
が、出力パッドの数が多い液晶表示用の半導体集積回路
の場合は、半導体集積回路チップの内部に出力パッドを
配置することが一般的である。
【００１４】図２は従来例の液晶パネルに実装する液晶
表示用の半導体集積回路の実装図である。図２に示す液
晶表示用の半導体集積回路は信号電極駆動用の半導体集
積回路の例である。図２に示す半導体集積回路２０２の
複数の入力パッド２０３は半導体集積回路２０２の長手
方向に一列に配置しパッド列を形成し、複数の出力パッ
ド２０４は半導体集積回路２０２の長手方向に入力パッ
ド２０３のパッド列に平行して一列に配置するパッド列
を、平行に複数配置してパッド列群を形成している。
表示用の半導体集積回路の実装図である。図２に示す液
晶表示用の半導体集積回路は信号電極駆動用の半導体集
積回路の例である。図２に示す半導体集積回路２０２の
複数の入力パッド２０３は半導体集積回路２０２の長手
方向に一列に配置しパッド列を形成し、複数の出力パッ
ド２０４は半導体集積回路２０２の長手方向に入力パッ
ド２０３のパッド列に平行して一列に配置するパッド列
を、平行に複数配置してパッド列群を形成している。
【００１５】また、入力パッド２０３のパッド列と出力
パッド２０４のパッド列群とは、入力用のＩＴＯ配線と
出力用のＩＴＯ配線どうしがお互いに接触しないように
一定の距離Ｘ２０９をおいて半導体集積回路のチップエ
ッジに配置してあり、出力パッド２０４のパッド列群は
図３に示す液晶パネル３０３の画素部側に位置してい
る。
パッド２０４のパッド列群とは、入力用のＩＴＯ配線と
出力用のＩＴＯ配線どうしがお互いに接触しないように
一定の距離Ｘ２０９をおいて半導体集積回路のチップエ
ッジに配置してあり、出力パッド２０４のパッド列群は
図３に示す液晶パネル３０３の画素部側に位置してい
る。
【００１６】クロック信号やデータ信号用の入力パッド
２０３と液晶駆動の電源用の入力パッド２０３とロジッ
ク駆動の電源用の入力パッド２０３と信号電極駆動用の
半導体集積回路の動作モードを決める為の入力パッド２
０３は、バンプを介してＩＴＯ配線２０８、に接続し、
ＩＴＯ配線２０８は画素部と反対側の外部の回路に接続
するためのフレキシブル・プリンテッド・サーキット２
０６（以下ＦＰＣと記す）と接続している。
２０３と液晶駆動の電源用の入力パッド２０３とロジッ
ク駆動の電源用の入力パッド２０３と信号電極駆動用の
半導体集積回路の動作モードを決める為の入力パッド２
０３は、バンプを介してＩＴＯ配線２０８、に接続し、
ＩＴＯ配線２０８は画素部と反対側の外部の回路に接続
するためのフレキシブル・プリンテッド・サーキット２
０６（以下ＦＰＣと記す）と接続している。
【００１７】画素部と反対側の外部の回路に接続するた
めのＦＰＣ２０６の配線ピッチは一般的に６００μｍ程
度で有り、入力パッド２０３のレイアウトピッチは１５
０μｍ程度で有る為、入力パッド２０３と画素部と反対
側の外部の回路に接続するためのＦＰＣ２０６とを接続
するＩＴＯ配線２０６は液晶パネル上を引き回す為、入
力パッド２０３とＦＰＣ２０７の間にはＩＴＯ配線領域
Ｙ２１０が必要となる。
めのＦＰＣ２０６の配線ピッチは一般的に６００μｍ程
度で有り、入力パッド２０３のレイアウトピッチは１５
０μｍ程度で有る為、入力パッド２０３と画素部と反対
側の外部の回路に接続するためのＦＰＣ２０６とを接続
するＩＴＯ配線２０６は液晶パネル上を引き回す為、入
力パッド２０３とＦＰＣ２０７の間にはＩＴＯ配線領域
Ｙ２１０が必要となる。
【００１８】入力パッド２０３と画素部と反対側の外部
の回路に接続するためのＦＰＣ２０６とを接続するＩＴ
Ｏ配線２０６は液晶パネル上を曲げて引き回すことによ
り配置配線するため、結果としてＩＴＯ配線２０８の配
線長が長くなり配線抵抗が高くなる。
の回路に接続するためのＦＰＣ２０６とを接続するＩＴ
Ｏ配線２０６は液晶パネル上を曲げて引き回すことによ
り配置配線するため、結果としてＩＴＯ配線２０８の配
線長が長くなり配線抵抗が高くなる。
【００１９】
【発明が解決しようとする課題】しかしながら、１枚の
ガラス基板から液晶パネルの取れる個数を増加し、また
液晶パネルを実装する匡体のフレーム部を少なくする要
求が強く、図３に示す液晶パネル３０３の半導体集積回
路３０１と画素部と反対側の外部の回路に接続するため
のＦＰＣの配線とを接続するためのＩＴＯ配線領域３０
７を縮小する必要がる。
ガラス基板から液晶パネルの取れる個数を増加し、また
液晶パネルを実装する匡体のフレーム部を少なくする要
求が強く、図３に示す液晶パネル３０３の半導体集積回
路３０１と画素部と反対側の外部の回路に接続するため
のＦＰＣの配線とを接続するためのＩＴＯ配線領域３０
７を縮小する必要がる。
【００２０】また、表示画素数が増加すると信号電極駆
動用ＩＣの高速動作化が要求され、信号電極駆動用ＩＣ
に入力される駆動信号はより高速化され、図２で示す半
導体集積回路２０２と画素部と反対側の外部の回路に接
続するためのＦＰＣ配線２０６とを接続するためのＩＴ
Ｏ配線２０８の低抵抗化が要求される。
動用ＩＣの高速動作化が要求され、信号電極駆動用ＩＣ
に入力される駆動信号はより高速化され、図２で示す半
導体集積回路２０２と画素部と反対側の外部の回路に接
続するためのＦＰＣ配線２０６とを接続するためのＩＴ
Ｏ配線２０８の低抵抗化が要求される。
【００２１】しかし、信号電極駆動用ＩＣのインテリジ
ェント化が進むと前述した通り入力端子数は増加し、図
２で示されるＩＴＯ配線領域Ｙ２１０は増大し、それ故
ＩＴＯ配線は増長し抵抗値は大となりＩＣの高速化には
不利となる。
ェント化が進むと前述した通り入力端子数は増加し、図
２で示されるＩＴＯ配線領域Ｙ２１０は増大し、それ故
ＩＴＯ配線は増長し抵抗値は大となりＩＣの高速化には
不利となる。
【００２２】また、信号電極駆動用ＩＣ用の液晶駆動用
電源及びロジック電源の抵抗が大きくなると画面上の表
示むら、いわゆるクロストーク増大の原因にもなる。
電源及びロジック電源の抵抗が大きくなると画面上の表
示むら、いわゆるクロストーク増大の原因にもなる。
【００２３】本発明の目的は、信号用の入力パッド２０
３と液晶駆動電源用の入力パッド２０３とロジック駆動
電源用の入力パッド２０３と外部の回路に接続するため
のＦＰＣ配線２０６の配線ピッチとを一致させて配置し
他のモード設定端子用の入力パッド２０３及びテスト用
の入力パッド２０３を信号用の入力パッド２０３と液晶
駆動電源用の入力パッド２０３とロジック駆動電源用の
入力パッド２０３の間に配置することにより、ＩＴＯ配
線領域Ｙ２１０を小さくし、且つ半導体集積回路に高速
の信号入力を可能とし且つ表示上のクロストークを減少
させるため、外部の回路に接続するためのＦＰＣの配線
２０６と信号用の入力パッド２０３とを接続するＩＴＯ
配線２０６の配線抵抗を小さくすることを可能とした半
導体集積回路を提供することである。
３と液晶駆動電源用の入力パッド２０３とロジック駆動
電源用の入力パッド２０３と外部の回路に接続するため
のＦＰＣ配線２０６の配線ピッチとを一致させて配置し
他のモード設定端子用の入力パッド２０３及びテスト用
の入力パッド２０３を信号用の入力パッド２０３と液晶
駆動電源用の入力パッド２０３とロジック駆動電源用の
入力パッド２０３の間に配置することにより、ＩＴＯ配
線領域Ｙ２１０を小さくし、且つ半導体集積回路に高速
の信号入力を可能とし且つ表示上のクロストークを減少
させるため、外部の回路に接続するためのＦＰＣの配線
２０６と信号用の入力パッド２０３とを接続するＩＴＯ
配線２０６の配線抵抗を小さくすることを可能とした半
導体集積回路を提供することである。
【００２４】
【課題を解決するための手段】本発明の半導体集積回路
の構成は、一列に配置する複数の入力パッドのうち信号
用の入力パッドと電源用の入力パッド配置は、外部の回
路に接続するためのＦＰＣの配線の配線ピッチと同じピ
ッチで配置し、液晶駆動ＩＣの信号用の入力パッドや電
源用の入力パッドと外部回路と液晶パネルを接続するた
めのＦＰＣ配線と、その両者を接続する為の液晶パネル
上のＩＴＯ配線とをそれぞれストレートに接続し、且つ
他の動作モードを設定する設定端子用の入力パッドやテ
スト用の入力パッドは、信号用の入力パッドや電源入力
パッドの間に配置し、液晶パネル上のＩＴＯ配線によ
り、図２で示す入力用のＩＴＯ配線と出力用のＩＴＯ配
線どうしがお互いに接触しないように一定の距離Ｘ２０
９を使うことによりチップの外側に引き出し信号配線に
使っているＦＰＣ配線の外側に配置することを特徴とす
る。
の構成は、一列に配置する複数の入力パッドのうち信号
用の入力パッドと電源用の入力パッド配置は、外部の回
路に接続するためのＦＰＣの配線の配線ピッチと同じピ
ッチで配置し、液晶駆動ＩＣの信号用の入力パッドや電
源用の入力パッドと外部回路と液晶パネルを接続するた
めのＦＰＣ配線と、その両者を接続する為の液晶パネル
上のＩＴＯ配線とをそれぞれストレートに接続し、且つ
他の動作モードを設定する設定端子用の入力パッドやテ
スト用の入力パッドは、信号用の入力パッドや電源入力
パッドの間に配置し、液晶パネル上のＩＴＯ配線によ
り、図２で示す入力用のＩＴＯ配線と出力用のＩＴＯ配
線どうしがお互いに接触しないように一定の距離Ｘ２０
９を使うことによりチップの外側に引き出し信号配線に
使っているＦＰＣ配線の外側に配置することを特徴とす
る。
【００２５】信号用の入力パッドの配置と電源用の入力
パッドの配置を外部回路と液晶パネルを接続するための
ＦＰＣの配線の配線ピッチと同じピッチで配置すること
により、信号用の入力パッドの配置と電源用の入力パッ
ドと外部回路と液晶パネルを接続するためのＦＰＣの配
線とを接続するＩＴＯ配線を短くすることが可能であ
る。それ故、液晶パネルの狭額縁化が可能であり、また
ＩＴＯ配線の低抵抗化が可能であるため、液晶駆動用Ｉ
Ｃ動作の高速化や、電源配線の低抵抗化により画面上の
表示むらである、いわゆるクロストークの減少に寄与す
る。また、設定端子用のパッドと低速信号用のパッドを
高速信号パッド及び電源パッドの間に配置することによ
り、液晶駆動ＩＣのチップサイズが大きくなることはな
い。
パッドの配置を外部回路と液晶パネルを接続するための
ＦＰＣの配線の配線ピッチと同じピッチで配置すること
により、信号用の入力パッドの配置と電源用の入力パッ
ドと外部回路と液晶パネルを接続するためのＦＰＣの配
線とを接続するＩＴＯ配線を短くすることが可能であ
る。それ故、液晶パネルの狭額縁化が可能であり、また
ＩＴＯ配線の低抵抗化が可能であるため、液晶駆動用Ｉ
Ｃ動作の高速化や、電源配線の低抵抗化により画面上の
表示むらである、いわゆるクロストークの減少に寄与す
る。また、設定端子用のパッドと低速信号用のパッドを
高速信号パッド及び電源パッドの間に配置することによ
り、液晶駆動ＩＣのチップサイズが大きくなることはな
い。
【００２６】
【発明の実施の形態】チップオングラス実装方法により
液晶パネル上に実装する液晶駆動用の半導体集積回路に
おいて、前記半導体集積回路のチップの一辺に駆動信号
用の入力パッドと電源パッドとを配置し、かつ駆動信号
用の入力パッドと電源パッドの配置ピッチは外部回路よ
り液晶パネル上のＩＴＯ配線を介して信号を入力する為
のフレキシブル・プリンテッド・サーキットの配線ピッ
チと同じであることを特徴とする半導体集積回路であ
る。
液晶パネル上に実装する液晶駆動用の半導体集積回路に
おいて、前記半導体集積回路のチップの一辺に駆動信号
用の入力パッドと電源パッドとを配置し、かつ駆動信号
用の入力パッドと電源パッドの配置ピッチは外部回路よ
り液晶パネル上のＩＴＯ配線を介して信号を入力する為
のフレキシブル・プリンテッド・サーキットの配線ピッ
チと同じであることを特徴とする半導体集積回路であ
る。
【００２７】
【実施例】図３は液晶表示用の半導体集積回路を実装す
る液晶パネルの全体図である。図３に示す液晶パネル３
０３はラップトップ型パソコンに用いるＶＧＡ用液晶パ
ネルの例であり、６４０×４８０ドットの画素部を上下
に分割して表示する。
る液晶パネルの全体図である。図３に示す液晶パネル３
０３はラップトップ型パソコンに用いるＶＧＡ用液晶パ
ネルの例であり、６４０×４８０ドットの画素部を上下
に分割して表示する。
【００２８】また、図３に示す液晶パネル３０３は、信
号電極駆動用の半導体集積回路３０１、３０２を上下に
４個づつ実装し、走査電極用の半導体集積回路３０４を
右側に２個実装し、実装方法はチップオングラス実装方
法を用いている。
号電極駆動用の半導体集積回路３０１、３０２を上下に
４個づつ実装し、走査電極用の半導体集積回路３０４を
右側に２個実装し、実装方法はチップオングラス実装方
法を用いている。
【００２９】図１は本発明の実施例における液晶パネル
に実装する液晶表示用の半導体集積回路の実装図であ
る。図１に示す液晶表示用の半導体集積回路は信号電極
駆動用の半導体集積回路の例である。
に実装する液晶表示用の半導体集積回路の実装図であ
る。図１に示す液晶表示用の半導体集積回路は信号電極
駆動用の半導体集積回路の例である。
【００３０】図１に示す半導体集積回路１０２の複数の
信号入力用パッド１０７と電源入力用パッド１１２と設
定用の入力パッド１１３は半導体集積回路１０２の長手
方向に一列に配置しパッド列を形成し、複数の出力パッ
ド１０４は半導体集積回路１０２の長手方向に信号入力
用パッド１０７と電源入力用パッド１１２と設定用の入
力パッド１１３のパッド列に平行して一列に配置するパ
ッド列を、平行に複数配置してパッド列群を形成してい
る。
信号入力用パッド１０７と電源入力用パッド１１２と設
定用の入力パッド１１３は半導体集積回路１０２の長手
方向に一列に配置しパッド列を形成し、複数の出力パッ
ド１０４は半導体集積回路１０２の長手方向に信号入力
用パッド１０７と電源入力用パッド１１２と設定用の入
力パッド１１３のパッド列に平行して一列に配置するパ
ッド列を、平行に複数配置してパッド列群を形成してい
る。
【００３１】また、信号入力用パッド１０７と電源入力
用パッド１１２と設定用の入力パッド１１３のパッド列
と出力パッド１０４のパッド列群とは、一定の距離のス
ペース１１４をおいて半導体集積回路のチップエッジに
配置してあり、出力パッド１０４のパッド列群は図３に
示す液晶パネル３０３の画素部側に位置している。
用パッド１１２と設定用の入力パッド１１３のパッド列
と出力パッド１０４のパッド列群とは、一定の距離のス
ペース１１４をおいて半導体集積回路のチップエッジに
配置してあり、出力パッド１０４のパッド列群は図３に
示す液晶パネル３０３の画素部側に位置している。
【００３２】また、半導体集積回路のロジック回路用の
プラス電源入力パッド１１５、半導体集積回路のロジッ
ク回路用のマイナス電源入力パッド１１８、半導体集積
回路の液晶駆動用プラス側電源入力パッド１１６、半導
体集積回路の液晶駆動用マイナス側電源入力パッド１１
７、及びクロック信号やデータ信号のための入力信号用
の入力パッド１０７は、それぞれ外部回路と液晶パネル
を接続するためのＦＰＣ配線１０５の配線ピッチＺ１１
１と同じピッチで配置され、バンプを介してＩＴＯ配線
１０６に接続されている。
プラス電源入力パッド１１５、半導体集積回路のロジッ
ク回路用のマイナス電源入力パッド１１８、半導体集積
回路の液晶駆動用プラス側電源入力パッド１１６、半導
体集積回路の液晶駆動用マイナス側電源入力パッド１１
７、及びクロック信号やデータ信号のための入力信号用
の入力パッド１０７は、それぞれ外部回路と液晶パネル
を接続するためのＦＰＣ配線１０５の配線ピッチＺ１１
１と同じピッチで配置され、バンプを介してＩＴＯ配線
１０６に接続されている。
【００３３】また、ＩＴＯ配線１０６は、外部回路と液
晶パネルを接続するためのＦＰＣ配線１０５と接続され
ている。
晶パネルを接続するためのＦＰＣ配線１０５と接続され
ている。
【００３４】また、設定用の入力パッド１１３は、信号
入力用パッド１０７の間に配置され、バンプを介してＩ
ＴＯ配線１０８で、出力パッド１０４の方向に引き出さ
れ出力パッド１０４と入力パッド１０７のスペース１１
４の間をＩＴＯ配線により配線することで半導体集積回
路１０２の外側に引き出し外部回路と液晶パネルを接続
するためのＦＰＣ配線１０５に接続されている。
入力用パッド１０７の間に配置され、バンプを介してＩ
ＴＯ配線１０８で、出力パッド１０４の方向に引き出さ
れ出力パッド１０４と入力パッド１０７のスペース１１
４の間をＩＴＯ配線により配線することで半導体集積回
路１０２の外側に引き出し外部回路と液晶パネルを接続
するためのＦＰＣ配線１０５に接続されている。
【００３５】また、それぞれの出力パッド１０４は、バ
ンプを介してＩＴＯ配線１０５に接続し画素電極に接続
している。本発明の実施例における半導体集積回路１０
２は、外部回路と液晶パネルを接続するためのＦＰＣ配
線１０５の配線ピッチＺ１１１は６００μｍであり、信
号入力用パッド１０７と電源入力用パッド１１２の配置
ピッチは同じく６００μｍである。
ンプを介してＩＴＯ配線１０５に接続し画素電極に接続
している。本発明の実施例における半導体集積回路１０
２は、外部回路と液晶パネルを接続するためのＦＰＣ配
線１０５の配線ピッチＺ１１１は６００μｍであり、信
号入力用パッド１０７と電源入力用パッド１１２の配置
ピッチは同じく６００μｍである。
【００３６】また、設定用の入力パッド１１３は、信号
入力用パッド１０７の間に配置され、信号入力用パッド
１０７が配置された部分のパッド配置ピッチは、同じく
６００μｍの半分で３００μｍピッチとなっている。
入力用パッド１０７の間に配置され、信号入力用パッド
１０７が配置された部分のパッド配置ピッチは、同じく
６００μｍの半分で３００μｍピッチとなっている。
【００３７】本発明の実施例における液晶パネル１０１
は、ＩＴＯ配線の配線幅が１０μｍであり、スペースは
１０μｍである
は、ＩＴＯ配線の配線幅が１０μｍであり、スペースは
１０μｍである
【００３８】したがって、信号入力用パッド１０７と電
源入力用パッド１１２と設定用の入力パッド１１３のパ
ッド列と出力パッド１０４のパッド列群とのスペースＹ
１１４は５０μｍとなる。
源入力用パッド１１２と設定用の入力パッド１１３のパ
ッド列と出力パッド１０４のパッド列群とのスペースＹ
１１４は５０μｍとなる。
【００３９】また、半導体集積回路１０２のチップ端か
ら液晶パネルの端までの距離Ｘ１１０は、ＩＴＯ配線１
０５がストレートに配線され、外部回路と液晶パネルを
接続するためのＦＰＣ配線１０５に接続されているた
め、ＦＰＣ配線１０５と液晶パネル１０１を接着するの
に必要なスペース１.５ｍｍに可能な限り近ずけること
ができる。
ら液晶パネルの端までの距離Ｘ１１０は、ＩＴＯ配線１
０５がストレートに配線され、外部回路と液晶パネルを
接続するためのＦＰＣ配線１０５に接続されているた
め、ＦＰＣ配線１０５と液晶パネル１０１を接着するの
に必要なスペース１.５ｍｍに可能な限り近ずけること
ができる。
【００４０】従って、ＩＴＯ配線１０５は従来の例に比
べて大幅に短くでき、それ故信号入力配線抵抗が小さく
なり、高速入力信号を入力することが可能となる。
べて大幅に短くでき、それ故信号入力配線抵抗が小さく
なり、高速入力信号を入力することが可能となる。
【００４１】また、電源配線のＩＴＯ配線も従来の例に
比べて大幅に短くできることで電源配線抵抗を小さく
し、画面上の表示むらである、いわゆるクロストークの
減少にも寄与する。
比べて大幅に短くできることで電源配線抵抗を小さく
し、画面上の表示むらである、いわゆるクロストークの
減少にも寄与する。
【００４２】設定用の入力パッド１１３の数が増加して
も、信号入力用パッド１０７の間に配置されるため、チ
ップの長辺側のサイズが大きくなることなく、またＩＴ
Ｏ配線１０８の配線長が長くなってもＤＣ信号であるた
め問題ない。
も、信号入力用パッド１０７の間に配置されるため、チ
ップの長辺側のサイズが大きくなることなく、またＩＴ
Ｏ配線１０８の配線長が長くなってもＤＣ信号であるた
め問題ない。
【００４３】なお、設定用の入力パッド１１３は、ＫＨ
ｚオーダ程度の遅い信号でも問題ないのは自明である。
ｚオーダ程度の遅い信号でも問題ないのは自明である。
【００４４】
【発明の効果】上記記載の説明から明らかなように、信
号用の入力パッドの配置と電源用の入力パッドの配置を
外部回路と液晶パネルを接続するためのＦＰＣの配線の
配線ピッチと同じピッチで配置することにより、信号用
の入力パッドの配置と電源用の入力パッドと外部回路と
液晶パネルを接続するためのＦＰＣの配線とを接続する
ＩＴＯ配線を短くし、液晶パネルの狭額縁化が可能であ
る。またＩＴＯ配線の低抵抗化が可能であるため、液晶
駆動用ＩＣ動作の高速化や、電源配線の低抵抗化により
画面上の表示むらである、いわゆるクロストークの減少
に寄与し、且つ設定端子用のパッドと低速信号用のパッ
ドを高速信号パッド及び電源パッドの間に配置すること
により、チップ面積が増大することのない半導体集積回
路を提供することができる。
号用の入力パッドの配置と電源用の入力パッドの配置を
外部回路と液晶パネルを接続するためのＦＰＣの配線の
配線ピッチと同じピッチで配置することにより、信号用
の入力パッドの配置と電源用の入力パッドと外部回路と
液晶パネルを接続するためのＦＰＣの配線とを接続する
ＩＴＯ配線を短くし、液晶パネルの狭額縁化が可能であ
る。またＩＴＯ配線の低抵抗化が可能であるため、液晶
駆動用ＩＣ動作の高速化や、電源配線の低抵抗化により
画面上の表示むらである、いわゆるクロストークの減少
に寄与し、且つ設定端子用のパッドと低速信号用のパッ
ドを高速信号パッド及び電源パッドの間に配置すること
により、チップ面積が増大することのない半導体集積回
路を提供することができる。
【図１】本発明の実施例における液晶パネルに実装する
液晶表示用の半導体集積回路の実装図である。
液晶表示用の半導体集積回路の実装図である。
【図２】従来例の液晶パネルに実装する液晶表示用の半
導体集積回路の実装図である。
導体集積回路の実装図である。
【図３】液晶表示用の半導体集積回路を実装する液晶パ
ネルの全体図である。
ネルの全体図である。
１０１ 液晶パネル １０２ 半導体集積回路 １０３ 出力パッドのＩＴＯ配線 １０４ 出力パッド １０５ ＦＰＣ配線 １０６ 入力信号用のＩＴＯ配線 １０７ 入力信号用のパッド １０８ 設定端子用のＩＴＯ配線 １１０ ＦＰＣ接着用のスペース １１１ ＦＰＣ配線の配線ピッチ １１３ 設定端子用のパッド １１４ 入力パッドのパッド列と出力パッドのパッド列
群とのスペース １１５ ロジック回路用のプラス電源入力パッド １１６ 半導体集積回路の液晶駆動用プラス側電源入力
パッド １１７ 半導体集積回路の液晶駆動用マイナス側電源入
力パッド １１８ 半導体集積回路のロジック回路用のマイナス電
源入力パッド
群とのスペース １１５ ロジック回路用のプラス電源入力パッド １１６ 半導体集積回路の液晶駆動用プラス側電源入力
パッド １１７ 半導体集積回路の液晶駆動用マイナス側電源入
力パッド １１８ 半導体集積回路のロジック回路用のマイナス電
源入力パッド
Claims (2)
- 【請求項１】 チップオングラス実装方法により液晶パ
ネル上に実装する液晶駆動用の半導体集積回路におい
て、前記半導体集積回路のチップの一辺に駆動信号用の
入力パッドと電源パッドとを配置し、かつ駆動信号用の
入力パッドと電源パッドの配置ピッチは外部回路より液
晶パネル上のＩＴＯ配線を介して信号を入力する為のフ
レキシブル・プリンテッド・サーキットの配線ピッチと
同じであることを特徴とする半導体集積回路。 - 【請求項２】 チップオングラス実装方法により液晶パ
ネル上に実装する液晶駆動用の半導体集積回路におい
て、前記半導体集積回路のチップの一辺に駆動信号用の
入力パッドと電源パッドとを配置し、かつ駆動信号用の
入力パッドと電源パッドの配置ピッチは外部回路より液
晶パネル上のＩＴＯ配線を介して信号を入力する為のフ
レキシブル・プリンテッド・サーキットの配線ピッチと
同じで、かつ液晶駆動用の半導体集積回路の駆動信号用
の入力パッドの間に液晶駆動用半導体集積回路の動作モ
ードを設定する設定パッドや液晶駆動用半導体集積回路
の検査用のパッドなどを配置したことを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7017896A JPH09258249A (ja) | 1996-03-26 | 1996-03-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7017896A JPH09258249A (ja) | 1996-03-26 | 1996-03-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09258249A true JPH09258249A (ja) | 1997-10-03 |
Family
ID=13424024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7017896A Pending JPH09258249A (ja) | 1996-03-26 | 1996-03-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09258249A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337341A (ja) * | 2000-05-25 | 2001-12-07 | Citizen Watch Co Ltd | 液晶表示パネル |
| JP2004252466A (ja) * | 2003-02-20 | 2004-09-09 | Samsung Electronics Co Ltd | 駆動ｉｃ及びこれを具備したディスプレイ装置 |
| KR100691475B1 (ko) * | 2000-07-07 | 2007-03-09 | 삼성전자주식회사 | 엘씨디 모듈 |
| DE10159444B4 (de) * | 2000-12-13 | 2008-04-10 | Lg. Philips Lcd Co., Ltd. | Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben |
| US7589421B2 (en) | 2005-12-29 | 2009-09-15 | Samsung Electronics Co., Ltd. | Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same |
| JP2013065031A (ja) * | 2012-11-13 | 2013-04-11 | Mitsubishi Electric Corp | 表示装置およびｉｃ |
| WO2013128857A1 (ja) * | 2012-02-29 | 2013-09-06 | シャープ株式会社 | 表示パネル及びそれを備えた表示装置 |
| CN109976050A (zh) * | 2019-04-15 | 2019-07-05 | 武汉华星光电技术有限公司 | 显示面板及适用于该显示面板的芯片 |
| CN113514989A (zh) * | 2021-06-23 | 2021-10-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN114913826A (zh) * | 2022-05-16 | 2022-08-16 | 星源电子科技(深圳)有限公司 | 一种低串扰的液晶模组的制作方法 |
-
1996
- 1996-03-26 JP JP7017896A patent/JPH09258249A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337341A (ja) * | 2000-05-25 | 2001-12-07 | Citizen Watch Co Ltd | 液晶表示パネル |
| KR100691475B1 (ko) * | 2000-07-07 | 2007-03-09 | 삼성전자주식회사 | 엘씨디 모듈 |
| DE10159444B4 (de) * | 2000-12-13 | 2008-04-10 | Lg. Philips Lcd Co., Ltd. | Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben |
| US7414692B2 (en) | 2000-12-13 | 2008-08-19 | Lg Display Co., Ltd. | Liquid crystal display panel comprising data lines having alternately different extended lengths to data pads at respectively different levels above the substrate |
| DE10159444B9 (de) * | 2000-12-13 | 2008-09-25 | Lg. Philips Lcd Co., Ltd. | Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben |
| JP2004252466A (ja) * | 2003-02-20 | 2004-09-09 | Samsung Electronics Co Ltd | 駆動ｉｃ及びこれを具備したディスプレイ装置 |
| US7589421B2 (en) | 2005-12-29 | 2009-09-15 | Samsung Electronics Co., Ltd. | Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same |
| WO2013128857A1 (ja) * | 2012-02-29 | 2013-09-06 | シャープ株式会社 | 表示パネル及びそれを備えた表示装置 |
| JP2013065031A (ja) * | 2012-11-13 | 2013-04-11 | Mitsubishi Electric Corp | 表示装置およびｉｃ |
| CN109976050A (zh) * | 2019-04-15 | 2019-07-05 | 武汉华星光电技术有限公司 | 显示面板及适用于该显示面板的芯片 |
| CN109976050B (zh) * | 2019-04-15 | 2024-01-26 | 武汉华星光电技术有限公司 | 显示面板及适用于该显示面板的芯片 |
| CN113514989A (zh) * | 2021-06-23 | 2021-10-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN114913826A (zh) * | 2022-05-16 | 2022-08-16 | 星源电子科技(深圳)有限公司 | 一种低串扰的液晶模组的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771258B2 (en) | Semiconductor device | |
| US7251009B2 (en) | Liquid crystal display device | |
| US5565885A (en) | Liquid crystal display panel and liquid crystal display device | |
| US11687193B2 (en) | Display substrate and display device | |
| KR20030026861A (ko) | 표시장치 | |
| JPH0954333A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| CN112201155A (zh) | 显示面板 | |
| CN109658855A (zh) | 阵列基板、显示模组及其测试方法、显示面板 | |
| JP2003098973A (ja) | 表示装置 | |
| US7956976B1 (en) | Liquid crystal display device | |
| KR100293982B1 (ko) | 액정패널 | |
| JPH09258249A (ja) | 半導体集積回路 | |
| JP2002182614A (ja) | 半導体装置 | |
| JPS6352121A (ja) | 電気光学装置 | |
| JPH08313925A (ja) | 半導体集積回路 | |
| KR100392603B1 (ko) | 액정표시장치용 구동 아이씨 연결부 | |
| US6924794B2 (en) | Liquid crystal display | |
| JPH11288001A (ja) | 液晶表示装置 | |
| JP4024604B2 (ja) | 液晶表示装置 | |
| CN220731152U (zh) | 电子纸显示装置、显示面板和显示装置 | |
| JP2005301239A (ja) | 表示装置及び表示装置用ガラス基板 | |
| US7446759B2 (en) | Array substrate for flat display device | |
| CN117037721A (zh) | 电子纸显示装置、显示面板和显示装置 | |
| US20030034967A1 (en) | Liquid cryastal display device | |
| JP2000105576A (ja) | 液晶表示装置および信号線駆動用ｌｓｉ素子 |