JPH09260529A - 半導体装置用基板及び半導体装置 - Google Patents

半導体装置用基板及び半導体装置

Info

Publication number
JPH09260529A
JPH09260529A JP8066374A JP6637496A JPH09260529A JP H09260529 A JPH09260529 A JP H09260529A JP 8066374 A JP8066374 A JP 8066374A JP 6637496 A JP6637496 A JP 6637496A JP H09260529 A JPH09260529 A JP H09260529A
Authority
JP
Japan
Prior art keywords
semiconductor device
ceramic substrate
substrate
external connection
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8066374A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Ryuichi Matsuki
隆一 松木
Hiroko Okazaki
裕子 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8066374A priority Critical patent/JPH09260529A/ja
Publication of JPH09260529A publication Critical patent/JPH09260529A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 セラミック基板の特性を生かしつつ、プラス
チック製の実装基板に実装されても外部接続用バンプ等
にクラックの発生を防止でき、且つ製造コストの低減も
図り得る半導体装置を提供する。 【解決手段】 セラミック基板10の一面に半導体素子
30が搭載され、セラミック基板10の他面に外部接続
用バンプ22aが突出して形成された半導体装置におい
て、該セラミック基板10の一面に接着層12を介して
接着された銅箔から成る導体パターン20が形成されて
いると共に、導体パターン20を底面としセラミック基
板10を貫通して他面に開口するビア用穴部16に、は
んだが充填されて形成されたビア24と、ビア用穴部1
6の開口部に形成されたはんだから成る外部接続用バン
プ22aとが一体に形成されていることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置用基板及
び半導体装置に関し、更に詳細にはセラミック基板の一
面に半導体素子が搭載されると共に、外部接続用バンプ
が前記セラミック基板の他面から突出するように形成さ
れる半導体装置用基板、及びセラミック基板の一面に半
導体素子が搭載され、且つ外部接続用バンプが、前記セ
ラミック基板の他面から突出して形成された半導体装置
に関する。
【0002】
【従来の技術】半導体装置には、図13に示すセラミッ
ク基板100が汎用されている。このセラミック基板1
00には、一面に導体パターン102、102・・が形
成されていると共に、他面に形成されたパッド104、
104・・に、はんだ等の金属ろう材から成る外部接続
用バンプ106、106・・が形成されている。この導
体パターン102、102・・と外部接続用バンプ10
6、106・・とは、セラミック基板100を貫通する
ビア108、108・・によって電気的に接続されてい
る。かかるセラミック基板100は、通常、セラミック
粉末にバインダー等を混合して所定形状に成形したグリ
ーンシートを焼成して形成する。その際に、導体パター
ン102、パッド104、及びビア108は、グリーン
シートの一面にスクリーン印刷等によって所定パターン
に塗布し且つビア用穴部に充填したタングステン等の金
属が含有されたメタライズ用ペーストを、グリーンシー
トと共に同時焼成して形成できる。或いは、焼成した得
たセラミック基板にスクリーン印刷等によって所定パタ
ーンに塗布し且つセラミック基板に形成されたビア用穴
部に充填したメタライズ用ペーストを焼成して導体パタ
ーン102やビア108等を形成できる。次いで、導体
パターン102、102・・が形成されたセラミック基
板100の一面に半導体素子を搭載し、更にキャップや
樹脂で封止した後、セラミック基板100の他面に形成
したパッド104、104・・に載置したはんだボール
をリフローして外部接続用バンプ106、106・・を
形成する。
【0003】
【発明が解決しようとする課題】この様にして得られた
セラミック基板100は、プラスチック基板に比較して
反りが少なく且つ容易にワイヤボンドが可能であるた
め、半導体装置用基板として好適に使用される。しか
し、セラミック基板100の成形工程は、プラスチック
基板の成形工程に比較して工程数が多い。更に、メタラ
イズ用ペーストを焼成して導体パターン102等を形成
するメタライズ工程において、得られた導体パターン1
02やビア108の電気的特性等の関係からメタライズ
用ペースト中に含有されているバインダー成分を完全に
なくす必要があり、焼成時間の短縮が困難である。この
ため、セラミック基板100の製造コストの低減も困難
である。また、セラミック基板100を用いた半導体装
置は、セラミック基板100との熱膨張率差を有するプ
ラスチック製の実装基板に実装される場合が多い。かか
る両基板の熱膨張率差に起因する応力は、セラミック基
板100に形成されたパッド104と外部接続用バンプ
106との境界近傍に集中し、クラックが発生すること
がある。
【0004】そこで、本発明の課題は、反りが少なく且
つワイヤボンドが可能であるセラミック基板の特性を生
かしつつ、プラスチック製の実装基板に実装されても外
部接続用バンプ等にクラックの発生を防止でき、且つ製
造コストの低減も図り得る半導体装置用基板及び半導体
装置を提供することにある。
【0005】
【課題を解決するための手段】本発明者等は、前記課題
を解決すためには、セラミック基板に導体パターンをメ
タライズすることなく形成でき、且つ半導体装置をプラ
スチック製の実装基板に実装した際に、セラミック基板
とプラスチック実装基板との熱膨張率差に起因して発生
する応力に対抗し得る外部接続用バンプを形成すること
が有効であると考え検討した。その結果、セラミック基
板の一面に接着層を介して接着された銅等の金属箔から
導体パターンを形成すると共に、導体パターンを底面と
しセラミック基板を貫通して他面に開口するビア用穴部
を形成し、このビア用穴部にはんだ等の金属ろう材を充
填して形成したビアと、ビア用穴部の開口部に形成した
はんだ等の金属ろう材から成る外部接続用バンプとを一
体化することによって、導体パターン等をメタライズで
形成することを要せず、且つ半導体装置をプラスチック
製の実装基板に実装しても、外部接続用バンプがセラミ
ック基板とプラスチック実装基板との熱膨張率差に起因
して発生する応力に充分に対抗し得ることを知り、本発
明に到達した。
【0006】すなわち、本発明は、セラミック基板の一
面に半導体素子が搭載されると共に、外部接続用バンプ
が前記セラミック基板の他面から突出するように形成さ
れる半導体装置用基板において、該半導体素子が搭載さ
れるセラミック基板の一面に、導体パターンが形成され
る銅箔等の金属箔が接着層を介して接着され、且つ前記
金属箔を底面としセラミック基板を貫通して他面に開口
されている穴部が形成されていると共に、前記穴部が、
セラミック基板の一面に前記金属箔から形成される導体
パターンと、前記穴部の開口部に形成されるはんだ等の
金属ろう材から成る外部接続用バンプとを電気的に接続
するように、はんだ等の金属ろう材が充填されて外部接
続用バンプと一体化されるビアを形成する、ビア用穴部
であることを特徴とする半導体装置用基板にある。ま
た、本発明は、セラミック基板の一面に半導体素子が搭
載され、且つ前記セラミック基板の他面に外部接続用バ
ンプが突出して形成された半導体装置において、該半導
体素子が搭載されるセラミック基板の一面に接着層を介
して接着された銅箔等の金属箔から成る導体パターンが
形成されていると共に、前記導体パターンを底面とし前
記セラミック基板を貫通して他面に開口されたビア用穴
部に、はんだ等の金属ろう材が充填されて形成されたビ
アと、前記ビア用穴部の開口部に形成されたはんだ等の
金属ろう材から成る外部接続用バンプとが一体に形成さ
れていることを特徴とする半導体装置にある。
【0007】かかる本発明に係る半導体装置用基板にお
いて、セラミック基板の一面に接着された銅箔等の金属
箔を導体パターンに形成しておくこと、及び/又は外部
接続用バンプを形成するはんだ等の金属ろう材をビア用
穴部に充填しておくことが、本発明に係る半導体装置を
製造する上で好ましい。また、本発明に係る半導体装置
において、外部接続用バンプを、セラミック基板面に対
して垂直方向に延ばした楕円球状とすることにより、略
円球状の外部接続用バンプが形成された半導体装置と比
較して、半導体装置を実装基板に実装したとき、半導体
装置と実装基板との基板間の間隔を大にでき、セラミッ
ク基板とプラスチック実装基板との熱膨張率差に起因し
て発生する外部接続用バンプに対する応力集中を緩和で
きる。更に、セラミック基板に開口されたビア用穴部の
開口部近傍の基板面に、ソルダレジスト等の有機物から
成る絶縁層を形成することによっても、セラミック基板
とプラスチック実装基板との熱膨張率差に起因して発生
する外部接続用バンプに対する応力集中を可及的に緩和
できる。この様な、半導体装置において、外部接続用バ
ンプを高くし且つ半導体装置を実装基板に実装したと
き、半導体装置と実装基板との基板面間に所定間隔を確
実に確保すべく、外部接続用バンプ及びビア形成用穴部
の中心軸に沿って、針状部材を挿入することが好まし
い。
【0008】本発明によれば、セラミック基板の一面に
接着層を介して接着された銅箔等の金属箔から導体パタ
ーンを形成することによって、メタライズにより導体パ
ターンを形成する工程を省略でき、且つメタライズによ
って形成された導体パターンに比較して導体パターンの
インダクタンス等の電気特性も向上できる。また、セラ
ミック基板の基板面から突出して形成された外部接続用
バンプは、導体パターンを底面としセラミック基板を貫
通して他面に開口されたビア用穴部に、はんだ等の金属
ろう材が充填されて形成されたビアと、ビア用穴部の開
口部に形成されたはんだ等の金属ろう材から成る外部接
続用バンプとが一体に形成されている。このため、導体
パターンと外部接続用バンプとを電気的に確実に接続さ
れることは勿論のこと、半導体装置をプラスチック製の
実装基板に実装したとき、セラミック基板とプラスチッ
ク実装基板との熱膨張率差に起因して発生する応力に対
しても、外部接続用バンプは充分に対抗できる。
【0009】
【発明の実施の形態】本発明を図面を用いて更に詳細に
説明する。図1は、本発明に係る半導体装置用基板の一
例を示す部分断面図である。図1において、セラミック
基板10の一面に接着層12を介して銅箔等の金属箔1
4が接着されている。このセラミック基板10には、金
属箔14を底面としセラミック基板10を貫通して他面
に開口するビア用穴部16、16・・が形成されてい
る。かかる半導体装置用基板を製造する際には、先ず、
セラミック粉末にバインダー等を混合して所定形状のグ
リーンシートを成形した後、このグリーンシートの厚み
方向に貫通する貫通孔をグリーンシートの所定箇所に穿
設した後、所定温度で焼成することによって、ビア用穴
部を構成する貫通孔が所定箇所に穿設されたセラミック
基板10を得る。このセラミック基板10を成形するセ
ラミックとしては、セラミック基板10に対する要求特
性に合わせてアルミナ、窒化アルミ、ムライト等の任意
なものを採用できる。また、得られたセラミック基板1
0は、メタライズで導体パターン等を形成することを要
しないため、採用したセラミックの種類に適した温度で
焼成でき、場合によっては大気中での焼成が可能であ
る。
【0010】次いで、焼成した得たセラミック基板10
の一面に、ポリイミド系、エポキシ系、又はBT(ビス
マレイミドトリアジン)等の有機系接着剤から成り且つ
ビア用穴部16に対応する位置にスルーホールが穿設さ
れたシート体を、セラミック基板10の一面に載置した
後、シート体から成る接着層12を介して銅箔等の金属
箔14を圧着することによって、図1に示す半導体装置
用基板を得ることができる。かかる図1に示す半導体装
置用基板においては、半導体装置を容易に製造すべく、
図2に示す様に、ビア用穴部16、16・・にはんだ等
の金属ろう材を充填しておいてもよく、銅箔等の金属箔
14をフォトリソ法等によって導体パターンに形成して
おいてもよい。尚、この有機系接着剤から成るシート体
に代えて、有機系接着剤をスクリーン印刷等によってセ
ラミック基板10の一面に塗布して接着層12を形成し
てもよく、半導体装置用基板の放熱性、耐熱性、耐薬品
性等を向上すべく、接着層12に無機繊維、窒化アルミ
(AlN )、酸化ケイ素(SiO2)、ガラス等の無機粉末を
混入してもよい。
【0011】図1又は図2に示す半導体装置用基板を用
いた半導体装置では、図3に示す様に、半導体素子が搭
載されるセラミック基板10の一面に接着層12を介し
て接着した金属箔14をフォトリソ法等によって所定パ
ターンの導体パターン20、20・・に形成されている
と共に、セラミック基板10を厚み方向に貫通して導体
パターン20、20・・を底面とし且つセラミック基板
10の他面に開口するビア用穴部16、16・・が形成
されている。更に、ビア用穴部16、16・・の各々に
はんだ等の金属ろう材が充填されて形成されたビア2
4、24・・と、ビア用穴部16、16・・の各開口部
にセラミック基板10の基板面から略円球状に突出して
形成された、はんだ等の金属ろう材から成る外部接続用
バンプ22a、22a・・とは、一体化されて導体パタ
ーン20、20・・の各々と電気的に接続されている。
この様に、セラミック基板10を貫通するビア24と外
部接続用バンプ22aとが一体化されているため、半導
体装置をプラスチック製の実装基板に実装したとき、セ
ラミック基板10とプラスチック実装基板との熱膨張率
差に起因して発生する応力に対し、外部接続用バンプ1
0とビア24との間に境界面が実質的に存在しないこと
と相俟って、外部接続用バンプ22aは充分に対抗でき
る。
【0012】かかる外部接続用バンプ22a及びビア2
4は、はんだ等の金属ろう材によって形成されているた
め、セラミック基板10よりも熱伝導率が良好である。
このため、図4に示す様に、銅箔等の金属箔14から形
成した半導体素子搭載用のダイパッド26に一端が当接
するビア24の他端に、はんだ等の金属ろう材によって
形成されたサーマルバンプ28をビア24と一体化する
ことによって、搭載した半導体素子30で発生した熱を
半導体装置外に容易に放散できる。このサーマルバンプ
28も、セラミック基板10を貫通するビア24と一体
化されているため、セラミック基板10とプラスチック
実装基板との熱膨張率差に起因して発生する応力に対し
て充分に対抗できる。尚、図4に示す半導体装置の場合
には、半導体素子30は封止樹脂やキャップによって封
止される。
【0013】図1〜図4に示す半導体装置用基板又は半
導体装置においては、外部接続用バンプ22aが形成さ
れたセラミック基板10の基板面に、図5に示す様に、
ソルダレジスト等の有機物から成る絶縁層32が形成さ
れていることが好ましい。この絶縁層32によって、半
導体装置をプラスチック製の実装基板に実装したとき、
半導体装置を構成するセラミック基板10とプラスチッ
ク製の実装基板との熱膨張率差に起因して発生する外部
接続用バンプ22aに対する応力集中を可及的に緩和で
きる。また、図6に示す様に、外部接続用バンプ22b
の形状をセラミック基板10の基板面に対して垂直方向
に延ばされた楕円球状とすることによっても、セラミッ
ク基板10とプラスチック実装基板との熱膨張率差に起
因して発生する外部接続用バンプ22bに対する応力集
中を緩和できる。楕円形状の外部接続用バンプ22bが
装着された半導体装置をプラスチック製の実装基板に実
装したとき、セラミック基板10とプラスチック製の実
装基板との基板面間の距離を、図3〜図5に示す略円球
状の外部接続用バンプ22aが装着された半導体装置よ
りも大にできるからである。かかる外部接続用バンプ2
2bが装着された半導体装置においても、図7に示す様
に、外部接続用バンプ22bが装着されたセラミック基
板10の基板面にソルダレジスト等の有機物から成る絶
縁層32を形成することによって、外部接続用バンプ2
2bに対する応力集中を更に緩和できる。図6及び図7
に示す楕円球状の外部接続用バンプ22bは、半導体装
置用基板に設けられたビア形成用穴部16に、はんだ等
の金属ろう材から成る所定長の線材を挿入し、セラミッ
ク基板10の一面から加熱する異方性加熱を施すことに
よって形成できる。
【0014】図3〜図7に示す外部接続用バンプ22
a、22bは、はんだ等の金属ろう材を一旦溶融して形
成するため、バンプ高さは溶融した金属ろう材の表面張
力に依存しており限界がある。また、半導体装置を実装
基板に実装する際に、外部接続用バンプ22a、22b
の一部を溶融して実装基板のパッドに溶着する。このた
め、実装基板に実装したとき、半導体装置のセラミック
基板10と実装基板との基板面間に所定間隔を形成すべ
く、所定高さ以上のバンプを形成する場合には、図8に
示す様に、はんだ等の金属ろう材から成る外部接続用バ
ンプ22とビア24との中心軸に沿って所定長さの銅等
の金属から成る針状部材34を挿入することが好まし
い。かかる針状部材34が挿入された外部接続用バンプ
22は、はんだ等の金属ろう材がコーティングされた針
状部材34を、半導体装置用基板に設けられたビア形成
用穴部16に挿入し、セラミック基板10の一面から加
熱する異方性加熱を施すことによって形成できる。この
際に、溶融した金属ろう材がセラミック基板10の基板
面から突出する針状部材34に沿って球状部を形成する
ため、溶融した金属ろう材から成る球状部を冷却するこ
とによって外部接続用バンプ22を形成できる。
【0015】この様に、針状部材34が挿入された外部
接続用バンプ22を形成した半導体装置においても、図
9に示す様に、外部接続用バンプ22が形成されたセラ
ミック基板10の基板面にソルダレジスト等の有機物か
ら成る絶縁層32が形成されていることが好ましい。絶
縁層32によって、半導体装置をプラスチック製の実装
基板に実装したとき、半導体装置を構成するセラミック
基板10とプラスチック製の実装基板との熱膨張率差に
起因して発生する外部接続用バンプ22に対する応力集
中を可及的に緩和できる。また、針状部材34が挿入さ
れた外部接続用バンプ22を形成する場合には、図10
に示す様に、外部接続用バンプ22をセラミック基板1
0の基板面に、接着層36を介して形成されたパッド3
8上に形成してもよい。半導体装置をプラスチック製の
実装基板に実装したとき、半導体装置を構成するセラミ
ック基板10とプラスチック製の実装基板との熱膨張率
差に起因して発生する応力に対し、セラミック基板10
を貫通してビア24が形成され且つビア24と外部接続
用バンプ22との中心軸に沿って針状部材34が挿入さ
れている図10に示す外部接続用バンプ22は、充分に
対抗できるからである。尚、外部接続用バンプ22を形
成するパッド38は、セラミック基板10の基板面に接
着層36を介して接着した銅箔等の金属箔にフォトリソ
法等を施して形成できる。
【0016】図10に示す針状部材34が挿入された外
部接続用バンプ22を具備する半導体装置を実装基板に
実装した状態を図11及び図12に示す。図11及び図
12に示す様に、実装された半導体装置のセラミック基
板10と実装基板40との基板面間の間隔は、実装基板
40のパッド42と当接する針状部材34によって決定
される。このため、外接続用バンプ22を形成するはん
だ等の金属ろう材量が少量である場合、図11に示す様
に、外接続用バンプ22の中心部径が他部径よりも小径
の鼓状となり、外接続用バンプ22を形成するはんだ等
の金属ろう材量が大量である場合、図11に示す様に、
外接続用バンプ22の中心部径が他部径よりも大径の太
鼓状となる。従って、半導体装置を実装したとき、外接
続用バンプ22が都合のよい形状とすべく、外接続用バ
ンプ22を形成するはんだ等の金属ろう材量を調整する
ことが好ましい。
【0017】図1〜図2に示す半導体装置用基板を用い
た図3〜図10に示す半導体装置では、セラミック基板
10の一面に接着層12を介して接着された銅箔等の金
属箔14から導体パターン20を形成するため、メタラ
イズにより導体パターンを形成する工程を省略でき、半
導体装置の製造コストの低減を図ることができる。更
に、導体パターン20が銅箔等の金属箔14から形成さ
れているため、タングステン金属等をメタライズして形
成した導体パターンに比較してインダクタンス等の電気
的特性を向上できる。また、図3〜図10に示す半導体
装置では、接着層12が熱抵抗となるものの、はんだ等
の金属ろう材がセラミック基板10を貫通するビア用穴
部16に充填されて形成されたビア24を介してセラミ
ック基板10に熱が拡散されるため、熱拡散性が良好で
あり、且つ接着層12の誘電率は、通常、セラミックよ
りも低いため、キャパシタンス低減に有効である。しか
も、外部接続用バンプ22は、セラミック基板10を貫
通するビア用穴部16に、はんだ等の金属ろう材が充填
されて成るビア24と一体化されている。このため、半
導体装置をプラスチック製の実装基板に実装したとき、
セラミック基板10とプラスチック実装基板との熱膨張
率差に起因して発生する応力に対し、外部接続用バンプ
22とビア24とに境界面が実質的に存在しないことと
相俟って、外部接続用バンプ22は充分に対抗できる。
【0018】
【実施例】
実施例1 92重量%のアルミナから成るセッラミックグリーンシ
ートに、径が約0.36mmの貫通孔の複数個をピッチ
約1.5mmでマトリックス状にパンチ加工した。この
セッラミックグリーンシートを大気中で約1560℃で
1時間焼成して貫通孔がマトリックス状に形成されたセ
ラミック基板を得た。次いで、得られたセラミック基板
に形成された貫通孔に対応するように、スルーホールが
穿設されたポリイミド系接着剤から成る厚さ約25μm
のボンディングシート体をセラミック基板の一面に載置
した後、厚さ約18μmの銅箔をボンディングシート体
上に積層し、175℃で30kg/cm2 の圧力で圧着
して半導体装置用基板を得た。得られた半導体装置用基
板は、図1に示す様に、セラミック基板10を貫通し底
面を銅箔とするビア用穴部16がセラミック基板10の
他面に開口されているものであった。
【0019】その後、銅箔に感光性レジストを塗布し、
所定パターンに露光・現像してからエッチング加工によ
って導体パターン20を形成した後、セラミック基板1
0の導体パターン20の形成面に半導体素子を搭載し封
止した。更に、セラミック基板10を貫通するビア用穴
部16に、錫・鉛共晶はんだから成る線材を所定長さに
切断したピンを挿入し、セラミック基板10の一面から
加熱する異方性加熱を施すことによって、ビア用穴部1
6を錫・鉛共晶はんだで充填すると共に、外部接続用バ
ンプを形成して半導体装置を得た。得られた半導体装置
の外部接続用バンプは、図6に示す様に、セラミック基
板の他面に対して垂直方向に延ばされた楕円球状の外部
接続用バンプ22bであった。この半導体装置をプラス
チック製の実装基板に実装した状態で、加熱・冷却サイ
クルを一定時間毎に繰り返すヒートショック試験を施し
ても、外部接続用バンプには何等の異常も現れなかっ
た。
【0020】実施例2 97重量%の窒化アルミニウムから成るセッラミックグ
リーンシートに、径が約0.5mmの貫通孔の複数個を
ピッチ約2.5mmでマトリックス状にパンチ加工し
た。このセッラミックグリーンシートをドライ窒素中で
約1850℃で3時間焼成して貫通孔がマトリックス状
に形成されたセラミック基板を得た。次いで、得られた
セラミック基板に形成された貫通孔に対応するように、
スルーホールが穿設された厚さ25μmのポリイミド系
接着剤から成るボンディングシート体をセラミック基板
の両面に載置した後、セラミック基板の一面側に載置し
たボンディングシート体上には、厚さ約35μmの銅箔
を積層すると共に、セラミック基板の他面側に載置した
ボンディングシート体上には、セラミック基板に形成さ
れた貫通孔に対応するように、スルーホールが穿設され
た厚さ約35μmの銅箔を積層した。これら銅箔は、実
施例1と同様にして圧着し半導体装置用基板を得た。得
られた半導体装置用基板は、セラミック基板10を貫通
し且つセラミック基板10の一面に圧着された銅箔を底
面とするビア用穴部16がセラミック基板10の他面に
圧着された銅箔面に開口されているものであった。
【0021】その後、セラミック基板10の両面に圧着
された銅箔の各々に感光性レジストを塗布し、所定パタ
ーンに露光・現像してからエッチング加工によって、セ
ラミック基板10の一面に導体パターン20を形成する
と共に、セラミック基板10の他面に外部接続用バンプ
を形成するパッド38(図10)を形成した。更に、セ
ラミック基板10の導体パターン20の形成面に半導体
素子を搭載し封止した後、セラミック基板10を貫通す
るビア用穴部16に、錫・鉛共晶はんだをコーティング
した銅線材を所定長さに切断したピンを挿入し、セラミ
ック基板10の一面から加熱する異方性加熱を施すこと
によって、ビア用穴部16を錫・鉛共晶はんだで充填す
ると共に、半球状の外部接続用バンプ22を形成した。
この外部接続用バンプ22上に突出した銅線を切断し、
図10に示す外部接続用バンプ22を具備する半導体装
置を完成させた。この半導体装置をプラスチック製の実
装基板に実装したところ、図11に示す様に、外部接続
用バンプ22は、その中心部径が他部径よりも小径の鼓
状となった。かかる半導体装置を、プラスチック製の実
装基板に実装した状態において、加熱・冷却サイクルを
一定時間毎に繰り返すヒートショック試験を施しても、
外部接続用バンプには何等の異常も現れなかった。
【0022】
【発明の効果】本発明によれば、半導体装置用基板を成
形する際に、メタライズによって導体パターンを形成す
ることを要せず、セラミック基板を使用した半導体装置
の製造コストの低減を図ることができる。また、半導体
装置をプラスチック製の実装基板に実装したとき、セラ
ミック基板とプラスチック実装基板との熱膨張率差に起
因して発生する応力に対し、外部接続用バンプが充分に
対抗できるため、実装基板に実装した半導体装置の耐熱
性を向上できる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置用基板の一例を示す部
分断面図である。
【図2】本発明に係る半導体装置用基板の他の例を示す
部分断面図である。
【図3】本発明に係る半導体装置の一例を示す部分断面
図である。
【図4】本発明に係る半導体装置の他の例を示す部分断
面図である。
【図5】本発明に係る半導体装置に設けられた外部接続
用バンプの他の例を示す部分断面図である。
【図6】本発明に係る半導体装置に設けられた外部接続
用バンプの他の例を示す部分断面図である。
【図7】本発明に係る半導体装置に設けられた外部接続
用バンプの他の例を示す部分断面図である。
【図8】本発明に係る半導体装置に設けられた外部接続
用バンプの他の例を示す部分断面図である。
【図9】本発明に係る半導体装置に設けられた外部接続
用バンプの他の例を示す部分断面図である。
【図10】本発明に係る半導体装置に設けられた外部接
続用バンプの他の例を示す部分断面図である。
【図11】図10に示す外部接続用バンプを具備する半
導体装置を実装基板に実装した一態様を説明するための
部分断面図である。
【図12】図10に示す外部接続用バンプを具備する半
導体装置を実装基板に実装した他の態様を説明するため
の部分断面図である。
【図13】従来の半導体装置を説明するための部分断面
図である。
【符号の説明】 10 セラミック基板 12、36 接着層 14 金属箔 16 ビア用穴部 20 導体パターン 22、22a、22b 外部接続用バンプ 24 ビア 32 絶縁層 34 針状部材 38、42 パッド 40 実装基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板の一面に半導体素子が搭
    載されると共に、外部接続用バンプが前記セラミック基
    板の他面から突出するように形成される半導体装置用基
    板において、 該半導体素子が搭載されるセラミック基板の一面に、導
    体パターンが形成される銅箔等の金属箔が接着層を介し
    て接着され、 且つ前記金属箔を底面としセラミック基板を貫通して他
    面に開口されている穴部が形成されていると共に、 前記穴部が、セラミック基板の一面に前記金属箔から形
    成される導体パターンと、前記穴部の開口部に形成され
    るはんだ等の金属ろう材から成る外部接続用バンプとを
    電気的に接続するように、はんだ等の金属ろう材が充填
    されて外部接続用バンプと一体化されるビアを形成す
    る、ビア用穴部であることを特徴とする半導体装置用基
    板。
  2. 【請求項2】 外部接続用バンプを形成するはんだ等の
    金属ろう材がビア用穴部に充填されている請求項1記載
    の半導体装置用基板。
  3. 【請求項3】 セラミック基板に開口されたビア用穴部
    の開口部近傍の基板面に、ソルダレジスト等の有機物か
    ら成る絶縁層が形成されている請求項1又は請求項2記
    載の半導体装置用基板。
  4. 【請求項4】 セラミック基板の一面に接着された金属
    箔が、導体パターンに形成されている請求項1〜3のい
    ずれか一項記載の半導体装置用基板。
  5. 【請求項5】 セラミック基板の一面に半導体素子が搭
    載され、且つ前記セラミック基板の他面に外部接続用バ
    ンプが突出して形成された半導体装置において、 該半導体素子が搭載されるセラミック基板の一面に接着
    層を介して接着された銅箔等の金属箔から成る導体パタ
    ーンが形成されていると共に、 前記導体パターンを底面とし前記セラミック基板を貫通
    して他面に開口されたビア用穴部に、はんだ等の金属ろ
    う材が充填されて形成されたビアと、前記ビア用穴部の
    開口部に形成されたはんだ等の金属ろう材から成る外部
    接続用バンプとが一体に形成されていることを特徴とす
    る半導体装置。
  6. 【請求項6】 外部接続用バンプが、セラミック基板面
    に対して垂直方向に延ばされた楕円球状である請求項5
    記載の半導体装置。
  7. 【請求項7】 セラミック基板に開口されたビア用穴部
    の開口部近傍の基板面に、ソルダレジスト等の有機物か
    ら成る絶縁層が形成されている請求項5又は請求項6記
    載の半導体装置。
  8. 【請求項8】 外部接続用バンプ及びビア用穴部の中心
    軸に沿って、針状部材が挿入されている請求項5〜7の
    いずれか一項記載の半導体装置。
JP8066374A 1996-03-22 1996-03-22 半導体装置用基板及び半導体装置 Pending JPH09260529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8066374A JPH09260529A (ja) 1996-03-22 1996-03-22 半導体装置用基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8066374A JPH09260529A (ja) 1996-03-22 1996-03-22 半導体装置用基板及び半導体装置

Publications (1)

Publication Number Publication Date
JPH09260529A true JPH09260529A (ja) 1997-10-03

Family

ID=13313999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8066374A Pending JPH09260529A (ja) 1996-03-22 1996-03-22 半導体装置用基板及び半導体装置

Country Status (1)

Country Link
JP (1) JPH09260529A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049257A (ja) * 1998-07-30 2000-02-18 Kyocera Corp 放熱回路基板
JP2000243776A (ja) * 1999-02-19 2000-09-08 Micronas Gmbh 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット
JP2014103152A (ja) * 2012-11-16 2014-06-05 Renesas Electronics Corp 半導体装置
CN110574158A (zh) * 2017-05-09 2019-12-13 国际商业机器公司 具有自对准焊料凸块的衬底通孔

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049257A (ja) * 1998-07-30 2000-02-18 Kyocera Corp 放熱回路基板
JP2000243776A (ja) * 1999-02-19 2000-09-08 Micronas Gmbh 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット
JP2014103152A (ja) * 2012-11-16 2014-06-05 Renesas Electronics Corp 半導体装置
CN110574158A (zh) * 2017-05-09 2019-12-13 国际商业机器公司 具有自对准焊料凸块的衬底通孔
JP2020520090A (ja) * 2017-05-09 2020-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 自己整列はんだバンプを備えた基板貫通ビアを含む半導体デバイスを製造する方法および半導体構造
CN110574158B (zh) * 2017-05-09 2024-02-20 国际商业机器公司 具有自对准焊料凸块的衬底通孔

Similar Documents

Publication Publication Date Title
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
CN100378969C (zh) 中间衬底及具有半导体元件、中间衬底和衬底的结构体
JP3820022B2 (ja) ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージの製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP4725817B2 (ja) 複合基板の製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH11214611A (ja) 半導体装置及びその製造方法
JPH09260529A (ja) 半導体装置用基板及び半導体装置
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3842478B2 (ja) 半導体素子実装配線基板の実装構造
JP3180041B2 (ja) 接続端子及びその形成方法
JP3450838B2 (ja) 電子部品の実装体の製造方法
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
JP4136224B2 (ja) 回路搭載用支持板の製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2705658B2 (ja) 電子デバイス組立体およびその製造方法
JP2000188362A (ja) 半導体素子の実装構造
JP2002057242A (ja) エリアアレイ型半導体パッケージ
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법