JPH09261856A - 高速応答電源回路 - Google Patents
高速応答電源回路Info
- Publication number
- JPH09261856A JPH09261856A JP8093325A JP9332596A JPH09261856A JP H09261856 A JPH09261856 A JP H09261856A JP 8093325 A JP8093325 A JP 8093325A JP 9332596 A JP9332596 A JP 9332596A JP H09261856 A JPH09261856 A JP H09261856A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- power supply
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 本発明は、負荷回路の急激な電流変動に対し
て、出力電圧が高速に応答できる高速応答電源回路を提
供する。 【解決手段】 負荷回路２０の電圧と基準電圧１０を比
較して、電流バッファトランジスタ１３を介して電源３
０に流れる電流をオペアンプ１２で制御して電圧の安定
化をする電源回路において、前記電流バッファトランジ
スタ１３と並列に定電流源回路４０を設けた解決手段。
て、出力電圧が高速に応答できる高速応答電源回路を提
供する。 【解決手段】 負荷回路２０の電圧と基準電圧１０を比
較して、電流バッファトランジスタ１３を介して電源３
０に流れる電流をオペアンプ１２で制御して電圧の安定
化をする電源回路において、前記電流バッファトランジ
スタ１３と並列に定電流源回路４０を設けた解決手段。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷回路の急激な
電流変動に対して、出力電圧が高速に応答できる高速応
答電源回路に関する。
電流変動に対して、出力電圧が高速に応答できる高速応
答電源回路に関する。
【０００２】
【従来の技術】従来技術の例について、図４を参照して
説明する。従来の電源回路の構成は、図４に示すよう
に、基準電圧１０と、電源３０と、オペアンプ１２と、
電流バッファトランジスタ１３と、バイパスコンデンサ
Ｃとで構成している。
説明する。従来の電源回路の構成は、図４に示すよう
に、基準電圧１０と、電源３０と、オペアンプ１２と、
電流バッファトランジスタ１３と、バイパスコンデンサ
Ｃとで構成している。
【０００３】図４において、負荷回路２０における電圧
は、センスライン１００で検出した電圧が基準電圧１０
の電圧と等しくなる様に電流バッファトランジスタ１３
に流れる電流を制御して、オペアンプ１２にフィードバ
ックをかけている。
は、センスライン１００で検出した電圧が基準電圧１０
の電圧と等しくなる様に電流バッファトランジスタ１３
に流れる電流を制御して、オペアンプ１２にフィードバ
ックをかけている。
【０００４】負荷回路２０に流れる負荷電流が、例えば
１Ａを越えるような場合は、電源回路の電圧変動に追従
する応答時間はμｓオーダが一般的であり、それ以下の
負荷回路２０の電流変動に対しては、負荷回路２０の近
傍に実装したバイパスコンデンサＣにチャージされる電
荷のディスチャージで対応していた。
１Ａを越えるような場合は、電源回路の電圧変動に追従
する応答時間はμｓオーダが一般的であり、それ以下の
負荷回路２０の電流変動に対しては、負荷回路２０の近
傍に実装したバイパスコンデンサＣにチャージされる電
荷のディスチャージで対応していた。
【０００５】しかし、負荷回路２０の実装上の制限か
ら、バイパスコンデンサＣを負荷回路２０の近傍に実装
できない場合がある。さらに、電源３０の高速化の要求
に対して、負荷回路２０が例えばＩＣの場合、ＩＣのリ
ード線やボンディングワイヤ自体のインダクタンス成分
が問題となるようなときに、ＩＣパッケージ内にバイパ
スコンデンサＣを実装することは困難なことがある。
ら、バイパスコンデンサＣを負荷回路２０の近傍に実装
できない場合がある。さらに、電源３０の高速化の要求
に対して、負荷回路２０が例えばＩＣの場合、ＩＣのリ
ード線やボンディングワイヤ自体のインダクタンス成分
が問題となるようなときに、ＩＣパッケージ内にバイパ
スコンデンサＣを実装することは困難なことがある。
【０００６】しかも、電流バッファトランジスタ１３に
使用するトランジスタの電流容量と応答速度は、反比例
の関係にあり、電流容量の大きいトランジスタほど応答
速度は遅い。また、高速化のためには小電流容量のトラ
ンジスタを並列接続して使う方法もあるが、接続するト
ランジスタが多くなるとＶbeのばらつきによる各トラン
ジスタに流れる電流の不均一が問題となる。
使用するトランジスタの電流容量と応答速度は、反比例
の関係にあり、電流容量の大きいトランジスタほど応答
速度は遅い。また、高速化のためには小電流容量のトラ
ンジスタを並列接続して使う方法もあるが、接続するト
ランジスタが多くなるとＶbeのばらつきによる各トラン
ジスタに流れる電流の不均一が問題となる。
【０００７】特に、負荷回路２０がＣＭＯＳ回路の場合
は、電源電圧変動に対して敏感であり、遅延時間Ｔpdが
変化して回路のタイミングに影響を与えるので、電源３
０も高速化が要求されている。
は、電源電圧変動に対して敏感であり、遅延時間Ｔpdが
変化して回路のタイミングに影響を与えるので、電源３
０も高速化が要求されている。
【０００８】
【発明が解決しようとする課題】上記説明のように、電
源回路の高速化のために、バイパスコンデンサＣを実装
することは実装上の問題が多く、また電流バッファトラ
ンジスタ１３に大容量のトランジスタを使用する場合
は、トランジスタの応答速度が遅いために実用上の不便
があった。そこで、本発明は、こうした問題に鑑みなさ
れたもので、その目的は、負荷回路の急激な電流変動に
対して、出力電圧が高速に応答できる高速応答電源回路
を提供することを目的としている。
源回路の高速化のために、バイパスコンデンサＣを実装
することは実装上の問題が多く、また電流バッファトラ
ンジスタ１３に大容量のトランジスタを使用する場合
は、トランジスタの応答速度が遅いために実用上の不便
があった。そこで、本発明は、こうした問題に鑑みなさ
れたもので、その目的は、負荷回路の急激な電流変動に
対して、出力電圧が高速に応答できる高速応答電源回路
を提供することを目的としている。
【０００９】
【課題を解決する為の手段】即ち、上記目的を達成する
ためになされた請求項１に記載の発明は、負荷回路２０
に定電流を供給する定電流源回路４０を設け、前記負荷
回路２０に変動電流を供給する変動電流供給手段５０を
設け、該変動電流供給手段５０と前記定電流源回路４０
に電流を供給する電源３０を設けたことを特徴とした高
速応答電源回路を要旨としている。
ためになされた請求項１に記載の発明は、負荷回路２０
に定電流を供給する定電流源回路４０を設け、前記負荷
回路２０に変動電流を供給する変動電流供給手段５０を
設け、該変動電流供給手段５０と前記定電流源回路４０
に電流を供給する電源３０を設けたことを特徴とした高
速応答電源回路を要旨としている。
【００１０】また、上記目的を達成するためになされた
請求項２に記載の発明は、負荷回路２０の電圧と基準電
圧１０を比較して、電流バッファトランジスタ１３を介
して電源３０に流れる電流をオペアンプ１２で制御して
電圧の安定化をする電源回路において、前記電流バッフ
ァトランジスタ１３と並列に定電流源回路４０を設けた
ことを特徴とした高速応答電源回路を要旨としている。
請求項２に記載の発明は、負荷回路２０の電圧と基準電
圧１０を比較して、電流バッファトランジスタ１３を介
して電源３０に流れる電流をオペアンプ１２で制御して
電圧の安定化をする電源回路において、前記電流バッフ
ァトランジスタ１３と並列に定電流源回路４０を設けた
ことを特徴とした高速応答電源回路を要旨としている。
【００１１】さらに、上記目的を達成するためになされ
た請求項３に記載の発明は、負荷回路の電圧を基準電圧
と比較して、電流バッファ手段を介して電源に流れる電
流を制御手段で制御して負荷回路の電圧を安定化する電
源回路において、前記電流バッファ手段と並列に負荷回
路電流の一部を分流して流す定電流源手段を設けたこと
を特徴とした高速応答電源回路を要旨としている。
た請求項３に記載の発明は、負荷回路の電圧を基準電圧
と比較して、電流バッファ手段を介して電源に流れる電
流を制御手段で制御して負荷回路の電圧を安定化する電
源回路において、前記電流バッファ手段と並列に負荷回
路電流の一部を分流して流す定電流源手段を設けたこと
を特徴とした高速応答電源回路を要旨としている。
【００１２】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００１３】
【実施例】本発明の実施例について、図１を参照して説
明する。構成は、図１に示すように、基準電圧１０と、
電源３０と、オペアンプ１２と、電流バッファトランジ
スタ１３の従来構成に、オペアンプ４１と、トランジス
タ４２と、基準抵抗Ｒ１とからなる定電流源回路４０を
従来電源に追加した構成になっている。
明する。構成は、図１に示すように、基準電圧１０と、
電源３０と、オペアンプ１２と、電流バッファトランジ
スタ１３の従来構成に、オペアンプ４１と、トランジス
タ４２と、基準抵抗Ｒ１とからなる定電流源回路４０を
従来電源に追加した構成になっている。
【００１４】ここで、従来構成の基準電圧１０と、電源
３０と、オペアンプ１２と、電流バッファトランジスタ
１３の動作は従来技術における説明と同じであるので省
略する。以下、本発明により追加した定電流源回路４０
について説明する。
３０と、オペアンプ１２と、電流バッファトランジスタ
１３の動作は従来技術における説明と同じであるので省
略する。以下、本発明により追加した定電流源回路４０
について説明する。
【００１５】定電流源回路４０は負荷回路２０に流れる
電流の固定分である定常電流分を供給する回路である。
定電流源回路４０の接続は、負荷回路２０の電流吸引ポ
イントから電流をトランジスタ４２の順方向に電流を流
し、基準抵抗Ｒ１に印加して、基準抵抗Ｒ１の端子電圧
をセンスライン２００でセンスし、オペアンプ４１の−
側の入力に接続される。該オペアンプ４１の−側の入力
の電圧が、オペアンプ４１の＋側の入力に接続された基
準電圧Ｖ２と同電位となる様に、オペアンプ４１に帰還
がかかりトランジスタ４２に流れる電流を制御する。こ
のとき、オペアンプ４１の＋側と−側の二つの入力間は
イマジナリショートしているとみなせるので電位差は無
く、基準抵抗Ｒ１に流れる電流Ｉ４は下式（１）となり
定電流となる。但し、トランジスタ４２のベース電流は
小さいので無視する。 Ｉ４＝（Ｖ２−Ｖ１）／Ｒ１ ・・・（１）
電流の固定分である定常電流分を供給する回路である。
定電流源回路４０の接続は、負荷回路２０の電流吸引ポ
イントから電流をトランジスタ４２の順方向に電流を流
し、基準抵抗Ｒ１に印加して、基準抵抗Ｒ１の端子電圧
をセンスライン２００でセンスし、オペアンプ４１の−
側の入力に接続される。該オペアンプ４１の−側の入力
の電圧が、オペアンプ４１の＋側の入力に接続された基
準電圧Ｖ２と同電位となる様に、オペアンプ４１に帰還
がかかりトランジスタ４２に流れる電流を制御する。こ
のとき、オペアンプ４１の＋側と−側の二つの入力間は
イマジナリショートしているとみなせるので電位差は無
く、基準抵抗Ｒ１に流れる電流Ｉ４は下式（１）となり
定電流となる。但し、トランジスタ４２のベース電流は
小さいので無視する。 Ｉ４＝（Ｖ２−Ｖ１）／Ｒ１ ・・・（１）
【００１６】また、負荷回路２０に流れる全電流をＩ１
とし、負荷の変動により変化しない一定の電流をＩ２と
し、負荷の変動により変化する電流変動分の電流をＩ３
とすると下式（２）となる。 Ｉ１＝Ｉ２＋Ｉ３ ・・・（２）
とし、負荷の変動により変化しない一定の電流をＩ２と
し、負荷の変動により変化する電流変動分の電流をＩ３
とすると下式（２）となる。 Ｉ１＝Ｉ２＋Ｉ３ ・・・（２）
【００１７】従って、定電流源回路４０から出力される
電流Ｉ４をＩ２と同じになるように設定すれば下式
（３）となり、電流バッファトランジスタ１３に流れる
電流は電流変動分の電流Ｉ３のみとなるので、電流バッ
ファトランジスタ１３のトランジスタは電流容量が小さ
く応答速度が速い高速のものが使用できる。 Ｉ１＝Ｉ４＋Ｉ３ ・・・（３） ここで例えば、負荷回路２０に変動電流Ｉ３を供給する
変動電流供給手段５０は、基準電圧１０と、オペアンプ
１２と、電流バッファトランジスタ１３で構成される。
電流Ｉ４をＩ２と同じになるように設定すれば下式
（３）となり、電流バッファトランジスタ１３に流れる
電流は電流変動分の電流Ｉ３のみとなるので、電流バッ
ファトランジスタ１３のトランジスタは電流容量が小さ
く応答速度が速い高速のものが使用できる。 Ｉ１＝Ｉ４＋Ｉ３ ・・・（３） ここで例えば、負荷回路２０に変動電流Ｉ３を供給する
変動電流供給手段５０は、基準電圧１０と、オペアンプ
１２と、電流バッファトランジスタ１３で構成される。
【００１８】ところで、定電流源回路４０のオペアンプ
４１の出力回路はトランジスタ４２で構成したが、トラ
ンジスタ４２のベース電流による誤差を少なくするため
には、図２に示すように出力回路にＦＥＴを使用しても
よい。そして、図３に示すように電流Ｉ４を大きくする
ためにＦＥＴとトランジスタＱとのダーリントン回路と
しても同様に実施できる。図３のバイアス抵抗Ｒ２はＦ
ＥＴとトランジスタＱにバイアスを与える。また、図１
と図３においてトランジスタはＮＰＮでも、ＰＮＰでも
同様に実施できる。さらに、負荷回路２０に流れる電流
方向も吸引側で構成したが、印加側でも同様に実施可能
であり、吸引と印加方向を組み合わせて両方向の電流に
も実施できる。
４１の出力回路はトランジスタ４２で構成したが、トラ
ンジスタ４２のベース電流による誤差を少なくするため
には、図２に示すように出力回路にＦＥＴを使用しても
よい。そして、図３に示すように電流Ｉ４を大きくする
ためにＦＥＴとトランジスタＱとのダーリントン回路と
しても同様に実施できる。図３のバイアス抵抗Ｒ２はＦ
ＥＴとトランジスタＱにバイアスを与える。また、図１
と図３においてトランジスタはＮＰＮでも、ＰＮＰでも
同様に実施できる。さらに、負荷回路２０に流れる電流
方向も吸引側で構成したが、印加側でも同様に実施可能
であり、吸引と印加方向を組み合わせて両方向の電流に
も実施できる。
【００１９】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。負荷回
路２０に流れる全電流を、負荷の変動により変化しない
一定の電流は定電流源回路４０に受け持たせ、負荷の変
動により変化する電流変動分のみを電流バッファトラン
ジスタ１３に受け持たせたので、電流バッファトランジ
スタ１３は高速のトランジスタが使用できる。よって、
負荷の電流変化に対して高速に応答できる高速応答電源
回路とすることができる。また、コンデンサを追加する
のに較べて、センスラインを負荷に近いポイントに追加
することが容易なので、より高速の高速応答電源回路が
実現できる効果がある。
施され、以下に記載されるような効果を奏する。負荷回
路２０に流れる全電流を、負荷の変動により変化しない
一定の電流は定電流源回路４０に受け持たせ、負荷の変
動により変化する電流変動分のみを電流バッファトラン
ジスタ１３に受け持たせたので、電流バッファトランジ
スタ１３は高速のトランジスタが使用できる。よって、
負荷の電流変化に対して高速に応答できる高速応答電源
回路とすることができる。また、コンデンサを追加する
のに較べて、センスラインを負荷に近いポイントに追加
することが容易なので、より高速の高速応答電源回路が
実現できる効果がある。
【図１】本発明の高速応答電源回路である。
【図２】定電流源回路である。
【図３】定電流源回路である。
【図４】従来の電源回路である。
１０ 基準電圧 １２ オペアンプ １３ トランジスタ ２０ 負荷回路 ３０ 電源 ４０ 定電流源回路 ４１ オペアンプ ４２ トランジスタ ５０ 変動電流供給手段 １００ センスライン Ｃ バイパスコンデンサ Ｒ１ 基準抵抗 Ｒ２ バイアス抵抗
Claims (3)
- 【請求項１】 負荷回路（２０）に定電流を供給する定
電流源回路（４０）を設け、 前記負荷回路（２０）に変動電流を供給する変動電流供
給手段（５０）を設け、 該変動電流供給手段（５０）と前記定電流源回路（４
０）に電流を供給する電源（３０）を設け、 以上を具備していることを特徴とした高速応答電源回
路。 - 【請求項２】 負荷回路（２０）の電圧と基準電圧（１
０）を比較して、電流バッファトランジスタ（１３）を
介して電源（３０）に流れる電流をオペアンプ（１２）
で制御して電圧の安定化をする電源回路において、 前記電流バッファトランジスタ（１３）と並列に定電流
源回路（４０）を設け、 たことを特徴とした高速応答電源回路。 - 【請求項３】 負荷回路の電圧を基準電圧と比較して、
電流バッファ手段を介して電源に流れる電流を制御手段
で制御して負荷回路の電圧を安定化する電源回路におい
て、 前記電流バッファ手段と並列に負荷回路電流の一部を分
流して流す定電流源手段を設けたことを特徴とした高速
応答電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8093325A JPH09261856A (ja) | 1996-03-22 | 1996-03-22 | 高速応答電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8093325A JPH09261856A (ja) | 1996-03-22 | 1996-03-22 | 高速応答電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261856A true JPH09261856A (ja) | 1997-10-03 |
Family
ID=14079137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8093325A Pending JPH09261856A (ja) | 1996-03-22 | 1996-03-22 | 高速応答電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09261856A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106324303A (zh) * | 2016-11-16 | 2017-01-11 | 天津市盛丹电子技术发展有限公司 | 多量程精密恒流源电路 |
| CN113641200A (zh) * | 2020-04-27 | 2021-11-12 | 瑞昱半导体股份有限公司 | 电压调节系统及其方法 |
| JP2022553548A (ja) * | 2019-10-25 | 2022-12-23 | テクニシュ・ウニヴェルシタット・ベルリン | ｇｍＣＶＤＡＣを備えたシグマデルタアナログ－デジタル変換器 |
-
1996
- 1996-03-22 JP JP8093325A patent/JPH09261856A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106324303A (zh) * | 2016-11-16 | 2017-01-11 | 天津市盛丹电子技术发展有限公司 | 多量程精密恒流源电路 |
| JP2022553548A (ja) * | 2019-10-25 | 2022-12-23 | テクニシュ・ウニヴェルシタット・ベルリン | ｇｍＣＶＤＡＣを備えたシグマデルタアナログ－デジタル変換器 |
| US12176925B2 (en) | 2019-10-25 | 2024-12-24 | Technische Universitat Berlin | Sigma-delta analogue-to-digital converter with gmC-VDAC |
| CN113641200A (zh) * | 2020-04-27 | 2021-11-12 | 瑞昱半导体股份有限公司 | 电压调节系统及其方法 |
| CN113641200B (zh) * | 2020-04-27 | 2023-01-20 | 瑞昱半导体股份有限公司 | 电压调节系统及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113110694B (zh) | 一种具有电流浪涌抑制的低压差线性稳压器电路 | |
| US5274323A (en) | Control circuit for low dropout regulator | |
| JP3717492B2 (ja) | 電源装置 | |
| USRE39374E1 (en) | Constant voltage power supply with normal and standby modes | |
| US5552697A (en) | Low voltage dropout circuit with compensating capacitance circuitry | |
| US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US5319265A (en) | Comparator with hysteresis | |
| US20020057079A1 (en) | Voltage regulator | |
| JPH1063353A (ja) | 電圧調整デバイス | |
| KR940004803A (ko) | 반도체 장치 | |
| CA2010460C (en) | Circuit for regulationg the base current of a semiconductor power device | |
| JP3004019B2 (ja) | 発振回路 | |
| JP2590378B2 (ja) | 論理回路 | |
| US10504564B2 (en) | Systems for voltage regulation using signal buffers and related methods | |
| JPH09261856A (ja) | 高速応答電源回路 | |
| US10993300B1 (en) | Low power consumption LED constant current drive circuit | |
| US3412306A (en) | Circuit arrangement for controlling the speed of battery-fed electric motors | |
| JP2001337729A (ja) | シリーズレギュレータ | |
| JPH0756496B2 (ja) | ウインドウコンパレータ | |
| JP4403288B2 (ja) | レギュレータ回路 | |
| US4451747A (en) | High speed clamp circuit | |
| JPH0158684B2 (ja) | ||
| JP3092062B2 (ja) | 半導体装置 | |
| US4323839A (en) | Constant current load and constant voltage load power supply | |
| JP2980183B2 (ja) | 直流安定化電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |